JP6342040B1 - 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法 - Google Patents

圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法 Download PDF

Info

Publication number
JP6342040B1
JP6342040B1 JP2017114028A JP2017114028A JP6342040B1 JP 6342040 B1 JP6342040 B1 JP 6342040B1 JP 2017114028 A JP2017114028 A JP 2017114028A JP 2017114028 A JP2017114028 A JP 2017114028A JP 6342040 B1 JP6342040 B1 JP 6342040B1
Authority
JP
Japan
Prior art keywords
film
substrate
piezoelectric
piezoelectric film
ruo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017114028A
Other languages
English (en)
Other versions
JP2018207055A (ja
Inventor
柴田 憲治
憲治 柴田
渡辺 和俊
和俊 渡辺
文正 堀切
文正 堀切
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd, Sciocs Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2017114028A priority Critical patent/JP6342040B1/ja
Priority to US16/619,871 priority patent/US11805700B2/en
Priority to PCT/JP2018/016129 priority patent/WO2018225396A1/ja
Priority to EP18814474.5A priority patent/EP3637486A4/en
Application granted granted Critical
Publication of JP6342040B1 publication Critical patent/JP6342040B1/ja
Publication of JP2018207055A publication Critical patent/JP2018207055A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials
    • H10N30/878Conductive materials the principal material being non-metallic, e.g. oxide or carbon based
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8542Alkali metal based oxides, e.g. lithium, sodium or potassium niobates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】デバイスに用いられた際、絶縁破壊に至るまでの時間を長くした圧電膜およびその関連技術を提供する。【解決手段】基板と、基板上に製膜された第1電極膜と、第1電極膜上に製膜された圧電膜と、を備える、圧電膜を有する積層基板であって、圧電膜上には、組成式RuOxまたはIrOxで表される酸化物からなる酸化膜が形成されている。【選択図】図1

Description

本発明は、圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法に関する。
圧電体は、センサやアクチュエータ等の機能性電子部品(デバイス)に広く利用されている。圧電体の材料としては、例えばニオブ酸カリウムナトリウム(KNN)が用いられている(例えば特許文献1,2参照)。近年、デバイスに用いられた際、絶縁破壊に至るまでの時間がより長い、すなわち寿命をより長くした圧電体が強く求められるようになっている。
特開2007−184513号公報 特開2008−159807号公報
本発明の目的は、デバイスに用いられた際、絶縁破壊に至るまでの時間をより長くした圧電膜を有する積層基板およびその関連技術を提供することにある。
本発明の一態様によれば、
基板と、前記基板上に製膜された第1電極膜と、前記第1電極膜上に製膜された圧電膜と、を備える、圧電膜を有する積層基板であって、
前記圧電膜上には、組成式RuOまたはIrOで表される酸化物からなる酸化膜が形成されている、圧電膜を有する積層基板およびその関連技術が提供される。
本発明によれば、デバイスに用いられた際、絶縁破壊に至るまでの時間を長くした圧電膜を有する積層基板およびその関連技術を提供することが可能となる。
本発明の一実施形態にかかる積層基板10の断面構造の一例を示す図である。 本発明の一実施形態にかかる積層基板10の断面構造の変形例を示す図である。 本発明の一実施形態にかかる積層基板10の断面構造の変形例を示す図である。 本発明の一実施形態にかかる圧電膜デバイス30の概略構成図である。 (a)〜(f)は、それぞれ、KNN膜の強誘電性に関する評価結果を示す図である。 (a)、(b)は、それぞれ、KNN膜の強誘電性に関する評価結果を示す図である。
<本発明の一実施形態>
以下、本発明の一実施形態について図面を参照しながら説明する。
(1)積層基板の構成
図1に示すように、本実施形態にかかる積層基板10は、基板1と、基板1上に製膜された第1電極膜としての下部電極膜2と、下部電極膜2上に製膜された圧電膜(圧電薄膜)3と、圧電膜3上に密着層を介して製膜された第2電極膜としての上部電極膜4と、を備えた積層体として構成されている。
基板1としては、熱酸化膜やCVD(Chemical Vapor Deposition)酸化膜等の表面酸化膜(SiO膜)1bが形成された単結晶シリコン(Si)基板1a、すなわち、表面酸化膜を有するSi基板を好適に用いることができる。また、基板1としては、図2に示すように、その表面にSiO以外の絶縁性材料により形成された絶縁膜1dを有するSi基板1aを用いることもできる。また、基板1としては、表面にSi(100)面やSi(111)面等が露出したSi基板1a、すなわち、表面酸化膜1bや絶縁膜1dを有さないSi基板を用いることもできる。また、基板1としては、SOI(Silicon On Insulator)基板、石英ガラス(SiO)基板、ガリウム砒素(GaAs)基板、サファイア(Al)基板、ステンレス等の金属材料により形成された金属基板を用いることもできる。単結晶Si基板1aの厚さは例えば300〜1000μm、表面酸化膜1bの厚さは例えば5〜3000nmとすることができる。
下部電極膜2は、例えば、白金(Pt)を用いて製膜することができる。下部電極膜2は、単結晶膜や多結晶膜(以下、これらをPt膜とも称する)となる。Pt膜を構成する結晶は、基板1の表面に対して(111)面方位に優先配向していることが好ましい。すなわち、Pt膜の表面(圧電膜3の下地となる面)は、主にPt(111)面により構成されていることが好ましい。Pt膜は、スパッタリング法、蒸着法等の手法を用いて製膜することができる。下部電極膜2は、Pt以外に、金(Au)やルテニウム(Ru)やイリジウム(Ir)等の各種金属、これらを主成分とする合金、ルテニウム酸ストロンチウム(SrRuO)やニッケル酸ランタン(LaNiO)等の金属酸化物等を用いて製膜することもできる。なお、基板1と下部電極膜2との間には、これらの密着性を高めるため、例えば、チタン(Ti)、タンタル(Ta)、酸化チタン(TiO)、ニッケル(Ni)等を主成分とする密着層6が設けられている。密着層6は、スパッタリング法、蒸着法等の手法を用いて製膜することができる。下部電極膜2の厚さは例えば100〜400nm、密着層6の厚さは例えば1〜200nmとすることができる。
圧電膜3は、例えば、カリウム(K)、ナトリウム(Na)、ニオブ(Nb)を含み、組成式(K1−yNa)NbOで表されるアルカリニオブ酸化物、すなわち、ニオブ酸カリウムナトリウム(KNN)を用いて製膜することができる。上述の組成式中の係数y[=Na/(K+Na)]は、0<y<1、好ましくは0.4≦y≦0.7の範囲内の大きさとする。圧電膜3は、KNNの多結晶膜(以下、KNN膜3とも称する)となる。KNNの結晶構造は、ペロブスカイト構造となる。
KNN膜3を構成する結晶は、基板1の表面に対して(001)面方位に優先配向していることが好ましい。すなわち、KNN膜3の表面(後述のRuO膜7aの下地となる面)は、主にKNN(001)面により構成されていることが好ましい。基板1の表面に対して(111)面方位に優先配向させたPt膜(下部電極膜2)上にKNN膜3を直接製膜することで、KNN膜3を構成する結晶を、基板1の表面に対して(001)面方位に優先配向させることが容易となる。例えば、KNN膜3を構成する結晶群のうち80%以上の結晶を基板1の表面に対して(001)面方位に配向させ、KNN膜3の表面のうち80%以上の領域をKNN(001)面とすることが可能となる。
KNN膜3は、スパッタリング法、PLD(Pulsed Laser Deposition)法、ゾルゲル法等の手法を用いて製膜することができる。KNN膜3の厚さは例えば0.5〜5μmとすることができる。KNN膜3の組成比は、例えば、スパッタリング製膜時に用いるターゲット材の組成を制御することで調整可能である。ターゲット材は、例えば、KCO粉末、NaCO粉末、Nb粉末等を混合させて焼成すること等により作製することができる。この場合、ターゲット材の組成は、KCO粉末、NaCO粉末、Nb粉末等の混合比率を調整することで制御することができる。
KNN膜3は、銅(Cu)、マンガン(Mn)、リチウム(Li)、Ta、アンチモン(Sb)等のK、Na、Nb以外の元素を、5at%以下の範囲内で含んでいてもよい。
上部電極膜4は、例えば、Pt、Au、アルミニウム(Al)、Cu等の各種金属やこれらの合金を用いて製膜することができる。上部電極膜4は、スパッタリング法、蒸着法、メッキ法、金属ペースト法等の手法を用いて製膜することができる。上部電極膜4は、下部電極膜2のようにKNN膜3の結晶構造に大きな影響を与えるものではない。そのため、上部電極膜4の材料、結晶構造、製膜手法は特に限定されない。上部電極膜4の厚さは例えば100〜5000nmとすることができる。
KNN膜3と上部電極膜4との間、すなわちKNN膜3上には、これらの間の密着性を高める密着層として、組成式RuOで表される酸化物からなる膜(酸化膜)7a(以下、RuO膜7aとも称する)が製膜されている。また、この密着層として、図3に示すように、組成式IrOで表される酸化物からなる膜7b(以下、IrO膜7bとも称する)が製膜されていてもよい。
RuO膜7aは、スパッタリング法、化学気相成長(CVD)法、蒸着法等の手法を用いて製膜することができる。RuO膜7aは、下部電極膜2のようにKNN膜3の結晶構造に大きな影響を与えるものではない。そのため、RuO膜7aの結晶構造、製膜手法は特に限定されない。RuO膜7aの組成比、すなわち上述の組成式中の係数xの値は、スパッタリング製膜時の雰囲気ガス、例えばアルゴン(Ar)ガスと酸素(O)ガスとの混合ガス(Ar/O混合ガス)中におけるOガス比率を制御すること等により調整可能である。上述のOガス比率が高くなるほど、係数xの値が大きくなり、Oガス比率が小さくなるほど、係数xの値が小さくなる傾向がある。また、スパッタリング製膜時に用いるターゲット材として、係数xが0<x<2の範囲内であるRuO膜7aを製膜する際は、ルテニウム(Ru)の金属材料により形成されたターゲット材を用いることが好ましく、係数xが2≦x、好ましくは2<xの範囲内であるRuO膜7aを製膜する際は、RuO粉末を焼成すること等により作製したターゲット材を用いることが好ましい。RuO膜7aの厚さは例えば2〜30nm、好ましくは5〜30nmとすることができる。これらの点については、IrO膜7bについても同様のことが言える。なお、係数xが0<x<2の範囲内であるIrO膜7bを製膜する際は、イリジウム(Ir)の金属材料により形成されたターゲット材を用いることが好ましく、係数xが2≦x、好ましくは2<xの範囲内であるIrO膜7bを製膜する際は、IrO粉末を焼成すること等により作製したターゲット材を用いることが好ましい。
(2)圧電膜デバイスの構成
図4に、本実施形態における圧電膜を有するデバイス30(以下、圧電膜デバイス30とも称する)の概略構成図を示す。圧電膜デバイス30は、上述の積層基板10を所定の形状に成形して得られる圧電膜を有する素子20(以下、圧電膜素子20とも称する)と、圧電膜素子20に接続される電圧検出手段11aまたは電圧印加手段11bと、を少なくとも備えて構成される。
電圧検出手段11aを、圧電膜素子20の下部電極膜2と上部電極膜4との間に接続することで、圧電膜デバイス30をセンサとして機能させることができる。KNN膜3が何らかの物理量の変化に伴って変形すると、その変形によって下部電極膜2と上部電極膜4との間に電圧が発生する。この電圧を電圧検出手段11aによって検出することで、KNN膜3に印加された物理量の大きさを測定することができる。この場合、圧電膜デバイス30の用途としては、例えば、角速度センサ、超音波センサ、圧カセンサ、加速度センサ等が挙げられる。
電圧印加手段11bを、圧電膜素子20の下部電極膜2と上部電極膜4との間に接続することで、圧電膜デバイス30をアクチュエータとして機能させることができる。電圧印加手段11bにより下部電極膜2と上部電極膜4との間に電圧を印加することで、KNN膜3を変形させることができる。この変形動作により、圧電膜デバイス30に接続された各種部材を作動させることができる。この場合、圧電膜デバイス30の用途としては、例えば、インクジェットプリンタ用のヘッド、スキャナー用のMEMSミラー、超音波発生装置用の振動子等が挙げられる。
(3)積層基板、圧電膜素子、圧電膜デバイスの製造方法
続いて、上述の積層基板10の製造方法について説明する。まず、基板1のいずれかの主面上に下部電極膜2を製膜する。なお、いずれかの主面上に下部電極膜2が予め製膜された基板1を用意してもよい。続いて、下部電極膜2上に、例えばスパッタリング法を用いてKNN膜3を製膜した後、KNN膜3(KNN膜3を有する積層体)に対して、所定温度(例えば500℃)の条件下で所定時間(例えば2時間)、アニール(熱処理)を行う。その後、KNN膜3上に、例えばスパッタリング法を用いてRuO膜7aまたはIrO膜7bを製膜し、RuO膜7aまたはIrO膜7b上に上部電極膜4を製膜することで、積層基板10が得られる。
RuO膜7aまたはIrO膜7bおよび上部電極膜4の製膜後に積層基板10に対してアニールを行ってもよい。
上述の積層基板10に対して行うアニール条件としては、
アニール温度(積層基板10の温度):600℃以上、好ましくは600℃以上800℃以下、より好ましくは700℃
アニール時間:0.5〜12時間、好ましくは1〜6時間、より好ましくは2〜3時間
アニール雰囲気:大気または酸素雰囲気
が例示される。ただし、このアニールは行わなくてもよい。
そして、この積層基板10を所定の形状に成形することで、圧電膜素子20が得られ、圧電膜素子20に電圧検出手段11aまたは電圧印加手段11bを接続することで、圧電膜デバイス30が得られる。
(4)本実施形態により得られる効果
本実施形態によれば、以下に示す1つまたは複数の効果が得られる。
(a)KNN膜3と上部電極膜4との間に、RuO膜7aまたはIrO膜7bを設けることで、本実施形態にかかる積層基板10を用いて作製した圧電膜デバイス30において、KNN膜3が絶縁破壊に至るまでの時間を長くすること、すなわちKNN膜3の寿命を長くすることが可能となる。例えば、積層基板10の温度が200℃となるように加熱した状態で、下部電極膜2と上部電極膜4との間に−300kV/cmの電界(−60Vの電圧)を印加する高加速寿命試験(Highly Accelerated Life Test、略称:HALT)を行った際、電界印加開始からKNN膜3が絶縁破壊に至るまでの時間を3300秒以上とすることが可能となる。なお、本実施形態では、KNN膜3に流れるリーク電流密度が30mA/cmを超えた時点でKNN膜3が絶縁破壊に至ったとみなしている。
特に、RuO膜7aを形成することで、IrO膜7bを形成する場合よりも、KNN膜3の寿命をさらに長くすることが可能となる。例えば、上述のHALTによるKNN膜3の寿命を7600秒以上とすることが可能となる。
ここで、上述の本実施形態の手法に対し、KNN膜と上部電極膜との間に、チタン(Ti)からなる膜(Ti膜)や組成式TiOで表される酸化物からなる膜(TiO膜)を設ける手法も考えられる。しかしながら、この手法により得られた積層基板を加工して作製した圧電膜デバイスでは、本実施形態にかかる圧電膜デバイス30よりも、上述のHALTによるKNN膜の寿命が短くなる。これは、何らかの要因によりTiがKNN膜中に拡散(移動)し、このTiがKNN膜の寿命に悪影響を及ぼしているものと考えられる。
(b)本実施形態にかかる積層基板10を用いて作製した圧電膜デバイス30は、従来の圧電膜デバイスよりも、良好な強誘電性を有する。例えば、KNN膜3に電界を印加した際の飽和分極量(Pmax−)の絶対値が23μC/cm以上(|Pmax−|≧23μC/cm)であり、残留分極量(Pr−)の絶対値が14μC/cm以上(|Pr−|≧14μC/cm)である。なお、飽和分極量とは電界を印加し続けても分極量が増加しなくなったときの分極量であり、残留分極量とは、飽和分極量に達した後、印加電界をゼロに戻したときの分極量である。
(c)KNN膜3と上部電極膜4との間に、RuO膜7aまたはIrO膜7bを設けることで、KNN膜3の強誘電性を高めることが可能となる。これに対し、Ti膜やTiO膜を有する積層基板を加工して作製した上述の従来の圧電膜デバイスは、本実施形態にかかる圧電膜デバイス30よりも強誘電性が低くなることを、本願発明者は確認している。
(d)RuO膜7aの厚さを2〜30nm、好ましくは5〜30nmとすることで、上述の寿命向上効果、強誘電性向上効果を得ることができるとともに、圧電膜デバイス30の性能の低下を抑制することが可能となる。なお、IrO膜7bについても同様のことが言える。
RuO膜7aの厚さが2nm未満であると、RuO膜7aの面内膜厚が不均一となったり、不連続な膜となったりすることがある。このため、上述の寿命向上効果や強誘電性向上効果が充分に得られないことがある。RuO膜7aの厚さを2nm以上とすることで、これらの課題を解決でき、上述の寿命向上効果、強誘電性向上効果を得ることができる。RuO膜7aの厚さを5nm以上とすることで、上述の課題を確実に解決でき、上述の寿命向上効果、強誘電性向上効果を確実に得ることができる。
RuO膜7aの厚さが30nmを超えると、上述のHALTによるKNN膜3の寿命が3300秒未満となることがある。また、RuO膜7aの厚さが厚くなると、RuO膜7a自体が有する膜応力が大きくなり、RuO膜7aが剥がれやすくなる。さらに、RuやIrは硬い金属材料であることから、RuやIrを含むRuO膜7aやIrO膜7bは硬い膜となる。このような硬いRuO膜7aの厚さが厚くなると、KNN膜3を含む振動部が振動(共振)しにくくなり、積層基板10がセンサに適用された際に感度の低下を招いたり、アクチュエータに適用された際に消費電力の増加を招いたりすることもある。これらの理由から、RuO膜7aの厚さは30nm以下とすることが好ましい。
(e)RuO膜7aとして、組成式RuO(0<x<2)で表される膜を設けることが、RuO膜7aの製膜レートの低下を抑制できる点で、好ましい。
上述のように、RuO膜7aのスパッタリング製膜時の雰囲気ガス(Ar/O混合ガス)中におけるOガス比率が高くなるほど、係数xの値が大きくなり、Oガス比率が小さくなるほど、係数xの値が小さくなる傾向がある。しかしながら、スパッタリングターゲット材からのRu原子の叩き出しはArガス(イオン化したAr原子(Ar))により行われる。このため、上述のOガス比率が高くなると、すなわちArガス比率が低くなると、ターゲットから叩き出されるRu原子の量(単位時間あたりの量)が少なくなることから、RuO膜7aの製膜レートが低下する。Oガス比率を例えば50%以下とすることで、実用的な製膜レートを得ることができ、この場合、係数xの値は2未満となる。
(f)RuO膜7aとして、組成式RuO(2<x)で表される膜を設けることが、KNN膜3の寿命を確実に長くすることができる点で、好ましい。
組成式RuO(2<x)で表される膜を設けることで、RuO膜7aからKNN膜3中へと拡散する酸素(O)の量を増やすことができる。これにより、KNN膜3が絶縁破壊に至る一因であるKNN膜3中の酸素欠陥を、RuO膜7aから拡散した酸素により埋めることができる。その結果、KNN膜3の寿命を確実に延ばすことが可能となる。なお、ここでいう「酸素欠陥」とは、例えばKNN膜3を製膜した後にアニールを行うことでKNN膜3を構成する結晶内に生じた酸素が抜けた箇所を意味する。
(g)RuO膜7aおよび上部電極膜4の製膜後に、600℃以上の温度条件下で積層基板10をアニールするか、あるいは、RuO膜7aおよび上部電極膜4の製膜後に、積層基板10のアニールを不実施とすることで、KNN膜3の寿命を確実に長くすることが可能となる。なお、アニールを行っても、KNN膜3の強誘電性には影響を及ぼさないことを、本願発明者は確認済みである。
これに対し、RuO膜および上部電極膜の製膜後に600℃未満(例えば500℃)の温度条件下で積層基板をアニールする手法も考えられる。しかしながら、積層基板を600℃未満の温度条件下でアニールすると、RuO膜および上部電極膜の製膜後に積層基板のアニールを不実施とした場合や、600℃以上の温度条件下で積層基板をアニールした場合よりも、KNN膜の寿命が短くなる。
(5)変形例
本実施形態は上述の態様に限定されず、例えば以下のように変形することもできる。
(変形例1)
例えば、基板1と下部電極膜2との間に、RuO膜7aまたはIrO膜7bを設けてもよい。すなわち、密着層6として、組成式RuOまたはIrOで表される酸化物からなる膜を形成してもよい。また例えば、下部電極膜2とKNN膜3との間に、RuO膜7aまたはIrO膜7bを設けてもよい。なお、これらの場合、KNN膜3と上部電極膜4との間に、RuO膜7aまたはIrO膜7bを設けてもよく、設けなくてもよい。これらによっても、上述の実施形態と同様の効果を得ることができる。
(変形例2)
上述の積層基板10を圧電膜素子20に成形する際、積層基板10(圧電膜素子20)を用いて作製した圧電膜デバイス30をセンサやアクチュエータ等の所望の用途に適用することができる限り、積層基板10から基板1を除去してもよい。
<他の実施形態>
以上、本発明の実施形態を具体的に説明した。但し、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
以下、上述の実施形態の効果を裏付ける実験結果について説明する。
基板として、表面が(100)面方位、厚さ610μm、直径6インチ、表面に熱酸化膜(厚さ200nm)が形成されたSi基板を用意した。そして、この基板の熱酸化膜上に、第1密着層としてのTi膜(厚さ2nm)、下部電極膜としてのPt膜(基板の表面に対して(111)面方位に優先配向、厚さ200nm)、圧電膜としてのKNN膜(基板の表面に対して(001)面方位に優先配向、厚さ2μm)、第2密着層としてのRuO膜、IrO膜、TiO膜(厚さ2nm)またはTi膜(厚さ2nm)のいずれかの膜、上部電極膜としてのPt膜(厚さ100nm)を順に製膜することで積層基板を作製した。RuO膜、IrO膜の厚さは、2.5〜30nmの範囲内で変化させた。また、KNN膜の製膜後であって第2密着層の製膜前に、KNN膜を有する積層体を500℃の条件下で2時間アニールした。また、上部電極膜の製膜後の積層基板のアニールは、不実施とするか、500℃の温度条件下で2時間、600℃の温度条件下で2時間、700℃の温度条件下で2時間の各条件で行った。
Ti膜、Pt膜、KNN膜、RuO膜、IrO膜、TiO膜の製膜は、いずれも、RFマグネトロンスパッタリング法により行った。
Ti膜、Pt膜を製膜する際の処理条件は、それぞれ、下記の通りとした。
基板温度:300℃
放電パワー:1200W
導入ガス:Arガス
Ar雰囲気の圧力:0.3Pa
製膜時間:5分
KNN膜を製膜する際の処理条件は、下記の通りとした。
基板温度:600℃
放電パワー:2200W
導入ガス:Ar/O混合ガス
Ar/O混合ガス雰囲気の圧力:0.3Pa
Arガスの分圧/Oガスの分圧:25/1
製膜速度:1μm/hr
RuO膜、IrO膜、TiO膜を製膜する際の処理条件は、それぞれ、下記の通りとした。
基板温度:室温(25℃)
放電パワー:300W
導入ガス:Ar/O混合ガス
Ar+O混合雰囲気の圧力:0.3Pa
Arガスの分圧/Oガスの分圧:1/1
製膜速度:0.1μm/hr
そして、積層基板が有するKNN膜の寿命、強誘電性をそれぞれ評価した。表1および表2は、KNN膜の寿命に関する評価結果を示しており、図5(a)〜(f)、図6(a)(b)は、それぞれ、KNN膜の強誘電性に関する評価結果を示す図であり、電圧−分極量のヒステリシスカーブ、および印加電圧に対する圧電変位特性をそれぞれ示している。
(寿命に関する評価)
寿命に関する評価は、上述の実施形態に記載の条件のHALTにより、KNN膜が絶縁破壊するまでの時間(sec)を測定することで行った。表1、表2中の数値は、1サンプルにつき0.5mmφ内の7箇所で測定した寿命の値の平均値である。また、表1、表2中、「アニールなし」とは上部電極膜の製膜後のアニールを不実施としたことを示し、「600℃アニール」とは、上部電極膜の製膜後に積層基板を600℃の温度条件下で2時間アニールしたことを示す。表2中の「500℃アニール」、「700℃アニール」の表記も「600℃アニール」と同様の意味である。
表1に示すように、KNN膜と上部電極膜との間に、RuO膜またはIrO膜を設けた積層基板では、KNN膜の寿命が3300秒以上となることが確認できた。これに対し、KNN膜と上部電極膜との間にTiO膜を設けた積層基板では、KNN膜の寿命が3300秒未満となることが確認できた。
表1、表2に示すように、RuO膜の膜厚とIrO膜の膜厚とが同じ場合、RuO膜を設けた積層基板の方が、IrO膜を設けた積層基板よりも、KNN膜の寿命が長くなることが確認できた。
表2に示すように、上部電極膜の製膜後のアニールを不実施とした積層基板では、KNN膜の寿命が3300秒以上となることが確認できた。また、上部電極膜の製膜後に600℃アニール、700℃アニールを行った積層基板では、KNN膜の寿命が3300秒以上となることが確認できた。これに対し、上部電極膜の製膜後に500℃アニールを行った積層基板では、KNN膜の寿命が3300秒未満となることが確認できた。
すなわち、KNN膜と上部電極膜との間に、RuO膜またはIrO膜を設けることで、TiO膜を設ける場合よりも、KNN膜の寿命を長くすることができることを確認できた。また、RuO膜を設けることで、IrO膜を設ける場合よりも、KNN膜の寿命をさらに長くすることができることを確認できた。さらにまた、上部電極膜の製膜後にアニールを行わないか、600℃以上の温度条件下でアニールを行うことで、KNN膜の寿命を確実に長くすることができることを確認できた。
(強誘電性に関する評価)
強誘電性の評価は、KNN膜に対して、±100kV/cmの電界を1kHzの周波数で印加して、電圧と分極量との関係を示すヒステリシスカーブを得た。
図5(a)〜(e)に示すように、KNN膜と上部電極膜との間に、RuO膜またはIrO膜を設けた積層基板では、|Pmax−|≧23μC/cmであり、|Pr−|≧14μC/cmであることを確認できた。これに対し、図5(f)に示すように、KNN膜と上部電極膜との間にTi膜を設けた積層基板では、|Pmax−|が17.6μC/cmであり、|Pr−|が10.4μC/cmであることを確認できた。なお、図5(a)〜(e)に示す積層基板では、上部電極膜の製膜後にアニールを行っておらず、図5(f)に示す積層基板では500℃の温度条件下で2時間アニールを行っている。
図5(a)に示すように、第2密着層として厚さが10nmのRuO膜を設け、上部電極膜の製膜後にアニールを不実施とした積層基板では、|Pmax−|が23.8μC/cmであり、|Pr−|が15.7μC/cmであった。また、図6(a)に示すように、第2密着層として厚さが10nmのRuO膜を設け、上部電極膜の製膜後に700℃の温度条件下で2時間アニールを行った積層基板では、|Pmax−|が23.8μC/cmであり、|Pr−|が17.9μC/cmであった。また、図5(d)に示すように、第2密着層として厚さが20nmのIrO膜を設け、上部電極膜の製膜後にアニールを不実施とした積層基板では、|Pmax−|が24.2μC/cmであり、|Pr−|が14.5μC/cmであった。また、図6(b)に示すように、第2密着層として厚さが20nmのIrO膜を設け、上部電極膜の製膜後に500℃の温度条件下で2時間アニールを行った積層基板では、|Pmax−|が24.0μC/cmであり、|Pr−|が14.8μC/cmであった。
すなわち、図5(a)と図6(a)との比較、図5(d)と図6(b)との比較から、第2密着層としてRuO膜またはIrO膜のいずれの膜を設けた場合であっても、上部電極膜の製膜後にアニールを行った積層基板の|Pmax−|、|Pr−|の値は、上部電極膜の製膜後のアニールを不実施とした積層基板の|Pmax−|、|Pr−|の値と、殆ど変わらないことを確認できた。すなわち、いずれの場合も、上部電極膜の製膜後に積層基板に対して行うアニールは、KNN膜の強誘電性には影響を及ぼさないことを確認できた。
<本発明の好ましい態様>
以下、本発明の好ましい態様について付記する。
(付記1)
本発明の一態様によれば、
基板と、前記基板上に製膜された第1電極膜と、前記第1電極膜上に製膜された圧電膜と、を備える、圧電膜を有する積層基板であって、
前記圧電膜上には、組成式RuOまたはIrOで表される酸化物からなる酸化膜が形成されている。
(付記2)
付記1の基板であって、好ましくは、
前記基板と前記第1電極膜との間、または前記第1電極膜と前記圧電膜との間の少なくともいずれかには、組成式RuOまたはIrOで表される酸化物からなる酸化膜が形成されている。
(付記3)
付記1または2の基板であって、好ましくは、
前記酸化膜は、組成式RuOで表される酸化物からなる膜である。
(付記4)
付記1〜3のいずれかの基板であって、好ましくは、
前記酸化膜は、組成式RuO(0<x<2)で表される酸化物からなる膜である。
(付記5)
付記1〜3のいずれかの基板であって、好ましくは、
前記酸化膜は、組成式RuO(2<x)で表される酸化物からなる膜である。
(付記6)
付記1〜5のいずれかの基板であって、好ましくは、
前記酸化膜の厚さは、2nm以上30nm以下、好ましくは5nm以上30nm以下である。
(付記7)
付記1〜6のいずれかの基板であって、好ましくは、
前記圧電膜は、組成式(K1−yNa)NbO(0<y<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる膜である。
(付記8)
付記1〜7のいずれかの基板であって、好ましくは、
前記圧電膜は、
飽和分極量(Pmax−)の絶対値が23μC/cm以上であり、
残留分極量(Pr−)の絶対値が14μC/cm以上である。
(付記9)
付記1〜8のいずれかの基板であって、好ましくは、
前記酸化膜は、アニール(熱処理)が行われていない。
(付記10)
付記1〜8のいずれかの基板であって、好ましくは、
前記酸化膜は、600℃以上800℃以下の温度条件下でアニールが行われている。
(付記11)
本発明の他の態様によれば、
基板と、前記基板上に製膜された第1電極膜と、前記第1電極膜上に製膜された圧電膜と、を備える、圧電膜を有する積層基板であって、
前記圧電膜は、組成式(K1−yNa)NbO(0<y<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる膜であり、
前記圧電膜上に第2電極膜を製膜し、前記積層基板の温度が200℃となるように加熱した状態で、前記第1電極膜と前記第2電極膜との間に−300kV/cmの電界(−60Vの電圧)を印加した際、電界印加開始から前記圧電膜に流れるリーク電流密度が30mA/cmを超えるまでの時間が3300秒以上である、圧電膜を有する積層基板が提供される。
(付記12)
付記11の基板であって、好ましくは、
前記圧電膜上には、組成式RuOまたはIrOで表される酸化物からなる酸化膜が形成されている。
(付記13)
本発明のさらに他の態様によれば、
基板と、前記基板上に製膜された第1電極膜と、前記第1電極膜上に製膜された圧電膜と、前記圧電膜上に製膜された第2電極膜と、を備え、
前記圧電膜と前記第2電極膜との間には、組成式RuOまたはIrOで表される酸化物からなる酸化膜が設けられている圧電膜を有する素子、または、圧電膜を有するデバイスが提供される。
(付記14)
本発明のさらに他の態様によれば、
基板上に電極膜を製膜する工程と、
前記電極膜上に圧電膜を製膜する工程と、
前記圧電膜上に組成式RuOまたはIrOで表される酸化物からなる酸化膜を製膜する工程と、を備える、圧電膜を有する積層基板の製造方法が提供される。
(付記15)
付記14の方法であって、好ましくは、
前記酸化膜を製膜する工程を行った後、前記積層基板をアニールする工程を有しない。
(付記16)
付記14の方法であって、好ましくは、
前記酸化膜を製膜する工程を行った後、600℃以上、好ましくは600℃以上800℃以下の温度条件下で前記積層基板をアニールする工程をさらに有する。
1 基板
3 圧電膜
7a RuO
7b IrO
10 積層基板

Claims (4)

  1. 基板と、前記基板上に製膜された第1電極膜と、前記第1電極膜上に製膜された圧電膜と、を備える、圧電膜を有する積層基板であって、
    前記圧電膜は、組成式(K 1−y Na )NbO (0<y<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる膜であり、
    前記圧電膜上に設けられ、組成式RuOまたはIrOで表される酸化物からなる酸化膜であって、前記酸化膜上に第2電極膜が設けられたときに前記圧電膜と前記第2電極膜との間の密着性を高めるように作用する酸化膜が形成されている、圧電膜を有する積層基板。
  2. 前記酸化膜の厚さは、nm以上20nm以下である請求項1に記載の圧電膜を有する積層基板。
  3. 基板と、前記基板上に製膜された第1電極膜と、前記第1電極膜上に製膜された圧電膜と、前記圧電膜上に製膜された第2電極膜と、を備え、
    前記圧電膜は、組成式(K 1−y Na )NbO (0<y<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる膜であり、
    前記圧電膜と前記第2電極膜との間には、前記圧電膜と前記第2電極膜との間の密着性を高めるように作用し、組成式RuOまたはIrOで表される酸化物からなる酸化膜が設けられている、圧電膜を有する素子。
  4. 基板上に電極膜を製膜する工程と、
    前記電極膜上に、組成式(K 1−y Na )NbO (0<y<1)で表されるペロブスカイト構造のアルカリニオブ酸化物からなる圧電膜を製膜する工程と、
    成式RuOまたはIrOで表される酸化物からなる酸化膜であって、前記酸化膜上に第2電極膜が設けられたときに前記圧電膜と前記第2電極膜との間の密着性を高めるように作用する酸化膜を、前記圧電膜上に製膜する工程と、を備える、圧電膜を有する積層基板の製造方法。
JP2017114028A 2017-06-09 2017-06-09 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法 Active JP6342040B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017114028A JP6342040B1 (ja) 2017-06-09 2017-06-09 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法
US16/619,871 US11805700B2 (en) 2017-06-09 2018-04-19 Laminated substrate having piezoelectric film, element having piezoelectric film and method for manufacturing this laminated substrate
PCT/JP2018/016129 WO2018225396A1 (ja) 2017-06-09 2018-04-19 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法
EP18814474.5A EP3637486A4 (en) 2017-06-09 2018-04-19 LAYERED SUBSTRATE WITH A PIEZOELECTRIC LAYER, ELEMENT WITH A PIEZOELECTRIC LAYER AND THE MANUFACTURING METHOD FOR A LAYERED SUBSTRATE WITH A PIEZOELECTRIC LAYER

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017114028A JP6342040B1 (ja) 2017-06-09 2017-06-09 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018089109A Division JP6607993B2 (ja) 2018-05-07 2018-05-07 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法

Publications (2)

Publication Number Publication Date
JP6342040B1 true JP6342040B1 (ja) 2018-06-13
JP2018207055A JP2018207055A (ja) 2018-12-27

Family

ID=62555984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017114028A Active JP6342040B1 (ja) 2017-06-09 2017-06-09 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法

Country Status (4)

Country Link
US (1) US11805700B2 (ja)
EP (1) EP3637486A4 (ja)
JP (1) JP6342040B1 (ja)
WO (1) WO2018225396A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640855A (zh) * 2019-03-01 2020-09-08 Tdk 株式会社 压电超声指纹传感器基板、及制造方法,及制造传感器的方法
US20220254988A1 (en) * 2019-07-04 2022-08-11 Sumitomo Chemical Company, Limited Piezoelectric film, piezoelectric layered body, piezoelectric element, and method for manufacturing piezoelectric layered body
JP7399752B2 (ja) 2020-03-05 2023-12-18 住友化学株式会社 圧電膜、圧電積層体、圧電素子および圧電積層体の製造方法
JP7319848B2 (ja) * 2019-07-04 2023-08-02 住友化学株式会社 圧電積層体、圧電素子および圧電積層体の製造方法
JP7399753B2 (ja) 2020-03-05 2023-12-18 住友化学株式会社 圧電膜、圧電積層体、圧電素子および圧電積層体の製造方法
EP4174024A1 (en) * 2020-06-30 2023-05-03 Sumitomo Chemical Company, Limited Piezoelectric laminate, piezoelectric element, and method for manufacturing piezoelectric laminate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011030195A (ja) * 2009-06-22 2011-02-10 Hitachi Cable Ltd 圧電薄膜素子及びその製造方法、並びに圧電薄膜デバイス
JP2011233817A (ja) * 2010-04-30 2011-11-17 Hitachi Cable Ltd 圧電体素子、その製造方法、及び圧電体デバイス
JP2012106902A (ja) * 2010-10-25 2012-06-07 Fujifilm Corp ペロブスカイト型酸化物膜及びそれを用いた強誘電体膜、強誘電体素子、ペロブスカイト型酸化物膜の製造方法
WO2013114794A1 (ja) * 2012-02-03 2013-08-08 パナソニック株式会社 圧電体膜、インクジェットヘッド、インクジェットヘッドを用いて画像を形成する方法、角速度センサ、角速度センサを用いて角速度を測定する方法、圧電発電素子ならびに圧電発電素子を用いた発電方法
JP2014083761A (ja) * 2012-10-24 2014-05-12 Seiko Epson Corp 液体噴射ヘッド、液体噴射装置及び圧電素子
JP2014179610A (ja) * 2013-03-14 2014-09-25 Tdk Corp 圧電素子、圧電アクチュエータ、及び圧電センサ、並びにハードディスクドライブ、及びインクジェットプリンタ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4434102B2 (ja) * 2005-08-04 2010-03-17 横河電機株式会社 光記憶素子及び光記憶装置
JP2007142261A (ja) * 2005-11-21 2007-06-07 Seiko Epson Corp 圧電素子、圧電アクチュエータ、およびインクジェット式記録ヘッド
JP4735840B2 (ja) 2005-12-06 2011-07-27 セイコーエプソン株式会社 圧電体積層体、表面弾性波素子、薄膜圧電共振子および圧電アクチュエータ
JP2008159807A (ja) 2006-12-22 2008-07-10 Hitachi Cable Ltd 圧電薄膜素子及び圧電薄膜素子を用いて製造したアクチュエータとセンサ
JP5539430B2 (ja) 2012-03-22 2014-07-02 富士フイルム株式会社 電子機器の製造方法
CN104079251A (zh) * 2013-03-27 2014-10-01 日本电波工业株式会社 压电装置及压电装置的制造方法
JP6154729B2 (ja) * 2013-10-28 2017-06-28 富士フイルム株式会社 圧電体素子の製造方法
US10032977B2 (en) 2014-08-05 2018-07-24 Rohm Co., Ltd. Device using a piezoelectric element and method for manufacturing the same
JP6690193B2 (ja) * 2014-11-12 2020-04-28 Tdk株式会社 圧電体層、圧電素子、圧電アクチュエータ、及び圧電センサ、並びにハードディスクドライブ、及びインクジェットプリンタ装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011030195A (ja) * 2009-06-22 2011-02-10 Hitachi Cable Ltd 圧電薄膜素子及びその製造方法、並びに圧電薄膜デバイス
JP2011233817A (ja) * 2010-04-30 2011-11-17 Hitachi Cable Ltd 圧電体素子、その製造方法、及び圧電体デバイス
JP2012106902A (ja) * 2010-10-25 2012-06-07 Fujifilm Corp ペロブスカイト型酸化物膜及びそれを用いた強誘電体膜、強誘電体素子、ペロブスカイト型酸化物膜の製造方法
WO2013114794A1 (ja) * 2012-02-03 2013-08-08 パナソニック株式会社 圧電体膜、インクジェットヘッド、インクジェットヘッドを用いて画像を形成する方法、角速度センサ、角速度センサを用いて角速度を測定する方法、圧電発電素子ならびに圧電発電素子を用いた発電方法
JP2014083761A (ja) * 2012-10-24 2014-05-12 Seiko Epson Corp 液体噴射ヘッド、液体噴射装置及び圧電素子
JP2014179610A (ja) * 2013-03-14 2014-09-25 Tdk Corp 圧電素子、圧電アクチュエータ、及び圧電センサ、並びにハードディスクドライブ、及びインクジェットプリンタ装置

Also Published As

Publication number Publication date
EP3637486A1 (en) 2020-04-15
JP2018207055A (ja) 2018-12-27
US11805700B2 (en) 2023-10-31
WO2018225396A1 (ja) 2018-12-13
US20200388746A1 (en) 2020-12-10
EP3637486A4 (en) 2021-02-24

Similar Documents

Publication Publication Date Title
JP6342040B1 (ja) 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法
JP6239566B2 (ja) 圧電薄膜付き積層基板、圧電薄膜素子およびその製造方法
JP6607993B2 (ja) 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法
JP7362339B2 (ja) 圧電積層体、圧電素子、および圧電積層体の製造方法
JP6502460B2 (ja) 圧電薄膜付き積層基板および圧電薄膜素子
JP6804615B2 (ja) 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法
JP2012253109A (ja) 圧電膜素子及び圧電膜デバイス
JP7074512B2 (ja) 圧電積層体、圧電積層体の製造方法、圧電素子、およびスパッタリングターゲット材
JP2019161075A (ja) 圧電積層体、圧電積層体の製造方法および圧電デバイス
JP6961770B2 (ja) 圧電薄膜付き積層基板および圧電薄膜素子
JP6758444B2 (ja) 圧電薄膜付き積層基板および圧電薄膜素子
JP7320091B2 (ja) 圧電薄膜付き積層基板、圧電薄膜付き積層基板の製造方法、圧電薄膜素子、スパッタリングターゲット材、およびスパッタリングターゲット材の製造方法
WO2022004068A1 (ja) 圧電積層体、圧電素子および圧電積層体の製造方法
JP7319848B2 (ja) 圧電積層体、圧電素子および圧電積層体の製造方法
JP7022853B2 (ja) スパッタリングターゲット材、スパッタリングターゲット材の製造方法、および圧電薄膜付き積層基板の製造方法
WO2021177091A1 (ja) 圧電膜、圧電積層体、圧電素子および圧電積層体の製造方法
WO2021002434A1 (ja) 圧電膜、圧電積層体、圧電素子および圧電積層体の製造方法
JP7464360B2 (ja) 圧電積層体、圧電素子および圧電積層体の製造方法
JP2021027133A (ja) 圧電積層体、圧電素子および圧電積層体の製造方法
JP2021141186A (ja) 圧電膜、圧電積層体、圧電素子および圧電積層体の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180515

R150 Certificate of patent or registration of utility model

Ref document number: 6342040

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350