JP5160452B2 - 多層膜形成方法及び多層膜形成装置 - Google Patents

多層膜形成方法及び多層膜形成装置 Download PDF

Info

Publication number
JP5160452B2
JP5160452B2 JP2008553041A JP2008553041A JP5160452B2 JP 5160452 B2 JP5160452 B2 JP 5160452B2 JP 2008553041 A JP2008553041 A JP 2008553041A JP 2008553041 A JP2008553041 A JP 2008553041A JP 5160452 B2 JP5160452 B2 JP 5160452B2
Authority
JP
Japan
Prior art keywords
mask
electrode layer
substrate
film forming
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008553041A
Other languages
English (en)
Other versions
JPWO2008084639A1 (ja
Inventor
勲 木村
武人 神保
真 菊地
浩 西岡
紅コウ 鄒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2008553041A priority Critical patent/JP5160452B2/ja
Publication of JPWO2008084639A1 publication Critical patent/JPWO2008084639A1/ja
Application granted granted Critical
Publication of JP5160452B2 publication Critical patent/JP5160452B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568Transferring the substrates through a series of coating stations
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02Pretreatment of the material to be coated
    • C23C14/024Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025Metallic sublayers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/088Oxides of the type ABO3 with A representing alkali, alkaline earth metal or Pb and B representing a refractory or rare earth metal
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C23C28/3455Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer with a refractory ceramic layer, e.g. refractory metal oxide, ZrO2, rare earth oxides or a thermal barrier system comprising at least one refractory oxide layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、多層膜形成方法及び多層膜形成装置に関する。
チタン酸ジルコン酸鉛(PZT:Pb(Zr,Ti)O3 )などの複合酸化物は、優れた圧電特性と誘電特性を有するため、センサやアクチュエータなど、各種の電子デバイスに利用されている。複合酸化物からなる各種の素子は、従来、複合酸化物の焼結体に対して機械加工を施すことにより形成されていた。
近年、電子デバイスの製造技術においては、電子デバイスの微細化やMEMS(Micro Electro Mechanical Systems)技術の発達にともない、上記の複合酸化物に対して薄膜化が求められている。複合酸化物の薄膜化技術としては、半導体の製造技術と同じく、スパッタリング法とエッチング法が挙げられる。
特許文献1においては、PZTの構成元素を含む異なる3つのターゲットがスパッタされることによりPZT膜が形成される。その際、各ターゲットに印加する電力が制御される。これにより、PZT膜に含まれる鉛の量が高精度に調節される。特許文献2においては、PZT薄膜にドライエッチングを施すことによってPZT薄膜がパターニングされ、パターニング後のPZT薄膜が所定のエッチング液に浸漬される。その結果、PZT薄膜の表面及び側面に付着した反応生成物がエッチング液によって洗浄される。これにより、パターニングの前後において、PZT膜の圧電特性や誘電特性が維持される。
しかしながら、鉛系複合酸化物の薄膜にドライエッチングが施される場合、塩素系やフッ素系のエッチャントによって、鉛系複合酸化物に含まれる鉛や酸素が塩化鉛(PbCl4 もしくはPbCl2 )や一酸化炭素(CO)として排気される。この結果、鉛系複合酸化物が鉛や酸素の欠損状態となって、リーク電流が増加する。この場合、良好な圧電特性が得られなくなる。また、ドライエッチングを用いて素子形成を行う場合、エッチングの工程に加え、さらにレジストマスクを形成するための工程やレジストマスクを剥離するための工程などが必要となる。その結果、電子デバイスの生産性の低下や製造コストの増加を招く。
特開平6−57412号公報 特開2000−133643号公報
本願発明は、エッチング処理を利用することなく、複合酸化物層を含む多層膜を所望の素子形状に形成可能な多層膜形成方法及び多層膜形成装置を提供する。
本発明の第1側面は、多層膜形成方法である。当該方法は、金属材料で形成された第一のマスクを基板の上方に位置させること、第一のターゲットをスパッタして、前記基板の上方に前記第一のマスクを用いて下部電極層を成膜すること、セラミック材料によって形成された第二のマスクを前記下部電極層の上方に位置させること、第二のターゲットをスパッタして、前記下部電極層の上方に位置させること、第二のターゲットをスパッタして、前記下部電極層上に前記第二のマスクを用いて複合酸化物層を積層すること、金属材料で形成された第三のマスクを前記複合酸化物層の上方に位置させること、第三のターゲットをスパッタして、前記複合酸化物層上に前記第三のマスクを用いて上部電極層を積層すること、を含み、前記第一のマスク、前記第二のマスク、及び前記第三のマスクの各々には、前記下部電極層、前記複合酸化物層、及び前記上部電極層を含む素子の形状に合わせた複数のマスク孔が形成されている
本発明の第2側面は、多層膜形成装置である。当該装置は、金属材料で形成された第一のマスクを基板の上方に位置させ、第一のターゲットをスパッタして、前記基板の上方に前記第一のマスクを用いて下部電極層を成膜する第一の成膜部と、セラミック材料によって形成された第二のマスクを前記基板の上方に位置させ、第二のターゲットをスパッタして、前記下部電極層上に前記第二のマスクを用いて複合酸化物層を成膜する第二の成膜部と、金属材料で形成された第三のマスクを前記複合酸化物層の上方に位置させ、第三のターゲットをスパッタして、前記複合酸化物層上に前記第三のマスクを用いて上部電極層を成膜する第三の成膜部と、前記第一の成膜部と、前記第二の成膜部と、前記第三の成膜部とに連結され、前記第一の成膜部と、前記第二の成膜部と、前記第三の成膜部とに前記基板を搬送する搬送部と、前記搬送部と、前記第一の成膜部と、前記第二の成膜部と、前記第三の成膜部とを駆動して、前記基板上に、前記下部電極層、前記複合酸化物層及び前記上部電極層を順に積層する制御部と、を含み、前記第一のマスク、前記第二のマスク、及び前記第三のマスクの各々には、前記下部電極層、前記複合酸化物層、及び前記上部電極
層を含む素子の形状に合わせた複数のマスク孔が形成されている
一実施形態の成膜装置の構成を模式的に示す平面図。 図1の成膜チャンバの構成を概略的に示す側断面図。 図3(a)、(b)は、それぞれマスクの構成を示す平面図及び側断面図。 図4(a)、(b)は、それぞれマスク孔の構成を示す平面図及び側断面図、図4(c)はマスク孔と多層膜の関係を示す図。 図1の成膜装置の電気的構成を概略的に示すブロック回路図。
以下、本発明の一実施形態の多層膜形成装置を説明する。図1は、多層膜形成装置としての成膜装置10を模式的に示す平面図である。
図1において、成膜装置10は、ロードロックチャンバ(以下単に、LLチャンバ)11と、LLチャンバ11に連結されて搬送部を構成する搬送チャンバ12とを有する。また、成膜装置10は、搬送チャンバ12に連結された3つの成膜チャンバ13、すなわち第一の成膜部を構成する第1成膜チャンバ13Aと、第二の成膜部を構成する第2成膜チャンバ13Bと、第三の成膜部を構成する第3成膜チャンバ13Cとを有する。
LLチャンバ11は、減圧可能な内部空間(以下単に、収容室11aという。)を有し、複数の基板Sを搬出及び搬入可能に収容する。基板Sとしては、例えばシリコン基板やセラミック基板などを用いることができる。基板Sの成膜処理が開始されると、LLチャンバ11は、収容室11aを減圧して、複数の基板Sを搬送チャンバ12に搬出可能にする。基板Sの成膜処理が終了すると、LLチャンバ11は、収容室11aを大気開放して、収容する基板Sを成膜装置10の外部へ搬出可能にする。
搬送チャンバ12は、収容室11aと連通可能な内部空間(以下単に、搬送室12aという。)を有し、基板Sを搬送するための搬送ロボット12bを搬送室12aに搭載している。基板Sの成膜処理が開始されると、搬送ロボット12bは、成膜処理前の基板SをLLチャンバ11から搬送チャンバ12に搬入する。搬送ロボット12bは、搬入した基板Sを図1における反時計回りの順に、すなわち、第1成膜チャンバ13A、第2成膜チャンバ13B、第3成膜チャンバ13Cの順に搬送する。このとき、基板Sを大気に晒すことなく、各層の成膜処理が連続的に実行される。基板Sの成膜処理が終了すると、搬送ロボット12bは、成膜処理後の基板Sを搬送チャンバ12からLLチャンバ11へ搬出する。
各成膜チャンバ13A,13B,13Cは、搬送室12aと連通可能な内部空間(以下単に、成膜室13Sという。)を有する。各成膜室13Sには、対応するターゲットTが搭載されている。詳しくは、第1成膜チャンバ13Aには、第一のターゲットを構成する密着層ターゲットT1及び下部電極層ターゲットT2が搭載されている。また、第2成膜チャンバ13Bには、第二のターゲットとしての酸化物層ターゲットT3が搭載され、第3成膜チャンバ13Cには、第三のターゲットとしての上部電極層ターゲットT4が搭載されている。
密着層ターゲットT1は、密着層の主成分、すなわちチタン(Ti)、タンタル(Ta)、ニッケル(Ni)、コバルト(Co)からなるグループから選択された1つの金属か、またはその選択された金属の酸化物もしくは窒化物を90%以上、好ましくは95%以上含む。密着層ターゲットT1の残部は、これらの金属元素以外の金属を含む。下部電極層ターゲットT2は、下部電極層の主成分、すなわち白金(Pt)、イリジウム(Ir)、金(Au)、銀(Ag)からなるグループから選択された1つの貴金属か、またはその選択された貴金属の酸化物もしくは窒化物を90%以上、好ましくは95%以上含む。下部電極層ターゲットT2の残部は、これらの金属元素以外の金属、例えば銅やケイ素などを含む。酸化物層ターゲットT3としては、複合酸化物層の主成分、すなわちチタン酸ジルコン酸鉛(Pb(Zr,Ti)O3:PZT)、チタン酸ストロンチウム酸鉛(Pb(Sr,Ti)O3:PST)、ジルコニウムチタン酸ランタン鉛((Pb,La)(Zr,Ti)O3:PLZT)などの、複合酸化物の焼結体を用いることができる。上部電極層ターゲットT4は、上部電極層の主成分、すなわち白金(Pt)、イリジウム(Ir)、金(Au)、銀(Ag)からなるグループから選択された1つの貴金属か、またはその選択された貴金属の酸化物もしくは窒化物を90%以上、好ましくは95%以上含む。上部電極層ターゲットT4の残部は、これらの金属元素以外の金属、例えば銅やケイ素などを含む。
各成膜チャンバ13は、ターゲットTをスパッタして、ターゲットTに対応する膜の層を、所定の温度(例えば、500℃以上の温度)に保持された基板Sの上に成膜する。すなわち、第1成膜チャンバ13Aは、密着層ターゲットT1及び下部電極層ターゲットT2をスパッタして密着層及び下部電極層を成膜する。第2成膜チャンバ13Bは、酸化物層ターゲットT3をスパッタして複合酸化物層を成膜する。第3成膜チャンバ13Cは、上部電極層ターゲットT4をスパッタして上部電極層を成膜する。
図2において、成膜チャンバ13は、前記成膜室13Sを形成するチャンバ本体21を備えている。チャンバ本体21は、供給配管ILを介して成膜室13Sと連通するガス供給部22を有している。ガス供給部22は、各ターゲットTに対応するガスを所定の流量に調整して成膜室13Sに供給する。例えば、第1成膜チャンバ13A及び第3成膜チャンバ13Cに対応するガス供給部22は、密着層ターゲットT1、下部電極層ターゲットT2、上部電極層ターゲットT4をスパッタするためのアルゴン(Ar)ガスを成膜室13Sに供給する。また、第2成膜チャンバ13Bに対応するガス供給部22は、酸化物層ターゲットT3をスパッタするためのArガスと、スパッタ粒子に対し酸素を補填するための酸素(O)ガスとを成膜室13Sに供給する。
成膜室13Sは、排気配管OLを介して、ターボ分子ポンプやドライポンプなどからなる排気システム23に連結されている。排気システム23は、成膜室13Sに供給されるArガス、あるいはArガスとOガスとの混合ガスを排気し、成膜室13Sを所定の圧力値に減圧する。
成膜室13Sは、基板Sを載置するための基板ステージ24を有し、その基板ステージ24は、搬送チャンバ12から搬入される基板Sを載置し、基板Sを成膜室13Sの所定の位置に位置決め固定する。
基板ステージ24の直上には、円盤状に形成されたターゲットTが配設され、そのターゲットTの上側には、ターゲット電極25が配設されている。ターゲット電極25は、ターゲットTを基板Sに対向させて、ターゲットTと基板Sとの間の距離を所定の距離に保持する。ターゲット電極25は、外部電源FGに接続されており、外部電源FGから出力された所定の直流あるいは交流電力をターゲットTに供給する。成膜室13Sにプラズマが生成されるとき、直流あるいは交流電力を受けたターゲット電極25は、プラズマ空間に対して負電位すなわちカソードとして機能することにより、ターゲットTをスパッタする。
ターゲット電極25の上側には、磁気回路26が配設されている。磁気回路26は、ターゲットTの内表面に沿ってマグネトロン磁場を形成する。成膜室13Sにプラズマが生成されるとき、磁気回路26は、プラズマを安定させてプラズマ密度を増加させる。
各成膜チャンバ13は、ターゲットTに対応する薄膜を基板S上に成膜するとき、ガス供給部22から所定の流量のスパッタガス、あるいはスパッタガスと反応ガスとの混合ガスを供給するとともに、排気システム23によって成膜室13Sを所定の圧力値に減圧する。この状態において、各成膜チャンバ13は、外部電源FGからターゲット電極25に所定の電力を印加し、高密度のプラズマによってターゲットTをスパッタする。スパッタ粒子は、基板Sの表面に入射し、基板Sの表面を被覆する。
図2において、成膜室13Sは、基板ステージ24の両側に、一対のリフタLを有している。一対のリフタLは、チャンバ本体21の下側に配設された昇降機構27に駆動連結され、昇降機構27の駆動力を受けて基板Sの略法線方向、すなわち図2の上下方向に沿って昇降する。なお、第1成膜チャンバ13A、第2成膜チャンバ13B及び第3成膜チャンバ13Cに設けられた一対のリフタLは、それぞれ第一の移動機構、第二の移動機構及び第三の移動機構を構成する。
一対のリフタLの上側には、共通するマスク昇降リングRが配設されている。マスク昇降リングRは、上下方向から見て、基板Sの外周を囲うように環状に形成されており、一対のリフタLが昇降するとき、一対のリフタLとともに基板Sの法線方向に沿って昇降する。すなわち、マスク昇降リングRは、一対のリフタLに位置決めされており、基板Sの法線方向に対してのみ、その変位を許容する。
マスク昇降リングRの上側には、略円筒状に形成された下側防着板28Lが配設されている。下側防着板28Lは、ターゲットTがスパッタされるとき、相対する成膜室13Sの内壁下側にスパッタ粒子が付着するのを防止する。下側防着板28Lは、一対のリフタLが昇降するとき、一対のリフタLとともに基板Sの法線方向に沿って昇降する。
下側防着板28Lの上側には、略円筒状に形成された上側防着板28Uが配設されている。上側防着板28Uは、ターゲットTがスパッタされるとき、相対する成膜室13Sの内壁上側にスパッタ粒子が付着するのを防止する。
マスク昇降リングRの内側には、基板Sと相対向するマスク30が配設されている。図3(a)は、マスク30をターゲットTから見た平面図であり、図3(b)は、マスク30を基板Sの面方向から見た側断面図である。
図3において、マスク30は、セラミック材料(例えば、アルミナ(Al2O3 ))からなる略四角板状に形成されている。マスク30の外縁には、複数の位置決め孔30hが設けられており、各位置決め孔30hには、マスク昇降リングRを介して位置決めピンPが挿通されている。マスク30は、各位置決め孔30hに位置決めピンPが挿通されることにより、マスク昇降リングRに対して着脱可能に位置決め固定される。マスク30は、一対のリフタLが昇降するとき、基板Sに近接する位置(図3(b)の実線位置)と、基板Sの上方に大きく離間する位置(図3(b)の二点鎖線位置)との間を移動する。ここで、マスク30が基板Sに近接する位置を、成膜位置とし、マスク30が基板Sから大きく離間する位置を、搬送位置とする。
マスク30の内側には、基板Sの法線方向に貫通する複数のマスク孔31が形成されている。複数のマスク孔31は、基板Sの上方の略全体にわたって形成されており、かつ、各マスク孔31は、各層の形状に応じた形状、すなわち素子形状に応じた形状で形成されている。
各成膜チャンバ13は、ターゲットT1に対応する薄膜を基板S上に成膜するとき、昇降機構27によってマスク30を成膜位置に位置させて、マスク30を基板Sに近接させる。マスク30は、ターゲットTがスパッタされるとき、各マスク孔31を介してスパッタ粒子を通過させ基板Sの表面に入射させる、すなわち、各マスク孔31に対応する形状に従ってスパッタ粒子を基板S上に堆積させる。また、各成膜チャンバ13は、基板Sが搬送されるとき、昇降機構27によってマスク30を搬送位置に位置させて、マスク30を基板Sから遠ざける。これにより、各成膜チャンバ13は、搬送された基板Sとマスク30との物理的な接触を回避させる。
なお、第1成膜チャンバ13Aに配設されて密着層ターゲットT1及び下部電極層ターゲットT2に対応するマスク30を、第1マスク30Aとし、その第1マスク30Aに形成されたマスク孔31を、第1マスク孔31Aという。また、第2成膜チャンバ13Bに配設されて酸化物層ターゲットT3に対応するマスク30を、第2マスク30Bとし、その第2マスク30Bに形成されたマスク孔31を、第2マスク孔31Bという。また、第3成膜チャンバ13Cに配設されて上部電極層ターゲットT4に対応するマスク30を、第3マスク30Cとし、その第3マスク30Cに形成されたマスク孔31を、第3マスク孔31Cという。
図4(a)は、各マスク30のマスク孔31をターゲットTから見た平面図であり、図4(b)は、各マスク30のマスク孔31を示す側断面図である。また、図4(c)は、各マスク30を用いて形成された多層膜を示す側断面図である。
図4において、第1マスク孔31Aは、ターゲットTから見て略四角形状を呈する矩形状に形成されている。第1マスク孔31Aの内壁は、上方に広がるテーパー状に形成されている。密着層ターゲットT1がスパッタされるとき、スパッタ粒子は基板Sに向かって第1マスク孔31Aを通過し、第1マスク孔31Aに対応する形状を有する密着層36が基板Sの上に堆積される。同様に、下部電極層ターゲットT2がスパッタされるとき、スパッタ粒子は基板Sに向かって第1マスク孔31Aを通過し、第1マスク孔31Aに対応する形状を有する下部電極層37が基板Sの上方、すなわち密着層36の上側に堆積される。この際、第1マスク孔31Aの内壁がテーパー状に形成されているため、通過するスパッタ粒子の入射角度が広範囲になる。その結果、密着層36及び下部電極層37が、より均一な膜厚で形成される。
第2マスク孔31Bは、ターゲットTから見て略四角形状を呈する矩形孔であって、共通する基板Sに対して、第1マスク孔31Aの内側に形成されている。すなわち第2マスク孔31Bは、第1マスク孔31Aよりも小さい。第2マスク孔31Bの内壁は、第1マスク孔31Aと同じく、上方に広がるテーパー状に形成されている。酸化物層ターゲットT3がスパッタされるとき、スパッタ粒子は基板Sに向かって第2マスク孔31Bを通過し、第2マスク孔31Bに対応する形状を有する複合酸化物層38が基板Sの上に堆積される。すなわち、複合酸化物層38は、下部電極層37の領域から食み出すことのないように、第2マスク孔31Bを介して下部電極層37の上側に積層される。この際、第2マスク孔31Bの内壁がテーパー状に形成されているため、通過するスパッタ粒子の入射角度が広範囲になる。その結果、複合酸化物層38が、より均一な膜厚で形成される。
しかも、第2マスク30Bがセラミック材料によって形成されているため、第2マスク30Bと複合酸化物層38との間の熱膨張率の差が小さい。そのため、第2マスク30Bに堆積された複合酸化物によって、熱膨張率の差に起因した膜剥がれが生じることが抑制される。すなわち、第2マスク30Bは、複合酸化物層38を積層する際、複合酸化物の膜剥がれに起因したパーティクルの発生を抑制することができる。
第3マスク孔31Cは、ターゲットTから見て略四角形状を呈する矩形孔であって、共通する基板Sに対して、第2マスク孔31Bの内側に形成されている。すなわち第3マスク孔31Cは、第2マスク孔31Bよりも小さい。第3マスク孔31Cの内壁は、第1マスク孔31Aと同じく、上方に広がるテーパー状に形成されている。上部電極層ターゲットT4がスパッタされるとき、スパッタ粒子は基板Sに向かって第3マスク孔31Cを通過し、第3マスク孔31Cに対応する形状を有する上部電極層39が基板Sの上に堆積される。すなわち、上部電極層39は、複合酸化物層38の領域から食み出すことのないように、第3マスク孔31Cを介して複合酸化物層38の上側に積層される。この際、第3マスク孔31Cの内壁がテーパー状に形成されているため、通過するスパッタ粒子の入射角度を広範囲になる。その結果、上部電極層39が、より均一な膜厚で形成される。
次に、上記成膜装置10の電気的構成を図5に従って説明する。制御部41は、成膜装置10に各種の処理動作(例えば、基板Sの搬送処理や基板Sの成膜処理など)を実行させるものである。制御部41は、各種の演算処理を実行するためのCPU、各種のデータを格納するためのRAM、各種の制御プログラムを格納するためのROMやハードディスクなどを有する。制御部41は、例えば、ハードディスクに格納された成膜処理プログラムを読み出し、成膜処理プログラムに従って成膜処理を実行させる。
制御部41には、入出力部42が接続されている。入出力部42は、起動スイッチや停止スイッチなどの各種操作スイッチと、液晶ディスプレイなどの各種表示装置とを有する。入出力部42は、各種の処理動作に利用するデータを制御部41に供給し、成膜装置10の処理状況に関するデータを表示装置に出力する。入出力部42は、成膜パタメータ(例えば、ガス流量、成膜圧力、成膜温度、成膜時間など)に関するデータを成膜条件データIdとして制御部41に供給する。すなわち、入出力部42は、密着層、下部電極層、複合酸化物層、上部電極層を成膜するための各種成膜パラメータを成膜条件データIdとして制御部41に供給する。制御部41は、入出力部42から供給された成膜条件データIdに対応する成膜条件の下で各層の成膜処理を実行する。
制御部41には、LLチャンバ11を駆動制御するためのLLチャンバ駆動回路43が接続されている。LLチャンバ駆動回路43は、LLチャンバ11の状態を検出し、その検出結果を制御部41に供給する。LLチャンバ駆動回路43は、例えば収容室11aの圧力値を検出し、同圧力値に関する検出信号を制御部41に供給する。制御部41は、LLチャンバ駆動回路43から供給された検出信号に基づいて、LLチャンバ駆動回路43に対応する駆動制御信号をLLチャンバ駆動回路43に供給する。LLチャンバ駆動回路43は、制御部41からの駆動制御信号に応答し、収容室11aを減圧あるいは大気開放することで基板Sの搬入あるいは搬出が行えるようにする。
制御部41には、搬送チャンバ12を駆動制御するための搬送チャンバ駆動回路44が接続されている。搬送チャンバ駆動回路44は、搬送チャンバ12の状態を検出し、検出結果を制御部41に供給する。搬送チャンバ駆動回路44は、例えば搬送ロボット12bのアーム位置を検出し、アーム位置に関する検出信号を制御部41に供給する。制御部41は、搬送チャンバ駆動回路44から供給された検出信号に基づいて、搬送チャンバ駆動回路44に対応する駆動制御信号を搬送チャンバ駆動回路44に供給する。搬送チャンバ駆動回路44は、制御部41からの駆動制御信号に応答し、成膜処理プログラムに従って基板SをLLチャンバ11、搬送チャンバ12、第1成膜チャンバ13A、第2成膜チャンバ13B、第3成膜チャンバ13Cの順序で搬送する。
制御部41には、第1成膜チャンバ13Aを駆動制御するための第1成膜チャンバ駆動回路45が接続されている。第1成膜チャンバ駆動回路45は、第1成膜チャンバ13Aの状態を検出し、その検出結果を制御部41に供給する。第1成膜チャンバ駆動回路45は、例えば成膜室13Sの実圧力、スパッタガスの実流量、基板Sの実温度、プロセス時間、ターゲットTに印加される実電力値、リフタLの位置などのパラメータを検出し、これらのパラメータに関する検出信号を制御部41に供給する。制御部41は、第1成膜チャンバ駆動回路45から供給された検出信号に基づいて、成膜条件データIdに応じた駆動制御信号を第1成膜チャンバ駆動回路45に供給する。第1成膜チャンバ駆動回路45は、制御部41からの駆動制御信号に応答し、成膜条件データIdに対応する成膜条件の下で密着層36及び下部電極層37の成膜処理を実行する。
制御部41には、第2成膜チャンバ13Bを駆動制御するための第2成膜チャンバ駆動回路46が接続されている。第2成膜チャンバ駆動回路46は、第2成膜チャンバ13Bの状態を検出し、その検出結果を制御部41に供給する。第2成膜チャンバ駆動回路46は、例えば成膜室13Sの実圧力、スパッタガス及び反応ガスの実流量、基板Sの実温度、プロセス時間、ターゲットTに印加される実電力値、リフタLの位置などのパラメータを検出し、これらのパラメータに関する検出信号を制御部41に供給する。制御部41は、第2成膜チャンバ駆動回路46から供給された検出信号に基づいて、成膜条件データIdに応じた駆動制御信号を第2成膜チャンバ駆動回路46に供給する。第2成膜チャンバ駆動回路46は、制御部41からの駆動制御信号に応答し、成膜条件データIdに対応する成膜条件の下で複合酸化物層38の成膜処理を実行する。
制御部41には、第3成膜チャンバ13Cを駆動制御するための第3成膜チャンバ駆動回路47が接続されている。第3成膜チャンバ駆動回路47は、第3成膜チャンバ13Cの状態を検出し、その検出結果を制御部41に供給する。第3成膜チャンバ駆動回路47は、例えば成膜室13Sの実圧力、スパッタガスの実流量、基板Sの実温度、プロセス時間、ターゲットTに印加される実電力値、リフタLの位置などのパラメータを検出し、これらのパラメータに関する検出信号を制御部41に供給する。制御部41は、第3成膜チャンバ駆動回路47から供給された検出信号に基づいて、成膜条件データIdに応じた駆動制御信号を第3成膜チャンバ駆動回路47に供給する。第3成膜チャンバ駆動回路47は、制御部41からの駆動制御信号に応答し、成膜条件データIdに対応する成膜条件の下で上部電極層39の成膜処理を実行する。
次に、上記成膜装置10を利用した多層膜形成方法について説明する。
まず、複数の基板Sが、LLチャンバ11にセットされる。この際、基板Sは、図4(c)に示すように、その表面に下地層UL(例えば、シリコン酸化膜など)を有している。制御部41は、入出力部42から成膜条件データIdを受信すると、LLチャンバ駆動回路43及び搬送チャンバ駆動回路44を介して、LLチャンバ11及び搬送チャンバ12を駆動し、収容室11aの基板Sを第1成膜チャンバ13Aに搬送する。
基板Sを第1成膜チャンバ13Aの成膜室13Sに搬入すると、制御部41は、下地層ULの上側に密着層36と下部電極層37を順に積層する。すなわち制御部41は、第1成膜チャンバ駆動回路45を介して、搬送位置にある第1マスク30Aを成膜位置に移動させ、成膜条件データIdに対応する成膜条件の下で第1マスク孔31Aを介して密着層36及び下部電極層37を成膜する。
下部電極層37が成膜された後、制御部41は、下部電極層37の上側に複合酸化物層38を積層する。すなわち制御部41は、搬送チャンバ駆動回路44を介して搬送チャンバ12を駆動し、第1成膜チャンバ13A内に位置する基板Sを第2成膜チャンバ13Bに搬送する。次いで、制御部41は、第2成膜チャンバ駆動回路46を介して、搬送位置にある第2マスク30Bを成膜位置に移動させ、成膜条件データIdに対応する成膜条件の下で第2マスク孔31Bを介して複合酸化物層38を成膜する。
複合酸化物層38が成膜された後、制御部41は、複合酸化物層38の上側に上部電極層39を積層する。すなわち制御部41は、搬送チャンバ駆動回路44を介して搬送チャンバ12を駆動し、第2成膜チャンバ13B内に位置する基板Sを第3成膜チャンバ13Cに搬送する。次いで、制御部41は、第3成膜チャンバ駆動回路47を介して、搬送位置にある第3マスク30Cを成膜位置に移動させ、成膜条件データIdに対応する成膜条件の下で第3マスク孔31Cを介して上部電極層39を成膜する。これによって、成膜装置10は、エッチング処理を利用することなく、マスク孔31に対応する形状の密着層36、下部電極層37、複合酸化物層38、上部電極層39からなる多層膜を形成することができる。
上部電極層39が形成された後、制御部41は、基板Sを成膜装置10の外部に搬出する。すなわち制御部41は、搬送チャンバ駆動回路44を介して搬送チャンバ12を駆動し、第3成膜チャンバ13Cの基板SをLLチャンバ11に収納する。以後同様に、制御部41は、駆動回路43〜47を介してチャンバ11〜13をそれぞれ駆動し、全ての基板Sに対し、密着層36、下部電極層37、複合酸化物層38、上部電極層39を積層してLLチャンバ11に収納する。全ての基板Sに対する成膜処理が終了すると、制御部41は、LLチャンバ駆動回路43を介してLLチャンバ11を大気開放し、全ての基板Sを成膜装置10の外部に搬出する。
一実施形態の多層膜形成方法は、以下の利点を有する。
(1)一実施形態の多層膜形成方法は、基板S上方に第1マスク30Aを位置させること、密着層ターゲットT1及び下部電極層ターゲットT2をスパッタして、基板S上方に第1マスク孔31Aに対応した形状を有する密着層36及び下部電極層37を成膜すること、セラミック材料によって形成された第2マスク30Bを下部電極層37上方に位置させること、酸化物層ターゲットT3をスパッタして、下部電極層37上に第2マスク孔31Bに対応した形状を有する複合酸化物層38を積層すること、複合酸化物層38上方に第3マスク30Cを位置させること、上部電極層ターゲットT4をスパッタして、複合酸化物層38上に第3マスク孔31Cに対応した形状を有する上部電極層39を積層すること、を含む。
したがって、密着層36及び下部電極層37が第1マスク孔31Aの形状で成膜され、複合酸化物層38が第2マスク孔31Bの形状で成膜され、上部電極層39が第3マスク孔31Cの形状で成膜される。この結果、複合酸化物層38を有した多層膜が、エッチング処理を利用することなく、所望の素子形状に形成される。
しかも、第2マスク30Bがセラミック材料によって形成されるため、第2マスク30Bと複合酸化物層38との間の熱膨張率の差を小さくできる。これにより、第2マスクに堆積される複合酸化物によって、熱膨張率の差に起因した膜剥がれが生じることが抑制される。ひいては、複合酸化物層38を積層する際、複合酸化物の膜剥がれに起因したパーティクルの発生を抑制させることができる。
(2)密着層36及び下部電極層37が成膜されるとき、搬送位置にある第1マスク30Aが成膜位置に下動して、第1マスク30Aが基板Sに近接する。また、複合酸化物層38が成膜されるとき、搬送位置にある第2マスク30Bが成膜位置に下動して、第2マスク30Bが基板Sに近接する。さらに、上部電極層39が成膜されるとき、搬送位置にある第3マスク30Cが成膜位置に下動して、第3マスク30Cが基板Sに近接する。
したがって、基板Sが搬送される際、基板Sと各マスク30との物理的な接触を回避することができる。また、密着層36、下部電極層37、複合酸化物層38、上部電極層39の各々を、より高い加工精度の下で成膜することができる。
(3)各マスク30が、マスク昇降リングRに対して着脱可能に位置決め固定される。したがって、成膜室13Sのメンテナンスを実行する際(例えば、下側防着板28Lや上側防着板28Uを交換する際)、同時に、マスク30も交換することができる。そのため、密着層36、下部電極層37、複合酸化物層38及び上部電極層39の各々に対し、より長期的な成膜安定性を実現することができる。
(4)マスク30が、下側防着板28Lを昇降するためのリフタLによって昇降される。したがって、マスク30を昇降するための昇降機構を別途設ける必要がなく、成膜装置10を、より簡便な構成にすることができる。
(5)各マスク孔31の内壁が、上方に広がるテーパー状を呈する。このため、マスク孔31を通過するスパッタ粒子の入射角度を広範囲にすることができる。したがって、密着層36、下部電極層37、複合酸化物層38及び上部電極層39の各々を、より均一な膜厚で形成することができる。
尚、上記実施形態は、以下の態様で実施してもよい。
・マスク30A,30Cはセラミック材料に限定されない。例えば第1マスク30Aと第3マスク30Cの少なくともいずれか一方を、金属材料や樹脂材料で形成してもよい。すなわち、下部電極層37や上部電極層39など、密着性の高い金属層を成膜する場合には、マスク30の構成材料はセラミック材料に限定されない。
・マスク30を昇降することに代えて、基板ステージ24を昇降することにより、基板Sとマスク30との間の距離を変更してもよい。
・複合酸化物層38に対し、単一のターゲットを利用してスパッタリングするシングルターゲットスパッタ法を適用した。これに限らず、例えば複数のターゲットを利用してスパッタリングするマルチターゲットスパッタ法を適用してもよい。
・各成膜チャンバ13を、直流あるいは交流マグネトロン方式に代えて、直流あるいは交流スパッタ方式で実現してもよい。

Claims (6)

  1. 多層膜形成方法であって、
    金属材料で形成された第一のマスクを基板の上方に位置させること、
    第一のターゲットをスパッタして、前記基板の上方に前記第一のマスクを用いて下部電極層を成膜すること、
    セラミック材料によって形成された第二のマスクを前記下部電極層の上方に位置させること、
    第二のターゲットをスパッタして、前記下部電極層に前記第二のマスクを用いて複合酸化物層を積層すること、
    金属材料で形成された第三のマスクを前記複合酸化物層の上方に位置させること、
    第三のターゲットをスパッタして、前記複合酸化物層上に前記第三のマスクを用いて上部電極層を積層すること
    を備え
    前記第一のマスク、前記第二のマスク、及び前記第三のマスクの各々には、前記下部電極層、前記複合酸化物層、及び前記上部電極層を含む素子の形状に合わせた複数のマスク孔が形成されている、
    ことを特徴とする多層膜形成方法。
  2. 請求項1に記載の多層膜形成方法は更に、
    前記下部電極層を成膜するときに、前記基板に対し前記第一のマスクを前記基板の法線方向に相対移動させて、前記第一のマスクを前記基板に近接させること、
    前記複合酸化物層を成膜するときに、前記基板に対し前記第二のマスクを前記法線方向に相対移動させて、前記第二のマスクを前記基板に近接させること、
    前記上部電極層を成膜するときに、前記基板に対し前記第三のマスクを前記法線方向に相対移動させて、前記第三のマスクを前記基板に近接させること、
    を備えることを特徴とする多層膜形成方法。
  3. 請求項1又は2に記載の多層膜形成方法において、
    前記下部電極層を成膜することは、
    チタンを主成分にしたターゲットをスパッタして、前記チタンを主成分にした密着層を前記第一のマスクを用いて前記基板上に成膜すること、
    白金を主成分にしたターゲットをスパッタして、前記白金を主成分にした前記下部電極層を前記第一のマスクを用いて前記密着層上に成膜すること、を含み、
    前記複合酸化物層を積層することは、少なくとも鉛を含むターゲットをスパッタして、チタン酸ジルコン酸鉛を主成分にした前記複合酸化物層を前記第二のマスクを用いて前記下部電極層上に成膜することを含み、
    前記上部電極層を積層することは、白金を主成分にしたターゲットをスパッタして、前記白金を主成分にした前記上部電極層を前記第三のマスクを用いて前記複合酸化物層上に成膜することを含む、
    ことを特徴とする多層膜形成方法。
  4. 多層膜形成装置であって、
    金属材料で形成された第一のマスクを基板の上方に位置させ、第一のターゲットをスパッタして、前記基板の上方に前記第一のマスクを用いて下部電極層を成膜する第一の成膜部と、
    セラミック材料によって形成された第二のマスクを前記基板の上方に位置させ、第二のターゲットをスパッタして、前記下部電極層上に前記第二のマスクを用いて複合酸化物層を成膜する第二の成膜部と、
    金属材料で形成された第三のマスクを前記複合酸化物層の上方に位置させ、第三のター
    ゲットをスパッタして、前記複合酸化物層上に前記第三のマスクを用いて上部電極層を成膜する第三の成膜部と、
    前記第一の成膜部と、前記第二の成膜部と、前記第三の成膜部とに前記基板を搬送する搬送部と、
    前記搬送部と、前記第一の成膜部と、前記第二の成膜部と、前記第三の成膜部とを駆動して、前記基板上に、前記下部電極層、前記複合酸化物層及び前記上部電極層を順に積層する制御部と、
    を備え
    前記第一のマスク、前記第二のマスク、及び前記第三のマスクの各々には、前記下部電極層、前記複合酸化物層、及び前記上部電極層を含む素子の形状に合わせた複数のマスク孔が形成されている、
    ことを特徴とする多層膜形成装置。
  5. 請求項4に記載の多層膜形成装置において、
    前記第一の成膜部は、前記基板に対し前記第一のマスクを前記基板の法線方向に相対移動させて、前記基板と前記第一のマスクとの間の距離を変更する第一の移動機構を含み、
    前記第二の成膜部は、前記基板に対し前記第二のマスクを前記法線方向に相対移動させて、前記基板と前記第二のマスクとの間の距離を変更する第二の移動機構を含み、
    前記第三の成膜部は、前記基板に対し前記第三のマスクを前記法線方向に相対移動させて、前記基板と前記第三のマスクとの間の距離を変更する第三の移動機構を含み、
    前記制御部は、前記下部電極層を成膜するときに前記第一のマスクを前記基板に近接させるように前記第一の移動機構を駆動し、前記複合酸化物層を積層するときに前記第二のマスクを前記下部電極層に近接させるように前記第二の移動機構を駆動し、前記上部電極層を積層するときに前記第三のマスクを前記複合酸化物層に近接させるように前記第三の移動機構を駆動することを特徴とする多層膜形成装置。
  6. 請求項4又は5に記載の多層膜形成装置であって、
    前記第一のターゲットは、チタンを主成分にした密着層ターゲットと、白金を主成分にした下部電極層ターゲットとを含み、
    前記第二のターゲットは、少なくとも鉛を含む酸化物層ターゲットを含み、
    前記第三のターゲットは、白金を主成分にした上部電極層ターゲットを含み、
    前記第一の成膜部は、前記密着層ターゲットと前記下部電極層ターゲットとをスパッタし、前記チタンを主成分にした密着層と前記白金を主成分にした前記下部電極層とを前記第一のマスクを用いて前記基板上に成膜し、
    前記第二の成膜部は、前記酸化物層ターゲットをスパッタし、チタン酸ジルコン酸鉛を主成分にした前記複合酸化物層を前記第二のマスクを用いて前記下部電極層上に成膜し、
    前記第三の成膜部は、前記上部電極層ターゲットをスパッタし、前記白金を主成分にした前記上部電極層を前記第三のマスクを用いて前記複合酸化物層上に成膜する、
    ことを特徴とする多層膜形成装置。
JP2008553041A 2007-01-09 2007-12-20 多層膜形成方法及び多層膜形成装置 Active JP5160452B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008553041A JP5160452B2 (ja) 2007-01-09 2007-12-20 多層膜形成方法及び多層膜形成装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007001354 2007-01-09
JP2007001354 2007-01-09
JP2008553041A JP5160452B2 (ja) 2007-01-09 2007-12-20 多層膜形成方法及び多層膜形成装置
PCT/JP2007/074479 WO2008084639A1 (ja) 2007-01-09 2007-12-20 多層膜形成方法及び多層膜形成装置

Publications (2)

Publication Number Publication Date
JPWO2008084639A1 JPWO2008084639A1 (ja) 2010-04-30
JP5160452B2 true JP5160452B2 (ja) 2013-03-13

Family

ID=39608537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008553041A Active JP5160452B2 (ja) 2007-01-09 2007-12-20 多層膜形成方法及び多層膜形成装置

Country Status (7)

Country Link
US (1) US20090294280A1 (ja)
EP (1) EP2119806A4 (ja)
JP (1) JP5160452B2 (ja)
KR (1) KR101208641B1 (ja)
CN (1) CN101583735B (ja)
TW (1) TWI409351B (ja)
WO (1) WO2008084639A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5399207B2 (ja) * 2009-11-05 2014-01-29 日立造船株式会社 蒸着装置及び蒸着方法
KR101144125B1 (ko) * 2009-11-27 2012-05-24 (주)알파플러스 마스크를 구비하는 스퍼터 건
US8538061B2 (en) * 2010-07-09 2013-09-17 Shure Acquisition Holdings, Inc. Earphone driver and method of manufacture
CN103205685A (zh) * 2012-01-16 2013-07-17 昆山允升吉光电科技有限公司 电铸掩模板
CN102877026B (zh) * 2012-09-27 2014-12-24 中国科学院长春光学精密机械与物理研究所 多层膜器件真空沉积装置
KR101922790B1 (ko) 2014-06-20 2018-11-27 가부시키가이샤 아루박 다층막, 다층막의 제조 방법 및 제조 장치
TWI513840B (zh) * 2014-12-25 2015-12-21 Linco Technology Co Ltd Production method of multilayer film
JP6665856B2 (ja) * 2015-04-02 2020-03-13 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子の製造方法
RU2669259C2 (ru) * 2016-12-09 2018-10-09 Федеральное государственное автономное образовательное учреждение высшего образования "Уральский федеральный университет имени первого Президента России Б.Н. Ельцина" Устройство для получения пленок
US10886452B2 (en) * 2018-01-25 2021-01-05 United States Of America As Represented By The Administrator Of Nasa Selective and direct deposition technique for streamlined CMOS processing

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05255846A (ja) * 1992-03-12 1993-10-05 Toshiba Corp スパッタリング装置
JPH0657412A (ja) * 1992-03-30 1994-03-01 Anelva Corp Pzt薄膜の作製方法及びスパッタリング装置
JP2000133643A (ja) * 1998-07-07 2000-05-12 Samsung Electronics Co Ltd エッチング液を用いたpzt系薄膜の洗浄方法
JP2002158090A (ja) * 2000-09-08 2002-05-31 Semiconductor Energy Lab Co Ltd 発光装置とその作製方法及び薄膜形成装置
JP2004079991A (ja) * 2002-06-20 2004-03-11 Matsushita Electric Ind Co Ltd 圧電素子、インクジェットヘッド、角速度センサ及びこれらの製造方法、並びにインクジェット式記録装置
JP2006089793A (ja) * 2004-09-22 2006-04-06 Sharp Corp 成膜装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4315960A (en) * 1980-05-28 1982-02-16 Matsushita Electric Industrial Co., Ltd. Method of making a thin film
US4923585A (en) * 1988-11-02 1990-05-08 Arch Development Corporation Sputter deposition for multi-component thin films
US5019234A (en) * 1990-06-08 1991-05-28 Vlsi Technology, Inc. System and method for depositing tungsten/titanium films
TW445303B (en) * 1996-02-26 2001-07-11 Kuramoto Seisakusho Co Ltd Low reflection film substrate
DE19728473A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren
US6214413B1 (en) * 1999-01-13 2001-04-10 Applied Materials, Inc. Method and apparatus for fabricating a wafer spacing mask on a substrate support chuck
US7062348B1 (en) * 2000-07-13 2006-06-13 The Extreme Ultaviolet Lithography Llc Dynamic mask for producing uniform or graded-thickness thin films
MY141175A (en) * 2000-09-08 2010-03-31 Semiconductor Energy Lab Light emitting device, method of manufacturing the same, and thin film forming apparatus
JP2002167661A (ja) * 2000-11-30 2002-06-11 Anelva Corp 磁性多層膜作製装置
TWI251030B (en) * 2002-01-11 2006-03-11 Jeng-Jung Li Method of manufacturing, plated hybrid optic film by using ion beam to sputter dual target materials
US7083270B2 (en) * 2002-06-20 2006-08-01 Matsushita Electric Industrial Co., Ltd. Piezoelectric element, ink jet head, angular velocity sensor, method for manufacturing the same, and ink jet recording apparatus
EP1808509A4 (en) * 2004-11-04 2009-11-04 Asahi Glass Co Ltd ION BEAM SPUTTER DEVICE AND METHOD FOR FORMING A MULTILAYER FILM FOR REFLECTING MASK ROLLS FOR EUV LITHOGRAPHY
JP4673858B2 (ja) * 2005-01-19 2011-04-20 株式会社アルバック スパッタ装置および成膜方法
TWI287045B (en) * 2005-05-13 2007-09-21 Applied Vacuum Coating Technol Method for sputter-coating multilayer film on sheet work-piece at low temperature
KR101174154B1 (ko) * 2005-06-13 2012-08-14 엘지디스플레이 주식회사 스퍼터링 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05255846A (ja) * 1992-03-12 1993-10-05 Toshiba Corp スパッタリング装置
JPH0657412A (ja) * 1992-03-30 1994-03-01 Anelva Corp Pzt薄膜の作製方法及びスパッタリング装置
JP2000133643A (ja) * 1998-07-07 2000-05-12 Samsung Electronics Co Ltd エッチング液を用いたpzt系薄膜の洗浄方法
JP2002158090A (ja) * 2000-09-08 2002-05-31 Semiconductor Energy Lab Co Ltd 発光装置とその作製方法及び薄膜形成装置
JP2004079991A (ja) * 2002-06-20 2004-03-11 Matsushita Electric Ind Co Ltd 圧電素子、インクジェットヘッド、角速度センサ及びこれらの製造方法、並びにインクジェット式記録装置
JP2006089793A (ja) * 2004-09-22 2006-04-06 Sharp Corp 成膜装置

Also Published As

Publication number Publication date
CN101583735A (zh) 2009-11-18
US20090294280A1 (en) 2009-12-03
KR20090097211A (ko) 2009-09-15
TW200835802A (en) 2008-09-01
TWI409351B (zh) 2013-09-21
KR101208641B1 (ko) 2012-12-06
EP2119806A4 (en) 2015-05-06
EP2119806A1 (en) 2009-11-18
WO2008084639A1 (ja) 2008-07-17
CN101583735B (zh) 2012-08-22
JPWO2008084639A1 (ja) 2010-04-30

Similar Documents

Publication Publication Date Title
JP5160452B2 (ja) 多層膜形成方法及び多層膜形成装置
US7466537B2 (en) Capacitor and its manufacturing method
TWI703227B (zh) 低應力氮摻雜鎢膜之物理氣相沉積
EP1298735B1 (en) Manufacturing method for thin film piezoelectric element
US20130038176A1 (en) Manufacturing method of piezoelectric film element, piezoelectric film element and piezoelectric device
JP3891190B2 (ja) 圧電素子、圧電装置および角速度センサ
US7548408B2 (en) Capacitor and its manufacturing method
JP5024812B2 (ja) 誘電体構造及びその製造方法
JP2003347613A (ja) 圧電体薄膜素子
TWI395825B (zh) 多層膜形成方法及裝置
JP2006332368A (ja) 圧電薄膜素子及びその製造方法
Zakar et al. Process and fabrication of a lead zirconate titanate thin film pressure sensor
JP5800710B2 (ja) 圧電素子の製造方法
JP2009147238A (ja) 誘電体構造体、誘電体構造の製造方法、圧着転写方法、及び保持構造
WO2024195233A1 (ja) 圧電積層体、圧電積層ウエハ、及び圧電積層体の製造方法
JP5080219B2 (ja) 薄膜形成装置、半導体装置の製造装置、及び薄膜形成方法
JP2011238766A (ja) 誘電体構造体、及びその製造方法
JP2003179281A (ja) 薄膜圧電体素子およびその製造方法
JPH11135850A (ja) 薄膜積層圧電素子およびその製造方法
JP2007308746A (ja) 成膜装置の運転方法
JPH08316094A (ja) セラミック積層電子部品の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121212

R150 Certificate of patent or registration of utility model

Ref document number: 5160452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250