JP3381767B2 - 成膜方法および半導体装置の製造方法 - Google Patents

成膜方法および半導体装置の製造方法

Info

Publication number
JP3381767B2
JP3381767B2 JP27330797A JP27330797A JP3381767B2 JP 3381767 B2 JP3381767 B2 JP 3381767B2 JP 27330797 A JP27330797 A JP 27330797A JP 27330797 A JP27330797 A JP 27330797A JP 3381767 B2 JP3381767 B2 JP 3381767B2
Authority
JP
Japan
Prior art keywords
film
gas
chamber
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27330797A
Other languages
English (en)
Other versions
JPH1197386A (ja
Inventor
誠志 村上
達夫 波多野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP27330797A priority Critical patent/JP3381767B2/ja
Priority to TW087115611A priority patent/TW419529B/zh
Priority to US09/156,896 priority patent/US6153515A/en
Priority to KR10-1998-0039185A priority patent/KR100390669B1/ko
Publication of JPH1197386A publication Critical patent/JPH1197386A/ja
Application granted granted Critical
Publication of JP3381767B2 publication Critical patent/JP3381767B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、半導体装置におい
て例えばコンタクトメタルや電極として使用されるＴｉ
膜を成膜した後、ＴｉＮ膜等の他の膜をＣＶＤにより成
膜する成膜方法、およびこのような成膜工程を含む半導
体装置の製造方法に関する。
【０００２】
【従来の技術】半導体デバイスの製造においては、最近
の高密度化および高集積化の要請に対応して、回路構成
を多層配線構造にする傾向にあり、このため、下層の半
導体デバイスと上層の配線層との接続部であるコンタク
トホールや、上下の配線層同士の接続部であるビアホー
ルなどの層間の電気的接続のための埋め込み技術が重要
になっている。
【０００３】このようなコンタクトホールやビアホール
の埋め込みには、一般的にＡｌ（アルミニウム）やＷ
（タングステン）、あるいはこれらを主体とする合金が
用いられるが、このような金属や合金が下層のＳｉ（シ
リコン）基板やＡｌ配線と直接接触すると、これらの境
界部分においてＡｌの吸い上げ効果等に起因して両金属
の合金が形成されるおそれがある。このようにして形成
される合金は抵抗値が大きく、このような合金が形成さ
れることは近時デバイスに要求されている省電力化およ
び高速動作の観点から好ましくない。
【０００４】また、ＷまたはＷ合金をコンタクトホール
の埋め込み層として用いる場合には、埋め込み層の形成
に用いるＷＦ6ガスがＳｉ基板に侵入して電気的特性等
を劣化させる傾向となり、やはり好ましくない結果をも
たらす。
【０００５】そこで、これらの不都合を防止するため
に、コンタクトホールやビアホールに埋め込み層を形成
する前に、これらの内壁にバリアとしてコンタクトメタ
ル層を形成し、その上から埋め込み層を形成することが
行われている。この場合のコンタクトメタル層として
は、Ｔｉ（チタン）膜およびＴｉＮ（窒化チタン）膜の
２層構造のものを用いるのが一般的である。
【０００６】従来、このようなコンタクトメタル層は、
物理的蒸着（ＰＶＤ）を用いて成膜されていたが、最近
のようにデバイスの微細化および高集積化が特に要求さ
れ、デザインルールが特に厳しくなって、それにともな
って線幅やホールの開口径が一層小さくなり、しかも高
アスペクト比化されていることから、より高アスペクト
比のホールに対応可能な化学的蒸着（ＣＶＤ）が採用さ
れつつある。そして、ＣＶＤによりＴｉ膜やＴｉＮ膜を
成膜する場合には、反応ガスとしてＴｉＣｌ4（四塩化
チタン）が用いられる。
【０００７】ところで、このようにＣＶＤによってＴｉ
膜上にＴｉＮ膜を成膜する場合には、反応ガスとしてＴ
ｉＣｌ4を使用するため、反応副生成物としてＣｌ2やＨ
Ｃｌが発生し、これらによりＴｉ膜がエッチングされる
ため、Ｔｉ膜とＴｉＮ膜との接合が十分ではなく、これ
らが剥離してコンタクト抵抗が高くなってしまうという
問題が生じる。
【０００８】このような問題に対し、本出願人は先に窒
素ガス及び水素ガスを導入してＴｉ膜表面を窒化し、そ
の後ＴｉＮ膜を成膜する方法を出願している（特願平８
２８００３６号）。この方法によれば、Ｔｉ膜の表面が
薄い窒化膜で保護された状態となり、Ｔｉ膜のエッチン
グが防止され、コンタクト抵抗を小さくすることができ
るとしている。
【０００９】
【発明が解決しようとする課題】しかしながら、このよ
うにＴｉ膜の表面に薄い窒化膜を形成してもＴｉ表面の
エッチング防止効果は十分とはいえず、やはり膜の剥離
等が生じてコンタクト抵抗が高くなる場合が生じる。
【００１０】このような問題は、Ｔｉ膜の上にＴｉＮ膜
を形成する場合に限らず、Ｔｉ膜の上にハロゲン元素含
有ガスによって他の膜を形成する場合にも生じるもので
あり、このような問題に対する有効な対策が望まれてい
る。
【００１１】本発明はかかる事情に鑑みてなされたもの
であって、Ｔｉ膜の上にＣＶＤにより他の膜を成膜する
にあたり、Ｔｉ膜と他の膜とのコンタクト抵抗の増加を
防止することができる成膜方法、特に、Ｔｉ膜の上にＣ
ＶＤによりＴｉＮ膜を成膜するにあたり、これらの膜の
間のコンタクト抵抗の増加を防止することができる成膜
方法、さらにはこのような成膜方法を用いた半導体装置
の製造方法を提供することを目的とする。
【００１２】本発明者らは、Ｔｉ膜を生成した後の窒化
処理によっても膜の剥離等によるコンタクト抵抗の低下
を防止することができない理由について検討した。その
結果、Ｔｉ膜表面を窒化処理した場合には、Ｔｉ膜表面
は完全に窒化されずにＮでターミネートされない活性な
Ｔｉが残存してしまい、その残存したＴｉが連続して行
われるＴｉＮ膜成膜の際に生成するＣｌ2やＨＣｌ等の
ハロゲン元素含有ガスと反応することを突き止めた。そ
して、これを防止すべくさらに検討を重ねた結果、残存
している活性なＴｉを酸化させればよいことを見出し
た。ＯはＴｉとの親和力が強く、膜表面に残存している
Ｔｉを確実にターミネートすることができる。
【００１３】Ｔｉの酸化物であるＴｉＯ2は、高抵抗で
あるため、従来その形成を回避するのが一般的であった
が、本発明では膜表面に残存しているＴｉを積極的に酸
化させる。ＮでターミネートされないＴｉはわずかであ
るから、Ｔｉが酸化されることによる悪影響は生じるこ
となく、Ｔｉとハロゲン含有ガスとの反応を有効に防止
することができるのである。
【００１４】本発明はこのような知見に基づいて完成さ
れたものであり、第１発明は、基板上にＴｉ膜を形成す
る工程と、該Ｔｉ膜の表面を窒素を含むガスにより窒化
処理する工程と、その後、窒化処理されたＴｉ膜の表面
に存在するＴｉを酸素含有ガスにより酸化させる工程
と、その後、その上にＣＶＤによって他の膜を形成する
工程とを具備することを特徴とする成膜方法を提供す
る。
【００１５】第２発明は、第１発明において、前記他の
膜がＴｉＮ膜であることを特徴とする成膜方法を提供す
る。
【００１６】第３発明は、第１発明または第２発明にお
いて、前記Ｔｉを酸化させる工程は、窒化処理後、チャ
ンバー内に基板を配置した状態でその中に酸素含有ガス
を導入することによりなされることを特徴とする成膜方
法を提供する。
【００１７】第４発明は、第１発明または第２発明にお
いて、前記Ｔｉを酸化させる工程は、Ｔｉ膜を形成後、
基板を大気開放することによりなされることを特徴とす
る成膜方法を提供する。
【００１８】第５発明は、半導体基板に形成された拡散
領域または半導体基板上に形成された導電層に絶縁膜を
形成する工程と、該絶縁膜にホールを形成する工程と、
少なくとも前記ホール内にＴｉ膜を形成する工程と、該
Ｔｉ膜の表面を窒素を含むガスにより窒化処理する工程
と、その後、窒化処理されたＴｉ膜の表面に存在するＴ
ｉを酸素含有ガスにより酸化させる工程と、その後、そ
の上にＣＶＤによってＴｉＮを形成する工程と、その上
に配線層を形成する工程とを具備することを特徴とする
半導体装置の製造方法を提供する。
【００１９】第６発明は、第５発明において、前記Ｔｉ
を酸化させる工程は、窒化処理後、チャンバー内に基板
を配置した状態でその中に酸素含有ガスを導入すること
によりなされることを特徴とする半導体装置の製造方法
を提供する。
【００２０】第７発明は、第５発明において、前記Ｔｉ
を酸化させる工程は、Ｔｉ膜を形成後、基板を大気開放
することによりなされることを特徴とする半導体装置の
製造方法を提供する。
【００２１】本発明によれば、Ｔｉ膜の表面を窒素を含
むガスにより窒化処理した後、窒化されたＴｉ膜の表面
に存在するＴｉを酸素含有ガスにより酸化させるので、
上述したように、Ｔｉ膜表面の活性なＴｉをほぼ完全に
ターミネートすることができる。したがって、その上に
ハロゲン元素含有ガスを用いたＣＶＤによりＴｉＮ膜等
の他の膜を形成する場合でもＴｉ膜のエッチングを確実
に防止することができ、膜剥離等によるコンタクト抵抗
の増加を防止することができる。
【００２２】
【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について詳細に説明する。図１は本実施
の形態に係る成膜方法を説明するための図である。本実
施の形態においては、コンタクトホールまたはビアホー
ルが形成された半導体ウエハに、Ｔｉ膜およびＴｉＮ膜
からなるコンタクトメタル層を形成し、その上にメタル
層、例えばＡｌ層を形成してホールの埋め込みと配線の
形成を行う。
【００２３】まず、図１の（ａ）に示すように、半導体
基板１上に絶縁膜２を形成した後、コンタクトホール３
を形成し、それに対応する基板主面に拡散領域４を形成
した状態の半導体ウエハを準備する。次いで、図１の
（ｂ）に示すように、コンタクトホール３の内部および
絶縁層２の上にＴｉ膜５を形成する。この際のＴｉ膜５
の成膜はＰＶＤであってもＣＶＤであってもよい。
【００２４】その後、図１の（ｃ）に示すように、Ｔｉ
膜の表面を窒素を含むガスにより窒化処理して薄い窒化
処理膜６を形成する。この窒化処理には、窒素を含むガ
スとしてＮ2やＮＨ3ガス等を用いることができるが、副
生成物が窒化して剥離することを防止する観点から、特
にＮ2とＨ2との混合ガスが好ましい。また、窒素を含む
ガスを供給しながら基板を加熱するのみでも窒化処理を
行うことができるが、プラズマ中で窒化処理することが
好ましい。
【００２５】このような窒化処理により、Ｔｉ膜表面の
活性なＴｉは大部分がターミネートされるが、Ｎでター
ミネートされないＴｉが多少残存する。そこで本発明で
は、図１の（ｄ）に示すように、窒化処理後のＴｉ膜に
酸素含有ガスを供給し、Ｔｉ膜５表面のＮでターミネー
トされなかったＴｉを、Ｔｉとの親和力の大きいＯでタ
ーミネートする。これにより、その後のＣＶＤ−ＴｉＮ
膜形成プロセスにおいて、Ｃｌ2ガスやＨＣｌガスによ
るＴｉ膜５のエッチングを防止することができる。ここ
で用いる酸素含有ガスとしては、Ｔｉを酸化させること
ができるものであればよく、Ｏ2ガス、空気、Ｏ3等の活
性酸素、Ｈ2Ｏ、Ｎ2Ｏ、ＮＯ2等を挙げることができ
る。この処理の温度はガスの種類によって適宜決定され
るが、Ｏ2ガス、空気等を用いた場合には、常温でも十
分に酸化させることができる。
【００２６】この処理は、Ｔｉ膜の窒化処理後、Ｔｉ成
膜チャンバー内に基板を配置した状態でその中に酸素含
有ガスを導入することによって行ってもよいし、ＴｉＮ
成膜チャンバーに移送した後にそのチャンバー内に酸素
含有ガスを導入することによって行ってもよい。さら
に、窒化処理後、半導体ウエハを大気開放することによ
って行ってもよい。
【００２７】この処理の後、図１の（ｅ）に示すよう
に、窒化処理膜６が形成されたＴｉ膜５の上にＣＶＤに
よりＴｉＮ膜７を成膜する。この際には、反応ガスとし
てＴｉＣｌ4とＮＨ3またはモノメチルヒドラジン（ＭＭ
Ｈ）とが用いられ、キャリアガスとしてＮ2が用いられ
る。このようにＴｉＮ膜７を形成することにより窒化処
理膜６はＴｉＮ膜７の一部となり、Ｔｉ膜５およびＴｉ
Ｎ膜７の２層からなるコンタクトメタル層８が形成され
る。これらＴｉ膜５およびＴｉＮ膜７は例えばいずれも
約５０ｎｍの厚さで形成される。
【００２８】その後、このコンタクトメタル層８の上に
メタル層として例えばＡｌ層９を形成してホール３の埋
め込みと配線の形成を行い、図２に示すようなデバイス
を得る。コンタクトホール３にＡｌ層９が埋め込まれる
ことにより、基板１の拡散領域４と配線層とが導通され
る。この場合に、コンタクトメタル層８の存在により、
ＡｌとＳｉとの反応による高抵抗化合物の形成が回避さ
れる。なお、金属層２６としてはＡｌに限らず、Ａｌ合
金であってもよいし、ＷまたはＷ合金であってもよい。
また、コンタクトホールに限らずビアホール部分にも同
様に適用することが可能である。
【００２９】次に、このような成膜方法を実施するため
の装置の例について説明する。図３は、本発明に係る成
膜方法を実施するためのＣＶＤ−メタル成膜システムを
示す概略構成図である。このシステムは、いわゆるクラ
スターツール型であり、中央に搬送室１０が配置され、
その周囲に、２つのカセットチャンバー１１，１２、脱
ガス用チャンバー１３、Ｔｉ成膜装置１４、プリクリー
ニング装置１５、ＴｉＮ成膜装置１６、Ａｌ成膜装置１
７、および冷却チャンバー１８が設けられたマルチチャ
ンバータイプである。そして、搬送室１０に設けられた
搬送アーム１９により各チャンバーに対する半導体ウエ
ハＷの搬入および搬出が行われる。なお、搬送室１０と
各チャンバーとの間にはゲートバルブ（図示せず）が設
けられており、カセットチャンバー１１、１２以外のチ
ャンバーおよび搬送室１０は真空状態に保持されてい
る。
【００３０】Ｔｉ成膜装置１４は図４に示すように構成
されている。この成膜装置１４は、気密に構成された略
円筒状のチャンバー２１を有しており、その中には被処
理体である半導体ウエハＷを水平に支持するためのサセ
プター２２が円筒状の支持部材２３により支持された状
態で配置されている。サセプター２２の外縁部には半導
体ウエハＷをガイドするためのガイドリング２４が設け
られている。また、サセプター２２にはヒーター２５が
埋め込まれており、このヒーター２５は電源２６から給
電されることにより被処理体である半導体ウエハＷを所
定の温度に加熱する。電源２６にはコントローラー２７
が接続されており、これにより図示しない温度センサー
の信号に応じてヒーター２５の出力が制御される。
【００３１】チャンバー２１の天壁２１ａには、シャワ
ーヘッド３０がサセプター２２に支持された半導体ウエ
ハＷと対向するように設けられており、そのウエハＷと
対向する下面には多数のガス吐出孔３０ａが形成されて
いる。シャワーヘッド３０の内部には空間３１が形成さ
れており、その中に水平に多数の孔が形成された分散板
３２が設けられている。チャンバー２１の天壁２１ａの
中央にはシャワーヘッド３０内部の空間３１にガスを導
入するガス導入口３３が形成されており、このガス導入
口３３にはガス供給管３５が接続されている。
【００３２】ガス供給管３５には、Ｈ2源３６、Ａｒ源
３７、ＴｉＣｌ4源３８、Ｎ2源３９、Ｏ２源４０が配管
３５ａを介して接続されており、これらガス源から所望
のガスがガス供給管３５およびシャワーヘッド３０を通
ってチャンバー２１内に供給される。成膜の際には、Ｈ
2源３６、Ａｒ源３７およびＴｉＣｌ4源３８から、それ
ぞれＨ2ガス、ＡｒガスおよびＴｉＣｌ4ガスが供給さ
れ、これらにより半導体ウエハＷにＴｉ膜が形成され
る。さらに、窒化処理の際には、Ｎ2源３９、Ｈ2源３６
からＮ2ガスおよびＨ2ガスが供給され、その後の酸化処
理の際にはＯ2源４０からＯ2ガスが供給される。なお、
各ガス源に接続された配管３５ａには、いずれもバルブ
４１およびマスフローコントローラー４２が設けられて
いる。
【００３３】チャンバー２１の天壁２１ａにはマッチン
グ回路４３を介して高周波電源４４が接続されており、
この高周波電源４４から天壁２１ａに高周波電力が印加
され得るようになっている。この高周波電力により、チ
ャンバー１内にプラズマが形成される。なお、チャンバ
ー２１の天壁２１ａとチャンバー２１の側壁との間は、
絶縁部材３４により電気的に絶縁されており、チャンバ
ー１は接地されている。
【００３４】チャンバー２１の底壁２１ｂには、排気ポ
ート２８が設けられており、この排気ポート２８にはチ
ャンバー２１内を排気するための排気系２９が接続され
ている。
【００３５】なお、ＴｉＮ成膜装置１６は、ガス源とし
てＴｉＣｌ4源、ＮＨ3源、ＭＭＨ源が設けられており、
その他はＴｉ成膜装置１４と類似した構成を有してい
る。また、Ａｌ成膜装置１７は、原料としてジメチルア
ルミニウムハイドライド（ＤＭＡＨ）等をガス化して用
い、キャリアガスとしてＨ2を用いるため、ガス供給系
は異なっているが、その他はＴｉ成膜装置１４と類似し
た構成を有している。
【００３６】以上のようなＣＶＤ−メタル成膜システム
においては、まず搬送アーム１９により、カセットチャ
ンバー１１から半導体ウエハＷを一枚取り出し、プリク
リーニング装置１５に装入して、ＢｒＣｌ3により表面
酸化物等を除去する。次に、アーム１９により半導体ウ
エハＷを脱ガスチャンバー１３に装入し、ウエハの脱ガ
スを行う。
【００３７】その後、搬送アーム１９により、半導体ウ
エハＷをＴｉ成膜装置１４のチャンバー２１内に搬入
し、サセプター２２上に載置する。チャンバー２１内は
排気系９により排気されることにより、高真空状態に保
持されている。ヒーター２５により半導体ウエハＷを例
えば４５０〜６００℃の温度に加熱し、成膜ガスとし
て、Ａｒガス、Ｈ2ガスおよびＴｉＣｌ4ガスを所定の流
量（例えば、Ａｒ：１ＳＬＭ、Ｈ2：１ＳＬＭ、ＴｉＣ
ｌ4：１０ｓｃｃｍ）でシャワーヘッド３０を介してフ
ローさせ、チャンバー２１内を１Torr程度の圧力とし、
同時に高周波電源４４から高周波電圧を印加することに
よりチャンバー２１内にプラズマを生成し、Ｔｉ膜５の
成膜を所定時間行う。
【００３８】成膜終了後、半導体ウエハＷをＴｉ成膜装
置１４のチャンバー２１内に保持したまま、窒化処理を
行う。窒化処理は、ＡｒガスおよびＴｉＣｌ4ガスを停
止した後、Ｎ2ガス、Ｈ2ガスを所定の流量（例えば、Ｎ
2：５００ｓｃｃｍ、Ｈ2：１５００ｓｃｃｍ）でシャワ
ーヘッド３０を介してフローさせ、チャンバー２１内を
１Torr程度の圧力とし、同時に高周波電源から高周波電
圧を印加することによりチャンバー２１内にプラズマを
生成することによってなされる。この窒化処理にて、Ｔ
ｉ膜５表面に薄い窒化処理膜６が形成される。
【００３９】次いで、チャンバー２１内で引き続き、窒
化処理後のＴｉ膜表面の酸化処理を行う。この処理にお
いては、Ｎ2ガス、Ｈ2ガスを停止後、Ｏ2ガスをシャワ
ーヘッド３０を介してフローさせ、窒化処理膜６の表面
に残存しているＮでターミネートされていない活性なＴ
ｉを酸化させる。つまりＯでターミネートする。
【００４０】このようにして、窒化処理膜６の酸化処理
が終了した後、搬送アーム１９により半導体ウエハＷを
Ｔｉ成膜装置１４のチャンバー２１から搬送室１０へ搬
出し、さらにＴｉＮ成膜装置１６のチャンバー内に搬入
する。成膜装置１４と同様、チャンバー内は排気系によ
り排気されることにより、高真空状態に保持されてい
る。そして、ヒーターにより半導体ウエハＷを例えば５
５０〜６５０℃の温度に加熱し、成膜ガスとして、Ｎ2
ガス、ＮＨ3ガスまたはＭＭＨガス、およびＴｉＣｌ4ガ
スを所定の流量（例えば、Ｎ2：１００ｓｃｃｍ、Ｎ
Ｈ3：５００ｓｃｃｍ、ＴｉＣｌ4：２０ｓｃｃｍ）でシ
ャワーヘッドを介してフローさせ、チャンバー内を０．
３〜０．５Torr程度の圧力とし、高周波電圧を印加せず
に成膜処理を所定時間行い、ＴｉＮ膜７を形成する。こ
の際にＴｉ膜５上の薄い窒化膜６はＴｉＮ膜７の一部と
なる。
【００４１】このようにしてＴｉＮ膜７の成膜が完了
し、２層構造のコンタクトメタル層８が形成された後、
搬送アーム１９により半導体ウエハＷをＴｉＮ膜成膜装
置１６のチャンバーから搬送室１０へ搬出し、さらにＡ
ｌ成膜装置１７のチャンバー内に搬入する。 そして、
そのチャンバー内でＤＭＡＨおよびＨ2ガスを成膜ガス
として用いてＣＶＤによりコンタクトメタル層８の上に
Ａｌ層９を形成してホール３の埋め込みと配線の形成を
行う。ここまでで所定の成膜は終了し、その後半導体ウ
エハＷは冷却チャンバー１８で冷却され、カセットチャ
ンバー１２に収納される。
【００４２】なお、上記メタル成膜システムにおいて
は、Ｔｉ成膜装置がＣＶＤ装置であるが、上述したよう
にＰＶＤで成膜するものであってもよい。また、酸素含
有ガスとしてのＯ２ガスをＴｉ成膜チャンバー１４に導
入するようにしたが、これをＴｉＮ成膜チャンバー１６
に導入するようにして、窒化処理後に半導体ウエハＷを
ＴｉＮ成膜チャンバーに搬入し、ＴｉＮ膜成膜に先立っ
て酸化処理を行うようにしてもよい。また、別チャンバ
ーを設けて、そこで酸化処理を行ってもよい。さらに、
特段のＯ2ガス供給手段を設けずに、Ｔｉ成膜チャンバ
ー１４でＴｉ膜成膜および窒化処理を行った後、半導体
ウエハＷを例えばカセットチャンバー１２に搬送して大
気開放を行うことにより、酸化処理を行うことができ
る。この場合に、Ｔｉ膜５の表面はほぼ窒化されている
ので、大気開放してもＴｉＯ2が多く形成されることは
ない。
【００４３】このように、本実施の形態では、Ｔｉ膜５
に対して窒化処理を行ってもその表面に残存する、完全
にターミネートされていない活性なＴｉを、酸化処理に
よって酸化させることによりターミネートするので、そ
の後のＴｉＮ成膜の際に使用するＴｉＣｌ4によってＴ
ｉ膜５がエッチングされることが防止される。つまり、
Ｔｉ膜５の表面には薄い窒化膜６およびその表面に一部
形成された酸化物のみが存在し、これらはＴｉＣｌ4に
よってはほとんどエッチングされないから、Ｔｉ膜５の
エッチングが防止される。したがって、コンタクトメタ
ルが剥離してコンタクト抵抗が高くなることを回避する
ことができる。
【００４４】次に、このように酸化処理したことによる
効果を示す実験を行った結果について説明する。ここで
は、上述のようなコンタクトホールを多数形成した半導
体ウエハに２０ｎｍ厚のＴｉ膜を形成し、上述したプラ
ズマ窒化処理およびその後の大気開放による酸化処理を
行い、その上に５０ｎｍ厚のＴｉＮ膜を成膜したもの
と、プラズマ窒化処理のみを行った後にＴｉＮ膜を成膜
したものについてコンタクト抵抗を測定した。その結果
を図５に示す。図５は、窒化処理のみを行った場合のコ
ンタクト抵抗値をｂ、酸化処理を行った場合のコンタク
ト抵抗値をａとした場合に、ａ／ｂで表されるコンタク
ト抵抗比を各ホールサイズについて求めたものである。
【００４５】図５に示すように、窒化処理を行った後に
酸化処理を行う本発明では、コンタクト抵抗が常に低
く、ホールサイズが０．３μｍ以下では特にその効果が
大きく、０．２５μｍではコンタクト抵抗比が３．５に
も達した。
【００４６】なお、本発明は上記実施の形態に限定され
ることなく種々変形可能である。例えば、上記実施の形
態ではコンタクトホールにコンタクトメタル層を形成す
る場合について示したが、ビアホールに形成する場合に
も適用可能である。また、Ｔｉ膜の上にＴｉＮ膜を成膜
してコンタクトメタル層を形成する場合について示した
が、これに限定されるものではなく、Ｔｉ膜を電極等他
の用途で用いる場合でも、その上に、ハロゲン元素含有
ガスによるＣＶＤで他の膜を形成する場合に有効であ
る。さらに、基板として半導体ウエハを用いた場合につ
いて示したが、液晶ディスプレー（ＬＣＤ）基板等他の
基板であってもよい。
【００４７】
【発明の効果】以上説明したように、本発明によれば、
Ｔｉ膜成膜後に窒化処理を行って、Ｔｉ膜表面に存在す
る活性なＴｉをＮでターミネートし、さらに、酸素含有
ガスにより酸化させることで、Ｎでターミネートされな
かったＴｉをＯでターミネートするので、その後のハロ
ゲン元素含有ガスによるＣＶＤ成膜によってＴｉ膜がエ
ッチングされることが防止される。したがって、膜の剥
離等によるコンタクト抵抗の増加を防止することができ
る。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る成膜方法を説明する
ための図。
【図２】本発明の一実施形態に係る成膜方法を適用して
作成された半導体デバイスの構造を示す断面図。
【図３】本発明に係る成膜方法を実施するためのＣＶＤ
−メタル成膜システムを示す概略構成図。
【図４】図３のシステムに適用されたＴｉ成膜装置を示
す断面図。
【図５】本発明の効果を説明するための図。
【符号の説明】
１……半導体基板 ２……層間絶縁膜 ３……コンタクトホール ４……拡散領域 ５……Ｔｉ膜 ６……窒化膜 ７……ＴｉＮ膜 ８……コンタクトメタル層 ９……Ａｌ層 １０……搬送室 １１，１２……カセットチャンバー １４……Ｔｉ成膜装置 １６……ＴｉＮ成膜装置 １７……Ａｌ成膜装置 Ｗ……半導体ウエハ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 301 H01L 21/285 H01L 21/768 C23C 16/34 C23C 28/00

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上にＴｉ膜を形成する工程と、 該Ｔｉ膜の表面を窒素を含むガスにより窒化処理する工
    程と、 その後、窒化処理されたＴｉ膜の表面に存在するＴｉを
    酸素含有ガスにより酸化させる工程と、 その後、その上にＣＶＤによって他の膜を形成する工程
    とを具備することを特徴とする成膜方法。
  2. 【請求項２】 前記他の膜がＴｉＮ膜であることを特徴
    とする請求項１に記載の成膜方法。
  3. 【請求項３】 前記Ｔｉを酸化させる工程は、窒化処理
    後、チャンバー内に基板を配置した状態でその中に酸素
    含有ガスを導入することによりなされることを特徴とす
    る請求項１または請求項２に記載の成膜方法。
  4. 【請求項４】 前記Ｔｉを酸化させる工程は、Ｔｉ膜を
    形成後、基板を大気開放することによりなされることを
    特徴とする請求項１または請求項２に記載の成膜方法。
  5. 【請求項５】 半導体基板に形成された拡散領域または
    半導体基板上に形成された導電層に絶縁膜を形成する工
    程と、 該絶縁膜にホールを形成する工程と、 少なくとも前記ホール内にＴｉ膜を形成する工程と、 該Ｔｉ膜の表面を窒素を含むガスにより窒化処理する工
    程と、 その後、窒化処理されたＴｉ膜の表面に存在するＴｉを
    酸素含有ガスにより酸化させる工程と、 その後、その上にＣＶＤによってＴｉＮを形成する工程
    と、 その上に配線層を形成する工程とを具備することを特徴
    とする半導体装置の製造方法。
  6. 【請求項６】 前記Ｔｉを酸化させる工程は、窒化処理
    後、チャンバー内に基板を配置した状態でその中に酸素
    含有ガスを導入することによりなされることを特徴とす
    る請求項５に記載の半導体装置の製造方法。
  7. 【請求項７】 前記Ｔｉを酸化させる工程は、Ｔｉ膜を
    形成後、基板を大気開放することによりなされることを
    特徴とする請求項５に記載の半導体装置の製造方法。
JP27330797A 1997-09-22 1997-09-22 成膜方法および半導体装置の製造方法 Expired - Fee Related JP3381767B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP27330797A JP3381767B2 (ja) 1997-09-22 1997-09-22 成膜方法および半導体装置の製造方法
TW087115611A TW419529B (en) 1997-09-22 1998-09-18 Method of forming multilayered film
US09/156,896 US6153515A (en) 1997-09-22 1998-09-18 Method of forming multilayered film
KR10-1998-0039185A KR100390669B1 (ko) 1997-09-22 1998-09-22 다층막형성방법및도전층간의접속구조물형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27330797A JP3381767B2 (ja) 1997-09-22 1997-09-22 成膜方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1197386A JPH1197386A (ja) 1999-04-09
JP3381767B2 true JP3381767B2 (ja) 2003-03-04

Family

ID=17526053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27330797A Expired - Fee Related JP3381767B2 (ja) 1997-09-22 1997-09-22 成膜方法および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6153515A (ja)
JP (1) JP3381767B2 (ja)
KR (1) KR100390669B1 (ja)
TW (1) TW419529B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6432479B2 (en) * 1997-12-02 2002-08-13 Applied Materials, Inc. Method for in-situ, post deposition surface passivation of a chemical vapor deposited film
JP3528665B2 (ja) * 1998-10-20 2004-05-17 セイコーエプソン株式会社 半導体装置の製造方法
US7515264B2 (en) 1999-06-15 2009-04-07 Tokyo Electron Limited Particle-measuring system and particle-measuring method
KR100709801B1 (ko) * 1999-11-17 2007-04-23 동경 엘렉트론 주식회사 프리코트막의 형성방법, 성막장치의 아이들링 방법,재치대 구조, 성막장치 및 성막방법
KR20020053939A (ko) * 2000-12-26 2002-07-06 박종섭 반도체 소자의 베리어막 형성방법
KR100421036B1 (ko) * 2001-03-13 2004-03-03 삼성전자주식회사 웨이퍼 처리 장치 및 이를 이용한 웨이퍼 처리 방법
JP2006505127A (ja) * 2002-10-29 2006-02-09 エーエスエム　インターナショナル　エヌ．ヴェー． 酸素架橋構造及び方法
KR100487639B1 (ko) * 2002-12-11 2005-05-03 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
KR100700986B1 (ko) * 2005-08-11 2007-03-29 삼성전자주식회사 광학디바이스의 제조장치 및 제조방법
US20100038234A1 (en) * 2006-12-20 2010-02-18 Ulvac, Inc. Method for Forming Multilayer Film and Apparatus for Forming Multilayer Film
KR20230003695A (ko) 2021-06-29 2023-01-06 삼성전자주식회사 반도체 소자가 포함하는 컨택의 형성 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141897A (en) * 1990-03-23 1992-08-25 At&T Bell Laboratories Method of making integrated circuit interconnection
EP0460861B1 (en) * 1990-05-31 2001-09-19 Canon Kabushiki Kaisha Semiconductor device with improved wiring structure
US5217756A (en) * 1990-06-08 1993-06-08 Nec Corporation Selective chemical vapor deposition of aluminum, aluminum CVD materials and process for preparing the same
JPH04290224A (ja) * 1991-03-19 1992-10-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5270254A (en) * 1991-03-27 1993-12-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit metallization with zero contact enclosure requirements and method of making the same
JP3061891B2 (ja) * 1991-06-21 2000-07-10 キヤノン株式会社 半導体装置の製造方法
US5231056A (en) * 1992-01-15 1993-07-27 Micron Technology, Inc. Tungsten silicide (WSix) deposition process for semiconductor manufacture
US5209816A (en) * 1992-06-04 1993-05-11 Micron Technology, Inc. Method of chemical mechanical polishing aluminum containing metal layers and slurry for chemical mechanical polishing
US5288665A (en) * 1992-08-12 1994-02-22 Applied Materials, Inc. Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures
US5187120A (en) * 1992-08-24 1993-02-16 Hewlett-Packard Company Selective deposition of metal on metal nitride to form interconnect
US5344792A (en) * 1993-03-04 1994-09-06 Micron Technology, Inc. Pulsed plasma enhanced CVD of metal silicide conductive films such as TiSi2
JPH08191054A (ja) * 1995-01-10 1996-07-23 Kawasaki Steel Corp 半導体装置及びその製造方法
US5858184A (en) * 1995-06-07 1999-01-12 Applied Materials, Inc. Process for forming improved titanium-containing barrier layers
JPH09115829A (ja) * 1995-10-17 1997-05-02 Nissan Motor Co Ltd アルミニウム配線部を有する半導体装置およびその製造方法
JPH1064902A (ja) * 1996-07-12 1998-03-06 Applied Materials Inc アルミニウム材料の成膜方法及び成膜装置

Also Published As

Publication number Publication date
TW419529B (en) 2001-01-21
KR100390669B1 (ko) 2003-08-19
US6153515A (en) 2000-11-28
JPH1197386A (ja) 1999-04-09
KR19990030018A (ko) 1999-04-26

Similar Documents

Publication Publication Date Title
US6326690B2 (en) Method of titanium/titanium nitride integration
JP3374322B2 (ja) チタン膜及びチタンナイトライド膜の連続成膜方法
JPH11195621A (ja) バリアメタル、その形成方法、ゲート電極及びその形成方法
JP3381767B2 (ja) 成膜方法および半導体装置の製造方法
JPH10214896A (ja) 半導体装置の製造方法及び製造装置
JP2809196B2 (ja) 半導体装置の製造方法
JP3381774B2 (ja) ＣＶＤ−Ｔｉ膜の成膜方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP3636866B2 (ja) ＣＶＤ−Ｔｉ膜の成膜方法
US6174805B1 (en) Titanium film forming method
JP3635875B2 (ja) 成膜方法及び膜積層構造
US6537621B1 (en) Method of forming a titanium film and a barrier film on a surface of a substrate through lamination
JP4366805B2 (ja) 埋め込み方法
JPH06349774A (ja) 埋込みプラグの形成方法
JP3767429B2 (ja) チタン膜及びチタンナイトライド膜の連続成膜方法及びクラスタツール装置
US6306765B1 (en) Method for the formation of thin films for use as a semiconductor device
WO1999035675A1 (fr) Procede pour former un film de titane par d.c.p.v.
KR100420406B1 (ko) 티타늄질화막의 산소 충진 방법
JPH06151410A (ja) 窒化チタン膜の形成方法
JPH10177971A (ja) ＣＶＤ−ＴｉＮ膜の成膜方法および半導体装置の製造方法
JPH09205094A (ja) 電子デバイス並びに窒化チタン薄膜の作成方法及び作成装置
JP2943029B2 (ja) 多層配線を形成する半導体装置の製造方法
US20080251920A1 (en) Dielectric film forming method
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法
JPH08162534A (ja) 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees