JPH10177971A - ＣＶＤ−ＴｉＮ膜の成膜方法および半導体装置の製造方法 - Google Patents
ＣＶＤ−ＴｉＮ膜の成膜方法および半導体装置の製造方法Info
- Publication number
- JPH10177971A JPH10177971A JP35381996A JP35381996A JPH10177971A JP H10177971 A JPH10177971 A JP H10177971A JP 35381996 A JP35381996 A JP 35381996A JP 35381996 A JP35381996 A JP 35381996A JP H10177971 A JPH10177971 A JP H10177971A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- film
- forming
- substrate
- tin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】低温プロセスにおいて、抵抗値が低くかつ抵抗
値の経時変化が少ないＴｉＮ膜の製造方法、およびバリ
ア層、キャパシタ上部電極としてこのようなＴｉＮ膜を
用いた半導体装置の製造方法を提供すること。 【解決手段】チャンバー内に半導体基板を装入し、チャ
ンバー内を所定の減圧雰囲気にし、チャンバー内に反応
ガスを導入するとともに基板を６００℃以下の温度に加
熱して基板上にＴｉＮ膜を成膜し、成膜後直ちにチャン
バー内を大気開放する。
値の経時変化が少ないＴｉＮ膜の製造方法、およびバリ
ア層、キャパシタ上部電極としてこのようなＴｉＮ膜を
用いた半導体装置の製造方法を提供すること。 【解決手段】チャンバー内に半導体基板を装入し、チャ
ンバー内を所定の減圧雰囲気にし、チャンバー内に反応
ガスを導入するとともに基板を６００℃以下の温度に加
熱して基板上にＴｉＮ膜を成膜し、成膜後直ちにチャン
バー内を大気開放する。
Description
【０００１】
【発明が属する技術分野】本発明は、半導体装置におい
て例えばバリア層、キャパシタ上部電極として用いられ
るＴｉＮ膜の成膜方法、ならびにＴｉ膜およびＴｉＮ膜
からなるバリア層と、その上の金属膜とを含む半導体装
置の製造方法、およびキャパシタゲート材と、その上の
キャパシタ上部電極とを含む半導体装置の製造方法に関
する。
て例えばバリア層、キャパシタ上部電極として用いられ
るＴｉＮ膜の成膜方法、ならびにＴｉ膜およびＴｉＮ膜
からなるバリア層と、その上の金属膜とを含む半導体装
置の製造方法、およびキャパシタゲート材と、その上の
キャパシタ上部電極とを含む半導体装置の製造方法に関
する。
【０００２】
【従来の技術】半導体デバイスの製造においては、最近
の高密度化および高集積化の要請に対応して、回路構成
を多層配線構造にする傾向にあり、このため、下層の半
導体デバイスと上層の配線層との接続部であるコンタク
トホールや、上下の配線層同士の接続部であるビアホー
ルなどの層間の電気的接続のための埋め込み技術が重要
になっている。また、高集積化にともない、例えばＤＲ
ＡＭメモリー部のキャパシタゲート材としてＴａ2Ｏ5等
の高誘電率材に対応した上部電極を高カバレージで成膜
する技術が重要となっている。
の高密度化および高集積化の要請に対応して、回路構成
を多層配線構造にする傾向にあり、このため、下層の半
導体デバイスと上層の配線層との接続部であるコンタク
トホールや、上下の配線層同士の接続部であるビアホー
ルなどの層間の電気的接続のための埋め込み技術が重要
になっている。また、高集積化にともない、例えばＤＲ
ＡＭメモリー部のキャパシタゲート材としてＴａ2Ｏ5等
の高誘電率材に対応した上部電極を高カバレージで成膜
する技術が重要となっている。
【０００３】上記技術のうちコンタクトホールやビアホ
ールの埋め込みには、一般的にＡｌ（アルミニウム）や
Ｗ（タングステン）、あるいはこれらを主体とする合金
が用いられるが、このような金属や合金が下層のＳｉ
（シリコン）基板やＡｌ配線と直接接触すると、これら
の境界部分においてＡｌの吸い上げ効果等に起因して両
金属の合金が形成されるおそれがある。このようにして
形成される合金は抵抗値が大きく、このような合金が形
成されることは近時デバイスに要求されている省電力化
および高速動作の観点から好ましくない。
ールの埋め込みには、一般的にＡｌ（アルミニウム）や
Ｗ（タングステン）、あるいはこれらを主体とする合金
が用いられるが、このような金属や合金が下層のＳｉ
（シリコン）基板やＡｌ配線と直接接触すると、これら
の境界部分においてＡｌの吸い上げ効果等に起因して両
金属の合金が形成されるおそれがある。このようにして
形成される合金は抵抗値が大きく、このような合金が形
成されることは近時デバイスに要求されている省電力化
および高速動作の観点から好ましくない。
【０００４】また、ＷまたはＷ合金をコンタクトホール
の埋め込み層として用いる場合には、埋め込み層の形成
に用いるＷＦ6ガスがＳｉ基板に侵入して電気的特性等
を劣化させる傾向となり、やはり好ましくない結果をも
たらす。
の埋め込み層として用いる場合には、埋め込み層の形成
に用いるＷＦ6ガスがＳｉ基板に侵入して電気的特性等
を劣化させる傾向となり、やはり好ましくない結果をも
たらす。
【０００５】そこで、これらの不都合を防止するため
に、コンタクトホールやビアホールに埋め込み層を形成
する前に、これらの内壁にバリア層を形成し、その上か
ら埋め込み層を形成することが行われている。この場合
のバリア層としては、Ｔｉ（チタン）膜およびＴｉＮ
（窒化チタン）膜の２層構造のものを用いるのが一般的
である。
に、コンタクトホールやビアホールに埋め込み層を形成
する前に、これらの内壁にバリア層を形成し、その上か
ら埋め込み層を形成することが行われている。この場合
のバリア層としては、Ｔｉ（チタン）膜およびＴｉＮ
（窒化チタン）膜の２層構造のものを用いるのが一般的
である。
【０００６】従来、このようなバリア層は、物理的蒸着
（ＰＶＤ）を用いて成膜されていたが、最近のようにデ
バイスの微細化および高集積化が特に要求され、デザイ
ンルールが特に厳しくなって、それにともなって線幅や
ホールの開口径が一層小さくなり、しかも高アスペクト
比化されるにつれ、ＰＶＤ膜では電気抵抗が増加し、要
求に対応することが困難となってきた。
（ＰＶＤ）を用いて成膜されていたが、最近のようにデ
バイスの微細化および高集積化が特に要求され、デザイ
ンルールが特に厳しくなって、それにともなって線幅や
ホールの開口径が一層小さくなり、しかも高アスペクト
比化されるにつれ、ＰＶＤ膜では電気抵抗が増加し、要
求に対応することが困難となってきた。
【０００７】そこで、バリア層を構成するＴｉ膜および
ＴｉＮ膜を、より良質の膜を形成することが期待できる
化学的蒸着（ＣＶＤ）で成膜することが行われている。
そして、ＣＶＤによりＴｉ膜を成膜する場合には、反応
ガスとしてＴｉＣｌ4（四塩化チタン）およびＨ2（水
素）が用いられ、ＴｉＮ膜を成膜する場合には、反応ガ
スとしてＴｉＣｌ4とＮＨ3（アンモニア）またはＭＭＨ
（モノメチルヒドラジン）とが用いられる。
ＴｉＮ膜を、より良質の膜を形成することが期待できる
化学的蒸着（ＣＶＤ）で成膜することが行われている。
そして、ＣＶＤによりＴｉ膜を成膜する場合には、反応
ガスとしてＴｉＣｌ4（四塩化チタン）およびＨ2（水
素）が用いられ、ＴｉＮ膜を成膜する場合には、反応ガ
スとしてＴｉＣｌ4とＮＨ3（アンモニア）またはＭＭＨ
（モノメチルヒドラジン）とが用いられる。
【０００８】一方、上述したように、高集積化にともな
い、キャパシタゲート材としては、スケールを変えるこ
となく高いキャパシタンスを得るために、Ｔａ2Ｏ5等の
高誘電率材を用いるようになってきている。しかし、こ
のような高誘電率材は従来キャパシタゲート材として用
いていたＳｉＯ2に比べ安定でないために、従来よりそ
の上部電極として用いられているｐｏｌｙ−Ｓｉを用い
た場合には、キャパシタ作成後の熱履歴により酸化され
てしまい、安定したデバイス素子の形成が不可能となっ
てしまう。このため、より酸化されにくいＴｉＮ等が上
部電極として必要とされている。
い、キャパシタゲート材としては、スケールを変えるこ
となく高いキャパシタンスを得るために、Ｔａ2Ｏ5等の
高誘電率材を用いるようになってきている。しかし、こ
のような高誘電率材は従来キャパシタゲート材として用
いていたＳｉＯ2に比べ安定でないために、従来よりそ
の上部電極として用いられているｐｏｌｙ−Ｓｉを用い
た場合には、キャパシタ作成後の熱履歴により酸化され
てしまい、安定したデバイス素子の形成が不可能となっ
てしまう。このため、より酸化されにくいＴｉＮ等が上
部電極として必要とされている。
【０００９】この技術の場合においても、ＴｉＮ膜等は
従来上述したＰＶＤにより成膜されていたが、最近のよ
うに高集積化されたキャパシタ形、例えば、クラウンタ
イプ、フィンタイプのような高カバレージを要するもの
の上部電極として成膜することはできなかった。
従来上述したＰＶＤにより成膜されていたが、最近のよ
うに高集積化されたキャパシタ形、例えば、クラウンタ
イプ、フィンタイプのような高カバレージを要するもの
の上部電極として成膜することはできなかった。
【００１０】そこで、キャパシタ上部電極を構成するＴ
ｉＮ膜においても、より良質の膜を高カバレージで形成
することが期待できるＣＶＤで成膜することが行われて
いる。そして、この場合でもＴｉＮ膜は、反応ガスとし
てＴｉＣｌ4とＮＨ3またはＭＭＨとを用いて成膜され
る。
ｉＮ膜においても、より良質の膜を高カバレージで形成
することが期待できるＣＶＤで成膜することが行われて
いる。そして、この場合でもＴｉＮ膜は、反応ガスとし
てＴｉＣｌ4とＮＨ3またはＭＭＨとを用いて成膜され
る。
【００１１】
【発明が解決しようとする課題】ところで、このように
ＣＶＤによってＴｉＮ膜を成膜する場合には、膜中にＣ
ｌ（塩素）が残留するため、比抵抗値が高く、かつ抵抗
値の経時変化が生じ、また、腐食の問題も生じる。この
ため、ＴｉＮ膜を成膜後、ＮＨ3ガスをチャンバー内に
供給してＮＨ3雰囲気でのアニールを実施し、残留塩素
を除去することにより、比抵抗値の低下および抵抗値の
経時変化の減少を図っている。
ＣＶＤによってＴｉＮ膜を成膜する場合には、膜中にＣ
ｌ（塩素）が残留するため、比抵抗値が高く、かつ抵抗
値の経時変化が生じ、また、腐食の問題も生じる。この
ため、ＴｉＮ膜を成膜後、ＮＨ3ガスをチャンバー内に
供給してＮＨ3雰囲気でのアニールを実施し、残留塩素
を除去することにより、比抵抗値の低下および抵抗値の
経時変化の減少を図っている。
【００１２】しかしながら、この従来のＮＨ3雰囲気で
のアニールは、比較的高温の成膜プロセスにおいては所
期の効果を発揮するものの、最近要求されている低温プ
ロセスではむしろ抵抗値が増加し、抵抗値の経時変化が
増大する傾向にあることが判明した。また、抵抗値の経
時変化を防止するためには長時間のアニール処理が必要
である。
のアニールは、比較的高温の成膜プロセスにおいては所
期の効果を発揮するものの、最近要求されている低温プ
ロセスではむしろ抵抗値が増加し、抵抗値の経時変化が
増大する傾向にあることが判明した。また、抵抗値の経
時変化を防止するためには長時間のアニール処理が必要
である。
【００１３】このようにＴｉＮの抵抗が増加すると、配
線抵抗およびコンタクト抵抗が増大してしまい、近時の
高速化および高集積化の要求を満たすことができない。
また、抵抗値が経時変化することから、生産工程におい
て厳しい時間管理が必要となってしまう。
線抵抗およびコンタクト抵抗が増大してしまい、近時の
高速化および高集積化の要求を満たすことができない。
また、抵抗値が経時変化することから、生産工程におい
て厳しい時間管理が必要となってしまう。
【００１４】本発明は、かかる事情に鑑みてなされたも
のであって、低温プロセスにおいて、抵抗値が低くかつ
抵抗値の経時変化が少ないＴｉＮ膜の製造方法、および
バリア層、キャパシタ上部電極としてこのようなＴｉＮ
膜を用いた半導体装置の製造方法を提供することを目的
とする。
のであって、低温プロセスにおいて、抵抗値が低くかつ
抵抗値の経時変化が少ないＴｉＮ膜の製造方法、および
バリア層、キャパシタ上部電極としてこのようなＴｉＮ
膜を用いた半導体装置の製造方法を提供することを目的
とする。
【００１５】上記課題を解決するために、第１発明は、
チャンバー内に基体を装入する工程と、チャンバー内を
所定の減圧雰囲気にする工程と、チャンバー内に反応ガ
スを導入するとともに前記基体を６００℃以下の温度に
加熱し、基体上にＴｉＮ膜を成膜する工程と、成膜後直
ちにチャンバー内を大気開放する工程と、を具備するこ
とを特徴とするＣＶＤ−ＴｉＮ膜の成膜方法を提供す
る。
チャンバー内に基体を装入する工程と、チャンバー内を
所定の減圧雰囲気にする工程と、チャンバー内に反応ガ
スを導入するとともに前記基体を６００℃以下の温度に
加熱し、基体上にＴｉＮ膜を成膜する工程と、成膜後直
ちにチャンバー内を大気開放する工程と、を具備するこ
とを特徴とするＣＶＤ−ＴｉＮ膜の成膜方法を提供す
る。
【００１６】第２発明は、チャンバー内に基体を装入す
る工程と、チャンバー内を所定の減圧雰囲気にする工程
と、チャンバー内に反応ガスを導入するとともに前記基
体を６００℃以下の温度に加熱し、基体上にＴｉＮ膜を
成膜する工程と、成膜後、チャンバー内に不活性ガスを
導入してアニールする工程と、アニール後チャンバー内
を大気開放する工程と、を具備することを特徴とするＣ
ＶＤ−ＴｉＮ膜の成膜方法を提供する。第３発明は、第
１発明または第２発明の成膜工程において、前記基体を
４００℃以上の温度に加熱することを特徴とするＣＶＤ
−ＴｉＮ膜の成膜方法を提供する。
る工程と、チャンバー内を所定の減圧雰囲気にする工程
と、チャンバー内に反応ガスを導入するとともに前記基
体を６００℃以下の温度に加熱し、基体上にＴｉＮ膜を
成膜する工程と、成膜後、チャンバー内に不活性ガスを
導入してアニールする工程と、アニール後チャンバー内
を大気開放する工程と、を具備することを特徴とするＣ
ＶＤ−ＴｉＮ膜の成膜方法を提供する。第３発明は、第
１発明または第２発明の成膜工程において、前記基体を
４００℃以上の温度に加熱することを特徴とするＣＶＤ
−ＴｉＮ膜の成膜方法を提供する。
【００１７】第４発明は、 半導体基板上に直接または
他の層を介してＴｉ膜とその上のＴｉＮ膜とを成膜して
バリア層を形成する工程と、さらにその上に金属層を形
成する工程とを含む半導体装置の製造方法であって、前
記ＴｉＮ膜は、チャンバー内にＴｉ膜成膜後の半導体基
板を装入する工程と、チャンバー内を所定の減圧雰囲気
にする工程と、チャンバー内に反応ガスを導入するとと
もに前記基板を６００℃以下の温度に加熱し、基板上に
ＴｉＮ膜を成膜する工程と、成膜後直ちにチャンバー内
を大気開放する工程と、を具備する方法によって成膜さ
れることを特徴とする半導体装置の製造方法を提供す
る。
他の層を介してＴｉ膜とその上のＴｉＮ膜とを成膜して
バリア層を形成する工程と、さらにその上に金属層を形
成する工程とを含む半導体装置の製造方法であって、前
記ＴｉＮ膜は、チャンバー内にＴｉ膜成膜後の半導体基
板を装入する工程と、チャンバー内を所定の減圧雰囲気
にする工程と、チャンバー内に反応ガスを導入するとと
もに前記基板を６００℃以下の温度に加熱し、基板上に
ＴｉＮ膜を成膜する工程と、成膜後直ちにチャンバー内
を大気開放する工程と、を具備する方法によって成膜さ
れることを特徴とする半導体装置の製造方法を提供す
る。
【００１８】第５発明は、半導体基板上に直接または他
の層を介してＴｉ膜とその上のＴｉＮ膜とを成膜してバ
リア層を形成する工程と、さらにその上に金属層を形成
する工程とを含む半導体装置の製造方法であって、前記
ＴｉＮ膜は、チャンバー内にＴｉ膜成膜後の半導体基板
を装入する工程と、チャンバー内を所定の減圧雰囲気に
する工程と、チャンバー内に反応ガスを導入するととも
に前記基板を６００℃以下の温度に加熱し、基板上にＴ
ｉＮ膜を成膜する工程と、成膜後、チャンバー内に不活
性ガスを導入してアニールする工程と、アニール後チャ
ンバー内を大気開放する工程と、を具備する方法によっ
て成膜されることを特徴とする半導体装置の製造方法を
提供する。
の層を介してＴｉ膜とその上のＴｉＮ膜とを成膜してバ
リア層を形成する工程と、さらにその上に金属層を形成
する工程とを含む半導体装置の製造方法であって、前記
ＴｉＮ膜は、チャンバー内にＴｉ膜成膜後の半導体基板
を装入する工程と、チャンバー内を所定の減圧雰囲気に
する工程と、チャンバー内に反応ガスを導入するととも
に前記基板を６００℃以下の温度に加熱し、基板上にＴ
ｉＮ膜を成膜する工程と、成膜後、チャンバー内に不活
性ガスを導入してアニールする工程と、アニール後チャ
ンバー内を大気開放する工程と、を具備する方法によっ
て成膜されることを特徴とする半導体装置の製造方法を
提供する。
【００１９】第６発明は、半導体基板上にキャパシタゲ
ートを形成する工程と、その上にキャパシタ上部電極と
してＴｉＮ膜を成膜する工程とを含む半導体装置の製造
方法であって、前記ＴｉＮ膜は、チャンバー内にＴｉ膜
成膜後の半導体基板を装入する工程と、チャンバー内を
所定の減圧雰囲気にする工程と、チャンバー内に反応ガ
スを導入するとともに前記基板を６００℃以下の温度に
加熱し、基板上にＴｉＮ膜を成膜する工程と、成膜後直
ちにチャンバー内を大気開放する工程と、を具備する方
法によって成膜されることを特徴とする半導体装置の製
造方法を提供する。
ートを形成する工程と、その上にキャパシタ上部電極と
してＴｉＮ膜を成膜する工程とを含む半導体装置の製造
方法であって、前記ＴｉＮ膜は、チャンバー内にＴｉ膜
成膜後の半導体基板を装入する工程と、チャンバー内を
所定の減圧雰囲気にする工程と、チャンバー内に反応ガ
スを導入するとともに前記基板を６００℃以下の温度に
加熱し、基板上にＴｉＮ膜を成膜する工程と、成膜後直
ちにチャンバー内を大気開放する工程と、を具備する方
法によって成膜されることを特徴とする半導体装置の製
造方法を提供する。
【００２０】第７発明は、半導体基板上にキャパシタゲ
ートを形成する工程と、その上にキャパシタ上部電極と
してＴｉＮ膜を成膜する工程とを含む半導体装置の製造
方法であって、前記ＴｉＮ膜は、チャンバー内にＴｉ膜
成膜後の半導体基板を装入する工程と、チャンバー内を
所定の減圧雰囲気にする工程と、チャンバー内に反応ガ
スを導入するとともに前記基板を６００℃以下の温度に
加熱し、基板上にＴｉＮ膜を成膜する工程と、成膜後、
チャンバー内に不活性ガスを導入してアニールする工程
と、アニール後チャンバー内を大気開放する工程と、を
具備する方法によって成膜されることを特徴とする半導
体装置の製造方法を提供する。
ートを形成する工程と、その上にキャパシタ上部電極と
してＴｉＮ膜を成膜する工程とを含む半導体装置の製造
方法であって、前記ＴｉＮ膜は、チャンバー内にＴｉ膜
成膜後の半導体基板を装入する工程と、チャンバー内を
所定の減圧雰囲気にする工程と、チャンバー内に反応ガ
スを導入するとともに前記基板を６００℃以下の温度に
加熱し、基板上にＴｉＮ膜を成膜する工程と、成膜後、
チャンバー内に不活性ガスを導入してアニールする工程
と、アニール後チャンバー内を大気開放する工程と、を
具備する方法によって成膜されることを特徴とする半導
体装置の製造方法を提供する。
【００２１】第８発明は、第４発明ないし第７発明のい
ずれかのＴｉＮ膜の成膜工程において、前記基板を４０
０℃以上の温度に加熱することを特徴とする半導体装置
の製造方法を提供する。
ずれかのＴｉＮ膜の成膜工程において、前記基板を４０
０℃以上の温度に加熱することを特徴とする半導体装置
の製造方法を提供する。
【００２２】本発明者らは、従来のＴｉＮ膜の成膜工程
において、抵抗値およびその経時変化が増大する理由に
ついて鋭意研究を重ねた結果、その原因が成膜後に大気
開放した際の酸素の吸着にあること、および、６００℃
以下の低温成膜では、今まで必須であると考えられてい
たＮＨ3雰囲気でのアニールによりかえって酸素が吸着
しやすくなり、その結果ＴｉＮ膜の抵抗が上昇し、経時
変化も大きくなることを見出した。
において、抵抗値およびその経時変化が増大する理由に
ついて鋭意研究を重ねた結果、その原因が成膜後に大気
開放した際の酸素の吸着にあること、および、６００℃
以下の低温成膜では、今まで必須であると考えられてい
たＮＨ3雰囲気でのアニールによりかえって酸素が吸着
しやすくなり、その結果ＴｉＮ膜の抵抗が上昇し、経時
変化も大きくなることを見出した。
【００２３】従来は、成膜プロセスが６５０〜７００℃
という高温で行われており、酸素の吸着が少ないため酸
素の吸着による抵抗値への影響は顕在化しておらず、不
純物として存在するＣｌの影響を抑制すべくＮＨ3雰囲
気でのアニールを行っていた。しかしながら、近時、セ
ル側の層間絶縁膜として高誘電率のＴａ2Ｏ5が、配線層
側の層間絶縁膜として低誘電率のＳｉＯＦが、従来のＳ
ｉＯ2やＳｉ3Ｎ4に代わって用いられるようになってき
ており、このためより低温での成膜が求められている。
そこで、６００℃以下での低温成膜が試みられている
が、この場合には上述したように酸素吸着の問題が顕在
化するのである。
という高温で行われており、酸素の吸着が少ないため酸
素の吸着による抵抗値への影響は顕在化しておらず、不
純物として存在するＣｌの影響を抑制すべくＮＨ3雰囲
気でのアニールを行っていた。しかしながら、近時、セ
ル側の層間絶縁膜として高誘電率のＴａ2Ｏ5が、配線層
側の層間絶縁膜として低誘電率のＳｉＯＦが、従来のＳ
ｉＯ2やＳｉ3Ｎ4に代わって用いられるようになってき
ており、このためより低温での成膜が求められている。
そこで、６００℃以下での低温成膜が試みられている
が、この場合には上述したように酸素吸着の問題が顕在
化するのである。
【００２４】ＴｉＮ膜は柱状晶をなしており、空隙が存
在するため、酸素等のガスが膜中に入り込みやすく、Ｔ
ｉＮ膜表面および膜中に入り込んだ酸素は、膜表面およ
び膜中の活性なＴｉに吸着し酸化物を形成するため、膜
中の活性なＴｉが多いほど酸素の吸着量が多くなる。一
方、成膜後のＴｉＮ膜にはＣｌが残存しており、このＣ
ｌは膜中でＴｉと結びついている。このようなＴｉ−Ｃ
ｌ結合は、ＮＨ3雰囲気でのアニールによって分断さ
れ、Ｔｉは活性な状態となる。したがって、ＮＨ3雰囲
気でのアニールによって酸素が吸着しやすくなり、その
後の大気開放により酸素が吸着してＴｉＮ膜の抵抗値が
増加すると考えられる。
在するため、酸素等のガスが膜中に入り込みやすく、Ｔ
ｉＮ膜表面および膜中に入り込んだ酸素は、膜表面およ
び膜中の活性なＴｉに吸着し酸化物を形成するため、膜
中の活性なＴｉが多いほど酸素の吸着量が多くなる。一
方、成膜後のＴｉＮ膜にはＣｌが残存しており、このＣ
ｌは膜中でＴｉと結びついている。このようなＴｉ−Ｃ
ｌ結合は、ＮＨ3雰囲気でのアニールによって分断さ
れ、Ｔｉは活性な状態となる。したがって、ＮＨ3雰囲
気でのアニールによって酸素が吸着しやすくなり、その
後の大気開放により酸素が吸着してＴｉＮ膜の抵抗値が
増加すると考えられる。
【００２５】そこで、本発明では成膜後、ＮＨ3雰囲気
でのアニールを行うことなく、直接または不活性ガスに
よるアニールを経て大気開放を行う。これにより抵抗値
の経時変化を著しく減少させることができ、抵抗値自体
も低下させることができる。このように、本発明はＴｉ
Ｎ成膜プロセスにおいてＮＨ3雰囲気でのアニールが必
須であるという固定観念を打破してなされたものであ
り、極めて価値の高いものである。なお、このような酸
素の吸着を防止するために大気開放せず、真空連続搬送
して酸素の混入を抑制することが考えられるが、この場
合にはＴｉＮ膜のバリア特性が低下してしまう。
でのアニールを行うことなく、直接または不活性ガスに
よるアニールを経て大気開放を行う。これにより抵抗値
の経時変化を著しく減少させることができ、抵抗値自体
も低下させることができる。このように、本発明はＴｉ
Ｎ成膜プロセスにおいてＮＨ3雰囲気でのアニールが必
須であるという固定観念を打破してなされたものであ
り、極めて価値の高いものである。なお、このような酸
素の吸着を防止するために大気開放せず、真空連続搬送
して酸素の混入を抑制することが考えられるが、この場
合にはＴｉＮ膜のバリア特性が低下してしまう。
【００２６】
【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について詳細に説明する。図１は、本発
明に係るＴｉＮ膜の成膜方法を実施するためのＴｉＮ成
膜装置を備えたメタル成膜システムを示す概略構成図で
ある。このシステムは、中央に搬送室１０が配置され、
その周囲に、２つのカセットチャンバー１１，１２、脱
ガス用チャンバー１３、Ｔｉ成膜装置１４、プリクリー
ニング装置１５、ＴｉＮ成膜装置１６、Ａｌ成膜装置１
７、および冷却チャンバー１８が設けられたマルチチャ
ンバータイプである。そして、搬送室１０に設けられた
搬送アーム１９により各チャンバーに対する半導体ウエ
ハＷの搬入および搬出が行われる。
明の実施の形態について詳細に説明する。図１は、本発
明に係るＴｉＮ膜の成膜方法を実施するためのＴｉＮ成
膜装置を備えたメタル成膜システムを示す概略構成図で
ある。このシステムは、中央に搬送室１０が配置され、
その周囲に、２つのカセットチャンバー１１，１２、脱
ガス用チャンバー１３、Ｔｉ成膜装置１４、プリクリー
ニング装置１５、ＴｉＮ成膜装置１６、Ａｌ成膜装置１
７、および冷却チャンバー１８が設けられたマルチチャ
ンバータイプである。そして、搬送室１０に設けられた
搬送アーム１９により各チャンバーに対する半導体ウエ
ハＷの搬入および搬出が行われる。
【００２７】このようなメタル成膜システムにおいて
は、コンタクトホールまたはビアホールが形成された半
導体ウエハに、バリア層を形成し、その上にＡｌ層を形
成してホールの埋め込みとＡｌ配線の形成を行う。具体
的には、まず搬送アーム１９により、カセットチャンバ
ー１１から半導体ウエハＷを一枚取り出し、プリクリー
ニング装置１５に装入して、ＢｒＣｌ3により表面酸化
物等を除去する。次に、アーム１９により半導体ウエハ
Ｗを脱ガスチャンバー１３に装入し、ウエハの脱ガスを
行う。その後、半導体ウエハＷをＴｉ膜成膜装置１４に
装入してＴｉ膜の成膜を行い、さらにＴｉＮ膜成膜装置
１６に装入してＴｉＮ膜の成膜を行ってバリア層を形成
する。次いで、Ａｌ成膜装置１７でＡｌ層を形成する。
ここまでで所定の成膜は終了し、その後半導体ウエハＷ
は冷却チャンバー１８で冷却され、カセットチャンバー
１２に収納される。
は、コンタクトホールまたはビアホールが形成された半
導体ウエハに、バリア層を形成し、その上にＡｌ層を形
成してホールの埋め込みとＡｌ配線の形成を行う。具体
的には、まず搬送アーム１９により、カセットチャンバ
ー１１から半導体ウエハＷを一枚取り出し、プリクリー
ニング装置１５に装入して、ＢｒＣｌ3により表面酸化
物等を除去する。次に、アーム１９により半導体ウエハ
Ｗを脱ガスチャンバー１３に装入し、ウエハの脱ガスを
行う。その後、半導体ウエハＷをＴｉ膜成膜装置１４に
装入してＴｉ膜の成膜を行い、さらにＴｉＮ膜成膜装置
１６に装入してＴｉＮ膜の成膜を行ってバリア層を形成
する。次いで、Ａｌ成膜装置１７でＡｌ層を形成する。
ここまでで所定の成膜は終了し、その後半導体ウエハＷ
は冷却チャンバー１８で冷却され、カセットチャンバー
１２に収納される。
【００２８】このようにして、例えば図２に示すような
デバイスが製造される。すなわち、Ｓｉ基板２０上に層
間絶縁膜２１が形成されており、層間絶縁膜２１にはＳ
ｉ基板２０の不純物拡散領域２０ａに達するコンタクト
ホール２２が形成されている。層間絶縁膜２１およびコ
ンタクトホール２２にはＴｉ膜２３およびＴｉＮ膜２４
からなるバリア層２５が形成されている。これらＴｉ膜
２３およびＴｉＮ膜２４は例えばいずれも約５０ｎｍの
厚さで形成される。このバリア層２５の上にはＡｌから
なる金属層２６が形成されている。これにより、Ｓｉ基
板２０の不純物拡散領域２０ａと金属層２６とが導通さ
れる。この場合に、バリア層２５の存在により、Ａｌと
Ｓｉとの反応による高抵抗化合物の形成が回避される。
なお、金属層２６としてはＡｌに限らず、Ａｌ合金であ
ってもよいし、ＷまたはＷ合金であってもよい。また、
コンタクトホールに限らずビアホール部分にも同様に適
用することが可能である。
デバイスが製造される。すなわち、Ｓｉ基板２０上に層
間絶縁膜２１が形成されており、層間絶縁膜２１にはＳ
ｉ基板２０の不純物拡散領域２０ａに達するコンタクト
ホール２２が形成されている。層間絶縁膜２１およびコ
ンタクトホール２２にはＴｉ膜２３およびＴｉＮ膜２４
からなるバリア層２５が形成されている。これらＴｉ膜
２３およびＴｉＮ膜２４は例えばいずれも約５０ｎｍの
厚さで形成される。このバリア層２５の上にはＡｌから
なる金属層２６が形成されている。これにより、Ｓｉ基
板２０の不純物拡散領域２０ａと金属層２６とが導通さ
れる。この場合に、バリア層２５の存在により、Ａｌと
Ｓｉとの反応による高抵抗化合物の形成が回避される。
なお、金属層２６としてはＡｌに限らず、Ａｌ合金であ
ってもよいし、ＷまたはＷ合金であってもよい。また、
コンタクトホールに限らずビアホール部分にも同様に適
用することが可能である。
【００２９】次に、上記成膜のうち本発明に係るＴｉＮ
膜の成膜方法について詳細に説明する。図３は、ＴｉＮ
成膜装置１６を示す断面図である。この成膜装置は、気
密に構成された略円筒状のチャンバー３１を有してお
り、その中には被処理体である半導体ウエハＷを水平に
支持するためのサセプター３２が円筒状の支持部材３３
により支持された状態で配置されている。サセプター３
２の外縁部には半導体ウエハＷをガイドするためのガイ
ドリング３４が設けられている。また、サセプター３２
にはヒーター３５が埋め込まれており、このヒーター３
５は電源３６から給電されることにより被処理体である
半導体ウエハＷを所定の温度に加熱する。電源３６には
コントローラー３７が接続されており、これにより図示
しない温度センサーの信号に応じてヒーター３５の出力
が制御される。
膜の成膜方法について詳細に説明する。図３は、ＴｉＮ
成膜装置１６を示す断面図である。この成膜装置は、気
密に構成された略円筒状のチャンバー３１を有してお
り、その中には被処理体である半導体ウエハＷを水平に
支持するためのサセプター３２が円筒状の支持部材３３
により支持された状態で配置されている。サセプター３
２の外縁部には半導体ウエハＷをガイドするためのガイ
ドリング３４が設けられている。また、サセプター３２
にはヒーター３５が埋め込まれており、このヒーター３
５は電源３６から給電されることにより被処理体である
半導体ウエハＷを所定の温度に加熱する。電源３６には
コントローラー３７が接続されており、これにより図示
しない温度センサーの信号に応じてヒーター３５の出力
が制御される。
【００３０】チャンバー３１の天壁３１ａには、シャワ
ーヘッド４０が設けられている。このシャワーヘッドに
は多数のガス吐出孔４０ａおよび４０ｂが交互に形成さ
れている。ガス吐出孔４０ａにはＴｉＣｌ4源５１が配
管４３およびそこから分岐した配管４１を介して接続さ
れており、ガス吐出孔４０ｂにはＮＨ3源４９が配管４
４およびそこから分岐した配管４２を介して接続されて
いる。すなわち、シャワーヘッド４０は、マトリックス
タイプであり、反応ガスであるＴｉＣｌ4ガスおよびＮ
Ｈ3ガスが交互に形成された異なる吐出孔から吐出し、
吐出後に混合されるポストミックス方式が採用されてい
る。
ーヘッド４０が設けられている。このシャワーヘッドに
は多数のガス吐出孔４０ａおよび４０ｂが交互に形成さ
れている。ガス吐出孔４０ａにはＴｉＣｌ4源５１が配
管４３およびそこから分岐した配管４１を介して接続さ
れており、ガス吐出孔４０ｂにはＮＨ3源４９が配管４
４およびそこから分岐した配管４２を介して接続されて
いる。すなわち、シャワーヘッド４０は、マトリックス
タイプであり、反応ガスであるＴｉＣｌ4ガスおよびＮ
Ｈ3ガスが交互に形成された異なる吐出孔から吐出し、
吐出後に混合されるポストミックス方式が採用されてい
る。
【００３１】また、配管４３には、クリーニングガスで
あるＣｌＦ3源５２に接続された配管４５が接続されて
おり、バルブ５３を切り替えることにより、配管４１お
よび吐出孔４０ａを介してクリーニングガスであるＣｌ
Ｆ3ガスがチャンバー３１内に供給される。一方、配管
４４には、Ｎ2源５０に接続された配管４６が接続され
ており、バルブ５４を切り替えることにより、配管４２
および吐出孔４０ｂを介してＮ2ガスがチャンバー３１
内に供給される。また、Ｎ2ガスの配管４６はバルブ５
５を介して配管４３にも接続されている。また、配管４
４には、ＭＭＨ源４８から延びる配管４７が接続されて
おり、配管４４，４２を介してガス吐出孔４０ｂからチ
ャンバー３１内にＭＭＨガスも供給可能となっている。
なお、各ガス源からの配管には、いずれもバルブ５６お
よびマスフローコントローラー５７が設けられている。
あるＣｌＦ3源５２に接続された配管４５が接続されて
おり、バルブ５３を切り替えることにより、配管４１お
よび吐出孔４０ａを介してクリーニングガスであるＣｌ
Ｆ3ガスがチャンバー３１内に供給される。一方、配管
４４には、Ｎ2源５０に接続された配管４６が接続され
ており、バルブ５４を切り替えることにより、配管４２
および吐出孔４０ｂを介してＮ2ガスがチャンバー３１
内に供給される。また、Ｎ2ガスの配管４６はバルブ５
５を介して配管４３にも接続されている。また、配管４
４には、ＭＭＨ源４８から延びる配管４７が接続されて
おり、配管４４，４２を介してガス吐出孔４０ｂからチ
ャンバー３１内にＭＭＨガスも供給可能となっている。
なお、各ガス源からの配管には、いずれもバルブ５６お
よびマスフローコントローラー５７が設けられている。
【００３２】チャンバー３１の底壁３１ｂには、排気管
３８が接続されており、この排気管には真空ポンプ３９
が接続されている。そしてこの真空ポンプ３９を作動さ
せることによりチャンバー３１内を所定の真空度まで減
圧することができる。なお、チャンバー３１内にはパー
ジガス供給源からパージガスとして例えばＮ2ガスが供
給可能となっている。
３８が接続されており、この排気管には真空ポンプ３９
が接続されている。そしてこの真空ポンプ３９を作動さ
せることによりチャンバー３１内を所定の真空度まで減
圧することができる。なお、チャンバー３１内にはパー
ジガス供給源からパージガスとして例えばＮ2ガスが供
給可能となっている。
【００３３】このような装置によりＴｉＮ膜を成膜する
には、まず、チャンバー３１内に半導体ウエハＷを装入
し、ヒーター３５によりウエハＷを加熱しながら真空ポ
ンプ３９により真空引きして高真空状態にし、引き続
き、Ｎ2ガスおよびＮＨ3ガスを所定の流量比、例えばＮ
2ガス：５０〜５００SCCM、ＮＨ3ガス：２００〜４００
SCCMでチャンバー３１内に導入してチャンバー３１内を
例えば１〜１０Torr にし、プリアニールを行う。次
に、チャンバー３１内を０．１〜１Torrにし、Ｎ2ガス
およびＮＨ3ガスの流量を維持したまま、ＴｉＣｌ4を例
えば５〜２０SCCMの流量で５〜２０秒間程度プリフロー
し、引き続き同じ条件でＴｉＮ膜の成膜を所定時間行
う。なお、半導体ウエハＷをチャンバー３１内に装入し
てから成膜終了までの間、パージガスとして例えばＮ2
ガスを所定量流しておくことが好ましい。また、ＮＨ3
ガスとＭＭＨガスを併用しても構わない。
には、まず、チャンバー３１内に半導体ウエハＷを装入
し、ヒーター３５によりウエハＷを加熱しながら真空ポ
ンプ３９により真空引きして高真空状態にし、引き続
き、Ｎ2ガスおよびＮＨ3ガスを所定の流量比、例えばＮ
2ガス：５０〜５００SCCM、ＮＨ3ガス：２００〜４００
SCCMでチャンバー３１内に導入してチャンバー３１内を
例えば１〜１０Torr にし、プリアニールを行う。次
に、チャンバー３１内を０．１〜１Torrにし、Ｎ2ガス
およびＮＨ3ガスの流量を維持したまま、ＴｉＣｌ4を例
えば５〜２０SCCMの流量で５〜２０秒間程度プリフロー
し、引き続き同じ条件でＴｉＮ膜の成膜を所定時間行
う。なお、半導体ウエハＷをチャンバー３１内に装入し
てから成膜終了までの間、パージガスとして例えばＮ2
ガスを所定量流しておくことが好ましい。また、ＮＨ3
ガスとＭＭＨガスを併用しても構わない。
【００３４】この際のＴｉＮ膜の成膜は、上述したよう
に６００℃以下の温度で行う。これは、最近の新しい層
間絶縁膜材料の開発にともなって成膜の低温化が要求さ
れており、本発明ではこのような低温成膜を前提として
いるからである。また、成膜温度の下限はプロセスに応
じて定まるものであり特に制限はないが、４００℃以上
であることが好ましい。
に６００℃以下の温度で行う。これは、最近の新しい層
間絶縁膜材料の開発にともなって成膜の低温化が要求さ
れており、本発明ではこのような低温成膜を前提として
いるからである。また、成膜温度の下限はプロセスに応
じて定まるものであり特に制限はないが、４００℃以上
であることが好ましい。
【００３５】成膜終了後、ＮＨ3ガス雰囲気でのアフタ
ーアニールを行うことなく、直ちに大気開放を行う。ま
た、不活性ガスによりアニールを行った後に大気開放を
行ってもよい。不活性ガスとしてはＮ2、Ａｒ、Ｈｅ等
を用いることができる。この不活性ガスのアニールによ
り、ＴｉＮ柱状結晶の安定化という効果が付加される。
この場合のアニール時間は３０秒間以下の短時間で十分
である。その後、チャンバー３１から半導体ウエハが搬
出され、チャンバー３１内にクリーニングガスであるＣ
ｌＦ3ガスが導入されてチャンバー内がクリーニングさ
れる。
ーアニールを行うことなく、直ちに大気開放を行う。ま
た、不活性ガスによりアニールを行った後に大気開放を
行ってもよい。不活性ガスとしてはＮ2、Ａｒ、Ｈｅ等
を用いることができる。この不活性ガスのアニールによ
り、ＴｉＮ柱状結晶の安定化という効果が付加される。
この場合のアニール時間は３０秒間以下の短時間で十分
である。その後、チャンバー３１から半導体ウエハが搬
出され、チャンバー３１内にクリーニングガスであるＣ
ｌＦ3ガスが導入されてチャンバー内がクリーニングさ
れる。
【００３６】このようにして本発明の対象であるＴｉＮ
膜が成膜される。このＴｉＮ膜は、上述したような半導
体装置のバリア層として用いられる他、ＤＲＡＭメモリ
ー部のキャパシタゲートの上部電極として用いられる。
すなわち、例えば、Ｓｉ基板上にキャパシタゲートを形
成し、その上にキャパシタ上部電極としてＴｉＮ膜を形
成し、さらに必要な工程を実施してＤＲＡＭのような半
導体装置を製造する。この場合に、キャパシタゲート材
としてはＴａ2Ｏ5等の高誘電率材が用いられる。
膜が成膜される。このＴｉＮ膜は、上述したような半導
体装置のバリア層として用いられる他、ＤＲＡＭメモリ
ー部のキャパシタゲートの上部電極として用いられる。
すなわち、例えば、Ｓｉ基板上にキャパシタゲートを形
成し、その上にキャパシタ上部電極としてＴｉＮ膜を形
成し、さらに必要な工程を実施してＤＲＡＭのような半
導体装置を製造する。この場合に、キャパシタゲート材
としてはＴａ2Ｏ5等の高誘電率材が用いられる。
【００３７】以上のように、本発明では、ＴｉＮ膜を成
膜するに際し、ＮＨ3ガス雰囲気でのアフターアニール
を行わないことにより、大気開放後の酸素吸着量が減少
し、このため抵抗値の上昇および経時変化が抑制され
る。図４に酸素濃度と成膜後の抵抗値／初期の抵抗値
（Ｒaft／Ｒini)との関係を示すが、この図から酸素濃
度が増加すると膜の抵抗値が増加することは明らかであ
る。
膜するに際し、ＮＨ3ガス雰囲気でのアフターアニール
を行わないことにより、大気開放後の酸素吸着量が減少
し、このため抵抗値の上昇および経時変化が抑制され
る。図４に酸素濃度と成膜後の抵抗値／初期の抵抗値
（Ｒaft／Ｒini)との関係を示すが、この図から酸素濃
度が増加すると膜の抵抗値が増加することは明らかであ
る。
【００３８】図５および図６は、上述のように成膜後Ｎ
Ｈ3ガス雰囲気でのアフターアニールを行わなかった場
合と、成膜後ＮＨ3ガス雰囲気でのアフターアニールを
それぞれ短時間（short time)および長時間（long tim
e）行った場合とで、成膜後のＲaft／Ｒiniの値の経時
変化を示す図であり、図５が成膜温度４５０℃（ヒータ
ー温度５５０℃）の場合、図６が成膜温度６００℃（ヒ
ーターの温度７００℃）の場合である。なお、これらは
いずれもＳｉＯ２の上にＴｉＮ膜を形成した場合の結果
である。また、アフターアニールは、真空引き後、Ｎ2
ガス：５０〜５００SCCM、ＮＨ3ガス：２００〜４００S
CCMとしてガス供給を行い、チャンバー内を１〜１０Tor
rにして行った。
Ｈ3ガス雰囲気でのアフターアニールを行わなかった場
合と、成膜後ＮＨ3ガス雰囲気でのアフターアニールを
それぞれ短時間（short time)および長時間（long tim
e）行った場合とで、成膜後のＲaft／Ｒiniの値の経時
変化を示す図であり、図５が成膜温度４５０℃（ヒータ
ー温度５５０℃）の場合、図６が成膜温度６００℃（ヒ
ーターの温度７００℃）の場合である。なお、これらは
いずれもＳｉＯ２の上にＴｉＮ膜を形成した場合の結果
である。また、アフターアニールは、真空引き後、Ｎ2
ガス：５０〜５００SCCM、ＮＨ3ガス：２００〜４００S
CCMとしてガス供給を行い、チャンバー内を１〜１０Tor
rにして行った。
【００３９】図５に示すように、成膜温度が４５０℃と
低温の場合には、７日後のＲaft／Ｒiniの値が、アフタ
ーアニールshort timeで１．７１、long timeで１．４
２と大きく変化しているのに対して、アニールなしの場
合には、７日後のＲaft／Ｒiniの値が１．０３であり、
ＰＶＤ−ＴｉＮ膜と同様ほとんど経時変化がないことが
わかる。
低温の場合には、７日後のＲaft／Ｒiniの値が、アフタ
ーアニールshort timeで１．７１、long timeで１．４
２と大きく変化しているのに対して、アニールなしの場
合には、７日後のＲaft／Ｒiniの値が１．０３であり、
ＰＶＤ−ＴｉＮ膜と同様ほとんど経時変化がないことが
わかる。
【００４０】また、図６に示すように、成膜温度が６０
０℃まで上昇すると、アフターアニールを行った場合の
抵抗値の経時変化量は減少しているものの、アフターア
ニールshort timeの条件では７日後のＲaft／Ｒiniの値
が１．１３とやはり抵抗値の経時変化が大きいことがわ
かる。アフターアニールが長時間になると経時変化はか
なり小さいが、アフターアニールを行わなかった場合よ
りは大きい値となった。
０℃まで上昇すると、アフターアニールを行った場合の
抵抗値の経時変化量は減少しているものの、アフターア
ニールshort timeの条件では７日後のＲaft／Ｒiniの値
が１．１３とやはり抵抗値の経時変化が大きいことがわ
かる。アフターアニールが長時間になると経時変化はか
なり小さいが、アフターアニールを行わなかった場合よ
りは大きい値となった。
【００４１】このことからＮＨ3雰囲気でのアフターア
ニールを行わないことにより、酸素の吸着に起因する抵
抗値の経時変化がほとんど生じないが、ＮＨ3雰囲気で
のアフターアニールを行うことにより、特に低温成膜ほ
ど酸素の吸着に起因する抵抗値の経時変化が著しいこと
が導かれる。
ニールを行わないことにより、酸素の吸着に起因する抵
抗値の経時変化がほとんど生じないが、ＮＨ3雰囲気で
のアフターアニールを行うことにより、特に低温成膜ほ
ど酸素の吸着に起因する抵抗値の経時変化が著しいこと
が導かれる。
【００４２】このように、ＮＨ3雰囲気でのアフターア
ニールを行うことにより、酸素吸着に起因する抵抗値の
経時変化が生じるのは、以下のような理由であると考え
られる。すなわち、成膜後のＴｉＮ膜に残存しているＣ
ｌが膜中でＴｉと結びついているが、この結合はＮＨ3
雰囲気でのアニールによって分断され、Ｔｉは活性な状
態となって酸素が吸着しやすくなり、その後の大気開放
により酸素が吸着してＴｉ酸化物を形成し、ＴｉＮ膜の
抵抗値を増加させるからである。
ニールを行うことにより、酸素吸着に起因する抵抗値の
経時変化が生じるのは、以下のような理由であると考え
られる。すなわち、成膜後のＴｉＮ膜に残存しているＣ
ｌが膜中でＴｉと結びついているが、この結合はＮＨ3
雰囲気でのアニールによって分断され、Ｔｉは活性な状
態となって酸素が吸着しやすくなり、その後の大気開放
により酸素が吸着してＴｉ酸化物を形成し、ＴｉＮ膜の
抵抗値を増加させるからである。
【００４３】次に、上述のようにＮＨ3雰囲気でのアフ
ターアニール（short time）を行ったものと、アフター
アニールを行わなかったものについて、抵抗値、膜のス
トレスおよび比抵抗面内分布の成膜温度依存性を把握し
た。それらの結果を図７、図８、図９に示す。これらの
図から、アフターアニールを行わないものはアフターア
ニールを行ったものよりも、成膜温度に対する比抵抗値
の変化、および成膜温度に対するストレス値の変化が少
なく、比抵抗の面内均一性が高いことが判明した。これ
らの結果から、アフターアニールを行わないことによ
り、プロセスマージンが広いことが確認された。以上の
特性を有するＴｉＮ膜を用いてバリア層を形成した場合
には、コンタクトホールまたはビアホールにおける接続
部の抵抗を低く維持することができ、また安定性も高い
のでデバイス特性が向上する。
ターアニール（short time）を行ったものと、アフター
アニールを行わなかったものについて、抵抗値、膜のス
トレスおよび比抵抗面内分布の成膜温度依存性を把握し
た。それらの結果を図７、図８、図９に示す。これらの
図から、アフターアニールを行わないものはアフターア
ニールを行ったものよりも、成膜温度に対する比抵抗値
の変化、および成膜温度に対するストレス値の変化が少
なく、比抵抗の面内均一性が高いことが判明した。これ
らの結果から、アフターアニールを行わないことによ
り、プロセスマージンが広いことが確認された。以上の
特性を有するＴｉＮ膜を用いてバリア層を形成した場合
には、コンタクトホールまたはビアホールにおける接続
部の抵抗を低く維持することができ、また安定性も高い
のでデバイス特性が向上する。
【００４４】なお、本発明は、上記実施の形態に限定さ
れることなく種々変形可能である。例えば、上記実施の
形態では、バリア層の形成と金属層の形成を一つのマル
チチャンバーシステムで行ったが、それぞれ単独の装置
で行ってもよいし、複数のシステムを用いて行ってもよ
い。また、各工程の条件も一例にすぎず、プロセスに応
じて適宜条件設定を行えばよい。さらに、用いる基体と
しては、半導体ウエハに限らず他のものであってもよ
く、また、基板上に他の層を形成したものであってもよ
い。
れることなく種々変形可能である。例えば、上記実施の
形態では、バリア層の形成と金属層の形成を一つのマル
チチャンバーシステムで行ったが、それぞれ単独の装置
で行ってもよいし、複数のシステムを用いて行ってもよ
い。また、各工程の条件も一例にすぎず、プロセスに応
じて適宜条件設定を行えばよい。さらに、用いる基体と
しては、半導体ウエハに限らず他のものであってもよ
く、また、基板上に他の層を形成したものであってもよ
い。
【００４５】
【発明の効果】以上説明したように、本発明によれば、
ＴｉＮ膜成膜後に、ＮＨ3雰囲気でのアニールを行うこ
となく大気開放するので、低温プロセスにおいて、抵抗
値が低くかつ抵抗値の経時変化が少ないＴｉＮ膜を形成
することができる。このようなＴｉＮ膜は、半導体装置
において、金属層のバリア層、キャパシタ上部電極とし
て極めて良好な特性を示す。
ＴｉＮ膜成膜後に、ＮＨ3雰囲気でのアニールを行うこ
となく大気開放するので、低温プロセスにおいて、抵抗
値が低くかつ抵抗値の経時変化が少ないＴｉＮ膜を形成
することができる。このようなＴｉＮ膜は、半導体装置
において、金属層のバリア層、キャパシタ上部電極とし
て極めて良好な特性を示す。
【図１】本発明に係るＴｉＮ膜の成膜方法を実施するた
めのＴｉＮ成膜装置を備えたメタル成膜システムを示す
概略構成図。
めのＴｉＮ成膜装置を備えたメタル成膜システムを示す
概略構成図。
【図２】本発明の対象であるＴｉＮ膜をバリア層に用い
た半導体装置のコンタクトホール部分を示す断面図。
た半導体装置のコンタクトホール部分を示す断面図。
【図３】本発明に係るＴｉＮ膜の成膜方法を実施するた
めのＴｉＮ成膜装置を示す断面図。
めのＴｉＮ成膜装置を示す断面図。
【図４】酸素濃度と成膜後の抵抗値／初期の抵抗値（Ｒ
aft／Ｒini)との関係を示す図。
aft／Ｒini)との関係を示す図。
【図５】成膜温度４５０℃で、成膜後ＮＨ3ガス雰囲気
でのアフターアニールを行わなかった場合と、成膜後Ｎ
Ｈ3ガス雰囲気でのアフターアニールを短時間および長
時間行った場合とで、成膜後のＲaft／Ｒiniの値の経時
変化を示す図。
でのアフターアニールを行わなかった場合と、成膜後Ｎ
Ｈ3ガス雰囲気でのアフターアニールを短時間および長
時間行った場合とで、成膜後のＲaft／Ｒiniの値の経時
変化を示す図。
【図６】成膜温度６００℃で、成膜後ＮＨ3ガス雰囲気
でのアフターアニールを行わなかった場合と、成膜後Ｎ
Ｈ3ガス雰囲気でのアフターアニールを短時間および長
時間行った場合とで、成膜後のＲaft／Ｒiniの値の経時
変化を示す図。
でのアフターアニールを行わなかった場合と、成膜後Ｎ
Ｈ3ガス雰囲気でのアフターアニールを短時間および長
時間行った場合とで、成膜後のＲaft／Ｒiniの値の経時
変化を示す図。
【図７】ＮＨ3雰囲気でのアフターアニールを短時間行
ったものと、アフターアニールを行わなかったものにつ
いて、抵抗値の成膜温度依存性を示す図。
ったものと、アフターアニールを行わなかったものにつ
いて、抵抗値の成膜温度依存性を示す図。
【図８】ＮＨ3雰囲気でのアフターアニールを短時間行
ったものと、アフターアニールを行わなかったものにつ
いて、膜のストレスの成膜温度依存性を示す図。
ったものと、アフターアニールを行わなかったものにつ
いて、膜のストレスの成膜温度依存性を示す図。
【図９】ＮＨ3雰囲気でのアフターアニールを短時間行
ったものと、アフターアニールを行わなかったものにつ
いて、比抵抗の面内分布の成膜温度依存性を示す図。
ったものと、アフターアニールを行わなかったものにつ
いて、比抵抗の面内分布の成膜温度依存性を示す図。
１０……搬送室 １１，１２……カセットチャンバー １３……脱ガスチャンバー １４……Ｔｉ成膜装置 １５……プリクリーニング装置 １６……ＴｉＮ成膜装置 １７……Ａｌ成膜装置 １８……冷却チャンバー ２０……Ｓｉ基板 ２０ａ……不純物拡散領域 ２１……層間絶縁膜 ２２……コンタクトホール ２３……Ｔｉ膜 ２４……ＴｉＮ膜 ２５……バリア層 ２６……金属層 ３１……チャンバー ３２……サセプター ３５……ヒーター ３８……排気管 ３９……真空ポンプ ４０……シャワーヘッド ４０ａ，４０ｂ……ガス吐出孔 ４９……ＮＨ3源 ５０……Ｎ2源 ５１……ＴｉＣｌ4源 Ｗ……半導体ウエハ
Claims (8)
- 【請求項１】 チャンバー内に基体を装入する工程と、 チャンバー内を所定の減圧雰囲気にする工程と、 チャンバー内に反応ガスを導入するとともに前記基体を
６００℃以下の温度に加熱し、基体上にＴｉＮ膜を成膜
する工程と、 成膜後直ちにチャンバー内を大気開放する工程と、を具
備することを特徴とするＣＶＤ−ＴｉＮ膜の成膜方法。 - 【請求項２】 チャンバー内に基体を装入する工程と、 チャンバー内を所定の減圧雰囲気にする工程と、 チャンバー内に反応ガスを導入するとともに前記基体を
６００℃以下の温度に加熱し、基体上にＴｉＮ膜を成膜
する工程と、 成膜後、チャンバー内に不活性ガスを導入してアニール
する工程と、 アニール後チャンバー内を大気開放する工程と、を具備
することを特徴とするＣＶＤ−ＴｉＮ膜の成膜方法。 - 【請求項３】 前記成膜工程において、前記基体を４０
０℃以上の温度に加熱することを特徴とする請求項１ま
たは請求項２に記載のＣＶＤ−ＴｉＮ膜の成膜方法。 - 【請求項４】 半導体基板上に直接または他の層を介し
てＴｉ膜とその上のＴｉＮ膜とを成膜してバリア層を形
成する工程と、さらにその上に金属層を形成する工程と
を含む半導体装置の製造方法であって、 前記ＴｉＮ膜は、 チャンバー内にＴｉ膜成膜後の半導体基板を装入する工
程と、 チャンバー内を所定の減圧雰囲気にする工程と、 チャンバー内に反応ガスを導入するとともに前記基板を
６００℃以下の温度に加熱し、基板上にＴｉＮ膜を成膜
する工程と、 成膜後直ちにチャンバー内を大気開放する工程と、を具
備する方法によって成膜されることを特徴とする半導体
装置の製造方法。 - 【請求項５】 半導体基板上に直接または他の層を介し
てＴｉ膜とその上のＴｉＮ膜とを成膜してバリア層を形
成する工程と、さらにその上に金属層を形成する工程と
を含む半導体装置の製造方法であって、 前記ＴｉＮ膜は、 チャンバー内にＴｉ膜成膜後の半導体基板を装入する工
程と、 チャンバー内を所定の減圧雰囲気にする工程と、 チャンバー内に反応ガスを導入するとともに前記基板を
６００℃以下の温度に加熱し、基板上にＴｉＮ膜を成膜
する工程と、 成膜後、チャンバー内に不活性ガスを導入してアニール
する工程と、 アニール後チャンバー内を大気開放する工程と、を具備
する方法によって成膜されることを特徴とする半導体装
置の製造方法。 - 【請求項６】 半導体基板上にキャパシタゲートを形成
する工程と、その上にキャパシタ上部電極としてＴｉＮ
膜を成膜する工程とを含む半導体装置の製造方法であっ
て、 前記ＴｉＮ膜は、 チャンバー内にＴｉ膜成膜後の半導体基板を装入する工
程と、 チャンバー内を所定の減圧雰囲気にする工程と、 チャンバー内に反応ガスを導入するとともに前記基板を
６００℃以下の温度に加熱し、基板上にＴｉＮ膜を成膜
する工程と、 成膜後直ちにチャンバー内を大気開放する工程と、を具
備する方法によって成膜されることを特徴とする半導体
装置の製造方法。 - 【請求項７】 半導体基板上にキャパシタゲートを形成
する工程と、その上にキャパシタ上部電極としてＴｉＮ
膜を成膜する工程とを含む半導体装置の製造方法であっ
て、 前記ＴｉＮ膜は、 チャンバー内にＴｉ膜成膜後の半導体基板を装入する工
程と、 チャンバー内を所定の減圧雰囲気にする工程と、 チャンバー内に反応ガスを導入するとともに前記基板を
６００℃以下の温度に加熱し、基板上にＴｉＮ膜を成膜
する工程と、 成膜後、チャンバー内に不活性ガスを導入してアニール
する工程と、 アニール後チャンバー内を大気開放する工程と、を具備
する方法によって成膜されることを特徴とする半導体装
置の製造方法。 - 【請求項８】 前記ＴｉＮ膜の成膜工程において、前記
基板を４００℃以上の温度に加熱することを特徴とする
請求項４ないし請求項７のいずれか１項に記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35381996A JPH10177971A (ja) | 1996-12-18 | 1996-12-18 | ＣＶＤ−ＴｉＮ膜の成膜方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35381996A JPH10177971A (ja) | 1996-12-18 | 1996-12-18 | ＣＶＤ−ＴｉＮ膜の成膜方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10177971A true JPH10177971A (ja) | 1998-06-30 |
Family
ID=18433435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35381996A Pending JPH10177971A (ja) | 1996-12-18 | 1996-12-18 | ＣＶＤ−ＴｉＮ膜の成膜方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10177971A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144032A (ja) * | 1999-11-17 | 2001-05-25 | Tokyo Electron Ltd | ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置 |
| US7300887B2 (en) | 2004-09-15 | 2007-11-27 | Samsung Electronics Co., Ltd. | Methods of forming metal nitride layers, and methods of forming semiconductor structures having metal nitride layers |
| JP2008004578A (ja) * | 2006-06-20 | 2008-01-10 | Sony Corp | 半導体装置の製造方法および半導体装置 |
-
1996
- 1996-12-18 JP JP35381996A patent/JPH10177971A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144032A (ja) * | 1999-11-17 | 2001-05-25 | Tokyo Electron Ltd | ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置 |
| US7300887B2 (en) | 2004-09-15 | 2007-11-27 | Samsung Electronics Co., Ltd. | Methods of forming metal nitride layers, and methods of forming semiconductor structures having metal nitride layers |
| JP2008004578A (ja) * | 2006-06-20 | 2008-01-10 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| JP4492589B2 (ja) * | 2006-06-20 | 2010-06-30 | ソニー株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060231028A1 (en) | Method for depositing metallic nitride series thin film | |
| EP1037270A1 (en) | Wiring structure of semiconductor device, electrode, and method for forming them | |
| US9779950B2 (en) | Ruthenium film forming method, film forming apparatus, and semiconductor device manufacturing method | |
| WO2010087362A1 (ja) | 成膜方法及びプラズマ成膜装置 | |
| JP3381774B2 (ja) | ＣＶＤ−Ｔｉ膜の成膜方法 | |
| JP3667038B2 (ja) | Ｃｖｄ成膜方法 | |
| JP3381767B2 (ja) | 成膜方法および半導体装置の製造方法 | |
| JPH1140518A (ja) | ＣＶＤ−Ｔｉ膜の成膜方法 | |
| KR100560666B1 (ko) | 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법 | |
| KR100922905B1 (ko) | 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체 | |
| JPH10189489A (ja) | Ｃｖｄ成膜方法 | |
| US6407003B2 (en) | Fabrication process of semiconductor device with titanium film | |
| JP2001156024A (ja) | ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置 | |
| US10854511B2 (en) | Methods of lowering wordline resistance | |
| JP2005150280A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JPH10177971A (ja) | ＣＶＤ−ＴｉＮ膜の成膜方法および半導体装置の製造方法 | |
| JP2003342737A (ja) | 処理装置のガス導入方法 | |
| KR100465093B1 (ko) | 반도체 소자의 제조 방법 | |
| US6127269A (en) | Method for enhancing sheet resistance uniformity of chemical vapor deposited (CVD) tungsten silicide layers | |
| JP2002129336A (ja) | 半導体装置の製造方法 | |
| CN108475638B (zh) | Cu膜的形成方法 | |
| JPH09205094A (ja) | 電子デバイス並びに窒化チタン薄膜の作成方法及び作成装置 | |
| WO1999035675A1 (fr) | Procede pour former un film de titane par d.c.p.v. | |
| JP2021008642A (ja) | 基板処理方法及び基板処理装置 | |
| JP2005268576A (ja) | 容量絶縁膜の成膜方法 |