JP4528950B2 - 強誘電体膜構造体の製造方法 - Google Patents

強誘電体膜構造体の製造方法 Download PDF

Info

Publication number
JP4528950B2
JP4528950B2 JP2006165380A JP2006165380A JP4528950B2 JP 4528950 B2 JP4528950 B2 JP 4528950B2 JP 2006165380 A JP2006165380 A JP 2006165380A JP 2006165380 A JP2006165380 A JP 2006165380A JP 4528950 B2 JP4528950 B2 JP 4528950B2
Authority
JP
Japan
Prior art keywords
film
ferroelectric
substrate
layer
pzt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006165380A
Other languages
English (en)
Other versions
JP2007036206A (ja
Inventor
正聡 一木
占▲杰▼ 王
龍太郎 前田
博胤 滝澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2006165380A priority Critical patent/JP4528950B2/ja
Publication of JP2007036206A publication Critical patent/JP2007036206A/ja
Application granted granted Critical
Publication of JP4528950B2 publication Critical patent/JP4528950B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、MEMS(Micro Electro Mechanical Systems(微小電気機械システム)、 MST(Micro System Technology) またはマイクロマシン)、ナノテクノロジー、メカトロニクス、情報通信機器における、センサ、アクチュエータ、コントローラ(出力制御器)、メモリ、小型電力源、フィルタ−等の機能性トランスデュ−サ(エネルギ−変換)素子として有用な強誘電体膜構造体の製造方法に関する。
強誘電体は、強誘電性、誘電性、焦電性、圧電性、電気光学性、光起電力性、電歪、光歪などの有用な特性を有しており、コンデンサやメモリ等の電子デバイス、センサやアクチュエータ等の駆動・検知デバイス、光スイッチ、SHG素子等の光導波路デバイス等に用いられている。
このような小型デバイスへの応用に際しては、誘電体への印加電圧を低くし、シリコン基板等への集積を容易にするために、バルクセラミックスではなく、膜構造体として用いることが望ましい。
すなわち、強誘電体膜構造体は、バルク焼結体と異なり、その微結晶の配向性を制御することが可能であり、また、分極軸等の結晶異方性が必然的に存在するために、その特性を制御した配向膜を形成することにより、その特性を向上させることが可能となる。そして、電気機械結合定数が高く、また圧電特性自身が入出力特性の線形性により、消費電力が小さく、熱的な影響が小さいため小型化に適した駆動・検知方式が実現可能であり、これらの材料をMEMS等の小型デバイスの構成要素として適用する利点は多い。
従来このような強誘電体膜は、たとえば、ゾルゲル法、MOD法、スパッタリング法、電子ビーム蒸着法、レーザ蒸着法、MOCVD法、CVD法等によって合成されていた。しかながら、これらの方法では、通常、薄膜の結晶化には650℃以上の製膜基板温度とアニーリングを必要とし、基板として、高分子などの低融点材料を使用することが困難であった。
このような問題点を解消するために、基板上に強誘電体あるいは高誘電体の誘導体薄膜を製膜し、その後、誘電体薄膜にマイクロ波を照射して非熱的な電磁波プロセスにより誘電加熱し、熱処理して半導体装置の製膜を行う方法が提案されている(特許文献1)。
具体的には、Pt/Ti/SiO2/Si基板上に、アルゴンと酸素の混合ガスを用いた電子サイクロトロン(ECR)共鳴によるスパッタにより数100nmのSrTiO3薄膜が(111)優先配向することが示されている。この際、基板はフローティング状態で、かつ加熱は行っておらず、その温度は200℃以下となっている。また、Si基板上にスパッタリング法により作成した数100nmのSrTiO3薄膜に、28GHzのマイクロ波を照射したところ、通常は400℃以上の熱処理が必要なペロブスカイト結晶構造が、10分から60分間で300℃の熱処理により形成されたとしている。
しかしながら、特許文献1記載の方法は、まず、誘電体をスパッタリング好ましくは電子サイクロトン共鳴を利用したプラズマスッパタ法により製膜するものであり、製膜条件が過酷であるといった欠点を有するものであり。また、従来の650℃に比べれば低温で1時間以内のマイクロ波による急速加熱を行っているものの、かかる熱処理はアニーリング処理の目的で使用されているに過ぎない。更に、特許文献1には、熱処理後に作製されたSrTiO3膜は、それぞれ(111)(110)に優先配向していると記載されてはいるものの、その配向度を特許文献1に添付の図6の回折強度比によって測定してみると、前者は40%であり後者は60%となる。この数値は、無配向のランダム膜(配向度:33%)と比較すると、7%〜27%の向上に過ぎず、とくに(111)配向膜に関しては、基板との格子整合による成長段階ですでにペロブスカイト構造が一部形成されている点を勘案すると、マイクロ波照射により得られる結晶の配向度が十分に高いとは言い難いものであった。
そこで、金属の拡散や鉛の蒸散を防ぐために、加熱プロセスを短時間化した熱処理プロセスを用いながらも、微結晶の配向性を十分高度(具体的には、少なくとも80%以上、理想的には90%以上)に制御した配向膜が作製でき、かつ小型化と高性能化を両立して実現し得る強誘電体膜構造体の製造方法の開発が強く要請されていた。
特開2002−280380号公報
本発明は、上記従来技術の実情に鑑みなされたものであって、加熱プロセスを短時間化した熱処理プロセスを用いながらも、結晶の配向性が十分に高度化され、少なくとも80%以上、好ましくは90%以上に制御された強誘電体膜を作製することが可能な工業的に有利な強誘電体膜構造体の製造方法を提供することを目的とする。
本発明者等は、上記課題を解決するため鋭意検討した結果、基板上に単に強誘電体の前駆体の溶液またはペーストを塗布乾燥しておき、ついで得られる塗膜をマイクロ波を用いて加熱処理すると、意外にも、結晶の配向性が十分に高度化され、少なくとも80%以上、好ましくは90%以上に制御された強誘電体膜が得られることを見出し、本発明を完成するに至った。
すなわち、この出願によれば、以下の発明が提供される。
(1)PZTの前駆体のゲル膜を設け、該ゲル膜の乾燥後、マイクロ波により加熱処理して200nm以下の膜厚の膜を形成する工程を複数回順次繰り返すことによりPZTの積層膜を基板上に形成する強誘電体膜構造体の製造方法であって、基板上に最初に膜を形成する際のマイクロ波の投入出力を2.2〜2.5kw程度とし、次回以降に膜を形成する際のマイクロ波の投入出力である2.0kwよりも高くしたことを特徴とする強誘電体膜構造体の製造方法。
(2)上記ゲル膜が、基板上への該前駆体の溶液またはペーストの塗布により得られたものであることを特徴とする上記(1)に記載の強誘電体膜構造体の製造方法。
(3)上記溶液またはペーストの塗布が、スピンコート法またはディップコート法による塗布であることを特徴とする上記(2)に記載の強誘電体膜構造体の製造方法。
本発明の強誘電体膜の製造方法は、基板上に強誘電体の前駆体のゲル膜を設け、該ゲル膜をマイクロ波により加熱処理するという方法を採用したことから、焼結に要する時間が従来の大気焼成炉や高速焼成炉(RTA)と比べても1桁程度短くなり、製造時間に対する大きな利点がある。
しかも、加熱プロセスを短時間化した熱処理プロセスを用いながらも、結晶の配向性が十分に高度化され、少なくとも80%以上、好ましくは90%以上に制御された強誘電体膜を作製することが可能となる。
更に、本発明による方法は、良好な材料特性を発現させるために適切な基板温度により製造することが可能であり、また熱損傷等により生産性を低下させることなく高スル−ピットの誘電体膜構造体を製造することが可能である。
また、得られる強誘電体膜は、さらに、マイクロ波焼結法は内部加熱によるために、200nm以上の膜厚に関しては内部からの核発生により、ランダム配向となってしまうが、200nm以下の膜厚を積層することにより厚膜の作製も可能である。この場合、塗布(または成膜)と熱処理を繰り返すこととなるが、本発明ではその処理温度及び時間が従来法に比べて著しく低減されているために、熱的な損傷が抑制されることとなる。
また、本発明に係る誘電体膜は、簡便な組成でありながら高品質で熱処理時に付与される熱量も最小値に最適化されているために、微小な組成ずれがない。また、配向性を制御するためにも本体膜以外の材料を、配向性制御層として用いることなく、同種材料のみによる材料構成を用いるこが可能であり、このため、異種材料を用いる際に発生する界面反応層が形成されることがなく、そのような層が発生した際に起こる強誘電特性や圧電特性の劣化が発生しない。また、異種材料の準備が必要ないために、低コストで原料の調達、管理ができ、かつ工程が煩雑な成膜プロセスを経ることなく、高速で低コストで量産化に適した製造方法である。これにより、MEMS、ナノテクノロジー、メカトロニクス、情報通信機器における、センサ、アクチュエータ、コントローラ、メモリ、小型電力源、フィルタ−等の機能性トランスデューサ素子として有用な製造技術である。
本発明の強誘電体膜構造体の製造方法は、基板上に強誘電体の前駆体のゲル膜を設け、乾燥した後、マイクロ波により加熱処理することを特徴としている。
ゲル膜は、好ましくは、基板上への該前駆体の溶液またはペーストの塗布法により得ることができる。また、この場合、塗布法としては、緩和な条件下でゲル膜が形成でき、また、膜厚の均一性を、産業の実用化段階においても、高い精度で容易に確保することのできるといった、観点からみて、スピンコート法やディップコート法を用いることが好ましい。
基板としては、シリコン(シリコンウェハ)、酸化マグネシウム、ステンレス、アルミナ、ガラス、高分子材料(ポリイミド、ポリアミド、ポリイミドアミド、ポリエステル)などを用いることができるが、シリコン(シリコンウェハ)が好ましく使用される。基板の膜厚に特に制限はないが、通常0.05〜2μm、好ましくは0.1〜0.5μmである。
また、この基板上には、基板と上部構造体の緩衝層を形成あるいはシリコンのエッチング時の下地材料とするために、酸化物シリコン膜などの絶縁層を設けておくことが望ましく、更には該絶縁層と配向制御層との密着性を向上させるためにチタンなどの密着向上層を設けておくことが好ましい。
基板上(基板に絶縁層又は密着向上層を設けてある場合にはその上に)に金属又は金属酸化物を設けるには、従来公知の方法、たとえば、真空蒸着、スパッタリング、イオンプレ-ティングなどの方法を採ればよい。
金属又は金属酸化物層の膜厚は特に制限はないが、通常は0.05〜1μm、好ましくは0.1〜0.5μmである。
金属としては、白金、金、銀、アルミニウム、クロムなどの金属、酸化マグネシウム、酸化アルミニウム、酸化クロムなどの金属酸化物を用いることができる。この中でも白金、酸化マグネシウムが好ましく使用される。
強誘電体膜の形成に用いられる強誘電体前駆体としては、従来公知のものたとえば、チタン酸バリウム、チタン酸鉛、チタン酸ジルコン酸鉛(PZT)、チタン酸ジルコン酸ランタン鉛等のペロブスカイト構造系;ニオブ酸リチウム、ニオブ酸タンタル等の擬イルメナイト構造系;ニオブ酸鉛、ニオブ酸ナトリウムバリウム等のタングステンブロンズ構造系またはPb2Nb2O7,Cd2Nb2O7等のパイロクロア構造系;またはタンタル酸ビスマスストロチウム、タンタル酸ビスマス等のビスマス層状構造系の何れが使用できる。
本発明で好ましく使用される強誘電体前駆体はペロブスカイト構造を有するものであり、この中でもPbZrx Ti1-x 3 (xは0〜1の整数)(以下、PZTともいう)である。
これらの強誘電体前駆体は、その溶液もしくはペーストの形態で使用される。
前記で得た強誘電体前駆体の溶液もしくはペーストを塗布して得られるゲル膜はついで乾燥工程に付される。乾燥工程は、ホットプレートやオーブンを用いて、主に膜中の水分の飛散のために、100〜150℃において10〜30分程度のような条件下で行われる。
乾燥することにより得られるゲル膜(乾燥塗膜)は、ついで、マイクロ波によって加熱処理される。
マイクロ波による加熱処理条件としては、周波数が通常0.1〜100Hz、好ましくは1〜30Hzで行う。照射時間は、通常3〜30分、好ましくは5〜10分行う。投入電力は、通常0.1〜10kW、好ましくは1〜3kWである。
本発明に係る強誘電体膜は、単層膜あるいは積層膜のいずれでもよい。単層膜の場合には膜厚が200nm程度以下のものが得られ、積層膜のものでは、膜厚が1μmを超えるものも得られる。
また、積層膜を作製する場合、その製膜法の特別な制約はないが、第1層のゲル膜(乾燥塗膜)をマイクロ波により加熱処理した後、この上に第2層のゲル膜(乾燥塗膜)を設け、これをマイクロ波により加熱処理し、ついでこの上に第3層のゲル膜(乾燥塗膜)を設け、上記と同様にしてマイクロ波加熱処理を施すといった工程を順次繰り返す方法を採ることが好ましい。この場合、第1層のマイクロ波の投入出力を他の層のそれよりも0.2〜0.5kW程度高くし、その結晶化温度を高くする条件を採ると、簡単に高い配向性を示す強誘電体膜を得られるので、積層膜を作製するに当たっては、このような特有な投入電力条件等を採用することが更に好ましい。
本発明の好ましい強誘電体膜構造体においては、あらかじめ基板上に金属又は金属酸化物層を設けておき、その上に強誘電体膜と同一の成分を有する強誘電体前駆体からなる配向制御層を設け、ついで該配向制御層の上に該配向制御層と同一の成分を有する強誘電体材料からなる強誘電体層を設け、必要に応じその上に上部電極が形成される。
金属又は金属酸化物層の上に配向制御層を設けるには、強誘電体層と同一の成分を有する強誘電体前駆体を金属又は金属酸化物層に製膜すればよい。
本発明においては、好ましく採用される配向制御層の製膜法は、ゾルゲル法や有機金属分解塗布(MOD)法などの化学溶液法である。これは、化学溶液法による膜では製膜時にその熱分解を行う温度を適宜調整することによりその配向性を容易に制御することが可能となること、その製膜工程が低温下で行うことができ、かつ一段階のプロセスで配向制御層を形成できるなどの利点を有するからである。
配向制御層の厚みに特に制限はないが、通常0.1〜1μm、好ましくは0.05〜0.25μmである。
この誘電体膜層には、電力、電圧、電流の入出力を行うために必要に応じ上部電極を設けることができる。
このような上部電極としては、たとえば、白金、金、銀、アルミニウム、クロムなどを挙げることができる。上部電極はたとえば従来公知のマグネトロンスッパタ法により形成することができる。
以下に本発明を実施例によりさらに詳細に説明する。
実施例1
本実施例で作製するPZT強誘電体薄膜(単層膜)の模式断面図を図1に示す。図1において、1は基板であり、(100)面のシリコンウェハである。膜厚は400μmである。3は絶縁層であり、1.8μmの酸化シリコンである。5は密着層である50nmのチタン、7は150nmの下部電極(白金)である。9は膜厚200nmの配向性PZT膜である。11は30nmの上部電極(白金)である。
このPZT強誘電体薄膜(単層膜)を以下の要領により作製した。
基板材料であるシリコンを熱酸化炉中、20時間、1200℃で酸化させ表面に約1.8ミクロンの酸化シリコンを形成し絶縁層3とした。この基板をRFスパッタリング方法により、まずチタンを50nmついで白金を150nmスパッタする。チタンは白金と酸化シリコンの密着層の役割をしている、チタンの成膜条件はアルゴンガス圧2x10-1Pa、0.12kWの電源出力で20分の成膜時間であり、白金はチタンと同じガス圧及び出力で5分の成膜時間であった。また、スパッタリング時の基板温度は200度とした。
引き続き、白金電極上にMOD法によりPZT膜を塗布した。前駆体溶液は市販のPZT(52/48)溶液を用い、鉛の過剰添加量は20%のものを用いた。この前駆体溶液をスピンコータの上の真空チャックに固定した基板へ滴下し、スピンコータの回転により均一に塗布を行った。回転数は700rpmで10秒、2700rpmで10秒、4000rpmで40秒行った。その後、溶液を塗布した基板をホットプレート上で熱処理した。この際の熱処理温度は乾燥が主な目的であり、乾燥温度は120℃で10分行った。
次にこの膜を周波数が28.8GHzのマイクロ波焼成炉へ設置し、熱処理を行い、膜厚200nmのPZT単層膜を得た。
このPZT単層膜の上部にマグネトロンスパッタ法により、白金の電極を形成した。この際、スパッタの背圧は8Paで、120秒の成膜を行い、30nmの白金の膜を形成した。
上記で得たPZT単層膜の結晶構造をX線回折法により測定した。結果を図2に示す。図2から、ペロブスカイトの(100)方向に90%以上配向している優先配向膜が形成されていることがわかる。
実施例2
本実施例で作製するPZT強誘電体膜(積層膜)の模式断面図を図3に示す。図3において、1は基板であり、(100)面のシリコンウェハである。膜厚は400μmである。3は絶縁層であり、1.8μmの酸化シリコンである。5は密着層である50nmのチタン、7は150nmの下部電極(白金)である。13は厚さ200nmの単層膜が5層積層された膜厚1μmの配向性PZT積層膜である。11は30nmの上部電極(白金)である。
このPZT強誘電体膜(積層膜)を以下の方法により作製した。
まず、実施例1と同様にして、基板とするシリコンに酸化シリコン膜とその上にチタン・白金による下部電極を作製した。
ついで、この白金電極上にMOD法によりPZT膜を塗布した。この前駆体溶液は市販のPZT(52/48)溶液を用い、鉛の過剰添加量は20%のものを用いた。この前駆体溶液をスピンコータの上の真空チャックに固定した基板へ滴下し、スピンコータの回転により均一に第1層の塗布を行った。回転数は700rpmで10秒、2700rpmで10秒、4000rpmで40秒行った。その後、溶液を塗布した基板をホットプレート上で熱処理した。この際の熱処理温度は乾燥が主な目的であり、乾燥温度は120℃で10分行った。
引き続き、この第1層の膜をマイクロ波焼成炉へ設置し、マイクロ波の出力を2.2〜2.5kW程度として、熱処理を行い、膜厚200nmの第1層のPZT膜を得た。
第2層目以降は、マイクロ波の出力を2.0kWとした以外は実施例1と同様にしてMOD溶液の塗布と熱処理を行い、合計5層の積層を繰り返し、膜厚1μm程度のPZT積層膜を得た。
このPZT積層膜の上部にマグネトロンスパッタ法により、白金の電極を形成した。この際、スパッタの背圧は8Paで、120秒の成膜を行い、30nmの白金の膜を形成した。
得られたPZT積層膜の各層の結晶構造をX線回折法により測定した。結果を図4に示す。図4から、第1層で形成されたペロブスカイト構造が第5層に至っても同様に維持できていることが分かる。また、図4の最上部(第5層)のプロファイルにおいて、ペロブスカイトの(100)方向に90%以上配向している優先配向膜が形成されていることが分かる。
さらに、上記PZT積層膜の強誘電体特性を強誘電体テストシステムにより測定した。その結果を図5に示す。図5から、本実施例のPZT積層膜が良好な強誘電特性を持つことが分かる。
以上、本発明に係る強誘電体膜構造体の実施の形態を実施例に基づいて説明したが、本発明はこのような実施例に限定されることなく、特許請求の範囲記載の技術的事項の範囲内でいろいろな実施の様態があることは言うまでもない。
実施例1に係る強誘電体単層膜構造体の概略図。 実施例1で得られた誘電体単層膜構造体のX線回折図。 実施例2に係る強誘電体積層膜構造体の概略図。 実施例2で得られた強誘電体積層膜構造体のX線回折図。 実施例2で得られた強誘電体積層膜構造体の強誘電体特性を測定したグラフ。

Claims (3)

  1. PZTの前駆体のゲル膜を設け、該ゲル膜の乾燥後、マイクロ波により加熱処理して200nm以下の膜厚の膜を形成する工程を複数回順次繰り返すことによりPZTの積層膜を基板上に形成する強誘電体膜構造体の製造方法であって、基板上に最初に膜を形成する際のマイクロ波の投入出力を2.2〜2.5kw程度とし、次回以降に膜を形成する際のマイクロ波の投入出力である2.0kwよりも高くしたことを特徴とする強誘電体膜構造体の製造方法。
  2. 上記ゲル膜が、基板上への該前駆体の溶液またはペーストの塗布により得られたものであることを特徴とする請求項1に記載の強誘電体膜構造体の製造方法。
  3. 上記溶液またはペーストの塗布が、スピンコート法またはディップコート法による塗布であることを特徴とする請求項2に記載の強誘電体膜構造体の製造方法。
JP2006165380A 2005-06-23 2006-06-14 強誘電体膜構造体の製造方法 Expired - Fee Related JP4528950B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006165380A JP4528950B2 (ja) 2005-06-23 2006-06-14 強誘電体膜構造体の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005183769 2005-06-23
JP2006165380A JP4528950B2 (ja) 2005-06-23 2006-06-14 強誘電体膜構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2007036206A JP2007036206A (ja) 2007-02-08
JP4528950B2 true JP4528950B2 (ja) 2010-08-25

Family

ID=37795022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006165380A Expired - Fee Related JP4528950B2 (ja) 2005-06-23 2006-06-14 強誘電体膜構造体の製造方法

Country Status (1)

Country Link
JP (1) JP4528950B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446741B (zh) 2010-10-07 2016-01-20 株式会社日立国际电气 半导体器件制造方法、衬底处理装置和半导体器件
WO2013146118A1 (ja) * 2012-03-26 2013-10-03 株式会社日立国際電気 基板処理装置および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969615A (ja) * 1995-08-30 1997-03-11 Sony Corp 強誘電体薄膜の形成方法及び半導体素子のキャパシタ構造の作製方法
JP2000191324A (ja) * 1998-12-25 2000-07-11 Rohm Co Ltd 無機化合物固体の形成方法およびそれを用いた半導体装置の製造方法
JP2001298164A (ja) * 2000-04-11 2001-10-26 Tokyo Ohka Kogyo Co Ltd ヒステリシス特性の改善したBi系強誘電体素子およびその製造方法
JP2002280380A (ja) * 2001-03-19 2002-09-27 Japan Science & Technology Corp 半導体装置の成膜方法
JP2004221239A (ja) * 2003-01-14 2004-08-05 Matsushita Electric Ind Co Ltd 薄膜形成方法
JP2004253529A (ja) * 2003-02-19 2004-09-09 Nec Electronics Corp 半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2876497B1 (fr) * 2004-10-13 2007-03-23 Commissariat Energie Atomique Revetement a base de mgo pour l'isolation electrique de substrats semi-conducteurs et procede de fabrication

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969615A (ja) * 1995-08-30 1997-03-11 Sony Corp 強誘電体薄膜の形成方法及び半導体素子のキャパシタ構造の作製方法
JP2000191324A (ja) * 1998-12-25 2000-07-11 Rohm Co Ltd 無機化合物固体の形成方法およびそれを用いた半導体装置の製造方法
JP2001298164A (ja) * 2000-04-11 2001-10-26 Tokyo Ohka Kogyo Co Ltd ヒステリシス特性の改善したBi系強誘電体素子およびその製造方法
JP2002280380A (ja) * 2001-03-19 2002-09-27 Japan Science & Technology Corp 半導体装置の成膜方法
JP2004221239A (ja) * 2003-01-14 2004-08-05 Matsushita Electric Ind Co Ltd 薄膜形成方法
JP2004253529A (ja) * 2003-02-19 2004-09-09 Nec Electronics Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2007036206A (ja) 2007-02-08

Similar Documents

Publication Publication Date Title
JP2007123683A (ja) 強誘電体薄膜の製造方法、強誘電体薄膜
JP2004158717A (ja) 薄膜積層体、その薄膜積層体を用いた電子装置及びアクチュエータ、並びにアクチュエータの製造方法
JP2003298027A (ja) 強誘電体薄膜素子およびその製造方法、これを用いた薄膜コンデンサ並びに圧電アクチュエータ
JP2019016793A (ja) 膜構造体及びその製造方法
JP4122430B2 (ja) 強誘電体膜
JP2002170938A (ja) 半導体装置およびその製造方法
JP2011079733A (ja) 製造装置および製造方法
WO2014185274A1 (ja) 強誘電体膜付きシリコン基板
JP4528950B2 (ja) 強誘電体膜構造体の製造方法
JP2006295142A (ja) 圧電素子
JP4766299B2 (ja) (111)配向pzt系誘電体膜形成用基板、この基板を用いて形成されてなる(111)配向pzt系誘電体膜
JP2001223403A (ja) 強誘電体薄膜およびその形成方法とこれを用いた強誘電体薄膜素子
US10801113B2 (en) Ferroelectric element and method of manufacturing ferroelectric element
JP2003031863A (ja) 圧電体薄膜素子
JPH0451407A (ja) 強誘電体薄膜の製造方法
WO2003010834A2 (en) Microelectronic piezoelectric structure
JP2009038169A (ja) 圧電素子の製造方法、誘電体層の製造方法、およびアクチュエータの製造方法
JPH0632613A (ja) 複合酸化物薄膜の製造方法
CN112928200A (zh) 一种锆钛酸铅压电薄膜及其制备方法与应用
JP5326699B2 (ja) 誘電体素子及びその製造方法
JP2003017767A (ja) 圧電素子
JP5103694B2 (ja) 圧電薄膜の製造方法
Zhang et al. (001)-oriented LaNiO3 bottom electrodes and (001)-textured ferroelectric thin films on LaNiO3
JP2000068454A (ja) 誘電体薄膜コンデンサ
JP2000349362A (ja) 圧電デバイスおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100512

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees