JP2002280380A - 半導体装置の成膜方法 - Google Patents

半導体装置の成膜方法

Info

Publication number
JP2002280380A
JP2002280380A JP2001079267A JP2001079267A JP2002280380A JP 2002280380 A JP2002280380 A JP 2002280380A JP 2001079267 A JP2001079267 A JP 2001079267A JP 2001079267 A JP2001079267 A JP 2001079267A JP 2002280380 A JP2002280380 A JP 2002280380A
Authority
JP
Japan
Prior art keywords
thin film
film
substrate
dielectric thin
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001079267A
Other languages
English (en)
Inventor
Masaji Miyake
正司 三宅
So Baba
創 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Corp filed Critical Japan Science and Technology Corp
Priority to JP2001079267A priority Critical patent/JP2002280380A/ja
Publication of JP2002280380A publication Critical patent/JP2002280380A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 従来、強誘電体の成膜法としてはスパッタ、
CVD、ゾルゲル法等が用いられているが、通常、成膜
後に酸素雰囲気下で650℃の熱処理をされ、ポリマー
などの低融点材料の基板によっては品質に大きな影響が
生じる。 【解決手段】 強誘電体薄膜や高誘電体薄膜などの誘電
体薄膜を容量素子に用いる半導体装置の製造において、
誘電体薄膜の成膜後に、酸素存在下の雰囲気中で、1か
ら100GHzのマイクロ波を照射して、その誘電加熱
により薄膜を熱処理するものである。具体例として、シ
リコン基板上に電子サイクロトロン共鳴(ECR)を利
用したプラズマスパッタ法により、チタン酸ストロンチ
ウム SrTi O3 を数百nm成膜した後、大気中で2
8GHzのマイクロ波を照射してポストアニーリングし
たところ、緻密で数10nmの微細な結晶を発現でき
た。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、強誘電体薄膜や高
誘電体薄膜などの誘電体薄膜を容量素子に用いるDRA
M、FRAM等の半導体装置の成膜方法に関する。特に
誘電体薄膜を成膜した後の熱処理を低温で行なう方法に
関する。
【0002】
【従来の技術】近年、集積化、体容量化、高速化に伴う
次世代コンピュータのメインメモリであるギガビットD
RAM(Dynamic Random Access Memory)の情報蓄
積用キャパシター絶縁膜材料、あるいは携帯電話などの
移動体通信用MMIC(Monolithic Microwave Integ
rated Circuit )用キャパシター絶縁膜材料の候補の
一つとして、チタン酸ストロンチウム(SrTiO3)薄
膜が大いに注目されている。SrTiO3 は、ペロブス
カイト型結晶構造をとり、イオン半径が小さいチタンイ
オンは八面体を構成する6個の酸素イオンに取り囲まれ
ている。そのため、外部から電界を加えると酸素八面体
中のチタンイオンが容易に変位し、結果として高い誘電
率を示す。その比誘電率は現在DRAM材に用いられて
いるSiO 2(ε〜3.9)、Si3 4(ε〜7)、Ta
2 5(ε〜23)と比べ、バルク単結晶で300(参考
文献1)と非常に高い値を示す。
【0003】SrTiO3 薄膜の合成には、RFマグネ
トロンスパッタリング(参考文献2)、イオンビームス
パッタリング(参考文献3)、PLD(Pulsed Laser
Deposition)(参考文献4)、MBE(Molecular −
Beam Epitaxy )(参考文献5)MOCVD(Metalorg
anic Chemical Vapor Deposition)(参考文献
6)、ゾル・ゲル(参考文献7)などの種々のプロセス
が試みられている。しかし、一般に高誘電率発現に必要
な薄膜の結晶化には650℃以上の成膜基板温度と成膜
後熱処理(post−annealing )が必要であり、このまま
ではポリマーなどの低融点有機基板材への適用は不可能
であった。
【0004】<参考文献> 1:A.Linz.Jr;Phys.Rev.91(1953)753. 2:X.Wang,U.Helmersson,L.D.Madsen,I.P.Ivanov,P.Mu
nger,S.Rudner,B.Hjorvarsson and J.E.Sundgren;J.Va
c.Sci. &Technol.A17(1999)564. 3:Y.Gao,A.H.Mueller,E.A.Irene,O.Auciello,A.Kraus
s and J.A.Schultz;J.Vac.Sci.&Technol.A 17(1999)18
80. 4:M.Tachiki,M.Noda,K.Yamada and T.Kobayashi;J.Ap
pl.Phys.83(1998)5351. 5:Y.Yoneda,T.Okabe,K.Sakaue,H.Terauchi.H.Kasatan
i and K.Deguchi;J.Appl.Phys.83(1998)2458. 6:Y.B.Hahn and D.O.Kim;J.Vac.Sci. &Technol.A17
(1999)1982. 7:T.Hubert,U.Beck and H.Kleinke;J.Non-Crystallin
e Solids,196(1996)150.
【0005】
【発明が解決しようとする課題】DRAMの高集積化に
伴い、チタン酸ストロンチウム・バリウム等の強誘電体
が必須の材料になり、その成膜法としてはスパッタ、C
VD、ゾルゲル法等が用いられている。しかしどの方法
においても、膜中の酸素欠損を補うために、通常、成膜
後に酸素雰囲気下で650℃の熱処理をすることが必要
とされる。そのため、ポリマーなどの低融点材料の基板
によっては品質に大きな影響が生じるので、薄膜の低温
合成方法の開発が待たれている。
【0006】
【課題を解決するための手段】本発明者らは、電子サイ
クロトン共鳴(ECR)を利用したスパッタ法による成
膜開発研究において本発明を得た。本発明は、強誘電体
薄膜や高誘電体薄膜などの誘電体薄膜を容量素子に用い
る半導体装置の製造において、誘電体薄膜の成膜後に、
酸素存在下の雰囲気中で、1から100GHzのマイク
ロ波を照射して、その誘電加熱により薄膜を熱処理する
ものである。
【0007】具体例として、シリコン基板上に電子サイ
クロトロン共鳴(ECR)を利用したプラズマスパッタ
法により、チタン酸ストロンチウム Sr Ti O3 を数
百nm成膜した後、大気中で28GHzのマイクロ波を
照射してポストアニーリングしたところ、緻密で数10
nmの微細な結晶を発現できた。図1に、本発明の基本
的な製造方法の概要を示す。
【0008】図1において、は、成膜前の状態のシリ
コン(Si )基板1の断面を示す。は、シリコン(S
i )基板1上に、チタン酸ストロンチウム(Sr Ti O
3 )薄膜2を、アルゴン雰囲気中で、ECRプラズマス
パッタ法により数百nmの厚さに成膜した工程後の断面
である。は、成膜したSr Ti O3 薄膜2に、28G
Hzのマイクロ波を照射して、300℃の熱処理を行っ
ているポストアニーリング工程を示す。熱処理時間は、
マイクロ波のパワーなどの条件により異なり、1〜60
分間である。
【0009】このように、Sr Ti O3 薄膜2をマイク
ロ波照射により300℃の低温で熱処理したことによ
り、誘電率としてバルク並の260を得ることができ
た。SrTi O3 薄膜2は、マイクロ波を効率よく吸収
して、薄膜内部から温度を上げるので、急速加熱が可能
であり、短時間での熱処理が出来る。また、電磁波特有
の拡散増殖効果が働いた結果、大幅な低温化を達成出来
た。本発明の成膜方法は、原理的に、チタン酸バリウム
Ba Ti O3や、チタン酸ストロンチウム・バリウムBST 、
チタン酸ジルコニュウム・鉛PZT ,チタン酸ランタン・
ジルコニュウム・鉛PLZTなどの他の有用な酸化物誘電体
にも適用可能である。
【0010】本発明は、以下の構成を有する。 (1) 基板上に強誘電体あるいは高誘電体の誘電体薄
膜を成膜し、その後、誘電体薄膜にマイクロ波を照射し
て誘電加熱し、熱処理することを特徴とする半導体装置
の成膜方法の構成。 (2) 前項(1)において、マイクロ波の周波数は、
1から100GHzの範囲のものであることを特徴とす
る半導体装置の成膜方法の構成。 (3) 前項(1)または(2)において、熱処理の温
度は、400℃以下の低温であることを特徴とする半導
体装置の成膜方法の構成。 (4) 前項(1)ないし(3)において、誘電体薄膜
の成膜は、電子サイクロトン共鳴を利用したプラズマス
パッタ法により酸素含有雰囲気中で行なうことを特徴と
する半導体装置の成膜方法の構成。 (5) 前項(1)ないし(4)において、基板は、S
i,Pt/ Si,Pt/ SiO2 /Si,Pt/ Ti/ SiO2/ Si,のいず
れかであることを特徴とする半導体装置の成膜方法の構
成の構成。 (6) 前項(1)ないし(5)において、 誘電体薄
膜は、Sr Ti O3,Ba TiO3,PZT ,PLZT のいずれかで
あることを特徴とする半導体装置の成膜方法の構成。
【0011】
【発明の実施の形態】本発明の1実施の形態として、 o
n PtSiについて、チタン酸ストロンチウムSr Ti O3
の成膜とポストアニーリングを行なった。
【0012】図2は、Pt /Sr Ti O3 /Pt /Ti
/Si O2 /Si 構造により薄膜キャパシターを形成す
る工程を示す。は、成膜前の状態のシリコン(Si )
基板11を示す。は、シリコン基板11を酸化処理し
てSi O2 層12を形成した工程を示す。は、Si O
2 層12の上に、チタン(Ti )層13を50nmの厚
さでスパッタした工程を示す。チタン(Ti )層13
は、高温での金属拡散を防止するためのものである。
は、チタン(Ti )層13の上に白金(Pt )電極層1
4を100nmの厚さでスパッタにより形成した工程を
示す。は、白金(Pt )電極層14の上に、Sr Ti
3 薄膜15をECRプラズマスパッタ法により数百n
mの厚さに成膜した工程を示す。は、Sr Ti O3
膜15に、28GHzのマイクロ波を照射して、約30
0℃の熱処理を行ったポストアニーリング工程を示す。
は、熱処理したSr Ti O3 薄膜15の上に、もう1
つの白金(Pt )電極層14をスパッタして、白金(P
t )電極層14との間にキャパシタを形成した工程を示
す。
【0013】このようにして、Pt /Sr Ti O3 /P
t /Ti /Si O2 /Si 構造の薄膜キャパシタを形成
し、その電気特性を測った結果、as−depo薄膜でさえε
r =70の誘電率を示し、300℃でマイクロ波による
ポストアニーリングを施したキャパシタでは、単結晶で
の値である300に近いεr =260という大きな値を
示した。
【0014】図3(a)は、使用したミラー閉じ込め型
ECRプラズマスパッタリング成膜装置の概略構成を示
す。本成膜装置は、800mm径の円筒状キャビテイ2
0を備えており、1.1×10-4Pa以上の真空度まで排
気することができた。図に示すように、軟鋼製ヨーク2
1を有する2つの中空の円筒状電磁コイル22をミラー
配置し、円形導波管23を通じてマイクロ波を円柱状の
スパッタリングターゲット24内に入射させてECRプ
ラズマを生成させた。図3(b)は、軸方向zの磁束分
布を示す。円柱状のスパッタリングターゲット24は、
ミラーの中央部に設置されている。基板は、基板ホール
ダー26の先端にマウントされ、基板前面のシャッタ2
7を回転させることでスパッタを制御している。Sr T
i O3 薄膜合成では, ターゲット材にSr Ti O3 セラ
ミックスを用い、これに対して整合回路25を介して1
3.56MHz,200Wの高周波(RF)電圧を印加
した。プラズマスパッタリングの場合に印加したマイク
ロ波は、2.45GHz ,200Wであった。
【0015】プラズマ生成において、on Siでは主とし
てアルゴンガスAr を用いたが、Sr Ti O3 薄膜合成
においては、1:1のアルゴン/酸素混合気体Ar /O
2も使用した。その圧力は5×10-3−3×10-2Paの
範囲で変化させた。
【0016】1.3×10-2Paのアルゴンガス雰囲気
で発生させたプラズマパラメータの測定にはシングルプ
ローブ法を、プラズマ中の活性種の同定には発光分光法
(OES)を用いた。そしてスパッタリングターゲット
のセルフバイアス電圧は高圧プローブを用いて測定し
た。
【0017】本例のSr Ti O3 の成膜は、2.6×1
-2Paという低圧力のアルゴンあるいはアルゴン/酸素
混合(Ar/O2 =1)プラズマ雰囲気中でシリコン単
結晶基板およびPt (100nm)/Ti (50nm)
/Si O2 /Si 基板に対して行った。またポストアニ
ーリングには、電気炉およびミリ波加熱装置を用いた。
図3(a),(b)は、使用したミラー閉じこめ型E
CRのアルゴンプラズマパラメータの軸方向分布を示
す。z=0cmはミラー磁場の中心位置に相当する。図
3(a)に示す電子温度は、プラズマのミラー閉じこめ
のためにz=0cmすなわちプラズマ柱の中心付近で最
大値を示している。また、プラズマ密度はECR共鳴付
近で最大値(〜1011cm-3)を示している。この場合
プラズマ圧力(p=Te e )はz<zECR で一定とな
っている。一方、図3(b)に示すフローティングポテ
ンシャルは、ミラー中心付近で最低値を示し、ミラー中
心付近から遠ざかるにつれて増加している。しかし、プ
ラズマポテンシャルは、軸方向に関してほとんど変化し
ていない。すなわち成膜基板を例えばz=10cmの位
置にフローティング状態で置いたとき、ミラー中心付近
のアルゴンイオンが減速されて基板に到達することを示
唆している。スパッタリングで高品質なSr Ti O3
膜を合成する際には、イオンフラックスのエネルギーは
適当に抑制する必要があり、本例のようなミラー閉じこ
め型ECRプラズマを用いたスパッタリングでは、Sr
Ti O3 を高品質に成膜できる可能性を持つものと考え
られる。
【0018】図5は、プラズマにRFパワーを印加した
ときの、z=12cmの位置でのプローブのイオン飽和
電流とアルゴンの発光分光強度比(Ar I/Ar II)を
示している。イオン飽和電流はプラズマ密度に比例する
が、図から分かるように、スパッタリングのためにRF
パワーを印加しても形成されたプラズマにはほとんど影
響を与えていない。このことはECRプラズマ内のイオ
ンフラックスとスパッタ粒子フラックスの量を独立に制
御できることを意味し、成膜の際のパラメータ制御が容
易になるものと考えられる。
【0019】図6は、基板加熱を行わないでSi 基板上
にSr Ti O3 の成膜を行った後、比較のため従来法の
電気炉を用いてポストアニーリングを施した場合の、膜
のXRDプロファイルを示している。as-depo では、S
r Ti O3 (STO)ピークは現れず、形成された薄膜
はアモルファスであると考えられる。しかし、400℃
以上のポストアニーリングを行うとSTOピークが得ら
れた。従来、結晶化には650℃以上のポストアニーリ
ングが必要であることから考えると、本例では、適度の
イオンフラックス照射によって薄膜内に多量の再結晶核
が形成され、その結果として比較的低い温度で薄膜全体
の結晶化が進んだものと考えられる。
【0020】図7は、ポストアニーリングプロセスを、
従来法の電気炉ではなく、本発明のマイクロ波照射によ
って行った場合の、膜のXRDプロファイルを示す。図
から分かるように、これによってSr Ti O3 薄膜の結
晶化温度をさらに300℃まで低温化させることができ
た。
【0021】次に、基板をPt /Ti /Si O2 /Si
にし、アルゴン・酸素混合ガスを用いてSr Ti O3
成膜を行った。基板はSi 基板のときと同様にフローテ
ィング状態でかつ加熱は行っておらず、その温度はプラ
ズマ照射によってのみ上がるが200℃以下の温度であ
る。
【0022】図8は、Pt /Ti /Si O2 /Si 基板
(a)およびSi 基板(b)上にそれぞれ成膜したas-d
epo の薄膜のXRDプロファイルを示す。図から明らか
なように、as-depo でもPt /Ti /Si O2 /Si 基
板上に成膜したSr Ti O3薄膜は十分に結晶化してい
ることが分かる。
【0023】図9は、、Pt /Ti /Si O2 /Si 基
板上に成膜したSr Ti O3 薄膜のモルフォロジーを走
査電子顕微鏡観察により観察した結果を示す。Pt 薄膜
は,XRD観察では(111)に優先配向しており、柱
状晶を示していた。Sr TiO3 薄膜は、緻密で数10
nmの微細な結晶粒を有した粒状晶を示している。
【0024】ちなみに電気特性を粗悪にする要因のひと
つに結晶粒界が挙げられる。すなわちに結晶粒界はリー
クパスになると考えられ、結晶粒界が複雑な経路を示す
粒状晶は粒状晶よりも電気特性が優れていると考えられ
る。
【0025】一方、図10は、マイクロ波によるポスト
アニーリングの時間を変化させた場合のXRDによるS
TO(110)ピークのナロースキャンプロファイルを
示している。10minから60minまで時間を変化
してもピーク位置はほとんど変化していないことが分か
る。このことは電磁波によるポストアニーリングが、薄
膜の結晶化温度の低温化だけでなく、処理時間の短縮化
にも有効であることを示している。
【0026】
【発明の効果】以上のように、ミラー閉じこめ型ECR
プラズマスパッタリングを用いてSrTi O3 薄膜の低
温合成を行った結果、スパッタリングのためのRFパワ
ーの印加はプラズマパラメータにほとんど影響を与えな
いために、イオンフラックスとスパッタ粒子フラックス
の独立制御が可能である。また、アルゴンプラズマによ
るスパッタリングを用いてSi 基板上に成膜した薄膜
は、従来法の電気炉では400℃のポストアニーリング
で結晶化したが、本発明のマイクロ波によるポストアニ
ーリングでは、300℃まで結晶化温度を引き下げるこ
とができた。さらにアルゴン・酸素混合プラズマを用い
てPt /Ti /Si O2 /Si 基板上に成膜した薄膜
は、as−depoでも十分に結晶化し、そのモルフォロジー
は優れた電気特性を示すと考えられる柱状晶であった。
これにマイクロ波照射を行うと、ポストアニーリングの
処理温度を低減するだけでなく処理時間も短縮でき、半
導体プロセスの改善に寄与するところは大きい。
【図面の簡単な説明】
【図1】本発明による成膜方法の概要説明図である。
【図2】本発明による成膜工程の1実施の形態の説明図
である。
【図3】本発明で用いたミラー閉じ込め型ECRプラズ
マスパッタリング成膜装置の概略構成図である。
【図4】発明で用いたミラー閉じ込め型ECRプラズマ
スパッタリング成膜装置のプラズマパラメータの軸方向
分布を示すグラフである。
【図5】RFパワー印加時のプローブのイオン飽和電流
とアルゴンの発光分光強度比を示すグラフである。
【図6】従来法の電気炉を用いてSr Ti O3 薄膜にポ
ストアニーリングを施した場合のXRDプロファイル図
である。
【図7】本発明のマイクロ波による誘電加熱により薄膜
にポストアニーリングを施した場合のXRDプロファイ
ル図である。
【図8】Pt /Ti /Si O2 /Si 基板およびSi 基
板に成膜したas-depo の薄膜のXRDプロファイル図で
ある。
【図9】Pt /Ti /Si O2 /Si 基板上に成膜した
Sr Ti O3 薄膜の断面組織の電子顕微鏡写真である。
【図10】マイクロ波によるポストアニーリングの時間
を変化させた場合のXRDによるSTO(110)ピー
クのナロースキャンプロファイル図である。
【符号の説明】
1: シリコン(Si )基板 2: Sr Ti O3 薄膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/8242 Fターム(参考) 4K029 AA06 BA13 BA17 BA43 BB02 BD01 CA06 DC48 EA08 GA01 5F058 BA11 BC03 BF12 BF29 BH01 5F083 AD11 FR01 JA14 JA38 JA39 PR22 PR33

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板上に強誘電体あるいは高誘電体の誘
    電体薄膜を成膜し、その後、誘電体薄膜にマイクロ波を
    照射して誘電加熱し、熱処理することを特徴とする半導
    体装置の成膜方法。
  2. 【請求項2】 請求項1において、マイクロ波の周波数
    は、1から100GHzの範囲のものであることを特徴
    とする半導体装置の成膜方法。
  3. 【請求項3】 請求項1または請求項2において、熱処
    理の温度は、400℃以下の低温であることを特徴とす
    る半導体装置の成膜方法。
  4. 【請求項4】 請求項1ないし請求項3において、誘電
    体薄膜の成膜は、電子サイクロトン共鳴を利用したプラ
    ズマスパッタ法により酸素含有雰囲気中で行なうことを
    特徴とする半導体装置の成膜方法。
  5. 【請求項5】 請求項1ないし請求項4において、基板
    は、Si,Pt/ Si,Pt/ SiO2 / Si,Pt/ Ti/ SiO2/ Si,
    のいずれかであることを特徴とする半導体装置の成膜方
    法。
  6. 【請求項6】 請求項1ないし請求項5において、誘電
    体薄膜は、Sr Ti O3,Ba Ti O3,PZT ,PLZT のいずれ
    かであることを特徴とする半導体装置の成膜方法。
JP2001079267A 2001-03-19 2001-03-19 半導体装置の成膜方法 Pending JP2002280380A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001079267A JP2002280380A (ja) 2001-03-19 2001-03-19 半導体装置の成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001079267A JP2002280380A (ja) 2001-03-19 2001-03-19 半導体装置の成膜方法

Publications (1)

Publication Number Publication Date
JP2002280380A true JP2002280380A (ja) 2002-09-27

Family

ID=18935750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001079267A Pending JP2002280380A (ja) 2001-03-19 2001-03-19 半導体装置の成膜方法

Country Status (1)

Country Link
JP (1) JP2002280380A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020085843A (ko) * 2001-05-08 2002-11-16 닛본 덴기 가부시끼가이샤 반도체장치의 제조방법
JP2006108625A (ja) * 2004-10-01 2006-04-20 Hynix Semiconductor Inc 半導体素子のキャパシタ製造方法
JP2007036206A (ja) * 2005-06-23 2007-02-08 National Institute Of Advanced Industrial & Technology 強誘電体膜構造体の製造方法
JP2012084602A (ja) * 2010-10-07 2012-04-26 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置システム
CN102446741A (zh) * 2010-10-07 2012-05-09 株式会社日立国际电气 半导体器件制造方法、衬底处理装置和半导体器件
JP2012104703A (ja) * 2010-11-11 2012-05-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
US8513578B2 (en) 2008-11-17 2013-08-20 Tokyo Electron Limited Electromagnetic wave processing apparatus
CN103938155A (zh) * 2014-03-31 2014-07-23 天津大学 一种铁电薄膜钛酸锶钡的图形化方法
JP2014187269A (ja) * 2013-03-25 2014-10-02 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置及びプログラム
KR101461276B1 (ko) * 2011-09-15 2014-11-12 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
WO2017085933A1 (ja) * 2015-11-18 2017-05-26 国立大学法人東北大学 薄膜の製造方法、薄膜材料の製造方法、垂直磁気記録層、複層膜基板及び磁気記録装置
CN110265191A (zh) * 2019-06-14 2019-09-20 清华大学 SrTiO3多晶界衬底及其制备方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020085843A (ko) * 2001-05-08 2002-11-16 닛본 덴기 가부시끼가이샤 반도체장치의 제조방법
JP2006108625A (ja) * 2004-10-01 2006-04-20 Hynix Semiconductor Inc 半導体素子のキャパシタ製造方法
JP2007036206A (ja) * 2005-06-23 2007-02-08 National Institute Of Advanced Industrial & Technology 強誘電体膜構造体の製造方法
JP4528950B2 (ja) * 2005-06-23 2010-08-25 独立行政法人産業技術総合研究所 強誘電体膜構造体の製造方法
US8513578B2 (en) 2008-11-17 2013-08-20 Tokyo Electron Limited Electromagnetic wave processing apparatus
KR101485628B1 (ko) * 2010-10-07 2015-01-22 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 반도체 장치
CN102446741A (zh) * 2010-10-07 2012-05-09 株式会社日立国际电气 半导体器件制造方法、衬底处理装置和半导体器件
US8866271B2 (en) 2010-10-07 2014-10-21 Hitachi Kokusai Electric Inc. Semiconductor device manufacturing method, substrate processing apparatus and semiconductor device
JP2012084602A (ja) * 2010-10-07 2012-04-26 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置システム
JP2012104703A (ja) * 2010-11-11 2012-05-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
KR101461276B1 (ko) * 2011-09-15 2014-11-12 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
US9171724B2 (en) 2011-09-15 2015-10-27 Hitachi Kokusaielectric Inc. Substrate processing apparatus and method for manufacturing semiconductor device
JP2014187269A (ja) * 2013-03-25 2014-10-02 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置及びプログラム
CN103938155A (zh) * 2014-03-31 2014-07-23 天津大学 一种铁电薄膜钛酸锶钡的图形化方法
WO2017085933A1 (ja) * 2015-11-18 2017-05-26 国立大学法人東北大学 薄膜の製造方法、薄膜材料の製造方法、垂直磁気記録層、複層膜基板及び磁気記録装置
CN110265191A (zh) * 2019-06-14 2019-09-20 清华大学 SrTiO3多晶界衬底及其制备方法
CN110265191B (zh) * 2019-06-14 2021-09-14 清华大学 具有原子级平整表面的SrTiO3多晶界衬底及其制备方法

Similar Documents

Publication Publication Date Title
US5973911A (en) Ferroelectric thin-film capacitor
KR100316442B1 (ko) 낮은 누설 전류와 낮은 분극피로를 가지는 전자 소자 제조를 위한 uv 방사 방법 및 금속 산화물 결정 재료
US6608383B2 (en) Semiconductor device including capacitor with lower electrode including iridium and iridium oxide layers
WO1996029725A1 (en) Ferroelectric dielectric for integrated circuit applications at microwave frequencies
KR100442543B1 (ko) 층진초격자재료의박막층제조방법및이박막층을갖는전자소자
JP2002280380A (ja) 半導体装置の成膜方法
Kim et al. The effect of Eu substitution on the ferroelectric properties of Bi4Ti3O12 thin films prepared by metal–organic decomposition
Madeswaran et al. Sol–gel synthesis and property studies of layered perovskite bismuth titanate thin films
KR100321561B1 (ko) 휘발 성분이 포함된 다성분 산화물 강유전체 박막의 제조방법
JP2006522352A (ja) 基板上への層の堆積法
JP3427362B2 (ja) 誘電体薄膜堆積方法
KR100214765B1 (ko) 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자
JP3108797B2 (ja) 高誘電率誘電体薄膜の製造方法
Reymond et al. Improving the dielectric losses of (Ba, Sr) TiO3 thin films using a SiO2 buffer layer
US6432725B1 (en) Methods for crystallizing metallic oxide dielectric films at low temperature
JP4346919B2 (ja) 強誘電体膜,半導体装置及び強誘電体膜の製造装置
US20090267122A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JPH0931645A (ja) 誘電体薄膜素子の製造方法
KR100348387B1 (ko) 강유전체 박막 소자 및 그 제조방법
JP3224293B2 (ja) 誘電体薄膜の製造方法
Baba et al. Preparation of strontium titanate thin films by mirror-confinement-type electron cyclotron resonance plasma sputtering
US6503374B1 (en) SBTN ferroelectric thin film and method for producing same
JP2000144419A (ja) 誘電体薄膜の製造方法
Matsumoto et al. Low temperature preparation of perovskite oxide films by ECR sputtering assisted with microwave treatment
Liu et al. Preparation, phase transition diffuseness and ferroelectric fatigue behavior of Ba0. 85Sr0. 15TiO3 thin film for uncooled infrared focal plane arrays

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031031

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20031215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050906