JP4347853B2

JP4347853B2 - 内蔵型薄膜キャパシター、積層構造物及びそれらの製造方法

Info

Publication number: JP4347853B2
Application number: JP2006013073A
Authority: JP
Inventors: 孝順申; 順吉尹; 殷台朴; 壽鉉柳
Original assignee: 三星電機株式会社
Priority date: 2005-06-30
Filing date: 2006-01-20
Publication date: 2009-10-21
Anticipated expiration: 2026-01-20
Also published as: KR20070002393A; US20070004165A1; CN1892934B; CN1892934A; KR100755603B1; JP2007013090A

Description

本発明は、内蔵型キャパシター及びその製造方法、並びに積層構造物及びその製造方法に関し、より詳細には低温成膜条件でも高い誘電率を有する誘電体膜と、これを備えた内蔵型キャパシター及びその製造方法、並びに積層構造物、特に印刷回路基板およびその製造方法に関する。

一般的に、印刷回路基板上に搭載されていた各種手動素子は電子装置を小型化する際の大きな障害要因として認識されている。特に、半導体能動素子が段々内蔵化され、その入出力端子数が増加するにつれて、その能動素子の周囲により多くの手動素子の確保空間が要求されているが、これは簡単に解決される問題ではない。

代表的な手動素子としてはキャパシターがある。キャパシターは運用周波数の高周波化に伴いインダクタンスを減少させるための適切な配置が要求される。例えば、安定的な電源供給に使用されるデカップリング用キャパシターは高周波化に伴う誘導インダクタンスを低減させるために入力端子と最近接距離に配置されることが要求される。

このような小型化と高周波化の要求を満たすため、多様な形態の低ＥＳＬ積層形キャパシターが開発されてきたが、従来のＭＬＣＣはディスクリート素子として上述の問題を克服することに根本的な限界がある。その代案として、最近内蔵型キャパシター具現方案が活発に研究されている。

内蔵型キャパシターはメモリカード、ＰＣメインボード及び各種ＲＦモジュールに使用される印刷回路基板に内蔵された形態として使用されるため、製品の大きさを画期的に減少させることが可能である。また、能動素子の入力端子の近接距離に配置することが可能なため、導線の長さを最小化し誘導インダクタンスを大きく低減させることが可能という長所がある。

印刷回路基板は低い誘電率を有するポリマー基盤複合体を含むため、高い誘電率を有する層を具現しがたい。印刷回路基板に使用されるＦＲ４のようなポリマー層にＢａＴｉＯ₃のような強誘電体粉末を分散させ誘電率を多少向上させる技術があるが、これはミクシングルール（ｍｉｘｉｎｇｒｕｌｅ）に伴う誘電率向上に限界がある。

これとは異なり、印刷回路基板に高い誘電率を有する誘電体膜と金属電極膜を設けた薄形キャパシターを積層構造として挿入する方案がある。この方案において、ポリマー基盤複合体の基材は高温に弱いため、金属電極膜と誘電体膜は低温スパッタリングのような低温成膜工程により形成される。また、一般的に低温から成膜された誘電体膜は結晶性を有することが不可能なため、低い誘電率（例えば、５以下）を有する。

従って、特に、誘電体膜は成膜後に誘電率向上のため熱処理工程が追加的に要求される。しかし、このような熱処理工程は通常４００℃以上の高温で行われるため、ポリマー複合体基盤の基材である印刷回路基板などに適用することが不可能であるという問題がある。

従って、当技術分野においては低温、特に常温で誘電体膜を形成しても充分な誘電率を有することが可能な新たな誘電体の開発が要求されてきた。特に、このような誘電体技術は印刷回路基板のような積層構造物に採用することが可能な薄膜キャパシターの製造技術を実用化させることが可能な一番重要な先決課題である。

本発明は上記の従来技術の問題を解決するものであり、その目的は低温の成膜工程においても充分な誘電率を有することが可能な誘電体膜を有する薄膜キャパシター及びその製造方法を提供することにある。

本発明の他の目的は、低温の成膜工程においても充分な誘電率を有する薄膜キャパシターを備えた積層構造物及びその製造方法を提供することにある。

上述の技術的な課題を解決するため、一側面において、本発明は、第１及び第２金属電極膜とその間にＢｉＺｎＮｂ系非晶質金属酸化物を用いて成り、誘電率が１５以上の誘電体膜を含む薄膜キャパシターを提供する。

好ましくは、上記ＢｉＺｎＮｂ系金属酸化物は、Ｂｉ_xＺｎ_yＮｂ_zＯ₇で表現した際に、１．３＜ｘ＜２．０、０．８＜ｙ＜１．５、１．４＜ｚ＜１．６である。特に、上記誘電体膜は３０以上、さらに４０以上の高誘電率を有することが好ましい。上記誘電体膜は、好ましくは５０ｎｍ〜１μｍ、より好ましくは２００〜５００ｎｍの厚さを有する。

好ましくは、上記第１及び第２金属電極膜中少なくとも一つはＣｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ及びＡｇからなる群から選択された少なくとも一種の金属を用いてなる。

さらに、上記第１及び第２金属電極膜中少なくとも一つの電極膜と上記誘電体膜との間に両膜の接着強度を向上させるためのバッファ層をさらに備えることが可能である。このようなバッファ層はＮｉを用いて形成することができる。

他の側面において、本発明は、ポリマー基盤複合体基材上に形成された第１金属電極膜と、上記第１金属電極膜上に形成された、ＢｉＺｎＮｂ系非晶質金属酸化物を用いて成る、誘電率が１５以上の誘電体膜と、上記誘電体膜上に形成された第２金属電極膜を備えた積層構造物を提供する。

上記ポリマー基盤複合体基材はポリイミドまたはエポキシを用いて成るものであってもよく、このような積層構造物の代表的な例として、印刷回路基板を挙げることができる。

さらに他の側面において、本発明は、第１金属電極膜上にＢｉＺｎＮｂ系非晶質金属酸化物からなる誘電率が１５以上の誘電体膜を形成する段階と、上記誘電体膜上に第２金属膜を形成する段階を備えた、薄膜キャパシターの製造方法を提供する。

好ましくは、上記誘電体膜を形成する段階は１００℃以下の低温成膜工程を利用して実施され、より好ましくは常温における成膜工程により実施される。このような低温成膜工程としては低温スパッタリング、ＰＬＤまたはＣＶＤ工程を用いることが可能である。

特定の実施形態においては、上記誘電体膜を形成する段階後に、誘電率をさらに向上させるために、上記金属複合体が結晶化されない範囲内で熱処理する段階をさらに備えることが可能である。このような誘電体膜の熱処理温度としては１００〜２００℃の範囲内の温度を使用することが可能である。

上記第２金属電極膜を形成する段階は、低温から実行可能なスパッタリング、蒸発法及び無電解メッキ法からなる群から選ばれた一つの方法により実施することができる。

他の側面において、本発明は、薄膜キャパシターを備えた積層構造物の製造方法を提供する。上記方法は、ポリマー基盤複合体基材上に第１金属電極膜を形成する段階と、上記第１金属電極膜上にＢｉＺｎＮｂ系非晶質金属酸化物を用いて成り、誘電率が１５以上の誘電体膜を形成する段階と、上記誘電体膜上に第２金属電極膜を形成する段階を備えている。

印刷回路基板のような積層構造物を製造するため、上記第２金属電極膜上に追加的なポリマー基盤複合体基材を圧着させる段階をさらに備えていてもよい。

本発明者は、低温スパッタリングのような成膜工程により形成されたＢｉＺｎＮｂ系非晶質金属酸化物が、結晶化のための熱処理工程がなくても、キャパシターとして実用化できる誘電特性（誘電率１５以上）を示す、という事実を確認することができた。通常ＢｉＺｎＮｂ系金属酸化物は、パイロクロア（ｐｙｒｏｃｈｌｏｒｅ）状の結晶格子を有することが知られている。しかし、本発明において採用するＢｉＺｎＮｂ系金属酸化物は低温で成膜された状態でパイロクロア状を形成するための熱処理工程無しで使用され、パイロクロア状に近い非晶質状であると定義することができる。

このように、ＢｉＺｎＮｂ系非晶質金属酸化物は結晶化のための高温熱処理工程が無い条件で１５以上、好ましくは３０以上、最も好ましくは４５以上の高い誘電率を示すことが確認された。従って、ポリマー複合体基盤の印刷回路基板のような積層構造物にも本発明のＢｉＺｎＮｂ系誘電体薄膜を利用して薄膜キャパシターを有益に具現することが可能である。

本発明によると、結晶化のための高温熱処理工程がなくても１５以上、好ましくは３０以上、最も好ましくは４５以上の高い誘電率を示すＢｉＺｎＮｂ系非晶質金属酸化物が提供される。このように、ＢｉＺｎＮｂ系非晶質金属酸化物の誘電体膜は、高温の工程条件が要求されないため、印刷回路基板などに適用される薄膜キャパシター及びポリマー複合体基盤積層構造物に非常に有益に適用することが可能である。

以下、添付の図面を参照して本発明をより詳細に説明する。図１は本発明の一実施形態に伴う内蔵型薄膜キャパシターを備えた積層構造物を示す断面図である。図１を参照すると、薄膜キャパシターを備えた積層構造物が図示されている。

上記積層構造物としてはポリマー複合体基盤基材１１ａ、１１ｂを備えた印刷回路基板を挙げることができる。基材１１ａ、１１ｂの材料としては印刷回路基板に主として使用されるポリイミドまたはエポキシを用いることができる。

本実施形態に伴う薄膜キャパシターは第１及び第２金属電極膜１２ａ、１２ｂとその間にＢｉＺｎＮｂ系誘電体膜１５を備えている。誘電体膜１５はＢｉＺｎＮｂ系非晶質金属酸化物を用いて成る。非晶質のＢｉＺｎＮｂ系金属酸化物は少なくとも１５の誘電率を有し、好ましくは３０以上の誘電率を有することが可能である。好ましくは、本発明において採用される誘電体膜１５はＢｉ_xＺｎ_yＮｂ_zＯ₇で表現される金属酸化物である。ここで、存在比ｘ、ｙ、ｚは１．３＜ｘ＜２．０、０．８＜ｙ＜１．５、１．４＜ｚ＜１．６であり得る。誘電体膜１５は印刷回路基板などに内蔵型キャパシターとして適用されるため、好ましくは５０ｎｍ〜１μｍ、より好ましくは２００〜５００ｎｍの厚さを有することが可能である。

上記誘電体膜１５はスパッタリング、ＰＬＤまたはＣＶＤのような低温成膜工程で形成することができる。上記誘電体膜１５は好ましくは１００℃以下、より好ましくは常温で形成される。

上記第１及び第２金属電極膜１２ａ、１２ｂ中少なくとも一つはＣｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ及びＡｇからなる群から選択された少なくとも一種の金属からなることが可能である。上記第１及び第２金属電極膜１２ａ、１２ｂは低温スパッタリング、蒸発法または無電解メッキ工程により形成することができる。

本発明に採用された誘電体膜１５は結晶化のための高温の熱処理工程無しで低温成膜工程でも充分な誘電率を示すため、印刷回路基板のようなポリマー基盤の積層構造物に効果的に採用することが可能である。

図２−１ないし図２−４は、本発明に伴う内蔵型薄膜キャパシター製造方法を示す工程断面図である。図２−１に示すように、本工程はポリマー複合体基盤の基材２１ａを用意する段階から始まる。上記基材２１ａを構成するポリマー複合体はポリイミドまたはエポキシ樹脂を用いて構成することが可能である。

次いで、図２−２に示すように、上記ポリマー基材２１ａ上に第１金属電極膜２２ａを形成する。上記第１金属電極膜２２ａはＣｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ及びＡｇからなる群から選択された少なくとも一つの金属であり得る。上記第１金属電極膜２２ａは熱に弱いポリマー基材上に形成されるため、低温成膜工程を利用して形成される。このような工程としては低温スパッタリング、蒸発法または無電解メッキ法が利用され得る。

次に、図２−３に示すように、上記第１金属電極膜２２ａ上に上記誘電体膜２５を形成する。本発明に採用される誘電体膜２５はＢｉＺｎＮｂ系非晶質金属酸化物である。上記誘電体膜２５は１００℃以下、さらには常温で実施可能な低温成膜工程を使用して形成することが好ましい。このような工程としては、ＢｉＺｎＮｂ金属複合体ターゲットを利用するスパッタリングまたはＰＬＤ（ｐｕｌｓｅｄｌａｓｅｒｄｅｐｏｓｉｏｎ、パルスレーザー堆積）工程、あるいは各金属ソースを利用するＣＶＤ（ｃｈｅｍｉｃａｌｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ、化学気相堆積）工程を適用することができる。上記低温成膜工程により得られた誘電体膜２５は非晶質金属酸化物であり、これは充分な誘電率を示すため、結晶化のための高温の熱処理工程が要求されない。

但し、必要によって、上記誘電体膜２５を結晶化されない温度範囲で追加的に熱処理することが可能である。この場合、パイロクロア状に結晶化されないが、４５以上のようなより高い誘電率を示すことを確認することができた（実施例３参照）。このような熱処理温度は高温の結晶化のための熱処理温度より遥かに低い温度範囲で、本実施形態のように、ポリマー複合体基盤基材２１ａを使用する場合には、基材２１ａの変形を加えない温度を考慮して熱処理することが好ましい。本発明で採用される好ましい熱処理温度範囲は１００〜２００℃である。

次に、図２−４に示すように、上記誘電体膜２５上に第２金属電極膜２２ｂを形成する。上記第２金属電極膜２２ｂは第１金属電極膜２２ａと類似の物質と工程で形成され得る。次いで、通常の印刷回路基板の製造工程のように、追加的なポリマー複合体基盤基材２１ｂを第２金属電極膜２２ｂ上に圧着させることが可能である。

本工程で説明された通り、ＢｉＺｎＮｂ系非晶質金属酸化物は結晶化のための高温の熱処理工程無しで高い誘電率を示し、ＦＲ４またはポリイミド、エポキシのような基材を備えた積層構造物にも形成され得る。すなわち、結晶化されない状態で１５以上の高い誘電率を示し、組成範囲の調整と低温の熱処理により誘電率が３０以上、４５以上までも示すことが可能である。このような高誘電率は高い容量のデカップリングキャパシターから要求される誘電率に該当し、このようなＢｉＺｎＮｂ系非晶質金属酸化物は、実際、内蔵型薄膜キャパシターとこれを含んだ印刷回路基板を実用化することが可能な、新たな誘電体膜として有益に使用することが可能である。

図３は本発明の他の実施形態に伴う内蔵型薄膜キャパシターを示す断面図である。図３を参照すると、薄膜キャパシターが含まれた積層構造物が図示されている。図１に図示された積層構造同様に、上記積層構造物はポリマー複合体基盤基材３１ａを備えた印刷回路基板であってもよい。

上記誘電体膜３５はＢｉＺｎＮｂ系非晶質金属酸化物として、少なくとも１５の誘電率を有し、好ましくは３０以上の誘電率を有することが可能である。上記ＢｉＺｎＮｂ系金属酸化物の誘電体膜はＢｉ_xＺｎ_yＮｂ_zＯ₇で表現した際に、１．３＜ｘ＜２．０、０．８＜ｙ＜１．５、１．４＜ｚ＜１．６であることが好ましい。

本実施形態に伴う薄膜キャパシターは第１及び第２金属電極膜３２ａ、３２ｂとＢｉＺｎＮｂ系誘電体膜３５との間にバッファ層３４ａ、３４ｂを追加的に備えている。上記バッファ層３４ａ、３４ｂは、上記第１及び第２金属電極膜３２ａ、３２ｂとＢｉＺｎＮｂ系誘電体膜３５との間に高い結合強度を維持しつつ熱応力による問題を解消するために提供される。上記バッファ層３４ａ、３４ｂは隣接した両層間の熱応力解消に有利であり、キャパシターで作用しない金属であれば有益に使用することが可能であり、好ましくはニッケル（Ｎｉ）で形成することが可能である。採用される物質により上記バッファ層３４ａ、３４ｂは熱応力を解消することが可能な適切な厚さに形成することができる。

以下、本発明の具体的な実施例を参照し本発明の効果をより詳細に説明する。

本実施例においては、ＲＦスパッタリング工程を利用して、基板上に常温でＢｉＺｎＮｂ系酸化物からなる、膜厚２００ｎｍの誘電体薄膜を形成した。

スパッタリングターゲットとしては、Ｂｉ_1.5Ｚｎ_1.0Ｎｂ_1.5組成を有するターゲットを使用した。本スパッタリング工程は１０％のＡｒを含有した酸素雰囲気において３×１０^-6Ｔｏｒｒの圧力条件で実施され、ターゲットと基板との距離を約１０ｃｍに設定した。

このように得られたＢｉＺｎＮｂ系誘電体薄膜を熱処理しないまま、高周波領域において誘電率と誘電損失を測定した。その測定結果を図４−１のグラフに図示した。

本実施例においては、実施例１と同様にＲＦスパッタリング工程を利用して基板上に常温で膜厚２００ｎｍのＢｉＺｎＮｂ系誘電体薄膜を形成したが、スパッタリングターゲットの組成を変えて誘電体薄膜の組成範囲を変えた。すなわち、本スパッタリングは１０％のＡｒを含有した酸素雰囲気において３×１０^-6Ｔｏｒｒの圧力条件で実施され、ターゲットと基板との距離を約１０ｃｍに設定した。本実施例では、ターゲットとしてＢｉ_1.59Ｚｎ_1.0Ｎｂ_1.5組成を有するターゲットを使用した。

このようにして得られたＢｉＺｎＮｂ系誘電体薄膜を熱処理しないまま、高周波領域において誘電率と誘電損失を測定した。その結果を図４−２のグラフに図示した。

本実施例においては、ＰＬＤ工程を利用し基板上に常温でＢｉＺｎＮｂ系酸化物からなる膜厚２００ｎｍの誘電体薄膜を形成した。ターゲット組成は実施例１と同一の組成である、Ｂｉ_1.5Ｚｎ_1.0Ｎｂ_1.5を使用した。本ＰＬＤ工程は１０％のＡｒを含有した酸素雰囲気において５０ｍＴｏｒｒの圧力条件で実施され、ターゲットと基板との距離を約１０ｃｍに設定した。

このようにして得られたＢｉＺｎＮｂ系誘電体薄膜を１２０℃の低温で熱処理した後、高周波領域において誘電率と誘電損失を測定した。その測定結果を図４−３のグラフに図示した。

[比較例]
本実験においてはＲＦスパッタリング工程を利用し、基板上に常温でＢａＳｒＴｉ系酸化物からなる膜厚２００ｎｍの誘電体薄膜を形成した。スパッタリングターゲットはＢａ_1.0Ｓｒ_1.5Ｔｉ_1.2組成を有するターゲットを使用した。本スパッタリング工程は１０％のＡｒを含有した酸素雰囲気において３×１０^-6Ｔｏｒｒの圧力条件で実施され、ターゲットと基板との距離を約１０ｃｍに設定した。

このようにして得られたＢＳＴ系誘電体薄膜を熱処理しないまま、高周波領域において誘電率と誘電損失を測定した。その測定結果を図４−４のグラフに図示した。

図４−１ないし図４−３を参照すると、本発明に伴う実施例１ないし３から得られた誘電体膜が高周波領域において高い誘電率と低い誘電損失を示すことを確認することができた。すなわち、実施例１ないし実施例３から得られた誘電体膜は高周波領域（数ＭＨｚ帯域）において各々誘電率が約１５、３０、４７であることが示され、誘電損失は全体的に低く示された。これに対し、強誘電体として知られたＢａＴｉ系酸化物を熱処理していない誘電体膜の場合（比較例）には図４−４のように、２未満の低い誘電率を示し、損失も比較的に大きく示された。

このように、高い誘電率を得るため熱処理を必須的に要求する従来の強誘電性物質とは異なり、本発明で採用するＢｉＺｎＮｂ系金属酸化物は低温成膜後非晶質状態で薄膜キャパシターとして実用可能な高い水準の誘電率を有することを確認することができた。

また、実施例１ないし３で使用されたターゲットの組成範囲と非晶質の酸化物形成過程に考慮して、Ｂｉ_xＺｎ_yＮｂ_zＯ₇で表現した際に、１．３＜ｘ＜２．０、０．８＜ｙ＜１．５、１．４＜ｚ＜１．６が好ましい範囲であることを確認することができた。

図５は上記の実施例１から得られた（Ｂｉ、Ｚｎ、Ｎｂ）系誘電体膜のＸＲＤ（Ｘ線回折）分析結果を示すグラフである。

図５から確認される通り、実施例１から得られたＢｉＺｎＮｂ系誘電体膜は２０°領域で１００以下の強度を示し、その領域は４程度として広い２θ領域に渡って示される。図５のＸＲＤ分析結果、本実施例から得られたＢｉＺｎＮｂ系誘電体膜はパイロクロア状のような結晶性がない非晶質状であるということを確認することができた。

本発明は上述の実施形態及び添付の図面により限定されるものではなく、添付の請求範囲により限定されるべきものである。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内で当技術分野の通常の知識を有する者が多様な形態の置換、変形及び変更をなすことが可能であり、これらもまた、本発明の範囲内に属すると言える。

以上のように、本発明にかかる内蔵型キャパシター及びその製造方法、並びに積層構造物、特に印刷回路基板およびその製造方法は、低温成膜条件でも高い誘電率を有する誘電体膜等に有用であり、特に、印刷回路基板などに適用される薄膜キャパシター及びポリマー複合体基盤積層構造物に適している。

本発明の一実施形態に伴う内蔵型薄膜キャパシターを含んだ積層構造物を示す工程断面図である。本発明に伴う積層構造物製造方法を示す工程断面図であり、複合体基盤の基材を用意する段階を示す。本発明に伴う積層構造物製造方法を示す工程断面図であり、第１金属電極膜を形成する段階を示す。本発明に伴う積層構造物製造方法を示す工程断面図であり、誘電体膜を形成する段階を示す。本発明に伴う積層構造物製造方法を示す工程断面図であり、第２金属電極膜を形成する段階を示す。本発明の他の実施形態に伴う内蔵型薄膜キャパシターを含んだ積層構造物を示す断面図である。実施例１において誘電体層として採用したＢｉ、Ｚｎ、Ｎｉ系酸化物と従来の誘電体層であるＢａ、Ｚｎ系酸化物の誘電率及び高周波損失を測定したグラフである。実施例２において誘電体層として採用したＢｉ、Ｚｎ、Ｎｉ系酸化物と従来の誘電体層であるＢａ、Ｚｎ系酸化物の誘電率及び高周波損失を測定したグラフである。実施例３において誘電体層として採用したＢｉ、Ｚｎ、Ｎｉ系酸化物と従来の誘電体層であるＢａ、Ｚｎ系酸化物の誘電率及び高周波損失を測定したグラフである。比較例１において誘電体層として採用したＢｉ、Ｚｎ、Ｎｉ系酸化物と従来の誘電体層であるＢａ、Ｚｎ系酸化物の誘電率及び高周波損失を測定したグラフである。本発明において誘電体層として採用したＢｉ、Ｚｎ、Ｎｉ系酸化物のＸＲＤ分析結果を示すグラフである。

符号の説明

１１ａ、１１ｂ、２１ａ、２１ｂ、３１ａ、３１ｂ（ポリマー複合体基盤）基材
１２ａ，１２ｂ、２２ａ、２２ｂ、３２ａ、３２ｂ金属電極膜
３４ａ、３４ｂバッファ層
１５、２５、３５（ＢｉＺｎＮｂ系）誘電体膜

Claims

第１及び第２金属電極膜と、
それらの間に配置され、ＢｉＺｎＮｂ系非晶質金属酸化物からなり、誘電率が１５以上の誘電体膜と、を備え、
前記ＢｉＺｎＮｂ系金属酸化物は、Ｂｉ _x Ｚｎ _y Ｎｂ _z Ｏ ₇ で表現した際に、１．３＜ｘ＜２．０、０．８＜ｙ＜１．５、１．４＜ｚ＜１．６であることを特徴とする薄膜キャパシター。
前記誘電体膜の誘電率は３０以上であることを特徴とする請求項１に記載の薄膜キャパシター。
前記誘電体膜は５０ｎｍ〜１μｍの厚さを有することを特徴とする請求項１または２に記載の薄膜キャパシター。
前記第１及び第２金属電極膜中少なくとも一つはＣｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ及びＡｇからなる群から選択された少なくとも一種の金属からなることを特徴とする請求項１〜３のいずれか一項に記載の薄膜キャパシター。
前記第１及び第２金属電極膜中少なくとも一つの電極膜と前記誘電体膜との間に両膜の結合力を向上させるためのバッファ層をさらに含むことを特徴とする請求項１〜４のいずれか一項に記載の薄膜キャパシター。
前記バッファ層はニッケル（Ｎｉ）であることを特徴とする請求項５に記載の薄膜キャパシター。
ポリマー基盤複合体基材上に形成された第１金属電極膜と、
前記第１金属電極膜上に形成された、ＢｉＺｎＮｂ系非晶質金属酸化物を用いて成る、誘電率が１５以上の誘電体膜と、
前記誘電体膜上に形成された第２金属電極膜と、を備え、
前記ＢｉＺｎＮｂ系金属酸化物は、Ｂｉ _x Ｚｎ _y Ｎｂ _z Ｏ ₇ で表現した際に、１．３＜ｘ＜２．０、０．８＜ｙ＜１．５、１．４＜ｚ＜１．６であることを特徴とする積層構造物。
前記誘電体膜の誘電率は３０以上であることを特徴とする請求項７に記載の積層構造物。
前記誘電体膜は５０ｎｍ〜１μｍの厚さを有することを特徴とする請求項７または８に記載の積層構造物。
前記第１及び第２金属電極膜中少なくとも一つはＣｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ及びＡｇからなる群から選択された少なくとも一種の金属からなることを特徴とする請求項７〜９のいずれか一項に記載の積層構造物。
前記第１及び第２金属電極膜中少なくとも一つの電極膜と前記誘電体膜との間に両膜の結合力を向上させるためのバッファ層をさらに備えたことを特徴とする請求項７〜１０のいずれか一項に記載の積層構造物。
前記バッファ層はニッケル（Ｎｉ）であることを特徴とする請求項１１に記載の積層構造物。
前記ポリマー基盤複合体基材はポリイミドまたはエポキシを含むことを特徴とする請求項７〜１２のいずれか一項に記載の積層構造物。
前記積層構造物は印刷回路基板であることを特徴とする請求項７〜１３のいずれか一項に記載の積層構造物。
第１金属電極膜上にＢｉＺｎＮｂ系非晶質金属酸化物からなる誘電率が１５以上の誘電体膜を形成する段階と、
前記誘電体膜上に第２金属膜を形成する段階と、を備え、
前記ＢｉＺｎＮｂ系金属酸化物は、Ｂｉ _x Ｚｎ _y Ｎｂ _z Ｏ ₇ で表現した際に、１．３＜ｘ＜２．０、０．８＜ｙ＜１．５、１．４＜ｚ＜１．６であることを特徴とする薄膜キャパシターの製造方法。
前記誘電体膜を形成する段階は、１００℃以下の低温成膜工程を利用して実施されることを特徴とする請求項１５に記載の、薄膜キャパシターの製造方法。
前記誘電体膜を形成する段階は、低温スパッタリング、ＰＬＤまたはＣＶＤ工程を利用して実施されることを特徴とする請求項１５または１６に記載の、薄膜キャパシターの製造方法。
前記誘電体膜を形成する段階後に、前記金属複合体が結晶化されない範囲で熱処理する段階をさらに備えたことを特徴とする請求項１５または１６に記載の、薄膜キャパシターの製造方法。
前記誘電体膜の熱処理温度は１００〜２００℃範囲であることを特徴とする請求項１８に記載の、薄膜キャパシターの製造方法。
前記誘電体膜の誘電率は３０以上であることを特徴とする請求項１５〜１９のいずれか一項に記載の、薄膜キャパシターの製造方法。
前記誘電体膜は５０ｎｍ〜１μｍの厚さを有することを特徴とする請求項１５〜２０のいずれか一項に記載の、薄膜キャパシターの製造方法。
前記第２金属電極膜を形成する段階は、低温から実行可能なスパッタリング、蒸発法及び無電解メッキ法で構成された方法中一つにより実施されることを特徴とする請求項１５に記載の、薄膜キャパシターの製造方法。
前記第１及び第２金属電極膜中少なくとも一つはＣｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ及びＡｇからなる群から選択された少なくとも一種の金属からなることを特徴とする請求項１５〜２２のいずれか一項に記載の、薄膜キャパシターの製造方法。
前記誘電体膜を形成する段階の前に、前記第１金属電極膜上に前記誘電体膜と接着強度を向上させるためのバッファ層を形成する段階をさらに備えたことを特徴とする請求項１５〜２３のいずれか一項に記載の、薄膜キャパシターの製造方法。
前記誘電体膜を形成する段階と前記第２金属電極膜を形成する段階との間に、前記誘電体膜上に前記第２金属電極膜との接着強度を向上させるためのバッファ層を形成する段階をさらに備えたことを特徴とする請求項１５〜２４のいずれか一項に記載の、薄膜キャパシターの製造方法。
前記バッファ層はニッケル（Ｎｉ）であることを特徴とする請求項２４または２５に記載の、薄膜キャパシターの製造方法。
ポリマー基盤複合体基材上に第１金属電極膜を形成する段階と、
前記第１金属電極膜上にＢｉＺｎＮｂ系非晶質金属酸化物を用いて成り、誘電率が１５以上の誘電体膜を形成する段階と、
前記誘電体膜上に第２金属電極膜を形成する段階と、を備え、
前記ＢｉＺｎＮｂ系金属酸化物は、Ｂｉ _x Ｚｎ _y Ｎｂ _z Ｏ ₇ で表現した際に、１．３＜ｘ＜２．０、０．８＜ｙ＜１．５、１．４＜ｚ＜１．６であることを特徴とする積層構造物の製造方法。
前記誘電体膜を形成する段階は、１００℃以下の低温成膜工程を利用して実施することを特徴とする請求項２７に記載の、積層構造物の製造方法。
前記誘電体膜を形成する段階は、低温スパッタリング、ＰＬＤまたはＣＶＤ工程を利用して実施されることを特徴とする請求項２７または２８に記載の、積層構造物の製造方法。
前記誘電体膜を形成する段階後に、前記金属複合体が結晶化されず、かつ前記基材が変形されない条件で熱処理する段階をさらに備えたことを特徴とする請求項２７または２８に記載の、積層構造物の製造方法。
前記誘電体膜の熱処理温度は１００〜２００℃範囲であることを特徴とする請求項３０に記載の、積層構造物の製造方法。
前記誘電体膜の誘電率は３０以上であることを特徴とする請求項２７〜３１のいずれか一項に記載の、積層構造物の製造方法。
前記誘電体膜は５０ｎｍ〜１μｍの厚さを有することを特徴とする請求項２７〜３２のいずれか一項に記載の、積層構造物の製造方法。
前記第１または第２金属電極膜を形成する段階は、低温から実行可能なスパッタリング、蒸発法及び無電解メッキ法からなる群から選ばれた一つの方法により実施されることを特徴とする請求項２７〜３３のいずれか一項に記載の、積層構造物の製造方法。
前記第１及び第２金属電極膜中少なくとも一つはＣｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ及びＡｇからなる群から選択された少なくとも一種の金属からなることを特徴とする請求項２７〜３４のいずれか一項に記載の、積層構造物の製造方法。
前記誘電体膜を形成する段階の前に、前記第１金属電極膜上に前記誘電体膜と接着強度を向上させるためのバッファ層を形成する段階をさらに備えたことを特徴とする請求項２７〜３５のいずれか一項に記載の、積層構造物の製造方法。
前記誘電体膜を形成する段階と前記第２金属電極膜を形成する段階との間に、前記誘電体膜上に前記第２金属電極膜との接着強度を向上させるためのバッファ層を形成する段階をさらに含むことを特徴とする請求項２７〜３５のいずれか一項に記載の、積層構造の物製造方法。
前記バッファ層はニッケル（Ｎｉ）であることを特徴とする請求項３６または３７に記載の、積層構造物の製造方法。
前記ポリマー基盤複合体基材はポリイミドまたはエポキシを用いて成ることを特徴とする請求項２７〜３８のいずれか一項に記載の、積層構造物の製造方法。
前記積層構造物は印刷回路基板であることを特徴とする請求項２７〜３９のいずれか一項に記載の、積層構造物の製造方法。
前記第２金属電極膜上に追加的なポリマー基盤複合体基材を圧着させる段階をさらに備えたことを特徴とする請求項２７〜４０のいずれか一項に記載の、積層構造物の製造方法。