CN1725396A - 薄膜型多层陶瓷电容器及其制造方法 - Google Patents
薄膜型多层陶瓷电容器及其制造方法 Download PDFInfo
- Publication number
- CN1725396A CN1725396A CNA2005100634879A CN200510063487A CN1725396A CN 1725396 A CN1725396 A CN 1725396A CN A2005100634879 A CNA2005100634879 A CN A2005100634879A CN 200510063487 A CN200510063487 A CN 200510063487A CN 1725396 A CN1725396 A CN 1725396A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- electrode film
- substrate
- film
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 47
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010408 film Substances 0.000 claims abstract description 183
- 239000003990 capacitor Substances 0.000 claims abstract description 127
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 238000000034 method Methods 0.000 claims description 93
- 235000012431 wafers Nutrition 0.000 claims description 38
- 238000002161 passivation Methods 0.000 claims description 24
- 239000000853 adhesive Substances 0.000 claims description 19
- 230000001070 adhesive effect Effects 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- 239000007772 electrode material Substances 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000004838 Heat curing adhesive Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 229910052741 iridium Inorganic materials 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- 229910002367 SrTiO Inorganic materials 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 3
- 229910052746 lanthanum Inorganic materials 0.000 claims 2
- 239000010410 layer Substances 0.000 description 86
- 230000008569 process Effects 0.000 description 61
- 230000003068 static effect Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000003475 lamination Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 241000519996 Teucrium chamaedrys Species 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明提供了一种薄膜型多层陶瓷电容器,该薄膜型多层陶瓷电容器包括由多个电容器层组成的层叠体。每个电容器层包括基片,该基片具有在其上形成多个孔的上表面和平坦的下表面;以及薄膜电容器,位于基片的上表面上。该薄膜电容器包括下部电极膜、介电膜、以及上部电极膜。下部电极膜、介电膜、以及上部电极膜在基片的上表面上顺次形成。下部电极膜和上部电极膜分别延伸到基片的一侧和另一侧,并且接触第一外部电极和第二外部电极。
Description
相关申请
本申请要求于2004年7月23日提交的韩国申请第2004-57488号的优先权,将其披露的全部内容结合于此作为参考。
技术领域
本发明涉及一种多层陶瓷电容器,更具体地,涉及一种可以被小型化的具有高静电容量的薄膜型多层陶瓷电容器。而且,本发明涉及一种用于制造该多层陶瓷电容器的方法。
背景技术
通常,多层陶瓷电容器是具有在其上印刷有电极的多个层叠介质层的芯片型电容器,其被广泛地用于电子产品中。随着移动通信装置和便携式电子装置市场的扩展,需要减小多层陶瓷电容器的尺寸并增加多层陶瓷电容器的容量。
传统的多层陶瓷电容器通过层叠具有施加到其上的电极糊的多个印刷电路基板以形成层叠体并且在其两侧形成侧面电极来制造。然而,由于上述大量的步骤,限制了多层陶瓷电容器的尺寸的减小和多层陶瓷电容器的容量的增加。
为了解决上述问题,在当前多层陶瓷电容器应用中已经进行了引入半导体薄膜处理的新研究。例如,已经提出的制造多层陶瓷电容器的方法能够通过金属有机化学气相沉积(MOCVD)来沉积具有高介电常数的(Ba、Sr)TiO3膜,其披露于日本未审查的专利公开第2001-181839号中。图1是示出使用上述制造方法制造的传统薄膜型多层陶瓷电容器的截面侧视图。
如图1所示,传统的薄膜型多层陶瓷电容器包括Pt电极膜12和16,如MgO,通过溅射处理的重复执行在基片11上沉积;以及BST介电膜14,通过金属有机化学气相沉积的重复执行在基片11上沉积。通过溅射处理和金属有机化学气相沉积分别沉积电极膜和介电膜,以及通过光刻处理和蚀刻处理来图案化各个膜,如图1所示。按照这种方法制造多层陶瓷电容器。
然而,传统的薄膜型多层陶瓷电容器形成在基片的上表面,这是非常有局限性的。因此,限制了决定静电容量的有效区域。因此,必须重复进行层叠处理以获得高静电容量。从而,增加光刻处理和蚀刻处理,其使整个工艺变得复杂。
如上所述,由于平板的结构而导致的限制,传统的薄膜型多层陶瓷电容器很难获得高静电容量,例如,大于10μF。
在美国专利第6,421,224号中还披露了利用SOI(绝缘体上的硅)基片的微型结构电容器,其中,用作蚀刻停止层的绝缘层蚀刻上部和下部硅层,以提供给上部和下硅层均匀的多孔性,并且在硅层的蚀刻的上表面和下表面上形成介电膜和金属层,以提供三维微型结构电容器。多个这样的微型结构电容器被层叠以提供具有高静电容量的小型电容器。该微结构电容器具有通过多孔结构增加表面积和通过层叠结构获得高静电容量的作用。然而,用作蚀刻停止层的残留硅层和绝缘层被留在上部电极和下部电极之间,除了电介膜之外。因此,可以降低电容器的性能。而且,输入端和输出端的结构在层叠结构中是非常复杂的。
而且,在美国专利第6,503,791号中披露了一种制造半导体装置的方法,该半导体装置包括多个存储单元,在该存储单元中形成多个孔;以及薄膜电容器,在形成多个孔的表面形成。然而,专利`791(专利第6,503,791号)涉及一种制造被集成到半导体装置中的电容器单元结构的方法,而没有涉及制造单高容量电容器的方法。
发明内容
因此,本发明是考虑到上述情况而作出,以及本发明的目的是提供一种薄膜型多层陶瓷电容器,该薄膜型多层陶瓷电容器通过层叠具有通过多个孔增加的有效表面积的多个薄膜电容器,并且并联连接所层叠的薄膜电容器来制造,从而使具有高静电容量的薄膜型多层陶瓷电容器小型化。
本发明的另外一个目的是提供一种通过使用半导体薄膜工艺制造薄膜型多层陶瓷电容器的方法。
根据本发明的一个方面,以上和其他目的可以通过提供一种薄膜型多层陶瓷电容器来实现,该薄膜型多层陶瓷电容器包括:层叠体,该层叠体由多个电容器层组成,每个电容器层均包括具有其上形成多个孔的上表面和平坦的下表面的基片,以及设置在基片的上表面上的薄膜电容器,该薄膜电容器具有下部电极膜、介电膜、以及上部电极膜,下部电极膜、介电膜、和上部电极膜被顺次形成在基片的上表面上,下部电极膜延伸到基片的一侧,上部电极膜延伸到基片的另一侧;第一外部电极,形成在层叠体的一侧,用于接触各个电容器层的下部电极膜;以及第二外部电极,形成在层叠体的另一侧,用于接触各个电容器层的上部电极膜。
优选地,基片在其两侧设置有阶梯部分,以使第一和第二外部电极可以稳固地附着到基片的两侧。
而且,每个电容器层还包括:在薄膜电容器的上表面上形成的钝化层,该钝化层具有平坦的上表面,以使薄膜电容器可以被保护并且薄膜电容器的上表面的平度可以被改善。
多个孔具有相同的深度,并且,在这种情况下,基片在其两侧设置有阶梯部分,该阶梯部分具有与多个孔的底部表面相同的高度。
提供多个孔用于增加基片的上表面的表面积,这些孔可以是半圆形颗粒状、针形孔、或圆柱状。
优选地,每个孔都具有一个或多个纵横比,以增加基片的上表面的表面积,并且考虑到当形成电极膜或介电膜时应用于孔的内表面的镀膜的限制,每个孔均具有50或更小的纵横比。
上部电极膜和下部电极膜中的至少一个是由选自由Pt、Ru、Ir、Au、Ni、Mo、W、Al、Ta和Ti组成的组中至少一种金属、或包括该金属的导电氧化物或氮化物制成的。
而且,介电膜是由选自由TiO2、ZrO2、HfO2、SrTiO3、BaTiO3、(Ba、Sr)TiO3、PbTiO3和Pb(Zr、Ti)O3组成的组中的一种制成的。
构成层叠体的多个电容器层通过热硬化粘合剂、紫外线硬化粘合剂、以及它们的复合材料相互粘合在一起。当使用热硬化粘合剂时,考虑到在高温下介电膜的变质,优选使用在100℃或更低温度下可以进行硬化的粘合剂。
根据本发明的另一方面,提供了一种制造薄膜型多层陶瓷电容器的方法,该方法包括以下步骤:形成多个电容器层,每个电容器层均包括具有在其上形成多个孔的上表面和平坦的下表面的基片、在基片的上表面上设置的薄膜电容器,该薄膜电容器包括下部电极膜、介电膜、和上部电极膜,在基片的上表面上顺次形成下部电极膜、介电膜和上部电极膜,下部电极膜延伸到基片的一侧,上部电极膜延伸到基片的另一侧;层叠多个电容器层,以使电容器层中的一层的下表面被粘合到另一电容器层的上表面,以形成层叠体;以及形成在层叠体的一侧形成的第一外部电极,用于接触各个电容器层的下部电极膜,形成在层叠体的另一侧形成的第二外部电极,用于接触各个电容器层的上部电极膜。
在本发明的优选实施例中,形成多个电容器层的步骤包括以下子步骤:制备具有上表面和下表面的基片;在基片上形成多个孔,以增加基片的上表面的表面积;在包括多个孔的内表面的基片的上表面上形成下部电极膜,该下部电极膜延伸到基片的一侧;在设置在基片的上表面上的下部电极膜上形成介电膜;以及在介电膜的上表面上形成上部电极膜,该上部电极膜延伸到基片的另一侧。
优选地,形成多个孔的步骤包括以下子步骤:形成具有相同深度的多个孔;以及在基片的两侧形成作为孔的底部表面的具有相同高度的阶梯部分。
形成下部电极膜的步骤包括以下子步骤:在基片的上表面和基片的两侧沉积电极材料;以及蚀刻沉积在基片的另一侧和邻近基片的另一侧的基片的上表面上的电极材料,以形成下部电极膜。类似地,形成上部电极膜的步骤包括以下子步骤:在其上形成有介电膜的基片的上表面上和基片的两侧沉积电极材料;以及去除沉积在基片的一侧和邻近基片的一侧的基片的上表面上的电极材料。
通过化学气相沉积(CVD)或原子层沉积(ALD)进行形成下部电极膜的步骤和形成上部电极膜的步骤。
优选地,形成多个电容器层的步骤还包括以下子步骤:分别在电容器层的上表面上形成钝化层,以使电容器层的上表面可以变平。在多个电容器层的上表面和多侧上形成钝化层,并且该方法还包括以下步骤:在形成层叠体之后和在形成第一和第二外部电极之前,选择性地去除钝化层以使沉积在层叠体的两侧的上部和下部电极膜露出。
形成多个电容器层的步骤还包括以下子步骤:如果需要的话,研磨基片的下表面以减小电容器层的厚度,从而使最终产品更加小型化。
根据本发明的制造方法可以在晶片级进行。形成多个电容器层的步骤还包括以下子步骤:形成多个晶片,每个晶片均具有以晶片级在其上形成的至少一个电容器层。多个晶片都被用作电容器层的基片。多个晶片都具有相同的尺寸,并且每个晶片均具有以相同图案排列的至少一个电容器层。形成层叠体的步骤包括以下子步骤:层叠多个晶片,每个晶片均具有在其上形成的至少一个电容器层;以及切割所层叠的晶片,以获得至少一个多层陶瓷电容器体。从而,可以大量地制造多个薄膜型多层陶瓷电容器层。
附图说明
根据下文结合附图进行的详细描述,本发明的上述以及其它目的、特征、以及其它优点将更为明了,其中:
图1是示出传统的薄膜型多层陶瓷电容器的截面侧视图;
图2A至2F是示出根据本发明的优选实施例的制造电容器层的过程的截面图;
图3A至3C是示出通过使用在图2A至2F中所示的制造过程制造的电容器层制造薄膜型多层陶瓷电容器的过程截面图;
图4A是示出根据本发明的另一优选实施例的在晶片级制造的电容器层的截面侧视图;以及
图4B至4D是示出通过使用如图4A所示的晶片制造薄膜型多层陶瓷电容器的过程的截面图。
具体实施方式
现在,将参照附图详细描述本发明的优选实施例。
图2A至2F是示出根据本发明的优选实施例的制造电容器的过程的截面图。
如图2A所示,根据本发明的制造薄膜型多层电容器的方法开始于在基片21上形成多个孔21a的步骤。在基片21上形成多个孔21a以增加基片21的上表面的表面积。多个孔21a可以具有各种不同的形状,并且可以容易地通过使用选择性蚀刻过程而形成。例如,多个孔21a(的形状)可以是半圆形颗粒、针形孔、或圆柱。在本发明的该实施例中,通过使用各向异性蚀刻形成具有圆柱形状的多个孔21a。而且,每个孔21a形成以使每个孔21a具有一个或多个纵横比,从而充分地增加表面积。每个孔21的纵横比优选为50或更小,以确保在孔21a的内表面的均匀镀膜。
如图2A所示,基片21可以在其两侧设置阶梯部分2b。阶梯部分21b可以通过在孔形成步骤中使用的选择性蚀刻过程与多个孔21a同时形成。在这种情况下,阶梯部分21b以相同的高度形成作为多个孔21a的底部表面。在本发明的实施例中,基片21是通常用于半导体工艺中使用的硅基片,尽管任何可以通过半导体工艺处理的非导电基片都可以用于本发明。
接着,下部电极膜22形成在如图2B所示的基片的上表面。下部电极膜22延伸到基片21的一侧。形成下部电极膜22的过程可以通过普通的半导体膜形成过程进行,例如包括金属有机化学气相沉积(MOCVD)或原子层沉积(ALD)的化学气相沉积(CVD)。
该沉积过程可提供优良的阶梯镀膜效率。从而,下部电极膜22可以被沉积在具有需要的均匀厚度的多个孔21a的内表面。如图2B所示,下部电极膜22形成在包括多个孔21a的内表面的基片的上表面和在基片21的一侧(第一侧)上,但是下部电极膜22不形成在基片21的另一侧(第二侧)上,从而防止形成在基片21的两侧的外部电极39a和39b(参见图3A至3C)不合需要地被短路。
下部电极膜22可以通过使用用于在基片21的上表面上和在基片21的两侧沉积电极材料的过程和用于蚀刻基片21的另一侧的过程而形成。优选地,下部电极膜22通过使用如图2B所示的蚀刻过程进一步被从邻近基片21的另一侧的上表面部分d1去除。从而,有效地防止了下部电极膜22和随后将增长的上部电极膜26(参见图2D)被短路。
用于下部电极膜22的材料可以是选自由Pt、Ru、Ir、Au、Ni、Mo、W、Al、Ta和Ti组成的组中至少一种金属、或包括该金属的导电氧化物或氮化物制成的,尽管本发明不限于上述材料。
随后,介电膜24形成于如图2C所示的基片21的上表面上设置的下部电极膜22上。与下部电极膜22的形成过程一样,该过程可以通过普通的半导体膜形成过程进行,例如化学气相沉积(CVD)或原子层沉积(ALD)。介电材料被沉积在下部电极膜22的上表面,然后沉积在基片21的一侧的介电材料通过蚀刻被部分去除。在该过程中,在基片21的上表面上形成的介电膜24的表面积是有效表面积,其决定了最终的静电容量。
用于介电膜24的材料可以是选自由TiO2、ZrO2、HfO2、SrTiO3、BaTiO3、(Ba、Sr)TiO3、PbTiO3和Pb(Zr、Ti)O3组成的组的高介电材料或者包括金属的导电氧化物或氮化物,尽管本发明不限于上述材料。
随后,上部电极膜26形成在介电膜24的上表面上,同时延伸到基片21的另一侧,如图2D所示,以获得薄膜电容器。与下部电极膜22的形成过程一样,用于形成上部电极膜26的过程可以通过普通半导体膜形成过程进行,例如包括金属有机化学气相沉积(MOCVD)或原子层沉积(ALD)的化学气相沉积(CVD)。用于上部电极膜26的材料可以是选自由Pt、Ru、Ir、Au、Ni、Mo、W、Al、Ta和Ti组成的组中的至少一种金属、或包括该金属的导电氧化物或氮化物中制成的,尽管本发明并不限制于上述材料。
上部电极膜26形成在介电膜24的上表面,以使上部电极膜26延伸到基片21的另一侧。因此,上部电极膜26不在形成下部电极膜22的基片21的一侧形成。从而,上部电极膜26和下部电极膜22可以分别被连接到将形成在基片21的两侧的外部电极。
与形成下部电极膜22一样,上部电极膜26可以通过使用用于沉积电极材料的过程和选择性蚀刻过程而形成。优选地,上部电极膜26通过使用如图2D所示的蚀刻过程进一步被从邻近基片21的一侧的上表面部分d2去除。从而,有效地防止了上部电极膜26与下部电极膜22短路。
包括具有形成在其上的多个孔的基片21和形成在基片21的上表面的薄膜电容器的电容器层20通过使用上述过程进行制造。电容器层20可以进一步通过钝化层形成过程和研磨过程(如果需要可以选择性地使用)加工。图2E和2F示出了钝化层形成过程和研磨过程,其在本发明的优选实施例中可以进一步采用。
如图2E所示,钝化层27形成在电容器层20的上表面,以使电容器层20的上表面变平。与在通常的保护层中一样,钝化层27可以是由氧化物如SiO2、以及氮化物如Si3N4制成的。在本发明的实施例中,采用钝化层以进一步地使电容器层20的上表面变平。
如果通过使用用于形成下部电极膜22的过程、用于形成介电膜24的过程、以及用于形成上部电极膜26的过程填充多个孔21,以使上部电极膜26的上表面变平,可以省略钝化层形成过程。然而,只有当下部电极膜22、介电膜24、和上部电极膜26沿着多个孔21a的内表面形成时,增加了有效的表面积。因此,不容易使上部电极膜26的上表面变平。从而,优选地进一步形成以上所述的钝化层27,以容易地进行以下参照图3A描述的层叠过程。
随后,进行电容器层20的基片21的下表面的研磨过程,以减小电容器层20的厚度,如图2F所示。通过使用研磨过程去除基片20的不需要的下部,可以更加小型化最终层叠产品。研磨过程是可选的过程。从而,如果电容器层20的厚度足够薄,可以省略研磨过程。当需要较厚基片以使基片可以在上述膜形成和蚀刻过程中被容易地处理时,优选地进一步进行研磨过程,以使电容器层20的厚度减小。
将通过使用图2A至2F所示的过程制造的至少两个电容器层进行层叠,并且层叠体被设置在其两侧,同时外部电极分别连接到上部和下部电极膜,从而获得薄膜型多层陶瓷电容器。
用于层叠电容器层以获得根据本发明的薄膜型多层陶瓷电容器的层叠过程将参照图3A至3C在以下进行描述。
首先,如图3A所示,制备通过使用图2A至2F所示的过程制造的电容器层30a、30b、和30c。在层叠电容器层30a、30b、和30c之前,当进行层叠过程时,分别将粘合剂38施加到将与电容器层30a和30b的下表面接触的电容器30b和30c的上表面。在本发明的实施例中,将粘合剂38施加到电容器30b和30c的上表面(例如,钝化层),尽管可以将粘合剂38施加到电容器层30a和30b的下表面。粘合剂38可以是由绝缘树脂制成的粘合剂。优选地,粘合剂38可以是热硬化粘合剂、紫外线硬化粘合剂、和它们的复合材料。需要在通常的焊接温度下热硬化粘合剂稳定地保持其粘合性能。在本发明的实施例中,制备三个电容器层,尽管根据需要的静电容量和产品可使用尺寸可以使用两个或多于三个电容器。
随后,层叠三个电容器层30a、30b、和30c,同时将粘合剂38施加到电容器层30b和30c的上表面,以形成层叠体,并且蚀刻钝化层37,以使在层叠体的两侧沉积的上部和下部电极膜36和32露出,如图3B所示。层叠过程可以通过设定粘合剂39的硬化条件(例如,加热和/或紫外线辐照),同时维持预定压力。去除设置在层叠体两侧的钝化层37,以露出上部电极膜36和下部电极膜32。当因为上部电极膜36的上表面非常平坦而不形成钝化层38时,省略如以上所述的用于去除钝化层38的过程。
最后,外部电极39a和39b形成在上部电极膜36和下部电极膜32上,且从层叠体的多个侧面露出,以获得薄膜型多层陶瓷电容器30,如图3C所示。通过使用公知的电极形成过程(例如,沉积过程、喷镀过程、和印刷过程)实现形成外部电极的过程。用于外部电极39a和39b的材料可以是公知的Au、Pd、Ni、Ag或它们的合金。在各个电容器层30a、30b、和30c形成的薄膜电容器通过外部电极39a和39b相互并联连接,从而获得多层结构。外部电极39a和39b通过阶梯部分31b(每个外部电极都如图2A所示进行预先制备)可以更加稳固地连接到层叠体的多个侧面。
在本发明的这个实施例中,将粘合剂39用于层叠电容器层,尽管通过使用本领域技术人员都可以想到的公知加压热处理可以获得层叠体。尤其是,层叠电容器层在低于使介电膜34变质的温度以下的高温下进行加热,然后在高压下进行压制,从而形成如图3B所示的层叠体,而无需使用粘合剂38。
可以在晶片级实现薄膜型多层陶瓷电容器的制造方法。将每个都在晶片级形成的电容器层进行层叠并且以预定尺寸进行切割,其非常适于大规模生产。将在晶片级制造薄膜型多层陶瓷电容器的方法示于图4A至图4D。
图4A是示出根据本发明的另一优选实施例的在晶片级制造的电容器层的截面侧视图,而图4B至4D是示出通过使用图4A所示的晶片制造薄膜型多层陶瓷电容器的过程的截面图。
首先,如图4A所示,在晶片41上形成多个电容器层。类似于参照图2A至2F所描述的过程,可以进行用于制造晶片级电容器层的过程。然而,在本发明的实施例中,具有宽度D的分离部分在电容器层之间形成。分离部分具有与孔相同的深度。而且,图4A所示,每个具有多个电容器层的至少两个晶片41通过使用单独的晶片级处理(在本发明的该实施例中制备的晶片)而制造。形成相应层的晶片40a、40b、和40c(参见图4B)具有相同的尺寸,并且,针对每个晶片而言,将至少两个电容器层以相同的图案进行排列。
随后,如图4B所示,通过使用粘合装置如粘合剂48层叠三个晶片40a、40b、和40c。如上所述,粘合剂48可以是热硬化粘合剂、紫外线硬化粘合剂、以及它们的复合材料。粘合剂48可以被施加到每个晶片的上或下表面(在本发明的实施例中的钝化层47的上表面或晶片41的下表面)。可供选择地,层叠晶片可以通过使用高温/高压压制处理被相互粘合。
随后,将通过使用上述层叠过程形成的包括多个晶片40a、40b、和40c的层叠体进行切割,以获得多个薄膜型多层陶瓷电容器体。在当形成孔的同时形成的分离部分的相应中部进行切割操作。从而,阶梯部分41b被设置在每个分离的薄膜型多层陶瓷电容器体的两侧。将随后形成的外部电极通过阶梯部分41b可以更加稳固地连接到分离的薄膜型多层陶瓷电容器体,如上所述。这样,通过使用晶片级处理获得的多个薄膜型多层陶瓷电容器体通过使用切割处理而可以进行大规模制造。
最后,蚀刻钝化层47以使在层叠体两侧设置的上部电极膜46和下部电极膜42露出,并且分别被连接到上部电极膜46和下部电极膜42的外部电极49a和49b在层叠体的两侧形成,如图4D所示。在相应的电容器层40a、40b、和40c形成的薄膜电容器通过外部电极39a和39b被相互并联连接,从而实现多层结构,如图4D所示。通过使用公知的电极材料(例如,Au、Pd、Ni、Ag、或它们的合0 金)的公知方法可以进行形成外部电极的过程。
从以上描述显而易见,本发明提供了一种薄膜型多层陶瓷电容器,该薄膜型多层陶瓷电容器通过层叠具有通过多个孔而增加的有效表面积的多个薄膜电容器并且并联连接所层叠的薄膜电容器而制造,从而使具有高静电容量的薄膜型多层陶瓷电容器小型化。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (28)
1.一种薄膜型多层陶瓷电容器,包括:
层叠体,所述层叠体由多个电容器层组成,每个所述电容器层包括基片,所述基片具有形成多个孔的上表面和平坦的下表面;以及设置在所述基片的上表面上的薄膜电容器,所述薄膜电容器包括下部电极膜、介电膜、和上部电极膜,所述下部电极膜、所述介电膜、和所述上部电极膜顺次形成在所述基片的上表面上,所述下部电极膜延伸到所述基片的一侧,所述上部电极膜延伸到所述基片的另一侧;
第一外部电极,形成在所述层叠体的一侧,用于接触相应电容器层的下部电极膜;以及
第二外部电极,形成在所述层叠体的另一侧,用于接触相应电容器层的上部电极膜。
2.根据权利要求1所述的电容器,其中,所述基片在其两侧设置有阶梯部分。
3.根据权利要求1所述的电容器,其中,每个所述电容器层还包括形成在所述薄膜电容器的上表面的钝化层,所述钝化层具有平坦的上表面。
4.根据权利要求1所述的电容器,其中,所述多个孔具有相同的深度。
5.根据权利要求4所述的电容器,其中,所述基片在其两侧设置有阶梯部分,所述阶梯部分具有与所述多个孔的底部表面相同的高度。
6.根据权利要求1所述的电容器,其中,所述多个孔是半圆形颗粒状、针形孔、或圆柱状。
7.根据权利要求1所述的电容器,其中,所述多个孔中的每个孔均具有1至50的纵横比。
8.根据权利要求1所述的电容器,其中,所述上部电极膜和所述下部电极膜中的至少一个是由选自由Pt、Ru、Ir、Au、Ni、Mo、W、Al、Ta和Ti组成的组中的至少一种金属制成的。
9.根据权利要求1所述的电容器,其中,所述上部电极膜和所述下部电极膜中的至少一个是由选自由Pt、Ru、Sr、La、Ir、Au、Ni、Co、Mo、W、Al、Ta和Ti组成的组中的至少一种金属的导电氧化物或氮化物制成的。
10.根据权利要求1所述的电容器,其中,所述介电膜是由选自由TiO2、ZrO2、HfO2、SrTiO3、BaTiO3、(Ba、Sr)TiO3、PbTiO3和Pb(Zr、Ti)O3组成的组中的高介电材料制成的。
11.根据权利要求1所述的电容器,其中,构成所述层叠体的所述多个电容器层通过热硬化粘合剂、紫外线硬化粘合剂、以及它们的复合材料被相互粘合。
12.一种制造薄膜型多层陶瓷电容器的方法,所述方法包括以下步骤:
形成多个电容器层,每个所述电容器层包括基片,所述基片包括在其上形成多个孔的上表面和平坦的下表面;设置在所述基片的上表面的薄膜电容器,所述薄膜电容器包括下部电极膜、介电膜、和上部电极膜,所述下部电极膜、所述介电膜、和所述上部电极膜顺次形成在所述基片的上表面上,所述下部电极膜延伸到所述基片的一侧,所述上部电极膜延伸到所述基片的另一侧;
层叠所述多个电容器层,以使所述电容器层中的一层的下表面被粘合到另一电容器层的上表面以形成层叠体;以及
形成第一外部电极和第二外部电极,所述第一外部电极在所述层叠体的一侧形成,用于接触相应电容器层的下部电极膜,并且,所述第二外部电极在所述层叠体的另一侧形成,用于接触相应电容器层的上部电极膜。
13.根据权利要求12所述的方法,其中,形成所述多个电容器层的步骤包括以下子步骤:
制备具有上表面和下表面的基片;
在所述基片上形成多个孔,以增加所述基片的上表面的表面积;
在包括有所述多个孔的内表面的所述基片的上表面上形成下部电极膜,所述下部电极膜延伸到所述基片的一侧;
在设置于所述基片的上表面的下部电极膜上形成介电膜;以及
在所述介电膜的上表面上形成上部电极膜,所述上部电极膜延伸到所述基片的另一侧。
14.根据权利要求13所述的方法,其中,形成所述多个孔的步骤包括形成具有相同深度的所述多个孔的子步骤。
15.根据权利要求14所述的方法,其中,形成所述多个孔的步骤包括形成具有与在所述基片两侧的孔的底部表面相同高度的阶梯部分的子步骤。
16.根据权利要求13所述的方法,其中,所述多个孔是半圆形颗粒状、针形孔、或圆柱状。
17.根据权利要求13所述的方法,其中,所述多个孔的每个孔均具有1至50的纵横比。
18.根据权利要求12所述的方法,其中,形成所述下部电极膜的步骤包括以下子步骤:
在所述基片的上表面和所述基片的两侧上沉积电极材料;以及
蚀刻沉积在所述基片的另一侧和邻近所述基片的另一侧的基片的上表面上的所述电极材料以形成下部电极膜。
19.根据权利要求12所述的方法,其中,形成所述上部电极膜的步骤包括以下子步骤:
在形成所述介电膜的所述基片的上表面和所述基片的两侧沉积电极材料;以及
去除沉积在所述基片的一侧和邻近所述基片的一侧的基片的上表面上的所述电极材料以形成所述上部电极膜。
20.根据权利要求12所述的方法,其中,形成所述下部电极膜的步骤和形成所述上部电极膜的步骤通过化学气相沉积(CVD)或原子层沉积(ALD)来实现。
21.根据权利要求12所述的方法,其中,形成所述多个电容器层的步骤还包括以下子步骤:
分别在所述多个电容器层的上表面上形成钝化层,以便可以使所述多个电容器层的上表面变平。
22.根据权利要求21所述的方法,其中,在所述多个电容器层的上表面和多个侧面上形成所述钝化层,并且所述方法还包括以下步骤:
在形成所述层叠体之后和形成所述第一外部电极和所述第二外部电极前,选择性地去除所述钝化层,以使设置在所述层叠体的两侧的上部电极膜和下部电极膜露出。
23.根据权利要求12所述的方法,其中,形成所述多个电容器层的步骤还包括研磨所述基片的下表面以减少所述电容器层的厚度的子步骤。
24.根据权利要求12所述的方法,其中
形成所述多个电容器层的步骤还包括以下子步骤:
形成多个晶片,每个晶片均具有以晶片级在其上形成的至少一个电容器层,
所述多个晶片具有相同的尺寸,每个晶片均具有以相同图案排列的至少一个电容器层,以及
形成所述层叠体的步骤包括以下子步骤:
层叠所述多个晶片,每个晶片均具有在其上形成的至少一个电容器层;以及
切割所述层叠晶片,以获得至少一个多层陶瓷电容器体。
25.根据权利要求12所述的方法,其中,所述上部电极膜和所述下部电极膜中的至少一个是由选自由Pt、Ru、Ir、Au、Ni、Mo、W、Al、Ta和Ti组成的组中的至少一种金属制成的。
26.根据权利要求12所述的方法,其中,所述上部电极膜和所述下部电极膜中的至少一个是由选自由Pt、Ru、Sr、La、Ir、Au、Ni、Co、Mo、W、Al、Ta和Ti组成的组中的至少一种金属的导电氧化物或氮化物制成的。
27.根据权利要求12所述的方法,其中,所述介电膜是由选自由TiO2、ZrO2、HfO2、SrTiO3、BaTiO3、(Ba、Sr)TiO3、PbTiO3和Pb(Zr、Ti)O3组成的组的高介电材料制成的。
28.根据权利要求12所述方法,其中,形成所述层叠体的步骤包括以下子步骤:
在所述多个电容器层的上表面或下表面上施加热硬化粘合剂、紫外线硬化粘合剂、或它们的复合材料;以及
层叠所述多个电容器层。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040057488 | 2004-07-23 | ||
KR10-2004-0057488 | 2004-07-23 | ||
KR1020040057488A KR100568306B1 (ko) | 2004-07-23 | 2004-07-23 | 박막형 다층 세라믹 캐패시터 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1725396A true CN1725396A (zh) | 2006-01-25 |
CN1725396B CN1725396B (zh) | 2012-06-06 |
Family
ID=35482638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005100634879A Expired - Fee Related CN1725396B (zh) | 2004-07-23 | 2005-04-11 | 薄膜型多层陶瓷电容器及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6980413B1 (zh) |
JP (1) | JP2006041474A (zh) |
KR (1) | KR100568306B1 (zh) |
CN (1) | CN1725396B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101567263B (zh) * | 2007-06-14 | 2012-07-18 | 太阳诱电株式会社 | 电容器及其制造方法 |
US9859061B2 (en) | 2012-01-17 | 2018-01-02 | Rohm Co., Ltd. | Chip capacitor and method for manufacturing the same |
CN108074738A (zh) * | 2016-11-15 | 2018-05-25 | 株式会社村田制作所 | 电容器以及电容器的制造方法 |
CN108666134A (zh) * | 2017-03-27 | 2018-10-16 | 三星电机株式会社 | 电容器组件 |
CN108735719A (zh) * | 2017-04-25 | 2018-11-02 | 三星电机株式会社 | 电容器及制造该电容器的方法 |
CN109545778A (zh) * | 2017-09-21 | 2019-03-29 | 三星电机株式会社 | 电容器组件 |
TWI690958B (zh) * | 2018-09-19 | 2020-04-11 | 鈺冠科技股份有限公司 | 電容器元件的前處理設備與電容器元件的快速製造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100957763B1 (ko) * | 2006-11-13 | 2010-05-12 | 재단법인서울대학교산학협력재단 | 박막형 다층 세라믹 커패시터 및 그 제조 방법 |
KR100826410B1 (ko) * | 2006-12-29 | 2008-04-29 | 삼성전기주식회사 | 캐패시터 및 이를 이용한 캐패시터 내장형 다층 기판 구조 |
DE102007044604A1 (de) * | 2007-09-19 | 2009-04-09 | Epcos Ag | Elektrisches Vielschichtbauelement |
US20090141426A1 (en) * | 2007-11-29 | 2009-06-04 | Cheol-Seong Hwang | Thin film multi-layered ceramic capacitor and method of fabricating the same |
FR2951025B1 (fr) * | 2009-10-01 | 2012-03-23 | St Microelectronics Sa | Procede d'ajustement a la fabrication d'un circuit comprenant un element resonant |
KR101266002B1 (ko) | 2012-10-12 | 2013-05-22 | 김형태 | 건식 적층 세라믹 커패시터 제조방법 |
DE102013104621A1 (de) * | 2013-05-06 | 2014-11-06 | Epcos Ag | Elektronisches Bauelement und Verfahren zu dessen Passivierung |
FR3012664B1 (fr) | 2013-10-29 | 2016-01-01 | Ipdia | Structure a capacite amelioree |
KR20160000613A (ko) * | 2014-06-25 | 2016-01-05 | 삼성전기주식회사 | 박막 커패시터 |
JP6454107B2 (ja) * | 2014-09-05 | 2019-01-16 | 太陽誘電株式会社 | 薄膜キャパシタ |
JP6441269B2 (ja) * | 2015-11-16 | 2018-12-19 | 太陽誘電株式会社 | 積層薄膜キャパシタ |
KR101939083B1 (ko) | 2017-03-29 | 2019-01-16 | 삼성전기 주식회사 | 적층형 커패시터 및 그 제조방법 |
EP3901997A1 (en) * | 2020-04-22 | 2021-10-27 | Murata Manufacturing Co., Ltd. | Electrical device for characterizing a deposition step such as atomic layer deposition (ald), and corresponding methods of fabricating and characterizing |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3400312A (en) * | 1966-09-06 | 1968-09-03 | Sprague Electric Co | Stacked mica capacitor having a multiple value mica film |
US5072329A (en) * | 1991-04-01 | 1991-12-10 | Avx Corporation | Delamination resistant ceramic capacitor and method of making same |
JPH08148379A (ja) * | 1994-11-16 | 1996-06-07 | Alps Electric Co Ltd | 薄膜キャパシタおよびその製造方法 |
JPH104029A (ja) | 1996-06-17 | 1998-01-06 | Tokin Corp | 薄膜コンデンサ、及びその製造方法 |
US6252761B1 (en) * | 1999-09-15 | 2001-06-26 | National Semiconductor Corporation | Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate |
JP3582437B2 (ja) | 1999-12-24 | 2004-10-27 | 株式会社村田製作所 | 薄膜製造方法及びそれに用いる薄膜製造装置 |
JP3976462B2 (ja) | 2000-01-26 | 2007-09-19 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
JP2003045739A (ja) | 2001-07-12 | 2003-02-14 | Ind Technol Res Inst | 積層式マイクロ構造大容量コンデンサ |
US6421224B1 (en) | 2001-10-23 | 2002-07-16 | Industrial Technology Research Institute | Micro-structure capacitor |
WO2003063189A1 (en) * | 2002-01-24 | 2003-07-31 | Toray Plastics (America), Inc. | Polymer coated capacitor films |
US6689643B2 (en) * | 2002-04-25 | 2004-02-10 | Chartered Semiconductor Manufacturing Ltd. | Adjustable 3D capacitor |
JP2004128333A (ja) | 2002-10-04 | 2004-04-22 | Shinko Electric Ind Co Ltd | 薄膜コンデンサ装置、その実装モジュール及び製造方法 |
-
2004
- 2004-07-23 KR KR1020040057488A patent/KR100568306B1/ko not_active IP Right Cessation
-
2005
- 2005-03-29 US US11/092,544 patent/US6980413B1/en not_active Expired - Fee Related
- 2005-04-08 JP JP2005111541A patent/JP2006041474A/ja active Pending
- 2005-04-11 CN CN2005100634879A patent/CN1725396B/zh not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101567263B (zh) * | 2007-06-14 | 2012-07-18 | 太阳诱电株式会社 | 电容器及其制造方法 |
US9859061B2 (en) | 2012-01-17 | 2018-01-02 | Rohm Co., Ltd. | Chip capacitor and method for manufacturing the same |
US10304633B2 (en) | 2012-01-17 | 2019-05-28 | Rohm Co., Ltd. | Chip capacitor and method for manufacturing the same |
US10777360B2 (en) | 2012-01-17 | 2020-09-15 | Rohm Co., Ltd. | Chip capacitor and method for manufacturing the same |
CN108074738A (zh) * | 2016-11-15 | 2018-05-25 | 株式会社村田制作所 | 电容器以及电容器的制造方法 |
CN108666134A (zh) * | 2017-03-27 | 2018-10-16 | 三星电机株式会社 | 电容器组件 |
CN108666134B (zh) * | 2017-03-27 | 2021-03-09 | 三星电机株式会社 | 电容器组件 |
CN108735719A (zh) * | 2017-04-25 | 2018-11-02 | 三星电机株式会社 | 电容器及制造该电容器的方法 |
CN108735719B (zh) * | 2017-04-25 | 2022-01-25 | 三星电机株式会社 | 电容器及制造该电容器的方法 |
CN109545778A (zh) * | 2017-09-21 | 2019-03-29 | 三星电机株式会社 | 电容器组件 |
CN109545778B (zh) * | 2017-09-21 | 2022-09-09 | 三星电机株式会社 | 电容器组件 |
TWI690958B (zh) * | 2018-09-19 | 2020-04-11 | 鈺冠科技股份有限公司 | 電容器元件的前處理設備與電容器元件的快速製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6980413B1 (en) | 2005-12-27 |
KR20060008650A (ko) | 2006-01-27 |
CN1725396B (zh) | 2012-06-06 |
KR100568306B1 (ko) | 2006-04-05 |
JP2006041474A (ja) | 2006-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1725396A (zh) | 薄膜型多层陶瓷电容器及其制造方法 | |
US20090141426A1 (en) | Thin film multi-layered ceramic capacitor and method of fabricating the same | |
JP2019106429A (ja) | ガラス配線基板、その製造方法及び半導体装置 | |
JP6769055B2 (ja) | 積層セラミックコンデンサの製造方法 | |
EP1876610A1 (en) | Thin film capacitor and method for manufacturing same | |
US20080278887A1 (en) | Systems and Methods for a Thin Film Capacitor Having a Composite High-K Thin Film Stack | |
CN1751435A (zh) | Fbar带通滤波器和具有该滤波器的双工器及其制造方法 | |
TWI654781B (zh) | 壓電式層裝置的製造方法以及相關的壓電式層裝置 | |
KR100957763B1 (ko) | 박막형 다층 세라믹 커패시터 및 그 제조 방법 | |
US10490355B2 (en) | Thin film capacitor and manufacturing method thereof | |
US20230215645A9 (en) | Capacitor | |
KR100905878B1 (ko) | 적층형 세라믹 캐패시터 제조방법 | |
CN1750925A (zh) | 一种用于制造层状结构的方法 | |
CN102918674A (zh) | 用于制造压电执行器的方法和压电执行器 | |
KR102348374B1 (ko) | 박막 콘덴서 및 박막 콘덴서의 제조 방법 | |
CN1992108A (zh) | 薄膜器件及其制造方法 | |
CN1750394A (zh) | 电子零件、电路基板、电子仪器和电子零件的制造方法 | |
CN1436032A (zh) | 陶瓷叠层及其制造方法 | |
JP4846477B2 (ja) | 薄膜音響共振器の製造方法 | |
KR20150042953A (ko) | 압전 소자 및 그 제조방법 | |
WO2018021115A1 (ja) | コンデンサ、及び該コンデンサの製造方法 | |
US20150371779A1 (en) | Multi-layered capacitor and manufacturing method for the same | |
JP2004153043A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
KR101994753B1 (ko) | 커패시터 부품 | |
JP2023118621A (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120606 Termination date: 20170411 |