WO2013069470A1 - 固体電子装置 - Google Patents

固体電子装置 Download PDF

Info

Publication number
WO2013069470A1
WO2013069470A1 PCT/JP2012/077623 JP2012077623W WO2013069470A1 WO 2013069470 A1 WO2013069470 A1 WO 2013069470A1 JP 2012077623 W JP2012077623 W JP 2012077623W WO 2013069470 A1 WO2013069470 A1 WO 2013069470A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
precursor
oxide layer
electrode layer
electronic device
Prior art date
Application number
PCT/JP2012/077623
Other languages
English (en)
French (fr)
Inventor
下田　達也
永輔 ▲徳▼光
允敏 尾上
毅明 宮迫
Original Assignee
独立行政法人科学技術振興機構
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 独立行政法人科学技術振興機構 filed Critical 独立行政法人科学技術振興機構
Priority to JP2012551404A priority Critical patent/JP5293983B1/ja
Priority to US14/357,167 priority patent/US9293257B2/en
Priority to KR1020147013691A priority patent/KR101911127B1/ko
Priority to CN201280058844.0A priority patent/CN103999207B/zh
Publication of WO2013069470A1 publication Critical patent/WO2013069470A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • H01G4/1263—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates containing also zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques

Definitions

  • the present invention relates to a solid-state electronic device.
  • a thin film capacitor which is an example of a solid-state electronic device
  • a thin film capacitor including a ferroelectric thin film that can be expected to operate at high speed has been developed.
  • a dielectric material used for a capacitor a metal oxide is currently being actively studied, and a sputtering method is widely used as a method for forming the ferroelectric film (Patent Document 1).
  • selecting a material having high characteristics as an insulating layer of a solid electronic device obtained by a manufacturing method excellent in industriality or mass productivity is also a technical problem to be solved for improving the performance of the solid electronic device. It is one of.
  • the present invention realizes simplification and energy saving of the manufacturing process of the solid-state electronic device by solving the above-mentioned problems. As a result, the present invention greatly contributes to the provision of a solid-state electronic device excellent in industrial and mass productivity.
  • the inventors of the present application have earnestly studied oxides that can be applied to solid-state electronic devices such as capacitors and thin film capacitors and that can be formed even by using an inexpensive and simple method. As a result of many trials and errors, the inventors have found that a specific oxide material replacing the conventionally widely used oxide is relatively inexpensive and has a simpler manufacturing process and relatively high insulation. It has been found that it has the characteristics and relative dielectric constant, and that the oxide can be applied to a solid-state electronic device. In addition, the inventors have also found that the oxide can be patterned by an inexpensive and simple method using a “embossing” processing method called “nanoimprint”.
  • the inventors provided the oxide layer, and thus the oxide layer, by a process that can be greatly simplified or energy-saving compared to the prior art and can be easily increased in area. It was found that a solid-state electronic device can be manufactured.
  • the present invention was created based on the above viewpoint.
  • a precursor layer starting from a precursor solution containing a precursor containing bismuth (Bi) and a precursor containing niobium (Nb) as a solute is contained in an oxygen-containing atmosphere.
  • a heating temperature for forming the oxide layer, which is formed by heating, includes an oxide layer (which may include inevitable impurities) composed of the bismuth (Bi) and the niobium (Nb), is 520 ° C. or more It is 650 degrees C or less.
  • the oxide layer has a carbon content of 1.5 atm% or less.
  • the precursor layer before forming the oxide layer, is subjected to an embossing process in a state where the precursor layer is heated at 80 ° C. to 300 ° C. in an oxygen-containing atmosphere. A layer embossing structure is formed.
  • the embossing process is performed at a pressure in the range of 1 MPa to 20 MPa.
  • the solid electronic device according to the fifth aspect is embossed using a mold heated in advance to a temperature in the range of 80 ° C. or higher and 300 ° C. or lower.
  • the solid state electronic device is a capacitor.
  • the solid state electronic device according to the seventh aspect is a semiconductor device.
  • the solid state electronic device according to the eighth aspect is a MEMS device.
  • the oxide layer is formed by a relatively simple process that does not use the photolithography method (for example, an ink jet method, a screen printing method, an intaglio / letter printing method, or a nanoimprint method). Can be done. Thereby, a process using a relatively long time and / or expensive equipment such as a vacuum process, a process using a photolithography method, or an ultraviolet irradiation process becomes unnecessary.
  • the oxide layer is formed by heat treatment at a relatively low temperature without requiring the above-described processes, the industrial property and the mass productivity are excellent.
  • the solid state electronic device According to the solid state electronic device according to the second aspect, it is possible to reduce the leakage current.
  • the solid-state electronic device According to the solid-state electronic device according to the third aspect, it is possible to prevent with high accuracy that the plastic deformation ability of each precursor layer is lowered during the embossing process. Can be formed with higher accuracy.
  • the solid state electronic device it is possible to form a desired embossed structure with high accuracy.
  • the pressure applied when the stamping process is performed is a low pressure range of 1 MPa or more and 20 MPa or less, the mold is difficult to be damaged when the stamping process is performed, and also the area is increased. It will be advantageous.
  • the solid state electronic device According to the solid state electronic device according to the sixth aspect, it is possible to provide a capacitor excellent in industrial property or mass productivity.
  • the solid state electronic device According to the solid state electronic device according to the seventh aspect, it is possible to provide a semiconductor device excellent in industrial property or mass productivity.
  • the solid-state electronic device According to the solid-state electronic device according to the eighth aspect, it is possible to provide a MEMS device that is excellent in industrial property or mass productivity.
  • FIG. 1 shows the whole structure of the thin film capacitor which is an example of the solid-state electronic device in the 1st Embodiment of this invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 1st Embodiment of this invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 1st Embodiment of this invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 1st Embodiment of this invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 1st Embodiment of this invention.
  • FIG. 1 It is a figure which shows the whole structure of the thin film capacitor which is an example of the solid-state electronic device in the 3rd Embodiment of this invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 3rd Embodiment of this invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 3rd Embodiment of this invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 3rd Embodiment of this invention. It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the 3rd Embodiment of this invention.
  • FIG. 1 is a diagram showing an overall configuration of a thin film capacitor 100 that is an example of a solid-state electronic device according to the present embodiment.
  • the thin film capacitor 100 includes a lower electrode layer 20 from the substrate 10 side, an oxide layer 30 that is an insulating layer made of a dielectric, and an upper electrode layer 40 on the substrate 10.
  • the substrate 10 is, for example, a high heat resistant glass, a SiO 2 / Si substrate, an alumina (Al 2 O 3 ) substrate, an STO (SrTiO) substrate, an STO (SrTiO) layer on the surface of the Si substrate via an SiO 2 layer and a Ti layer.
  • Various insulating base materials can be used including a semiconductor substrate (eg, Si substrate, SiC substrate, Ge substrate, etc.).
  • a metal material such as a refractory metal such as platinum, gold, silver, copper, aluminum, molybdenum, palladium, ruthenium, iridium, tungsten, or an alloy thereof is used. .
  • the insulating layer composed of a dielectric is a precursor layer starting from a precursor solution containing a precursor containing bismuth (Bi) and a precursor containing niobium (Nb) as a solute, It is formed by heating in an oxygen-containing atmosphere (hereinafter, the production method according to this step is also referred to as a solution method).
  • the production method according to this step is also referred to as a solution method.
  • an oxide layer 30 composed of bismuth (Bi) and niobium (Nb) (which may include inevitable impurities) is obtained.
  • the present embodiment is characterized in that the heating temperature for forming the oxide layer (the temperature for the main baking) is set to 520 ° C. or more and 650 ° C. or less.
  • the oxide layer formed of bismuth (Bi) and niobium (Nb) is also referred to as a BNO layer.
  • FIG. 2 are cross-sectional schematic views showing one process of the method of manufacturing the thin film capacitor 100, respectively.
  • the lower electrode layer 20 is formed on the substrate 10.
  • the oxide layer 30 is formed on the lower electrode layer 20, and then the upper electrode layer 40 is formed on the oxide layer 30.
  • FIG. 2 is a diagram illustrating a process for forming the lower electrode layer 20.
  • the lower electrode layer 20 of the thin film capacitor 100 is formed of platinum (Pt)
  • Pt platinum
  • the oxide layer 30 is formed on the lower electrode layer 20.
  • the oxide layer 30 is formed in the order of (a) formation of a precursor layer and preliminary baking, and (b) main baking.
  • 3 and 4 are diagrams showing a process of forming the oxide layer 30.
  • a precursor containing bismuth (Bi) and a precursor containing niobium (Nb) are formed on the lower electrode layer 20 by a known spin coating method.
  • a precursor layer 30a is formed using a precursor solution as a solute (referred to as a precursor solution, hereinafter the same for a precursor solution) as a starting material.
  • the precursor containing bismuth (Bi) for the oxide layer 30 include bismuth octylate, bismuth chloride, bismuth nitrate, or various bismuth alkoxides (for example, bismuth isopropoxide, bismuth butoxide, bismuth ethoxy).
  • niobium (Nb) for the oxide layer 30 in this embodiment examples include niobium octylate, niobium chloride, niobium nitrate, and various niobium alkoxides (for example, niobium isopropoxide, niobium butoxide).
  • niobium ethoxide, niobium methoxyethoxide examples include Niobium ethoxide, niobium methoxyethoxide.
  • the solvent of the precursor solution is one alcohol solvent selected from the group consisting of ethanol, propanol, butanol, 2-methoxyethanol, 2-ethoxyethanol, and 2-butoxyethanol, or acetic acid, propionic acid, and octylic acid.
  • a solvent that is one carboxylic acid selected from the group is preferred.
  • pre-baking is performed as pre-baking in an oxygen atmosphere or in the air (generally also referred to as “oxygen-containing atmosphere”) for a predetermined time in a temperature range of 80 ° C. to 250 ° C.
  • oxygen-containing atmosphere oxygen-containing atmosphere
  • the solvent in the precursor layer 30a is sufficiently evaporated, and in order to develop characteristics that enable future plastic deformation (preferably in a gel state (before thermal decomposition, the organic chain remains). Is considered).
  • the pre-baking temperature is preferably 80 ° C. or higher and 250 ° C. or lower.
  • the desired thickness of the oxide layer 30 can be obtained by repeating the formation and preliminary baking of the precursor layer 30a by the above-described spin coating method a plurality of times.
  • the heating temperature for forming the oxide layer is 520 ° C. or higher and 650 ° C. or lower, but the upper limit is not limited.
  • the heating temperature exceeds 650 ° C., it is more preferable to set the heating temperature to 650 ° C. or less because crystallization of the oxide layer proceeds and the amount of leakage current tends to increase remarkably.
  • the heating temperature is less than 520 ° C., the solvent in the precursor solution and the carbon in the solute remain, and the amount of leakage current increases remarkably, so the heating temperature is 520 ° C. or more and 650 ° C. or less. It is preferable to do.
  • the thickness range of the oxide layer 30 is preferably 30 nm or more. If the thickness of the oxide layer 30 is less than 30 nm, it is not preferable to apply it to a solid-state electronic device due to an increase in leakage current and dielectric loss accompanying a decrease in the thickness.
  • Table 1 shows the results of measuring the relationship between the atomic composition ratio of bismuth (Bi) and niobium (Nb) in the oxide layer 30, the relative dielectric constant at 1 KHz, and the leakage current value when 0.5 MV / cm is applied. .
  • FIG. 5 is a diagram illustrating a process of forming the upper electrode layer 40.
  • the upper electrode layer 40 of the thin film capacitor 100 is formed of platinum (Pt)
  • the upper electrode layer 40 is formed of a layer made of platinum (Pt) on the oxide layer 30 by a known sputtering method.
  • the precursor layer starting from a precursor solution containing a precursor containing bismuth (Bi) and a precursor containing niobium (Nb) as a solute is heated in an oxygen-containing atmosphere.
  • a formed oxide layer made of bismuth (Bi) and niobium (Nb) is provided, and a heating temperature for forming the oxide layer is set to be 520 ° C. or higher and 650 ° C. or lower.
  • the lower electrode layer and the upper electrode layer of a thin film capacitor which is an example of a solid-state electronic device are conductive oxides (including inevitable impurities) made of a metal oxide. It consists of The overall configuration of a thin film capacitor 200, which is an example of a solid-state electronic device in the present embodiment, is shown in FIG.
  • This embodiment is the same as the first embodiment except that the lower electrode layer and the upper electrode layer are made of a conductive oxide made of a metal oxide. Accordingly, regarding the configuration of the present embodiment, the same reference numerals are assigned to the configurations corresponding to those in FIG.
  • the thin film capacitor 200 includes a substrate 10. On the substrate 10, a lower electrode layer 220 from the substrate 10 side, an oxide layer 30 that is an insulating layer made of a dielectric, and an upper electrode Layer 240 is provided.
  • Examples of the lower electrode layer 220 and the upper electrode layer 240 include an oxide layer made of lanthanum (La) and nickel (Ni), an oxide layer made of antimony (Sb) and tin (Sn), and indium (In). And an oxide layer made of tin (Sn) (however, inevitable impurities may be included; the same shall apply hereinafter).
  • FIGS. 6 and 7 are cross-sectional schematic views showing one process of the method of manufacturing the thin film capacitor 200, respectively.
  • the lower electrode layer 220 is formed on the substrate 10.
  • the oxide layer 30 is formed on the lower electrode layer 220, and then the upper electrode layer 240 is formed.
  • the description which overlaps with 1st Embodiment is abbreviate
  • FIGS. 6 and 7 are diagrams showing a process for forming the lower electrode layer 220.
  • the lower electrode layer 220 of the thin film capacitor 200 is formed of a conductive oxide layer made of lanthanum (La) and nickel (Ni).
  • the lower electrode layer 220 is formed in the order of (a) a precursor layer formation and preliminary firing step, and (b) a main firing step.
  • a precursor containing lanthanum (La) and a precursor containing nickel (Ni) are formed on a substrate 10 by a known spin coating method as a solute.
  • the lower electrode layer precursor layer 220a starting from the precursor solution (referred to as the lower electrode layer precursor solution, hereinafter the same as the lower electrode layer precursor solution) is formed.
  • an example of a precursor containing lanthanum (La) for the lower electrode layer 220 is lanthanum acetate.
  • lanthanum nitrate, lanthanum chloride, or various lanthanum alkoxides may be employed.
  • An example of a precursor containing nickel (Ni) for the lower electrode layer precursor layer 220a is nickel acetate.
  • nickel nitrate, nickel chloride, or various nickel alkoxides for example, nickel indium isopropoxide, nickel butoxide, nickel ethoxide, nickel methoxyethoxide
  • examples of the precursor for the lower electrode layer containing antimony (Sb) include antimony acetate, antimony nitrate, Antimony chloride or various antimony alkoxides (for example, antimony isopropoxide, antimony butoxide, antimony ethoxide, antimony methoxyethoxide) may be employed.
  • precursors containing tin (Sn) include tin acetate, tin nitrate, tin chloride, or various tin alkoxides (for example, antimony isopropoxide, antimony butoxide, antimony ethoxide, antimony methoxyethoxide). Can be done. Further, when a conductive oxide composed of indium (In) and tin (Sn) is employed as the lower electrode layer, examples of the precursor containing indium (In) include indium acetate, indium nitrate, indium chloride, and various types.
  • Indium alkoxides eg, indium isopropoxide, indium butoxide, indium ethoxide, indium methoxyethoxide
  • indium alkoxides eg, indium isopropoxide, indium butoxide, indium ethoxide, indium methoxyethoxide
  • Sn tin
  • the desired thickness of the lower electrode layer 220 can be obtained by repeating the formation and preliminary baking of the lower electrode layer precursor layer 220a by the spin coating method described above a plurality of times.
  • (B) Main baking Thereafter, as the main baking, the lower electrode layer precursor layer 220a is heated to 550 ° C. in an oxygen atmosphere for about 20 minutes. As a result, as shown in FIG. 7, a lower electrode layer 220 made of lanthanum (La) and nickel (Ni) (however, inevitable impurities may be included. The same applies hereinafter) is formed on the substrate 10.
  • the heating temperature for forming the conductive oxide layer is preferably 520 ° C. or higher and 650 ° C. or lower for the same reason as the oxide layer of the first embodiment.
  • the conductive oxide layer made of lanthanum (La) and nickel (Ni) is also called an LNO layer.
  • the oxide layer 30 is formed on the lower electrode layer 220.
  • the oxide layer 30 of this embodiment is formed in the order of (a) formation of a precursor layer and preliminary baking, and (b) main baking.
  • FIG. 8 is a diagram illustrating a state in which the oxide layer 30 is formed on the lower electrode layer 220.
  • the thickness range of the oxide layer 30 is preferably 30 nm or more.
  • the upper electrode layer 240 is formed on the oxide layer 30.
  • the upper electrode layer 240 of the thin film capacitor 200 is formed of a conductive oxide layer made of lanthanum (La) and nickel (Ni), like the lower electrode layer 220. Similar to the lower electrode layer 220, the upper electrode layer 240 is formed in the order of (a) formation of a precursor layer and preliminary firing, and (b) main firing.
  • the lower electrode layer precursor layer 240a formed on the oxide layer 30 is shown in FIG. 9, and the upper electrode layer 240 formed on the oxide layer 30 is shown in FIG.
  • a precursor layer starting from a precursor solution containing a precursor containing bismuth (Bi) and a precursor containing niobium (Nb) as a solute is heated in an oxygen-containing atmosphere.
  • the oxide layer made of bismuth (Bi) and niobium (Nb) is provided, and the heating temperature for forming the oxide layer is 520 ° C. or higher and 650 ° C. or lower.
  • the lower electrode layer, the oxide layer serving as an insulating layer, and the upper electrode layer are all made of a metal oxide, all steps can be performed in an oxygen-containing atmosphere without using a vacuum process. Compared with the sputtering method, the area can be easily increased, and the industrial property or mass productivity can be remarkably improved.
  • the thin film capacitor 300 includes a substrate 10. On the substrate 10, a lower electrode layer 320 from the substrate 10 side, an oxide layer 330 that is an insulating layer made of a dielectric, an upper electrode Layer 340 is provided.
  • FIGS. 12 to 21 are cross-sectional schematic views showing one process of the method of manufacturing the thin film capacitor 300.
  • a lower electrode layer 320 that is embossed is formed on the substrate 10.
  • an oxide layer 330 that has been embossed is formed on the lower electrode layer 320.
  • the upper electrode layer 340 is formed on the oxide layer 330.
  • the description which overlaps with 2nd Embodiment is abbreviate
  • the lower electrode layer 320 of the thin film capacitor 300 is formed of a conductive oxide layer made of lanthanum (La) and nickel (Ni)
  • the lower electrode layer 320 is formed in the order of (a) formation of a precursor layer and preliminary baking, (b) stamping process, and (c) main baking process.
  • a lower electrode using a precursor solution for a lower electrode layer having a precursor containing lanthanum (La) and a precursor containing nickel (Ni) as a solute on a substrate 10 by a known spin coating method.
  • a layer precursor layer 320a is formed.
  • the lower electrode layer precursor layer 320a is heated in a temperature range of 80 ° C. or more and 250 ° C. or less for a predetermined time in an oxygen-containing atmosphere.
  • the desired thickness of the lower electrode layer 320 can be obtained by repeating the formation and preliminary baking of the lower electrode layer precursor layer 320a by the spin coating method described above a plurality of times.
  • embossing is performed at a pressure of 1 MPa or more and 20 MPa or less.
  • the heating method in the embossing process include a method of bringing the substrate into a predetermined temperature atmosphere by using a chamber, an oven, or the like, a method of heating the base on which the substrate is mounted from the lower part with a heater, The following is a method in which stamping is performed using a heated mold. In this case, it is more preferable in terms of workability to use a method in which the base is heated from below by a heater and a mold heated in advance to 80 ° C. or more and 300 ° C. or less.
  • the reason why the heating temperature of the mold is set to 80 ° C. or more and 300 ° C. or less is as follows.
  • the heating temperature during the embossing process is lower than 80 ° C.
  • the plastic deformation ability of the lower electrode layer precursor layer 320a is reduced due to the lower temperature of the lower electrode layer precursor layer 320a. Therefore, the feasibility of molding at the time of molding the embossed structure, or the reliability or stability after molding becomes poor.
  • the heating temperature during the stamping process exceeds 300 ° C., the decomposition (oxidative thermal decomposition) of the organic chain, which is the source of the plastic deformability, proceeds, so that the plastic deformability decreases.
  • the precursor layer 320a for the lower electrode layer is heated within a range of 100 ° C. or more and 250 ° C. or less during the embossing process.
  • the pressure in the stamping process is a pressure in the range of 1 MPa or more and 20 MPa or less
  • the lower electrode layer precursor layer 320a is deformed following the surface shape of the mold, and a desired stamping structure is obtained. Can be formed with high accuracy.
  • the pressure applied when embossing is performed is set to a low pressure range of 1 MPa to 20 MPa. As a result, it is difficult for the mold to be damaged when the stamping process is performed, and it is advantageous for increasing the area.
  • the entire lower electrode layer precursor layer 320a is etched. As a result, as shown in FIG. 13, the lower electrode layer precursor layer 320a is completely removed from the region other than the region corresponding to the lower electrode layer (etching process for the entire surface of the lower electrode layer precursor layer 320a).
  • a mold release treatment for the surface of each precursor layer that will be brought into contact with the stamping surface and / or a mold release treatment for the die pressing surface of the mold is performed. It is preferable that an embossing process is performed on each precursor layer. Such processing is performed. As a result, since the frictional force between each precursor layer and the mold can be reduced, the stamping process can be performed on each precursor layer with higher accuracy.
  • the release agent that can be used for the release treatment include surfactants (for example, fluorine surfactants, silicon surfactants, nonionic surfactants, etc.), fluorine-containing diamond-like carbon, and the like. can do.
  • (C) Main baking Next, main baking is performed with respect to the precursor layer 320a for lower electrode layers. As a result, as shown in FIG. 14, a lower electrode layer 320 (however, inevitable impurities may be included. The same applies hereinafter) made of lanthanum (La) and nickel (Ni) is formed on the substrate 10.
  • a lower electrode layer 320 (however, inevitable impurities may be included. The same applies hereinafter) made of lanthanum (La) and nickel (Ni) is formed on the substrate 10.
  • an oxide layer 330 serving as an insulating layer is formed on the lower electrode layer 320.
  • the oxide layer 330 is formed in the order of (a) precursor layer formation and preliminary firing step, (b) stamping step, and (c) main firing step.
  • 15 to 18 are diagrams showing a process for forming the oxide layer 330.
  • A) Formation of Precursor Layer and Pre-Firing As shown in FIG. 15, on the substrate 10 and the patterned lower electrode layer 320, a precursor containing bismuth (Bi) and niobium (as in the second embodiment) A precursor layer 330a starting from a precursor solution having a precursor containing Nb) as a solute is formed. Thereafter, preliminary firing is performed in an oxygen-containing atmosphere while being heated to 80 ° C. or higher and 250 ° C. or lower.
  • embossing process is performed with respect to the precursor layer 330a which performed only preliminary baking. Specifically, in order to perform patterning of the oxide layer, embossing is performed at a pressure of 1 MPa or more and 20 MPa or less using the insulating layer mold M2 while being heated to 80 ° C. or more and 300 ° C. or less.
  • the entire surface of the precursor layer 330a is etched.
  • the precursor layer 330a is completely removed from a region other than the region corresponding to the oxide layer 330 (etching process for the entire surface of the precursor layer 330a).
  • the etching process of the precursor layer 330a of this embodiment was performed using the wet etching technique which does not use a vacuum process, it does not prevent etching using what is called dry etching technique using plasma.
  • an oxide layer 330 (however, it may contain unavoidable impurities; the same applies hereinafter) is formed on the lower electrode layer 320 as an insulating layer.
  • the precursor layer 330a is heated in an oxygen atmosphere in a temperature range of 520 ° C. or more and 650 ° C. or less for a predetermined time.
  • the etching process for the entire surface of the precursor layer 330a can be performed after the main baking, as described above, the precursor layer is entirely etched between the embossing process and the main baking process. It is a more preferable aspect that the process is included. This is because unnecessary regions can be removed more easily than etching after each precursor layer is finally fired.
  • a precursor containing lanthanum (La) and a precursor containing nickel (Ni) are formed on the oxide layer 330 in the same manner as the lower electrode layer 320 by a known spin coating method.
  • a precursor layer 340a for the upper electrode layer is formed using a precursor solution as a solute as a starting material.
  • preliminary firing is performed by heating the precursor layer 340a for the upper electrode layer in an oxygen-containing atmosphere in a temperature range of 80 ° C. to 250 ° C.
  • the precursor layer 340 a for the upper electrode layer is heated to 80 ° C. or more and 300 ° C. or less. Then, using the upper electrode layer mold M3, the upper electrode layer precursor layer 340a is embossed at a pressure of 1 MPa to 20 MPa. Then, as shown in FIG. 20, the upper electrode layer precursor layer 340a is completely removed from the region other than the region corresponding to the upper electrode layer 340 by etching the entire surface of the upper electrode layer precursor layer 340a.
  • the main electrode precursor layer 340a is heated to 530 ° C. to 600 ° C. for a predetermined time in the oxygen atmosphere as the main firing, thereby being formed on the oxide layer 330.
  • a precursor layer starting from a precursor solution containing a precursor containing bismuth (Bi) and a precursor containing niobium (Nb) as a solute is heated in an oxygen-containing atmosphere.
  • the oxide layer made of bismuth (Bi) and niobium (Nb) is provided, and the heating temperature for forming the oxide layer is 520 ° C. or higher and 650 ° C. or lower.
  • the substrate 10 is provided with the lower electrode layer 320, the oxide layer 330 as an insulating layer, and the upper electrode layer 340 from the substrate 10 side, and a stamping structure is formed by stamping. Is done.
  • a process using a relatively long time and / or expensive equipment such as a vacuum process, a process using a photolithography method, or an ultraviolet irradiation process becomes unnecessary.
  • the thin film capacitor 300 of this embodiment is extremely excellent in industrial property or mass productivity.
  • embossing is performed in the formation process of all layers of a thin film capacitor which is an example of a solid-state electronic device.
  • the overall configuration of a thin film capacitor 400 which is an example of a solid-state electronic device in the present embodiment, is shown in FIG.
  • the lower electrode layer, the oxide layer, and the upper electrode layer are pre-fired after the precursor layers are stacked. All precursor layers that have been pre-fired are subjected to embossing and then subjected to main firing. Therefore, regarding the configuration of the present embodiment, the same reference numerals are assigned to the configurations corresponding to those in FIG.
  • the thin film capacitor 400 includes a substrate 10, and on the substrate 10, a lower electrode layer 420 from the substrate 10 side, an oxide layer 430 that is an insulating layer made of a dielectric, and an upper electrode. Layer 440 is provided.
  • FIG. 22 to 24 are schematic cross-sectional views showing one process of the method for manufacturing the thin film capacitor 400.
  • a lower electrode layer precursor layer 420 a that is a precursor layer of the lower electrode layer 420
  • a precursor layer 430 a that is a precursor layer of the oxide layer 430
  • an upper electrode layer 440 are formed on the substrate 10.
  • a laminate of the upper electrode layer precursor layer 440a which is the precursor layer, is formed.
  • this laminated body is embossed and subjected to main firing.
  • the description overlapping with that of the third embodiment is omitted.
  • a precursor layer for a lower electrode layer 420a which is a precursor layer for the lower electrode layer 420, and a precursor for an oxide layer 430 are formed on the substrate 10.
  • the lower electrode layer 420 and the upper electrode layer 440 of the thin film capacitor 400 are formed of a conductive oxide layer made of lanthanum (La) and nickel (Ni) and insulated.
  • the oxide layer 430 to be a layer is formed of an oxide layer made of bismuth (Bi) and niobium (Nb)
  • a lower electrode using a precursor solution for a lower electrode layer having a precursor containing lanthanum (La) and a precursor containing nickel (Ni) as a solute on a substrate 10 by a known spin coating method.
  • a layer precursor layer 420a is formed.
  • the lower electrode layer precursor layer 420a is heated in a temperature range of 80 ° C. or higher and 250 ° C. or lower in an oxygen-containing atmosphere for a predetermined time.
  • the desired thickness of the lower electrode layer 420 can be obtained by repeating the formation and preliminary baking of the lower electrode layer precursor layer 420a by the spin coating method described above a plurality of times.
  • a precursor layer 430a is formed on the precursor layer 420a for the lower electrode layer that has been pre-fired.
  • a precursor layer 430a is formed using a precursor solution containing a precursor containing bismuth (Bi) and a precursor containing niobium (Nb) as a solute.
  • the precursor layer 430a is heated in a temperature range of 80 ° C. or higher and 250 ° C. or lower for a predetermined time in an oxygen-containing atmosphere.
  • a precursor containing lanthanum (La) and nickel (Ni) are contained on the precursor layer 430a that has been pre-fired by a known spin coating method in the same manner as the precursor layer 420a for the lower electrode layer.
  • a precursor layer 440a for the upper electrode layer is formed using a precursor solution having the precursor as a solute as a starting material.
  • preliminary firing is performed by heating the precursor layer 440a for the upper electrode layer in an oxygen-containing atmosphere in a temperature range of 80 ° C. to 250 ° C.
  • the entire stack of the precursor layers (420a, 430a, 440a) is etched.
  • the stacked body (420a, 430a, 440a) of each precursor layer is completely removed from regions other than the region corresponding to the lower electrode layer, the oxide layer, and the upper electrode layer ( Etching step for the entire surface of each precursor layer (420a, 430a, 440a).
  • a precursor layer starting from a precursor solution containing a precursor containing bismuth (Bi) and a precursor containing niobium (Nb) as a solute is heated in an oxygen-containing atmosphere.
  • the oxide layer made of bismuth (Bi) and niobium (Nb) is provided, and the heating temperature for forming the oxide layer is 520 ° C. or higher and 650 ° C. or lower.
  • the main baking is performed after the stamping process is performed on the precursor layers of all the oxide layers that have been subjected to the preliminary baking. Therefore, it is possible to shorten the process when forming the embossing structure.
  • the following method measured the physical property of the solid-state electronic device, and implemented the composition analysis of the BNO oxide layer.
  • Electrical characteristics (1) Leakage current A voltage of 0.25 MV / cm was applied between the lower electrode layer and the upper electrode layer to measure the current. For this measurement, Model 4156C manufactured by Agilent Technologies was used.
  • Dielectric loss (tan ⁇ ) The dielectric loss of the examples and comparative examples was measured as follows. At room temperature, a dielectric loss was measured by applying a voltage of 0.1 V and an AC voltage of 1 KHz between the lower electrode layer and the upper electrode layer. For this measurement, a 1260-SYS type broadband dielectric constant measurement system manufactured by Toyo Corporation was used.
  • the relative permittivity of the examples and comparative examples was measured as follows.
  • the relative dielectric constant was measured by applying a voltage of 0.1 V and an AC voltage of 1 KHz between the lower electrode layer and the upper electrode layer.
  • a 1260-SYS type broadband dielectric constant measurement system manufactured by Toyo Corporation was used.
  • Example 1 a thin film capacitor was created based on the manufacturing method of the embodiment of the present embodiment. First, a lower electrode layer is formed on a substrate, and then an oxide layer is formed. Thereafter, an upper electrode layer is formed on the oxide layer. High heat-resistant glass was used as the substrate. As the lower electrode layer, a layer made of platinum (Pt) was formed on a substrate by a known sputtering method. The film thickness of the lower electrode layer at this time was 200 nm.
  • the precursor containing bismuth (Bi) for the oxide layer to be an insulating layer was bismuth octylate, and niobium octylate was used as the precursor containing niobium (Nb).
  • pre-baking it was heated to 250 ° C. for 5 minutes, and the formation of the precursor layer by spin coating and pre-baking were repeated 5 times.
  • the precursor layer was heated to 520 ° C. for about 20 minutes in an oxygen atmosphere.
  • the thickness of the oxide layer 30 was about 170 nm.
  • the film thickness of each layer was determined by measuring the level difference between each layer and the substrate using a stylus method.
  • the atomic composition ratio between bismuth (Bi) and niobium (Nb) in the oxide layer was 1 when bismuth (Bi) was 1, and niobium (Nb) was 1.
  • As the upper electrode layer a layer made of platinum (Pt) was formed on the oxide layer by a known sputtering method.
  • the size of the upper electrode layer at this time was 100 ⁇ m ⁇ 100 ⁇ m, and the film thickness was 150 nm.
  • the electrical characteristics were a leakage current value of 3.0 ⁇ 10 ⁇ 4 A / cm 2 , a dielectric loss of 0.025, and a relative dielectric constant of 62.
  • the composition of the crystal phase of the BNO oxide layer both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a ⁇ -BiNbO 4 crystal structure could be obtained. More specifically, the pyrochlore type crystal structure is a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure or (Bi 1.5 Zn 0). .5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure was found to be substantially the same or approximate.
  • Example 2 a thin film capacitor was produced under the same conditions as Example 1 except that the precursor layer was heated to 520 ° C. for 1 hour in an oxygen atmosphere as the main firing.
  • the electrical characteristics were a leakage current value of 3.0 ⁇ 10 ⁇ 8 A / cm 2 , a dielectric loss of 0.01, and a relative dielectric constant of 70.
  • As the composition of the crystal phase of the BNO oxide layer both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a ⁇ -BiNbO 4 crystal structure could be obtained.
  • the pyrochlore type crystal structure is a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure or (Bi 1.5 Zn 0). .5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure was found to be substantially the same or approximate. Further, the carbon content was 1.5 atm% or less and a small value below the detection limit, and the hydrogen content was 1.6 atm%.
  • Example 3 a thin film capacitor was produced under the same conditions as in Example 1 except that the precursor layer was heated to 530 ° C. for 20 minutes in an oxygen atmosphere as the main firing.
  • the electrical characteristics were a leakage current value of 3.0 ⁇ 10 ⁇ 6 A / cm 2 , a dielectric loss of 0.01, and a relative dielectric constant of 110.
  • As the composition of the crystal phase of the BNO oxide layer both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a ⁇ -BiNbO 4 crystal structure could be obtained.
  • the pyrochlore type crystal structure is a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure or (Bi 1.5 Zn 0). .5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure was found to be substantially the same or approximate.
  • Example 4 a thin film capacitor was produced under the same conditions as Example 1 except that the precursor layer was heated to 530 ° C. for 2 hours in an oxygen atmosphere as the main firing.
  • the leakage current value was 8.8 ⁇ 10 ⁇ 8 A / cm 2
  • the dielectric loss was 0.018
  • the relative dielectric constant was 170.
  • the composition of the crystal phase of the BNO oxide layer both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a ⁇ -BiNbO 4 crystal structure could be obtained.
  • the pyrochlore type crystal structure is a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure or (Bi 1.5 Zn 0). .5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure was found to be substantially the same or approximate. Further, the carbon content was 1.5 atm% or less and a small value below the detection limit, and the hydrogen content was 1.4 atm%.
  • Example 5 a thin film capacitor was prepared under the same conditions as in Example 1 except that the precursor layer was heated to 550 ° C. for 1 minute in an oxygen atmosphere as the main firing.
  • the electrical characteristics were a leakage current value of 5.0 ⁇ 10 ⁇ 7 A / cm 2 , a dielectric loss of 0.01, and a relative dielectric constant of 100.
  • As the composition of the crystal phase of the BNO oxide layer both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a ⁇ -BiNbO 4 crystal structure could be obtained.
  • the pyrochlore type crystal structure is a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure or (Bi 1.5 Zn 0). .5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure was found to be substantially the same or approximate.
  • Example 6 a thin film capacitor was produced under the same conditions as in Example 1 except that the precursor layer was heated to 550 ° C. for 20 minutes in an oxygen atmosphere as the main firing.
  • the leakage current value was 1.0 ⁇ 10 ⁇ 6 A / cm 2
  • the dielectric loss was 0.001
  • the relative dielectric constant was 180.
  • the composition of the crystal phase of the BNO oxide layer both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a ⁇ -BiNbO 4 crystal structure could be obtained.
  • the pyrochlore type crystal structure is a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure or (Bi 1.5 Zn 0). .5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure was found to be substantially the same or approximate. Further, the carbon content was 1.5 atm% or less and the hydrogen content was 1.0 atm% or less, both values being smaller than the detection limit.
  • Example 7 a thin film capacitor was produced under the same conditions as Example 1 except that the precursor layer was heated to 550 ° C. for 12 hours in an oxygen atmosphere as the main firing.
  • the electrical characteristics were a leakage current value of 2.0 ⁇ 10 ⁇ 5 A / cm 2 , a dielectric loss of 0.004, and a relative dielectric constant of 100.
  • As the composition of the crystal phase of the BNO oxide layer both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a ⁇ -BiNbO 4 crystal structure could be obtained.
  • the pyrochlore type crystal structure is a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure or (Bi 1.5 Zn 0). .5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure was found to be substantially the same or approximate.
  • Example 8 a thin film capacitor was produced under the same conditions as in Example 1 except that the precursor layer was heated to 600 ° C. for 20 minutes in an oxygen atmosphere as the main firing.
  • the leakage current value was 7.0 ⁇ 10 ⁇ 6 A / cm 2
  • the dielectric loss was 0.001
  • the relative dielectric constant was 80.
  • the composition of the crystal phase of the BNO oxide layer a crystal phase having a ⁇ -BiNbO 4 type crystal structure could be obtained.
  • Example 9 a thin film capacitor was produced under the same conditions as in Example 1 except that the precursor layer was heated to 650 ° C. for 20 minutes in an oxygen atmosphere as the main firing.
  • the leakage current value was 5.0 ⁇ 10 ⁇ 3 A / cm 2
  • the dielectric loss was 0.001
  • the relative dielectric constant was 95.
  • the composition of the crystal phase of the BNO oxide layer a crystal phase having a ⁇ -BiNbO 4 type crystal structure could be obtained.
  • Example 10 a thin film capacitor was created based on the manufacturing method of the fourth embodiment of the present embodiment.
  • High heat-resistant glass was used as the substrate 10.
  • an oxide layer made of lanthanum (La) and nickel (Ni) was formed.
  • Lanthanum acetate was used as a precursor containing lanthanum (La) for the lower electrode layer and the upper electrode layer.
  • an oxide layer made of bismuth (Bi) and niobium (Nb) was formed as the oxide layer serving as an insulating layer.
  • the precursor containing bismuth (Bi) for the oxide layer was bismuth octylate, and the precursor containing niobium (Nb) was niobium octylate.
  • a precursor layer of a lower electrode layer was formed on a substrate and pre-baked. As pre-baking, heating was performed at 250 ° C. for about 5 minutes, and formation of the precursor layer by spin coating and pre-baking were repeated five times.
  • a precursor layer of an oxide layer to be an insulating layer was formed on the precursor layer of the lower electrode layer, and heated to 250 ° C. for about 5 minutes as pre-baking.
  • the precursor layer of the upper part electrode layer was formed on the precursor layer of the oxide layer used as an insulating layer on the conditions similar to the precursor layer of a lower electrode layer.
  • pre-baking it was heated to 150 ° C. for about 5 minutes, and the formation of the precursor layer by spin coating and pre-baking were repeated five times.
  • the laminate of these precursor layers was heated to 650 ° C. for 20 minutes in an oxygen-containing atmosphere as main firing.
  • the thickness of the oxide layer serving as the insulating layer was about 170 nm.
  • the atomic composition ratio of bismuth (Bi) and niobium (Nb) in the oxide layer serving as the insulating layer was set to 1 when bismuth (Bi) was 1.
  • the thickness of the upper electrode layer and the lower electrode layer was about 60 nm.
  • the size of the upper electrode layer at this time was 100 ⁇ m ⁇ 100 ⁇ m.
  • the leakage current value was 2.4 ⁇ 10 ⁇ 5 A / cm 2
  • the dielectric loss was 0.015
  • the relative dielectric constant was 120.
  • As the composition of the crystal phase of the BNO oxide layer a crystal phase having a ⁇ -BiNbO 4 type crystal structure could be obtained.
  • Comparative Example 1 In Comparative Example 1, a thin film capacitor was produced under the same conditions as in Example 1 except that the precursor layer was heated to 500 ° C. for 20 minutes in an oxygen atmosphere as the main firing. As for electrical characteristics, the leak current value was as large as 1.0 ⁇ 10 ⁇ 2 A / cm 2 , the dielectric loss was 0.001, and the relative dielectric constant was 100. As the composition of the crystal phase of the BNO oxide layer, both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a ⁇ -BiNbO 4 crystal structure could be obtained.
  • Comparative Example 2 In Comparative Example 2, a thin film capacitor was formed under the same conditions as in Example 1 except that the precursor layer was heated to 500 ° C. for 2 hours in an oxygen atmosphere as the main firing. As for electrical characteristics, the leak current value was as large as 1.0 ⁇ 10 ⁇ 1 A / cm 2 , the dielectric loss was 0.007, and the relative dielectric constant was 180. As the composition of the crystal phase of the BNO oxide layer, both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a ⁇ -BiNbO 4 crystal structure could be obtained. The carbon content was 6.5 atm%, and the hydrogen content was 7.8 atm%.
  • Comparative Example 3 In Comparative Example 3, a BNO oxide layer serving as an insulating layer was formed on the lower electrode layer at room temperature by a known sputtering method, and then heat-treated at 550 ° C. for 20 minutes. About the others, the thin film capacitor was created on the conditions similar to Example 1.
  • FIG. As for electrical characteristics, the leakage current value was 1.0 ⁇ 10 ⁇ 7 A / cm 2 , the dielectric loss was 0.005, and the relative dielectric constant was 50.
  • the composition of the crystalline phase of the BNO oxide layer a microcrystalline phase of Bi 3 NbO 7 type crystal structure could be obtained. Further, the carbon content was 1.5 atm% or less and the hydrogen content was 1.0 atm% or less, both values being smaller than the detection limit.
  • Table 1 shows the structure of the thin layer capacitor and the oxide layer deposition conditions, the obtained electrical characteristics, the carbon and hydrogen content of the BNO oxide layer, and the crystal structure in Examples 1 to 10 and Comparative Examples 1 to 3. 2 and Table 3.
  • the “crystal phase composition” in Tables 2 and 3 includes a crystal phase and a microcrystalline phase.
  • BiNbO 4 represents ⁇ -BiNbO 4 .
  • Dielectric loss (tan ⁇ ) As shown in Tables 2 and 3, in the examples, the dielectric loss was 0.03 or less at 1 KHz, and sufficient characteristics as a capacitor could be obtained.
  • the oxide layers in these examples are formed by firing a precursor solution containing a precursor containing bismuth (Bi) and a precursor containing niobium (Nb) as a solute.
  • the method of forming an oxide layer and other oxide layers by firing a precursor solution as a starting material is also referred to as a “solution method” for convenience.
  • the oxide layer formed by this solution method is a preferable insulating layer from the viewpoint of low dielectric loss.
  • the oxide layer according to the example obtained the same result as the BNO layer formed by the sputtering method in Comparative Example 3.
  • Comparative Example 2 when the firing temperature is as low as 500 ° C., it is considered that the solvent in the precursor solution and carbon in the solute remain, and the carbon content is as large as 6.5 atm%. showed that. As a result, it is considered that the leakage current was as large as 1.0 ⁇ 10 ⁇ 1 A / cm 2 .
  • the hydrogen content of the BNO oxide layer is 1.6 atm% or less, which is a good result. Met.
  • the measurement lower limit of the hydrogen content by this measurement method is about 1.0 atm%, the actual concentration in Example 6 is considered to be less than or equal to this measurement lower limit.
  • the hydrogen content was found to be at the same level as the BNO oxide layer formed by the sputtering method of Comparative Example 3.
  • FIG. 26 is a cross-sectional TEM photograph and an electron beam diffraction image showing the crystal structure of the BNO oxide layer in Example 6.
  • FIG. 26A is a cross-sectional TEM photograph of the BNO oxide layer in Example 6.
  • FIG. 26B is an electron diffraction image in region X of the cross-sectional TEM photograph of the BNO oxide layer shown in FIG. 27 shows a cross-sectional TEM photograph and an electron beam diffraction image showing the crystal structure of the oxide layer serving as the insulating layer in Comparative Example 3.
  • FIG. 27A is a cross-sectional TEM photograph showing the crystal structure of the BNO oxide layer in Comparative Example 3.
  • FIG. 27B is an electron beam diffraction image in a region Y of the cross-sectional TEM photograph of the BNO oxide layer shown in FIG. As shown in FIG. 26, it was confirmed from the results of the cross-sectional TEM photograph and the electron diffraction pattern that the BNO oxide layer of this example includes a crystalline phase and an amorphous phase. If it sees in detail, it turned out that the BNO oxide layer contains the crystalline phase, the microcrystalline phase, and the amorphous phase.
  • the term “microcrystalline phase” refers to a crystalline phase that is not a crystalline phase that has grown uniformly from the upper end to the lower end in the film thickness direction when a layered material is formed. Means.
  • the BNO oxide layer is converted to A 2 B 2 O 7 (where A is a metal element, B is a transition metal element, It was shown to have at least one of a microcrystalline phase of a pyrochlore type crystal structure represented by the same general formula and a crystal phase of a triclinic ⁇ -BiNbO 4 type crystal structure.
  • the appearance of the microcrystalline phase of the pyrochlore type crystal structure and the crystalline phase of the ⁇ -BiNbO 4 type crystal structure differ depending on the main firing temperature of the precursor layer of the oxide layer to be the insulating layer. As shown in Examples 8, 9, and 10, when the firing temperature was 600 ° C. and 650 ° C., a crystal phase of ⁇ -BiNbO 4 type crystal structure could be obtained. Further, as shown in Examples 1 to 7, when the main baking temperatures are 520 ° C., 530 ° C., and 550 ° C., the microcrystalline phase of the pyrochlore type crystal structure and the crystalline phase of the ⁇ -BiNbO 4 type crystal structure I was able to get both.
  • the pyrochlore type crystal structure is a (Bi 1.5 Zn 0.5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure or (Bi 1.5 Zn 0). .5 ) (Zn 0.5 Nb 1.5 ) O 7 type structure is substantially the same or approximate, and the pyrochlore type crystal structure of this structure can provide good electrical characteristics as an insulating layer of a thin layer capacitor It has been found.
  • the oxide layer serving as an insulating layer has both a microcrystalline phase having a pyrochlore crystal structure and a crystal phase having a ⁇ -BiNbO 4 crystal structure, so that a solid-state electronic device is obtained. It was found that a good dielectric constant can be obtained as the insulating layer.
  • the solid-state electronic device in each of the above-described embodiments is prepared by a solution method, and a BNO oxide having a heating temperature (main baking temperature) for forming an oxide layer of 520 ° C. or more and 650 ° C. or less.
  • a heating temperature main baking temperature
  • the layer it is possible to obtain good electrical characteristics such as high dielectric constant and low dielectric loss.
  • it since it is formed by a simple method in a relatively short time without requiring complicated and expensive equipment such as a vacuum device, it greatly contributes to the provision of a solid-state electronic device excellent in industrial and mass productivity. .
  • the solid-state electronic device in each of the embodiments described above is suitable for a solid-state electronic device that controls a large current with a low driving voltage.
  • a capacitor such as a multilayer thin film capacitor and a variable capacitance thin film capacitor, a metal oxide semiconductor junction field effect transistor (MOSFET), and a nonvolatile memory
  • MOSFET metal oxide semiconductor junction field effect transistor
  • the present invention can also be applied as a semiconductor device such as a micro TAS (Total Analysis System), a microchemical chip, a MEMS chip such as a DNA chip.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

　本発明の１つの固体電子装置は、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱することにより形成される、そのビスマス（Ｂｉ）とそのニオブ（Ｎｂ）からなる酸化物層（不可避不純物を含み得る）を備え、その酸化物層を形成するための加熱温度が、５２０℃以上６５０℃以下である。

Description

固体電子装置
　本発明は、固体電子装置に関する。
　従来から、固体電子装置の一例である薄膜キャパシタにおいては、高速動作の期待できる強誘電体薄膜を備えた薄膜キャパシタが開発されている。キャパシタに用いる誘電体材料としては、金属酸化物が現在盛んに検討されており、上記の強誘電体膜の形成方法としては、スパッタリング法が広く用いられている（特許文献１）。
特開平１０－１７３１４０号公報
　しかしながら、スパッタ法においては良好な膜質を得るために、一般には製膜室内を高真空状態する必要がある。また、その他の真空プロセスやフォトリソグラフィー法においても、比較的長時間、及び／又は高価な設備を要するプロセスが一般的であるため、原材料や製造エネルギーの使用効率が非常に悪くなる。上述のような製造方法が採用された場合、固体電子装置を製造するために多くの処理と長時間を要するため、工業性ないし量産性の観点から好ましくない。また、従来技術には、大面積化が比較的困難であるという問題も存在する。
　従って、工業性ないし量産性に優れた製造方法によって得られる、固体電子装置の絶縁層としての高い特性を有する材料を選定することも、固体電子装置の高性能化のために解決すべき技術課題の１つである。
　本発明は、上述の問題を解決することにより、固体電子装置の製造プロセスの簡素化と省エネルギー化を実現する。その結果、本発明は、工業性ないし量産性に優れた固体電子装置の提供に大きく貢献するものである。
　本願発明者らは、キャパシタや薄膜キャパシタ等の固体電子装置に適用することができるとともに、安価で簡便な手法を用いても形成することができる酸化物の研究に鋭意取り組んだ。多くの試行錯誤を重ねた結果、発明者らは、従来から広く採用されてきた酸化物に代わるある特定の酸化物材料が、比較的廉価であるとともに製造工程がより簡易となり、比較的高い絶縁性と比誘電率を備えていること、及び、その酸化物が固体電子装置にも適用が可能であることを知見した。加えて、発明者らは、その酸化物は、「ナノインプリント」とも呼ばれる「型押し」加工法を用いた安価で簡便な手法によってパターニングの形成をすることが可能であることも併せて見出した。その結果、発明者らは、従来と比較して大幅に簡素化ないし省エネルギー化が可能であるとともに大面積化も容易なプロセスによって、その酸化物層の形成、ひいてはそれらの酸化物層を備えた固体電子装置の製造が可能であることを知見した。本発明は上述の視点に基づいて創出された。
　第１の態様に係る固体電子装置は、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱することにより形成される、前記ビスマス（Ｂｉ）と前記ニオブ（Ｎｂ）からなる酸化物層（不可避不純物を含み得る）を備え、前記酸化物層を形成するための加熱温度が、５２０℃以上６５０℃以下である。
　第２の態様に係る固体電子装置は、前記酸化物層は、炭素含有率が１．５ａｔｍ％以下である。
　第３の態様に係る固体電子装置は、酸化物層を形成する前に、酸素含有雰囲気中において８０℃以上３００℃以下で前駆体層を加熱した状態で型押し加工を施すことによって、前駆体層の型押し構造が形成される。
　第４の態様に係る固体電子装置は、型押し加工が１ＭＰａ以上２０ＭＰａ以下の範囲内の圧力で施される。
　第５の態様に係る固体電子装置は、予め、８０℃以上３００℃以下の範囲内の温度に加熱した型を用いて型押し加工が施される。
　第６の態様に係る固体電子装置は、キャパシタである。
　第７の態様に係る固体電子装置は、半導体装置である。
　第８の態様に係る固体電子装置は、ＭＥＭＳデバイスである。
　第１の態様に係る固体電子装置によれば、フォトリソグラフィー法を用いない比較的簡素な処理（例えば、インクジェット法、スクリーン印刷法、凹版／凸版印刷法、又はナノインプリント法）によって酸化物層が形成され得る。これにより、真空プロセスやフォトリソグラフィー法を用いたプロセス、あるいは紫外線の照射プロセス等、比較的長時間、及び／又は高価な設備を必要とするプロセスが不要になる。また、前述の各プロセスを要せずに、比較的低温の加熱処理によって酸化物層が形成されるため、工業性ないし量産性に優れる。
　第２の態様に係る固体電子装置によれば、リーク電流の低減を図ることができる。
　第３の態様に係る固体電子装置によれば、型押し加工を施している間に、各前駆体層の塑性変形能力が低下することを確度高く防止することができるため、所望の型押し構造を一層高い精度で形成することが可能となる。
　第４の態様に係る固体電子装置によれば、所望の型押し構造を高い精度で形成することが可能となる。また、型押し加工が施される際に印加する圧力が、１ＭＰａ以上２０ＭＰａ以下という低い圧力範囲であるため、型押し加工が施される際に型が損傷し難くなるとともに、大面積化にも有利となる。
　第６の態様に係る固体電子装置によれば、工業性ないし量産性に優れたキャパシタを提供することが可能となる。
　第７の態様に係る固体電子装置によれば、工業性ないし量産性に優れた半導体装置を提供することが可能となる。
　第８の態様に係る固体電子装置によれば、工業性ないし量産性に優れたＭＥＭＳデバイスを提供することが可能となる。
本発明の第１の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。 本発明の第１の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第２の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。 本発明の第３の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第３の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第４の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第４の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第４の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。 本発明の第４の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。 本発明の第１の実施形態における絶縁層となる酸化物層の結晶構造を示す断面ＴＥＭ写真及び電子線回析像である。 比較例における絶縁層となる酸化物層の結晶構造を示す断面ＴＥＭ写真及び電子線回析像である。
　１０　　　　　　　　　　　　　　　　　基板
　２０，２２０，３２０．４２０　　　　　下部電極層
　２２０ａ，３２０ａ，４２０ａ　　　　　下部電極層用前駆体層
　３０，２３０，３３０．４３０　　　　　酸化物層
　３０ａ，２３０ａ，３３０ａ．４３０ａ　酸化物層用前駆体層
　４０，２４０，３４０．４４０　　　　　上部電極層
　２４０ａ，３４０ａ，４４０ａ　　　　　上部電極層用前駆体層
　１００，２００，３００，４００　　　　固体電子装置の一例である薄層キャパシタ
　Ｍ１　　　　　　　　　　　　　　　　　下部電極層用型
　Ｍ２　　　　　　　　　　　　　　　　　絶縁層用型
　Ｍ３　　　　　　　　　　　　　　　　　上部電極層用型
　Ｍ４　　　　　　　　　　　　　　　　　積層体用型
　本発明の実施形態である固体電子装置を、添付する図面に基づいて詳細に述べる。なお、この説明に際し、全図にわたり、特に言及がない限り、共通する部分には共通する参照符号が付されている。また、図中、本実施形態の要素は必ずしも互いの縮尺を保って記載されるものではない。さらに、各図面を見やすくするために、一部の符号が省略され得る。
＜第１実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
　図１は、本実施形態における固体電子装置の一例である薄膜キャパシタ１００の全体構成を示す図である。図１に示すように、薄膜キャパシタ１００は、基板１０上に、基板１０の側から下部電極層２０、誘電体から構成される絶縁層である酸化物層３０及び上部電極層４０を備える。
　基板１０は、例えば、高耐熱ガラス、ＳｉＯ２／Ｓｉ基板、アルミナ（Ａｌ２Ｏ３）基板、ＳＴＯ（ＳｒＴｉＯ）基板、Ｓｉ基板の表面にＳｉＯ２層及びＴｉ層を介してＳＴＯ（ＳｒＴｉＯ）層を形成した絶縁性基板等）、半導体基板（例えば、Ｓｉ基板、ＳｉＣ基板、Ｇｅ基板等）を含む、種々の絶縁性基材を用いることができる。
　下部電極層２０及び上部電極層４０の材料としては、白金、金、銀、銅、アルミ、モリブデン、パラジウム、ルテニウム、イリジウム、タングステン、などの高融点金属、あるいはその合金等の金属材料が用いられる。
　本実施形態においては、誘電体から構成される絶縁層が、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱することにより形成される（以下、本工程による製造方法を溶液法ともいう）。そして、ビスマス（Ｂｉ）とニオブ（Ｎｂ）からなる（不可避不純物を含み得る）構成される酸化物層３０が得られる。また、後述するように、本実施形態は、酸化物層を形成するための加熱温度（本焼成の温度）を、５２０℃以上６５０℃以下とすることを特徴とするものである。なお、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物層は、ＢＮＯ層とも呼ばれる。
　なお、本実施形態はこの構造に限定されない。また、図面を簡略化するため、各電極層からの引き出し電極層のパターニングについての記載は省略する。
２．薄膜キャパシタ１００の製造方法
　次に薄膜キャパシタ１００の製造方法を説明する。なお、本出願における温度の表示は、ヒーターの設定温度を表している。図２乃至図５は、それぞれ、薄膜キャパシタ１００の製造方法の一過程を示す断面模式図である。図２に示すように、まず、基板１０上に下部電極層２０が形成される。次に、下部電極層２０上に酸化物層３０が形成されて、その後、酸化物層３０上に上部電極層４０が形成される。
（１）下部電極層の形成
　図２は、下部電極層２０の形成工程を示す図である。本実施形態においては、薄膜キャパシタ１００の下部電極層２０が、白金（Ｐｔ）によって形成される例を説明する。下部電極層２０は、公知のスパッタリング法により基板１０上に白金（Ｐｔ）よりなる層が形成される。
（２）絶縁層としての酸化物層の形成
　次に、下部電極層２０上に酸化物層３０が形成される。酸化物層３０は、（ａ）前駆体層の形成及び予備焼成の工程、（ｂ）本焼成の工程の順で形成される。図３及び図４は、酸化物層３０の形成工程を示す図である。本実施形態においては、薄膜キャパシタ１００の製造工程の酸化物層３０が、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物よって形成される例を説明する。
（ａ）前駆体層の形成及び予備焼成
　図３に示すように、下部電極層２０上に、公知のスピンコーティング法により、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液（前駆体溶液という。以下、前駆体の溶液に対して同じ。）を出発材とする前駆体層３０ａが形成される。ここで、酸化物層３０のためのビスマス（Ｂｉ）を含む前駆体の例は、オクチル酸ビスマス、塩化ビスマス、硝酸ビスマス、又は各種のビスマスアルコキシド（例えば、ビスマスイソプロポキシド、ビスマスブトキシド、ビスマスエトキシド、ビスマスメトキシエトキシド）が採用され得る。また、本実施形態における酸化物層３０のためのニオブ（Ｎｂ）を含む前駆体の例は、オクチル酸ニオブ、塩化ニオブ、硝酸ニオブ、又は各種のニオブアルコキシド（例えば、ニオブイソプロポキシド、ニオブブトキシド、ニオブエトキシド、ニオブメトキシエトキシド）が採用され得る。また、前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２－メトキシエタノール、２－エトキシエタノール、２－ブトキシエタノールの群から選択される１種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸の群から選択される１種のカルボン酸である溶媒であることが好ましい。
　その後、予備焼成として、酸素雰囲気中又は大気中（総称して、「酸素含有雰囲気中」ともいう。）で所定の時間、８０℃以上２５０℃以下の温度範囲で予備焼成を行う。予備焼成では、前駆体層３０ａ中の溶媒を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）が形成される。前述の観点をより確度高く実現するために、予備焼成温度は、８０℃以上２５０℃以下が好ましい。また、前述のスピンコーティング法による前駆体層３０ａの形成及び予備焼成を複数回繰り返すことによって、酸化物層３０の所望の厚みを得ることができる。
（ｂ）本焼成
　その後、本焼成として、前駆体層３０ａを、酸素雰囲気中（例えば１００体積％であるが、これに限定されない）で、所定の時間、５２０℃以上６５０℃以下の範囲の温度で加熱する。その結果、図４に示すように、電極層上に、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物層３０（不可避不純物を含み得る。以下、同じ。）が形成される。ここで、溶液法における本焼成として、酸化物層を形成するための加熱温度は、５２０℃以上６５０℃以下であるが、上限を限定するものではない。しかし、加熱温度が、６５０℃を超える場合は、酸化物層の結晶化が進み、リーク電流量が顕著に増大してしまう傾向にある点から、加熱温度を６５０℃以下とすることがより好ましい。一方、加熱温度が、５２０℃未満の場合は、前駆体溶液の溶媒及び溶質中の炭素が残存し、リーク電流量が顕著に増大してしまうので、加熱温度は、５２０℃以上６５０℃以下とすることが好ましい。
　また、酸化物層３０の膜厚の範囲は３０ｎｍ以上が好ましい。酸化物層３０の膜厚が３０ｎｍ未満になると、膜厚の減少に伴うリーク電流及び誘電損失の増大により、固体電子装置に適用するには、実用的ではなくなるため好ましくない。
　なお、酸化物層３０におけるビスマス（Ｂｉ）及びニオブ（Ｎｂ）の原子組成比と、１ＫＨｚにおける比誘電率並びに０．５ＭＶ／ｃｍ印加時のリーク電流値の関係について測定した結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　ビスマス（Ｂｉ）及びニオブ（Ｎｂ）の原子組成比については、ラザフォード後方散乱分光法（ＲＢＳ法）を用いて、ビスマス（Ｂｉ）及びニオブ（Ｎｂ）の元素分析を行い、ビスマス（Ｂｉ）及びニオブ（Ｎｂ）の原子組成比を求めた。比誘電率並びにリーク電流値の測定方法の詳細については後述しているが、表１については、１ＫＨｚの交流電圧印加時の比誘電率と、０．５ＭＶ／ｃｍの電圧印加時のリーク電流値の結果を示している。表１に示すように、酸化物層３０におけるビスマス（Ｂｉ）及びニオブ（Ｎｂ）の原子組成比については、（Ｂｉ）が１としたときにニオブ（Ｎｂ）が０．８以上３．３以下の範囲内においては、比誘電率並びにリーク電流値は、デバイスとして適用可能な値を示していた。
（３）上部電極層の形成
　次に、酸化物層３０上に上部電極層４０が形成される。図５は、上部電極層４０の形成工程を示す図である。本実施形態においては、薄膜キャパシタ１００の上部電極層４０が、白金（Ｐｔ）によって形成される例を説明する。上部電極層４０は、下部電極層２０と同様、公知のスパッタリング法により酸化物層３０上に白金（Ｐｔ）よりなる層が形成される。
　本実施形態によれば、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱することにより形成される、ビスマス（Ｂｉ）とニオブ（Ｎｂ）からなる酸化物層を備え、酸化物層を形成するための加熱温度が、５２０℃以上６５０℃以下とする。これにより、良好な電気特性が得られるとともに、真空プロセスを用いることなく酸化物層の前駆体溶液を酸素含有雰囲気中で加熱すればよいため、従来のスパッタ法と比較して大面積化が容易になるとともに、工業性ないし量産性を格段に高めることが可能となる。
＜第２実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
　本実施形態においては、固体電子装置の一例である薄膜キャパシタの下部電極層及び上部電極層が、金属酸化物からなる導電性酸化物（不可避不純物を含みうる）で構成されている。本実施形態における固体電子装置の一例である薄膜キャパシタ２００の全体構成は、図１０に示されている。本実施形態は、下部電極層及び上部電極層が、金属酸化物からなる導電性酸化物で構成されている以外は第１実施形態と同じである。従って、本実施の形態の構成については、前述の図１と対応する構成には同一の参照符号を付して説明を省略し、異なる構成について説明する。図１０に示すように、薄膜キャパシタ２００は、基板１０を有し、基板１０上に、基板１０の側から下部電極層２２０、誘電体から構成される絶縁層である酸化物層３０、上部電極層２４０を備える。
　下部電極層２２０及び上部電極層２４０の例としては、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる酸化物層、アンチモン（Ｓｂ）と錫（Ｓｎ）とからなる酸化物層、インジウム（Ｉｎ）と錫（Ｓｎ）とからなる酸化物層（但し、不可避不純物を含み得る。以下、同じ。）を採用することができる。
２．薄膜キャパシタ２００の製造工程
　次に薄膜キャパシタ２００の製造方法を説明する。図６乃至図９は、それぞれ、薄膜キャパシタ２００の製造方法の一過程を示す断面模式図である。図６及び図７に示すようにまず、基板１０上に下部電極層２２０が形成される。次に、下部電極層２２０上に酸化物層３０が形成されて、その後、上部電極層２４０が形成される。なお、薄膜キャパシタ２００の製造工程においては、第１実施形態と重複する説明は省略する。
（１）下部電極層の形成
　図６及び図７は、下部電極層２２０の形成工程を示す図である。本実施形態においては、薄膜キャパシタ２００の下部電極層２２０が、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる導電用酸化物層によって形成される例を説明する。下部電極層２２０は、（ａ）前駆体層の形成及び予備焼成の工程、（ｂ）本焼成の工程の順で形成される。
（ａ）前駆体層の形成及び予備焼成
　図６に示すように、基板１０上に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする前駆体溶液（下部電極層用前駆体溶液という。以下、下部電極層用前駆体の溶液に対して同じ。）を出発材とする下部電極層用前駆体層２２０ａが形成される。ここで、下部電極層２２０のためのランタン（Ｌａ）を含む前駆体の例は、酢酸ランタンである。その他の例として、硝酸ランタン、塩化ランタン、又は各種のランタンアルコキシド（例えば、ランタンイソプロポキシド、ランタンブトキシド、ランタンエトキシド、ランタンメトキシエトキシド）が採用され得る。また、下部電極層用前駆体層２２０ａのためのニッケル（Ｎｉ）を含む前駆体の例は、酢酸ニッケルである。その他の例として、硝酸ニッケル、塩化ニッケル、又は各種のニッケルアルコキシド（例えば、ニッケルインジウムイソプロポキシド、ニッケルブトキシド、ニッケルエトキシド、ニッケルメトキシエトキシド）が採用され得る。
　なお、下部電極層としてアンチモン（Ｓｂ）と錫（Ｓｎ）とからなる導電用酸化物層を採用する場合、アンチモン（Ｓｂ）を含む下部電極層用前駆体の例として、酢酸アンチモン、硝酸アンチモン、塩化アンチモン、又は各種のアンチモンアルコキシド（例えば、アンチモンイソプロポキシド、アンチモンブトキシド、アンチモンエトキシド、アンチモンメトキシエトキシド）が採用され得る。また、錫（Ｓｎ）を含む前駆体の例として、酢酸錫、硝酸錫、塩化錫、又は各種の錫アルコキシド（例えば、アンチモンイソプロポキシド、アンチモンブトキシド、アンチモンエトキシド、アンチモンメトキシエトキシド）が採用され得る。さらに、下部電極層としてインジウム（Ｉｎ）と錫（Ｓｎ）とからなる導電用酸化物を採用する場合、インジウム（Ｉｎ）を含む前駆体の例は、酢酸インジウム、硝酸インジウム、塩化インジウム、又は各種のインジウムアルコキシド（例えば、インジウムイソプロポキシド、インジウムブトキシド、インジウムエトキシド、インジウムメトキシエトキシド）が採用され得る。また、錫（Ｓｎ）を含む下部電極層用前駆体の例は、前述の例と同じである。
　その後、酸素含有雰囲気中で所定の時間、前述の第１実形態施の酸化物層と同様の理由により、８０℃以上２５０℃以下の温度範囲で予備焼成を行う。また、前述のスピンコーティング法による下部電極層用前駆体層２２０ａの形成及び予備焼成を複数回繰り返すことによって、下部電極層２２０の所望の厚みを得ることができる。
（ｂ）本焼成
　その後、本焼成として、下部電極層用前駆体層２２０ａを、酸素雰囲気中、約２０分間、５５０℃に加熱する。その結果、図７に示すように、基板１０上に、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる下部電極層２２０（但し、不可避不純物を含み得る。以下、同じ。）が形成される。ここで、溶液法における本焼成として、導電用酸化物層を形成するための加熱温度は、第１実施形態の酸化物層と同様の理由により、５２０℃以上６５０℃以下が好ましい。なお、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなるとからなる導電用酸化物層は、ＬＮＯ層とも呼ばれる。
　（２）絶縁層としての酸化物層の形成
　次に、下部電極層２２０上に酸化物層３０を形成する。本実施形態の酸化物層３０は、第１実施形態と同様、（ａ）前駆体層の形成及び予備焼成の工程、（ｂ）本焼成の工程の順で形成される。図８は、下部電極層２２０上に酸化物層３０が形成された状態を示す図である。第１実施形態と同様、酸化物層３０の膜厚の範囲は３０ｎｍ以上が好ましい。
（３）上部電極層の形成
　次に、図９及び図１０に示すように、上部電極層２４０を酸化物層３０上に形成する。本実施形態においては、薄膜キャパシタ２００の上部電極層２４０が、下部電極層２２０と同様に、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる導電用酸化物層によって形成される例を説明する。上部電極層２４０は、下部電極層２２０と同様、（ａ）前駆体層の形成及び予備焼成の工程、（ｂ）本焼成の工程の順で形成される。酸化物層３０上に形成された下部電極層用前駆体層２４０ａが、図９に示され、酸化物層３０上に形成された上部電極層２４０が、図１０に示されている。
　本実施形態においても、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱することにより形成される、ビスマス（Ｂｉ）とニオブ（Ｎｂ）からなる酸化物層を備え、酸化物層を形成するための加熱温度が、５２０℃以上６５０℃以下とする。これにより、良好な電気特性が得られるとともに、真空プロセスを用いることなく酸化物層の前駆体溶液を酸素含有雰囲気中で加熱すればよいため、工業性ないし量産性を高めることが可能となる。また、下部電極層、絶縁層となる酸化物層、及び上部電極層すべてが金属酸化物によって構成され、真空プロセスを用いることなく全ての工程を酸素含有雰囲気中で行うことができるため、従来のスパッタ法と比較して大面積化が容易になるとともに、工業性ないし量産性を格段に高めることが可能となる。
＜第３実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
　本実施形態においては、固体電子装置の一例である薄膜キャパシタの全ての層の形成過程において型押し加工が施されている。本実施形態における固体電子装置の一例である薄膜キャパシタ３００の全体構成は、図１１に示されている。本実施形態では、下部電極層及び酸化物層が、型押し加工を施されている以外は第２実施形態と同じである。従って、本実施の形態の構成については、前述の図１０と対応する構成には同一の参照符号を付して説明を省略し、異なる構成について説明する。図１１に示すように、薄膜キャパシタ３００は、基板１０を有し、基板１０上に、基板１０の側から下部電極層３２０、誘電体から構成される絶縁層である酸化物層３３０、上部電極層３４０を備える。
　ところで、本願において、「型押し」は「ナノインプリント」と呼ばれることもある。
２．薄膜キャパシタ３００の製造工程
　次に薄膜キャパシタ３００の製造方法を説明する。図１２乃至図２１は、それぞれ、薄膜キャパシタ３００の製造方法の一過程を示す断面模式図である。薄膜キャパシタ３００は、まず基板１０上に型押し加工が施された下部電極層３２０が形成される。次に、下部電極層３２０上に型押し加工が施された酸化物層３３０が形成される。その後、酸化物層３３０上に上部電極層３４０が形成される。薄膜キャパシタ３００の製造工程においても第２実施形態と重複する説明は省略する。
（１）下部電極層の形成
　本実施形態においては、薄膜キャパシタ３００の下部電極層３２０が、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる導電用酸化物層によって形成される例を説明する。下部電極層３２０は、（ａ）前駆体層の形成及び予備焼成の工程、（ｂ）型押し加工の工程、（ｃ）本焼成の工程の順で形成される。初めに、基板１０上に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする下部電極層用前駆体溶液を出発材とする下部電極層用前駆体層３２０ａが形成される。
　その後、予備焼成として、酸素含有雰囲気中で所定の時間、下部電極層用前駆体層３２０ａを８０℃以上２５０℃以下の温度範囲で加熱する。また、前述のスピンコーティング法による下部電極層用前駆体層３２０ａの形成及び予備焼成を複数回繰り返すことによって、下部電極層３２０の所望の厚みを得ることができる。
（ｂ）型押し加工
　次に、下部電極層用前駆体層３２０ａのパターニングを行うために、図１２に示すように、８０℃以上３００℃以下の範囲内で加熱した状態で、下部電極層用型Ｍ１を用いて、１ＭＰａ以上２０ＭＰａ以下の圧力で型押し加工が施される。型押し加工における加熱方法の例としては、チャンバー、オーブン等により、所定の温度雰囲気の状態にする方法、基板を搭載する基台を下部からヒーターにより加熱する方法、また、予め８０℃以上３００℃以下に加熱した型を用いて型押し加工が施される方法等がある。この場合、基台を下部からヒーターにより加熱する方法と予め８０℃以上３００℃以下に加熱した型を併用することが加工性の面でより好ましい。
　なお、上述の型の加熱温度を８０℃以上３００℃以下としたのは、以下の理由による。型押し加工時の加熱温度が８０℃未満である場合には、下部電極層用前駆体層３２０ａの温度が低下することに起因して下部電極層用前駆体層３２０ａの塑性変形能力が低下することになるため、型押し構造の成型時の成型の実現性、又は成型後の信頼性ないし安定性が乏しくなる。また、型押し加工時の加熱温度が３００℃を超える場合には、塑性変形能の根源である有機鎖の分解（酸化熱分解）が進むため、塑性変形能力が低下するからである。さらに、前述の観点から言えば、下部電極層用前駆体層３２０ａを、型押し加工の際、１００℃以上２５０℃以下の範囲内で加熱することは、さらに好ましい一態様である。
　また、型押し加工における圧力は、１ＭＰａ以上２０ＭＰａ以下の範囲内の圧力であれば、下部電極層用前駆体層３２０ａが型の表面形状に追随して変形するようになり、所望の型押し構造を高い精度で形成することが可能となる。また、型押し加工が施される際に印加する圧力を１ＭＰａ以上２０ＭＰａ以下という低い圧力範囲に設定する。その結果、型押し加工が施される際に型が損傷し難くなるとともに、大面積化にも有利となる。
　その後、下部電極層用前駆体層３２０ａを全面エッチングする。その結果、図１３に示すように、下部電極層に対応する領域以外の領域から下部電極層用前駆体層３２０ａを完全に除去する（下部電極層用前駆体層３２０ａの全面に対するエッチング工程）。
　また、上述の型押し加工において、予め、型押し面が接触することになる各前駆体層の表面に対する離型処理及び／又はその型の型押し面に対する離型処理を施しておき、その後、各前駆体層に対して型押し加工が施されることが好ましい。そのような処理を施す。その結果、各前駆体層と型との間の摩擦力を低減することができるため、各前駆体層に対してより一層精度良く型押し加工が施されることが可能となる。なお、離型処理に用いることができる離型剤としては、界面活性剤（例えば、フッ素系界面活性剤、シリコン系界面活性剤、ノニオン系界面活性剤等）、フッ素含有ダイヤモンドライクカーボン等を例示することができる。
（ｃ）本焼成
　次に、下部電極層用前駆体層３２０ａに対して本焼成を行う。その結果、図１４に示すように、基板１０上に、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる下部電極層３２０（但し、不可避不純物を含み得る。以下、同じ。）が形成される。
（２）絶縁層となる酸化物層の形成
　次に、下部電極層３２０上に絶縁層となる酸化物層３３０を形成する。酸化物層３３０は、（ａ）前駆体層の形成及び予備焼成の工程、（ｂ）型押し加工の工程、（ｃ）本焼成の工程の順で形成される。図１５乃至図１８は、酸化物層３３０の形成工程を示す図である。
（ａ）前駆体層の形成及び予備焼成
　図１５に示すように、基板１０及びパターニングされた下部電極層３２０上に、第２実施形態と同様に、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層３３０ａを形成する。その後、酸素含有雰囲気中で、８０℃以上２５０℃以下に加熱した状態で予備焼成を行う。
（ｂ）型押し加工
　本実施形態では、図１６に示すように、予備焼成のみを行った前駆体層３３０ａに対して、型押し加工が施される。具体的には、酸化物層のパターニングを行うため、８０℃以上３００℃以下に加熱した状態で、絶縁層用型Ｍ２を用いて、１ＭＰａ以上２０ＭＰａ以下の圧力で型押し加工が施される。
　その後、前駆体層３３０ａを全面エッチングする。その結果、図１７に示すように、酸化物層３３０に対応する領域以外の領域から前駆体層３３０ａを完全に除去する（前駆体層３３０ａの全面に対するエッチング工程）。なお、本実施形態の前駆体層３３０ａのエッチング工程は、真空プロセスを用いることないウェットエッチング技術を用いて行われたが、プラズマを用いた、いわゆるドライエッチング技術によってエッチングされることを妨げない。
（ｃ）本焼成
　その後、第２実施形態と同様に、前駆体層３３０ａを本焼成する。その結果、図１８に示すように、下部電極層３２０上に、絶縁層となる酸化物層３３０（但し、不可避不純物を含み得る。以下、同じ。）が形成される。本焼成として、前駆体層３３０ａを、酸素雰囲気中で、所定時間５２０℃以上６５０℃以下の温度範囲で加熱する。
　なお、前駆体層３３０ａの全面に対するエッチング工程を本焼成後に行うことも可能であるが、前述のように、型押し工程と本焼成の工程との間に、前駆体層を全体的にエッチングする工程が含まれることは、より好ましい一態様である。これは、各前駆体層を本焼成した後にエッチングするよりも容易に不要な領域を除去することが可能なためである。
（３）上部電極層の形成
　その後、酸化物層３３０上に、下部電極層３２０と同様に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする前駆体溶液を出発材とする上部電極層用前駆体層３４０ａが形成される。その後、上部電極層用前駆体層３４０ａに対して酸素含有雰囲気中において８０℃以上２５０℃以下の温度範囲で加熱して予備焼成を行う。
　続いて、図１９に示すように、予備焼成が行われた上部電極層用前駆体層３４０ａのパターニングを行うため、上部電極層用前駆体層３４０ａを８０℃以上３００℃以下に加熱した状態で、上部電極層用型Ｍ３を用いて、上部電極層用前駆体層３４０ａに対して１ＭＰａ以上２０ＭＰａ以下の圧力で型押し加工が施される。その後、図２０に示すように、上部電極層用前駆体層３４０ａを全面エッチングすることにより、上部電極層３４０に対応する領域以外の領域から上部電極層用前駆体層３４０ａを完全に除去する。
　さらにその後、図２１に示すように、本焼成として、酸素雰囲気中で、上部電極層用前駆体層３４０ａを、所定の時間、５３０℃乃至６００℃に加熱することにより、酸化物層３３０上に、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる上部電極層３４０（但し、不可避不純物を含み得る。以下、同じ。）が形成される。
　本実施形態においても、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱することにより形成される、ビスマス（Ｂｉ）とニオブ（Ｎｂ）からなる酸化物層を備え、酸化物層を形成するための加熱温度が、５２０℃以上６５０℃以下とする。これにより、良好な電気特性が得られるとともに、真空プロセスを用いることなく酸化物層の前駆体溶液を酸素含有雰囲気中で加熱すればよいため、従来のスパッタ法と比較して大面積化が容易になるとともに、工業性ないし量産性を格段に高めることが可能となる。
　また、本実施形態では、基板１０上に、基板１０の側から下部電極層３２０、絶縁層である酸化物層３３０、上部電極層３４０を備え、型押し加工を施すことによって型押し構造が形成される。その結果、真空プロセスやフォトリソグラフィー法を用いたプロセス、あるいは紫外線の照射プロセス等、比較的長時間、及び／又は高価な設備を必要とするプロセスが不要になる。その結果、電極層及び酸化物層が、いずれも簡便にパターニングされ得るため、本実施形態の薄膜キャパシタ３００は、極めて工業性ないし量産性に優れるものである。
＜第４実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
　本実施形態においても、固体電子装置の一例である薄膜キャパシタの全ての層の形成過程において型押し加工が施されている。本実施形態における固体電子装置の一例である薄膜キャパシタ４００の全体構成は、図２５に示されている。本実施形態では、下部電極層、酸化物層、及び上部電極層は、各々の前駆体層を積層した後に予備焼成が行なわれる。そして、予備焼成が行なわれた全ての前駆体層は、型押し加工を施された後に本焼成が行われる。従って、本実施の形態の構成については、前述の図１１と対応する構成には同一の参照符号を付して説明を省略し、異なる構成について説明する。図２５に示すように、薄膜キャパシタ４００は、基板１０を有し、基板１０上に、基板１０の側から下部電極層４２０、誘電体から構成される絶縁層である酸化物層４３０、上部電極層４４０を備える。
２．薄膜キャパシタ４００の製造工程
　次に薄膜キャパシタ４００の製造方法を説明する。図２２乃至図２４は、それぞれ、薄膜キャパシタ４００の製造方法の一過程を示す断面模式図である。薄膜キャパシタ４００は、まず基板１０上に、下部電極層４２０の前駆体層である下部電極層用前駆体層４２０ａ、酸化物層４３０の前駆体層である前駆体層４３０ａ、上部電極層４４０の前駆体層である上部電極層用前駆体層４４０ａの積層体が形成される。次に、この積層体に型押し加工が施され、本焼成が行われる。薄膜キャパシタ４００の製造工程においては、第３実施形態と重複する説明は省略する。
（１）前駆体層の積層体の形成
　図２２に示すように、まず基板１０上に、下部電極層４２０の前駆体層である下部電極層用前駆体層４２０ａ、酸化物層４３０の前駆体層である前駆体層４３０ａ、上部電極層４４０の前駆体層である上部電極層用前駆体層４４０ａの積層体が形成される。本実施形態においては、第３実施形態と同様、薄膜キャパシタ４００の下部電極層４２０及び上部電極層４４０が、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる導電用酸化物層によって形成され、絶縁層となる酸化物層４３０がビスマス（Ｂｉ）及びニオブ（Ｎｂ）とからなる酸化物層によって形成される例を説明する。初めに、基板１０上に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする下部電極層用前駆体溶液を出発材とする下部電極層用前駆体層４２０ａが形成される。その後、予備焼成として、酸素含有雰囲気中で所定の時間、下部電極層用前駆体層４２０ａを８０℃以上２５０℃以下の温度範囲で加熱する。また、前述のスピンコーティング法による下部電極層用前駆体層４２０ａの形成及び予備焼成を複数回繰り返すことによって、下部電極層４２０の所望の厚みを得ることができる。
　次に、予備焼成が行われた下部電極層用前駆体層４２０ａ上に前駆体層４３０ａを形成する。まず下部電極層用前駆体層４２０ａ上にビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層４３０ａを形成する。その後、予備焼成として、酸素含有雰囲気中で所定の時間、前駆体層４３０ａを８０℃以上２５０℃以下の温度範囲で加熱する。
　次に、予備焼成が行われた前駆体層４３０ａ上に、下部電極層用前駆体層４２０ａと同様に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする前駆体溶液を出発材とする上部電極層用前駆体層４４０ａが形成される。その後、上部電極層用前駆体層４４０ａに対して酸素含有雰囲気中で８０℃以上２５０℃以下の温度範囲で加熱して予備焼成を行う。
（２）型押し加工
　次に、各前駆体層の積層体（４２０ａ，４３０ａ，４４０ａ）のパターニングを行うために、図２３に示すように、８０℃以上３００℃以下の範囲内で加熱した状態で、積層体用型Ｍ４を用いて、１ＭＰａ以上２０ＭＰａ以下の圧力で型押し加工が施される。
　その後、各前駆体層の積層体（４２０ａ，４３０ａ，４４０ａ）を全面エッチングする。その結果、図２４に示すように、下部電極層、酸化物層、及び上部電極層に対応する領域以外の領域から各前駆体層の積層体（４２０ａ，４３０ａ，４４０ａ）を完全に除去する（各前駆体層の積層体（４２０ａ，４３０ａ，４４０ａ）の全面に対するエッチング工程）。
（３）本焼成
　次に、各前駆体層の積層体（４２０ａ，４３０ａ，４４０ａ）に対して本焼成を行う。その結果、図２５に示すように、基板１０上に、下部電極層４２０、酸化物層４３０、上部電極層４４０が形成される。
　本実施形態においても、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱することにより形成される、ビスマス（Ｂｉ）とニオブ（Ｎｂ）からなる酸化物層を備え、酸化物層を形成するための加熱温度が、５２０℃以上６５０℃以下とする。これにより、良好な電気特性が得られるとともに、真空プロセスを用いることなく酸化物層の前駆体溶液を酸素含有雰囲気中で加熱すればよいため、従来のスパッタ法と比較して大面積化が容易になるとともに、工業性ないし量産性を格段に高めることが可能となる。
　また、本実施形態では、予備焼成が行われた全ての酸化物層の前駆体層に対して型押し加工が行った後に本焼成が行われる。したがって、型押し構造を形成する場合において、工程の短縮化を図ることが可能となる。
＜実施例＞
　以下、本発明をより詳細に説明するために、実施例及び比較例をあげて説明するが、本発明はこれらの例によって限定されるものではない。
　実施例及び比較例については、以下の方法によって、固体電子装置の物性の測定及びＢＮＯ酸化物層の組成分析を実施した。
１．電気特性
（１）リーク電流
　下部電極層と上部電極層の間に０．２５ＭＶ／ｃｍの電圧を印加して電流を測定した。この測定にはアジレントテクノロジー社製、４１５６Ｃ型を用いた。
（２）誘電損失（ｔａｎδ）
　実施例及び比較例の誘電損失は以下のようにして測定した。室温において、下部電極層と上部電極層の間に０．１Ｖの電圧、１ＫＨｚの交流電圧を印加して誘電損失を測定した。この測定には東陽テクニカ社製、１２６０－ＳＹＳ型広帯域誘電率測定システムを用いた。
（３）比誘電率
　実施例及び比較例の比誘電率は以下のようにして測定した。下部電極層と上部電極層の間に０．１Ｖの電圧、１ＫＨｚの交流電圧を印加して比誘電率を測定した。この測定には東陽テクニカ社製、１２６０－ＳＹＳ型広帯域誘電率測定システムを用いた。
２．ＢＮＯ酸化物層の炭素及び水素の含有率
　Ｎａｔｉｏｎａｌ　Ｅｌｅｃｔｒｏｓｔａｔｉｃｓ　Ｃｏｒｐｏｒａｔｉｏｎ　製　Ｐｅｌｌｅｔｒｏｎ　３ＳＤＨを用いて、ラザフォード後方散乱分光法（Ｒｕｔｈｅｒｆｏｒｄ　Ｂａｃｋｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＲＢＳ分析法）、水素前方散乱分析法（Ｈｙｄｒｏｇｅｎ　Ｆｏｒｗａｒｄ　ｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＨＦＳ分析法）、及び核反応解析法（（Ｎｕｃｌｅａｒ　Ｒｅａｃｔｉｏｎ　Ａｎａｌｙｓｉｓ：ＮＲＡ分析法）により元素分析を行い、実施例及び比較例におけるＢＮＯ酸化物層の炭素及び水素の含有率を求めた。
３．ＢＮＯ酸化物層の断面ＴＥＭ写真及び電子線回析による結晶構造解析
　実施例及び比較例におけるＢＮＯ酸化物層について断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｙ）写真及び電子線回析像による観察を行った。また、実施例及び比較例におけるＢＮＯ酸化物層の電子線回析像を用いて、ミラー指数及び原子間距離を求め、既知の結晶構造モデルとフィッティングを行うことにより構造解析を行った。既知の結晶構造モデルとして、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７，β－ＢｉＮｂＯ４、及びＢｉ３ＮｂＯ７を用いた。
（実施例１）
　実施例１においては、本実施形態の実施形態の製造方法に基づき、薄膜キャパシタを作成した。まず、基板の上に下部電極層を形成し、次に、酸化物層を形成する。その後、酸化物層上に上部電極層を形成する。基板として、高耐熱ガラスを用いた。下部電極層は、公知のスパッタリング法により基板上に白金（Ｐｔ）よりなる層を形成した。このときの下部電極層の膜厚は２００ｎｍであった。絶縁層となる酸化物層のためのビスマス（Ｂｉ）を含む前駆体は、オクチル酸ビスマスを用い、ニオブ（Ｎｂ）を含む前駆体は、オクチル酸ニオブを用いた。予備焼成として、５分間、２５０℃に加熱し、スピンコーティング法による前駆体層の形成と予備焼成を５回繰り返した。本焼成として、前駆体層を、酸素雰囲気中で、約２０分間、５２０℃に加熱した。酸化物層３０の厚みを約１７０ｎｍとした。各層の膜厚は、各層と基板の段差を触針法により求めた。酸化物層におけるビスマス（Ｂｉ）とニオブ（Ｎｂ）との原子組成比は、ビスマス（Ｂｉ）が１としたときにニオブ（Ｎｂ）が１であった。上部電極層は、公知のスパッタリング法により酸化物層上に白金（Ｐｔ）よりなる層を形成した。このときの上部電極層のサイズを１００μｍ×１００μｍとし、膜厚を１５０ｎｍとした。また、電気特性は、リーク電流値が、３．０×１０－４Ａ／ｃｍ２、誘電損失が、０．０２５、比誘電率が６２であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ－ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。また、さらに具体的には、パイロクロア型結晶構造は、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造であるか、あるいは（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造と略同一ないし近似していることが判明した。
（実施例２）
　実施例２においては、本焼成として、前駆体層を、酸素雰囲気中で、１時間、５２０℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。また、電気特性は、リーク電流値が、３．０×１０－８Ａ／ｃｍ２、誘電損失が、０．０１、比誘電率が７０であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ－ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。また、さらに具体的には、パイロクロア型結晶構造は、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造であるか、あるいは（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造と略同一ないし近似していることが判明した。また、炭素含有率が１．５ａｔｍ％以下と検出限界以下の小さな値となり、水素含有率が１．６ａｔｍ％であった。
（実施例３）
　実施例３においては、本焼成として、前駆体層を、酸素雰囲気中で、２０分、５３０℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、３．０×１０－６Ａ／ｃｍ２、誘電損失が、０．０１、比誘電率が１１０であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ－ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。また、さらに具体的には、パイロクロア型結晶構造は、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造であるか、あるいは（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造と略同一ないし近似していることが判明した。
（実施例４）
　実施例４においては、本焼成として、前駆体層を、酸素雰囲気中で、２時間、５３０℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、８．８×１０－８Ａ／ｃｍ２、誘電損失が、０．０１８、比誘電率が１７０であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ－ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。また、さらに具体的には、パイロクロア型結晶構造は、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造であるか、あるいは（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造と略同一ないし近似していることが判明した。また、炭素含有率が１．５ａｔｍ％以下と検出限界以下の小さな値となり、水素含有率が１．４ａｔｍ％であった。
（実施例５）
　実施例５においては、本焼成として、前駆体層を、酸素雰囲気中で、１分、５５０℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、５．０×１０－７Ａ／ｃｍ２、誘電損失が、０．０１、比誘電率が１００であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ－ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。また、さらに具体的には、パイロクロア型結晶構造は、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造であるか、あるいは（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造と略同一ないし近似していることが判明した。
（実施例６）
　実施例６においては、本焼成として、前駆体層を、酸素雰囲気中で、２０分、５５０℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、１．０×１０－６Ａ／ｃｍ２、誘電損失が、０．００１、比誘電率が１８０であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ－ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。また、さらに具体的には、パイロクロア型結晶構造は、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造であるか、あるいは（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造と略同一ないし近似していることが判明した。また、炭素含有率が１．５ａｔｍ％以下、水素含有率が１．０ａｔｍ％以下と双方検出限界以下の小さな値となった。
（実施例７）
　実施例７においては、本焼成として、前駆体層を、酸素雰囲気中で、１２時間、５５０℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、２．０×１０－５Ａ／ｃｍ２、誘電損失が、０．００４、比誘電率が１００であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ－ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。また、さらに具体的には、パイロクロア型結晶構造は、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造であるか、あるいは（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造と略同一ないし近似していることが判明した。
（実施例８）
　実施例８においては、本焼成として、前駆体層を、酸素雰囲気中で、２０分、６００℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、７．０×１０－６Ａ／ｃｍ２、誘電損失が、０．００１、比誘電率が８０であった。ＢＮＯ酸化物層の結晶相の組成は、β－ＢｉＮｂＯ４型結晶構造の結晶相を得ることができた。
（実施例９）
　実施例９においては、本焼成として、前駆体層を、酸素雰囲気中で、２０分、６５０℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、５．０×１０－３Ａ／ｃｍ２、誘電損失が、０．００１、比誘電率が９５であった。ＢＮＯ酸化物層の結晶相の組成は、β－ＢｉＮｂＯ４型結晶構造の結晶相を得ることができた。
（実施例１０）
　実施例１０においては、本実施形態の第４実施形態の製造方法に基づき、薄膜キャパシタを作成した。基板１０として、高耐熱ガラスを用いた。下部電極層及び上部電極層は、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる酸化物層を形成した。下部電極層及び上部電極層のためのランタン（Ｌａ）を含む前駆体は、酢酸ランタンを用いた。また、絶縁層となる酸化物層は、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物層を形成した。酸化物層のためのビスマス（Ｂｉ）を含む前駆体は、オクチル酸ビスマスを用い、ニオブ（Ｎｂ）を含む前駆体は、オクチル酸ニオブを用いた。まず、基板の上に下部電極層の前駆体層を形成して予備焼成した。予備焼成として、約５分間、２５０℃に加熱し、スピンコーティング法による前駆体層の形成と予備焼成を５回繰り返した。次に、下部電極層の前駆体層の上に、絶縁層となる酸化物層の前駆体層を形成し、予備焼成として、約５分間、２５０℃に加熱した。その後、絶縁層となる酸化物層の前駆体層の上に、下部電極層の前駆体層と同様の条件で上部部電極層の前駆体層を形成した。次に予備焼成として、約５分間、１５０℃に加熱し、スピンコーティング法による前駆体層の形成と予備焼成を５回繰り返した。その後、これら前駆体層の積層体を本焼成として、酸素含有雰囲気中で、２０分間、６５０℃に加熱した。絶縁層となる酸化物層の厚みは約１７０ｎｍであった。絶縁層となる酸化物層におけるビスマス（Ｂｉ）とニオブ（Ｎｂ）との原子組成比は、ビスマス（Ｂｉ）が１としたときにニオブ（Ｎｂ）を１とした。上部電極層及び下部電極層の厚みは約６０ｎｍであった。このときの上部電極層のサイズを１００μｍ×１００μｍとした。電気特性は、リーク電流値が、２．４×１０－５Ａ／ｃｍ２、誘電損失が、０．０１５、比誘電率が１２０であった。ＢＮＯ酸化物層の結晶相の組成は、β－ＢｉＮｂＯ４型結晶構造の結晶相を得ることができた。
（比較例１）
　比較例１においては、本焼成として、前駆体層を、酸素雰囲気中で、２０分、５００℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、１．０×１０－２Ａ／ｃｍ２と大きく、誘電損失が、０．００１、比誘電率が１００であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ－ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。
（比較例２）
　比較例２においては、本焼成として、前駆体層を、酸素雰囲気中で、２時間、５００℃に加熱した以外は実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、１．０×１０－１Ａ／ｃｍ２と大きく、誘電損失が、０．００７、比誘電率が１８０であった。ＢＮＯ酸化物層の結晶相の組成は、パイロクロア型結晶構造の微結晶相及びβ－ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。炭素含有率が６．５ａｔｍ％、水素含有率が７．８ａｔｍ％と大きい値となった。
（比較例３）
　比較例３においては、下部電極層上に絶縁層となるＢＮＯ酸化物層を、公知のスパッタリング法により室温にて形成し、この後５５０℃で２０分熱処理を行った。その他については、実施例１と同様の条件で薄膜キャパシタを作成した。電気特性は、リーク電流値が、１．０×１０－７Ａ／ｃｍ２、誘電損失が、０．００５となり、比誘電率が５０であった。ＢＮＯ酸化物層の結晶相の組成は、Ｂｉ３ＮｂＯ７型結晶構造の微結晶相を得ることができた。また、炭素含有率が１．５ａｔｍ％以下、水素含有率が１．０ａｔｍ％以下と双方検出限界以下の小さな値となった。
　実施例１乃至１０および比較例１乃至３における薄層キャパシタの構成及び酸化物層の成膜条件、得られた電気特性及びＢＮＯ酸化物層の炭素及び水素の含有率、結晶構造の結果を表２及び表３に示す。なお、表２及び表３における「結晶相の組成」とは、結晶相及び微結晶相を含む。また、表２及び表３におけるＢｉＮｂＯ４は、β－ＢｉＮｂＯ４を示す。
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
１．電気特性
（１）リーク電流
　表２及び表３に示すように、実施例においては、０．２５ＭＶ／ｃｍ印加時のリーク電流値が、５．０×１０－３Ａ／ｃｍ２以下となり、キャパシタとしての十分な特性を得ることができた。実施例は、比較例１，２と比較してリーク電流が低い値となり、酸化物層を形成するための加熱温度が、５２０℃以上６５０℃以下とすることによって、良好な値が得られることが確認された。また、比較例３のスパッタリング法によるＢＮＯ層と同等の結果が得られた。
（２）誘電損失（ｔａｎδ）
　表２及び表３に示すように、実施例においては、誘電損失が１ＫＨｚにおいて、０．０３以下となり、キャパシタとしての十分な特性を得ることができた。これらの実施例における酸化物層は、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を焼成することによって形成されている。本出願では、前述のように、前駆体溶液を出発材とし、それを焼成することによって酸化物層やその他の酸化物層を形成する方法を、便宜上、「溶液法」とも呼ぶ。この溶液法によって形成された酸化物層は、誘電損失が小さい点ても好ましい絶縁層である。さらに組成は同じであっても、実施例による酸化物層は、比較例３におけるスパッタリング法によるＢＮＯ層と同等の結果が得られた。
（３）比誘電率
　比誘電率については、表２及び表３に示すように、実施例においては、１ＫＨｚにおける比誘電率が６０以上となり、キャパシタとしての十分な特性を得ることができた。一方、比較例３のＢｉ３ＮｂＯ７型結晶構造のＢＮＯ層は、比誘電率が５０と低い結果が得られた。
２．ＢＮＯ酸化物層の炭素および水素の含有率
　本焼成の温度が５２０℃～６５０℃の範囲である実施例２，４，６については、ＢＮＯ酸化物層の炭素含有率が１．５ａｔｍ％以下と良好な結果であった。ここで、本測定法による炭素含有率の測定下限値は、およそ１．５ａｔｍ％であるため、実際の濃度は、この測定下限値以下であると考えられる。また、これらの実施例においては、炭素含有率が比較例３のスパッタ法によるＢＮＯ酸化物層と同様のレベルであることが判明した。一方、比較例２に示すように、本焼成の温度が５００℃と低い場合には、前駆体溶液の溶媒及び溶質中の炭素が残存すると考えられ、炭素含有率が６．５ａｔｍ％と大きな値を示した。その結果、リーク電流１．０×１０－１Ａ／ｃｍ２と大きい値になったものと考えられる。
　また、水素含有率については、本焼成の温度が５２０℃～６５０℃の範囲である実施例２，４，６については、ＢＮＯ酸化物層の水素含有率が１．６ａｔｍ％以下と良好な結果であった。ここで、本測定法による水素含有率の測定下限値は、およそ１．０ａｔｍ％であるため、実施例６における実際の濃度は、この測定下限値以下であると考えられる。また、実施例６においては、水素含有率が比較例３のスパッタ法によるＢＮＯ酸化物層と同様のレベルであることが判明した。一方、比較例２に示すように、本焼成の温度が５００℃と低い場合には、前駆体溶液の溶媒及び溶質中の水素が残存すると考えられ、水素含有率が７．８ａｔｍ％と大きな値を示した。このように水素含有率が大きいことも、リーク電流が１．０×１０－１Ａ／ｃｍ２と大きい値になった原因と考えられる。
３．断面ＴＥＭ写真及び電子線回析による結晶構造解析
　図２６は、実施例６におけるＢＮＯ酸化物層の結晶構造を示す断面ＴＥＭ写真及び電子線回析像である。図２６（ａ）は、実施例６におけるＢＮＯ酸化物層の断面ＴＥＭ写真である。図２６（ｂ）は、図２６（ａ）に示したＢＮＯ酸化物層の断面ＴＥＭ写真の領域Ｘにおける電子線回析像である。また、図２７は、比較例３における絶縁層となる酸化物層の結晶構造を示す断面ＴＥＭ写真及び電子線回析像である。図２７（ａ）は、比較例３におけるＢＮＯ酸化物層の結晶構造を示す断面ＴＥＭ写真である。図２７（ｂ）は、図２７（ａ）に示したＢＮＯ酸化物層の断面ＴＥＭ写真の領域Ｙにおける電子線回析像である。図２６に示すように、断面ＴＥＭ写真及び電子線回析像の結果から、本実施例のＢＮＯ酸化物層は、結晶相及びアモルファス相を含んでいることが確認された。より詳細に見れば、ＢＮＯ酸化物層は、結晶相、微結晶相、及びアモルファス相を含んでいることが分かった。なお、本出願において、「微結晶相」とは、ある層状の材料が形成されている場合に、その層の膜厚方向の上端から下端に至るまで一様に成長した結晶相ではない結晶相を意味する。さらに、ミラー指数及び原子間距離から、既知の結晶構造モデルとフィッティングを行うことによって、ＢＮＯ酸化物層は、Ａ２Ｂ２Ｏ７（但し、Ａは金属元素、Ｂは遷移金属元素、以下、同じ）の一般式で示されるパイロクロア型結晶構造の微結晶相及び三斜晶（ｔｒｉｃｌｉｎｉｃ）のβ－ＢｉＮｂＯ４型結晶構造の結晶相のうちの少なくとも一方を有していることが示された。
　パイロクロア型結晶構造の微結晶相及びβ－ＢｉＮｂＯ４型結晶構造の結晶相は、絶縁層となる酸化物層の前駆体層の本焼成の温度によって、出現性が異なる。実施例８，９，１０に示すように、本焼成の温度が６００℃及び６５０℃の場合に、β－ＢｉＮｂＯ４型結晶構造の結晶相を得ることができた。また、実施例１～７に示すように、本焼成の温度が５２０℃、５３０℃、及び５５０℃の場合に、パイロクロア型結晶構造の微結晶相及びβ－ＢｉＮｂＯ４型結晶構造の結晶相の双方を得ることができた。また、さらに具体的には、パイロクロア型結晶構造は、（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造であるか、あるいは（Ｂｉ１．５Ｚｎ０．５）（Ｚｎ０．５Ｎｂ１．５）Ｏ７型構造と略同一ないし近似しており、本構造のパイロクロア型結晶構造は、薄層キャパシタの絶縁層として、良好な電気特性が得られることが判明した。また、実施例１～７に示すように、絶縁層となる酸化物層は、パイロクロア型結晶構造の微結晶相及びβ－ＢｉＮｂＯ４型結晶構造の結晶相の双方を有することによって、固体電子装置の絶縁層として、良好な比誘電率が得ることが可能であることが判明した。
　一方、比較例３におけるスパッタ法による酸化物層は、パイロクロア型結晶構造の微結晶相及びβ－ＢｉＮｂＯ４型結晶構造の結晶相が確認できず、Ｂｉ３ＮｂＯ７型結晶構造を有する微結晶相を有していた。
　上述のとおり、上述の各実施形態における固体電子装置は、溶液法により作成され、酸化物層を形成するための加熱温度（本焼成の温度）を、５２０℃以上６５０℃以下とするＢＮＯ酸化物層を備えることによって、比誘電率が高いうえに誘電損失が少ないという良好な電気特性を得ることが可能となる。加えて、真空装置等の複雑で高価な設備を要することなく比較的短時間で簡易な方法で形成されるため、工業性ないし量産性に優れた固体電子装置の提供に大きく貢献するものである。
＜その他の実施形態＞
　以上、この発明の実施形態について説明したが、この発明は上記説明した内容のものに限定されるものではない。
　上述の各実施形態における固体電子装置は、低い駆動電圧で大きな電流を制御する固体電子装置に適したものである。上述の各実施形態における固体電子装置として、上述した薄膜キャパシタ以外にも、例えば、積層薄膜キャパシタ、容量可変薄膜キャパシタ等のキャパシタ、また、金属酸化物半導体接合電界効果トランジスタ（ＭＯＳＦＥＴ）、不揮発性メモリ等の半導体装置、さらに、マイクロＴＡＳ（Ｔｏｔａｌ　Ａｎａｌｙｓｉｓ　Ｓｙｓｔｅｍ）、マイクロ化学チップ、ＤＮＡチップ等のＭＥＭＳ（微少電気機械システム）デバイスとして適用することもできる。
　以上述べたとおり、上述の各実施形態の開示は、それらの実施形態の説明のために記載したものであって、本発明を限定するために記載したものではない。加えて、各実施形態の他の組合せを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。

Claims (8)

  1. 　ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を出発材とする前駆体層を、酸素含有雰囲気中において加熱することにより形成される、前記ビスマス（Ｂｉ）と前記ニオブ（Ｎｂ）からなる酸化物層（不可避不純物を含み得る）を備え、
    　前記酸化物層を形成するための加熱温度が、５２０℃以上６５０℃以下である、
    　固体電子装置。
  2. 　前記酸化物層は、炭素含有率が１．５ａｔｍ％以下である、
    　請求項１に記載の固体電子装置。
  3. 　前記酸化物層を形成する前に、酸素含有雰囲気中において８０℃以上３００℃以下で前記前駆体層を加熱した状態で型押し加工を施すことによって、前記前駆体層の型押し構造が形成されている、
    　請求項１又は請求項２に記載の固体電子装置。
  4. 　１ＭＰａ以上２０ＭＰａ以下の範囲内の圧力で前記型押し加工を施す、
    　請求項３に記載の固体電子装置。
  5. 　予め、８０℃以上３００℃以下の範囲内の温度に加熱した型を用いて前記型押し加工を施す、
    　請求項３又は請求項４に記載の固体電子装置。
  6. 　前記固体電子装置が、キャパシタである、
    　請求項１乃至請求項５のいずれか１項に記載の固体電子装置。
  7. 　前記固体電子装置が、半導体装置である、
    　請求項１乃至請求項５のいずれか１項に記載の固体電子装置。
  8. 　前記固体電子装置がＭＥＭＳデバイスである、
    　請求項１乃至請求項５のいずれか１項に記載の固体電子装置。
PCT/JP2012/077623 2011-11-09 2012-10-25 固体電子装置 WO2013069470A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012551404A JP5293983B1 (ja) 2011-11-09 2012-10-25 固体電子装置
US14/357,167 US9293257B2 (en) 2011-11-09 2012-10-25 Solid-state electronic device including dielectric bismuth niobate film formed from solution
KR1020147013691A KR101911127B1 (ko) 2011-11-09 2012-10-25 고체 전자 장치
CN201280058844.0A CN103999207B (zh) 2011-11-09 2012-10-25 固体电子装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-245915 2011-11-09
JP2011245915 2011-11-09

Publications (1)

Publication Number Publication Date
WO2013069470A1 true WO2013069470A1 (ja) 2013-05-16

Family

ID=48289852

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/077623 WO2013069470A1 (ja) 2011-11-09 2012-10-25 固体電子装置

Country Status (6)

Country Link
US (1) US9293257B2 (ja)
JP (1) JP5293983B1 (ja)
KR (1) KR101911127B1 (ja)
CN (1) CN103999207B (ja)
TW (1) TWI467612B (ja)
WO (1) WO2013069470A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014136463A1 (ja) * 2013-03-08 2014-09-12 独立行政法人科学技術振興機構 酸化物層及び酸化物層の製造方法、並びにその酸化物層を備えるキャパシタ、半導体装置、及び微小電気機械システム
WO2016013416A1 (ja) * 2014-07-25 2016-01-28 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
WO2016103368A1 (ja) * 2014-12-24 2016-06-30 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
WO2017098852A1 (ja) * 2015-12-11 2017-06-15 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
US9876067B2 (en) 2013-03-22 2018-01-23 Japan Science And Technology Agency Dielectric layer and manufacturing method of dielectric layer, and solid-state electronic device and manufacturing method of solid-state electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003509846A (ja) * 1999-09-09 2003-03-11 アライドシグナル インコーポレイテッド 集積回路平坦化のための改良された装置及び方法
JP2005116421A (ja) * 2003-10-10 2005-04-28 Murata Mfg Co Ltd 誘電体薄膜形成剤、誘電体薄膜形成剤の製造方法、誘電体薄膜および誘電体薄膜形成方法
JP2008147632A (ja) * 2006-11-13 2008-06-26 Seiko Epson Corp 有機強誘電体膜の形成方法、記憶素子の製造方法、記憶装置、および電子機器
WO2011089748A1 (ja) * 2010-01-21 2011-07-28 株式会社ユーテック Ｐｂｎｚｔ強誘電体膜、ゾルゲル溶液、成膜方法及び強誘電体膜の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173140A (ja) 1996-12-11 1998-06-26 Texas Instr Japan Ltd 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
US6388285B1 (en) * 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
US6589889B2 (en) 1999-09-09 2003-07-08 Alliedsignal Inc. Contact planarization using nanoporous silica materials
JP4178414B2 (ja) * 2004-12-27 2008-11-12 セイコーエプソン株式会社 強誘電体膜、強誘電体キャパシタおよび強誘電体メモリ
US7786820B2 (en) * 2005-03-21 2010-08-31 Ngimat Co. Tunable dielectric radio frequency microelectromechanical system capacitive switch
JP2007051050A (ja) * 2005-08-16 2007-03-01 Korea Inst Of Science & Technology 低温焼成用マイクロ波誘電体セラミックの製造方法及びそれから得られる低温焼成用マイクロ波誘電体セラミック
US20080135900A1 (en) 2006-11-13 2008-06-12 Seiko Epson Corporation Method of forming organic ferroelectric film, method of manufacturing memory element, memory device, and electronic apparatus
KR100857590B1 (ko) * 2007-02-12 2008-09-09 충남대학교산학협력단 연성 폴리머 기판 위에 상온 화학증착법
JP5455352B2 (ja) 2008-10-28 2014-03-26 太陽誘電株式会社 薄膜ｍｉｍキャパシタ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003509846A (ja) * 1999-09-09 2003-03-11 アライドシグナル インコーポレイテッド 集積回路平坦化のための改良された装置及び方法
JP2005116421A (ja) * 2003-10-10 2005-04-28 Murata Mfg Co Ltd 誘電体薄膜形成剤、誘電体薄膜形成剤の製造方法、誘電体薄膜および誘電体薄膜形成方法
JP2008147632A (ja) * 2006-11-13 2008-06-26 Seiko Epson Corp 有機強誘電体膜の形成方法、記憶素子の製造方法、記憶装置、および電子機器
WO2011089748A1 (ja) * 2010-01-21 2011-07-28 株式会社ユーテック Ｐｂｎｚｔ強誘電体膜、ゾルゲル溶液、成膜方法及び強誘電体膜の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014136463A1 (ja) * 2013-03-08 2014-09-12 独立行政法人科学技術振興機構 酸化物層及び酸化物層の製造方法、並びにその酸化物層を備えるキャパシタ、半導体装置、及び微小電気機械システム
CN105027240A (zh) * 2013-03-08 2015-11-04 国立研究开发法人科学技术振兴机构 氧化物层及氧化物层的制造方法、以及具备该氧化物层的电容器、半导体装置及微机电系统
US9876067B2 (en) 2013-03-22 2018-01-23 Japan Science And Technology Agency Dielectric layer and manufacturing method of dielectric layer, and solid-state electronic device and manufacturing method of solid-state electronic device
WO2016013416A1 (ja) * 2014-07-25 2016-01-28 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
JP5932163B1 (ja) * 2014-07-25 2016-06-08 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
CN106458631A (zh) * 2014-07-25 2017-02-22 国立大学法人北陆先端科学技术大学院大学 氧化物介电体及其制造方法、以及固态电子装置及其制造方法
EP3173381A4 (en) * 2014-07-25 2018-04-04 Japan Advanced Institute of Science and Technology Oxide dielectric and method for manufacturing same, and solid state electronic device and method for manufacturing same
US10475580B2 (en) 2014-07-25 2019-11-12 Japan Advanced Institute Of Science And Technology Oxide dielectric and method for manufacturing same, and solid state electronic device and method for manufacturing same
WO2016103368A1 (ja) * 2014-12-24 2016-06-30 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
CN107004596A (zh) * 2014-12-24 2017-08-01 国立大学法人北陆先端科学技术大学院大学 氧化物介电体及其制造方法、氧化物介电体的前体以及固体电子装置及其制造方法
WO2017098852A1 (ja) * 2015-12-11 2017-06-15 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
JPWO2017098852A1 (ja) * 2015-12-11 2018-10-18 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法

Also Published As

Publication number Publication date
CN103999207A (zh) 2014-08-20
US20140319660A1 (en) 2014-10-30
US9293257B2 (en) 2016-03-22
KR20140097196A (ko) 2014-08-06
TW201340151A (zh) 2013-10-01
JP5293983B1 (ja) 2013-09-18
KR101911127B1 (ko) 2018-10-23
CN103999207B (zh) 2017-07-28
TWI467612B (zh) 2015-01-01
JPWO2013069470A1 (ja) 2015-04-02

Similar Documents

Publication Publication Date Title
JP5278717B1 (ja) 固体電子装置
JP5999525B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6247684B2 (ja) 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
JP5293983B1 (ja) 固体電子装置
WO2014136463A1 (ja) 酸化物層及び酸化物層の製造方法、並びにその酸化物層を備えるキャパシタ、半導体装置、及び微小電気機械システム
JP5615945B2 (ja) 積層キャパシター及び積層キャパシターの製造方法
JP5932163B1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
JP6716602B2 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
JP6353644B2 (ja) 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
TWI626741B (zh) Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid electronic device and method of manufacturing same
JP2015103749A (ja) 導電体薄膜及びその製造方法、導電体の前駆体溶液、並びに薄膜トランジスタ、薄膜キャパシタ、及びそれらの製造方法
JP2016167565A (ja) 導電性材料、固体電子装置、及びエッチングマスク材料、並びに導電性材料の製造方法及びエッチングマスク材料の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2012551404

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12847934

Country of ref document: EP

Kind code of ref document: A1

DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 14357167

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20147013691

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 12847934

Country of ref document: EP

Kind code of ref document: A1