TWI467612B - Solid electronic devices (1) - Google Patents

Solid electronic devices (1) Download PDF

Info

Publication number
TWI467612B
TWI467612B TW101141473A TW101141473A TWI467612B TW I467612 B TWI467612 B TW I467612B TW 101141473 A TW101141473 A TW 101141473A TW 101141473 A TW101141473 A TW 101141473A TW I467612 B TWI467612 B TW I467612B
Authority
TW
Taiwan
Prior art keywords
layer
precursor
electrode layer
oxide layer
electronic device
Prior art date
Application number
TW101141473A
Other languages
English (en)
Other versions
TW201340151A (zh
Inventor
Tatsuya Shimoda
Eisuke Tokumitsu
Masatoshi Onoue
Takaaki Miyasako
Original Assignee
Japan Science & Tech Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science & Tech Agency filed Critical Japan Science & Tech Agency
Publication of TW201340151A publication Critical patent/TW201340151A/zh
Application granted granted Critical
Publication of TWI467612B publication Critical patent/TWI467612B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • H01G4/1263—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates containing also zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Formation Of Insulating Films (AREA)

Description

固體電子裝置(一)
本發明關於一種固體電子裝置。
自以往，為固體電子裝置的一例之薄膜電容器中，已開發有一種具備有可期待高速動作的強介電體薄膜之薄膜電容器。作為電容器所使用之介電體材料，目前正積極地評估金屬氧化物，而作為上述強介電體膜的形成方法係廣泛地使用濺鍍法(專利文獻：日本特開平10-173140號公報)。
然而，在濺鍍法中，為了獲得良好的膜質，一般來說必須使製膜室內為高真空狀態。又，即便是其他的真空製程或光微影法，由於需要較長的時間及/或高價的設備之製程乃為一般的，因此原物料與製造能源的使用效率非常地差。若採用上述般製造方法的情況，由於為了製造固體電子裝置而需要較多的處理與較長的時間，因此從工業性或量產性的觀點來看並不佳。又，習知技術亦存在有大面積化較為困難之問題。
因此，選擇藉由工業性或量產性優異的製造方法所獲得且具有作為固體電子裝置的絕緣層之高特性之材料一事，亦為為了解決固體電子裝置的高性能化之技術課題的其中之一。
本發明係藉由解決上述問題，來實現固體電子裝置之製造過程的簡單化與省能源化。其結果，本發明對於工業性或量產性優異之固體電子裝置的提供有很大的貢獻。
本案發明者等努力地從事可適用於電容器或薄膜電容器等之固體電子裝置並且縱使是使用價廉且簡單的方法仍可形成之氧化物的研究。經過多次嘗試錯誤後，結果發明者等發現有一種可取代自以往所被廣泛採用的氧化物之某種特定的氧化物材料，其係較為便宜且製造工序更為簡單，並具備有較高的絕緣性及比介電率，以及，該氧化物亦可適用於固體電子裝置。再者，發明者等亦一併發現該氧化物藉由使用亦稱作「奈米壓印」的「壓模」加工法之價廉且簡單的方法，便可進行圖案的形成。其結果，發明者等發現藉由相較於以往可大幅地簡單化或省能源化且亦容易大面積化之製程，便可進行該氧化物層的形成，進而製造出具備有該等氧化物層之固體電子裝置。本發明係基於上述觀點所發明。
第1樣態之固體電子裝置係具備有藉由在含氧氛圍中加熱以前驅體溶液作為初始材料的前驅體層所形成之鉍(Bi)與鈮(Nb)所構成的氧化物層(可含有無法避免的雜質)，其中該前驅體溶液係以含有鉍(Bi)之前驅體及含有鈮(Nb)之前驅體作為溶質；用以形成該氧化物層 之加熱溫度為520℃以上650℃以下。
第2樣態之固體電子裝置係該氧化物層的碳含有率為1.5atm%以下。
第3樣態之固體電子裝置係在形成氧化物層之前，藉由在含氧氛圍中以80℃以上300℃以下來加熱前驅體層之狀態下施予壓模加工，來形成前驅體層的壓模構造。
第4樣態之固體電子裝置係在1MPa以上20MPa以下的範圍內之壓力下施予壓模加工。
第5樣態之固體電子裝置係使用已預先被加熱至80℃以上300℃以下範圍內的溫度之模來施予壓模加工。
第6樣態之固體電子裝置為電容器。
第7樣態之固體電子裝置為半導體裝置。
第8樣態之固體電子裝置為MEMS元件。
依據第1樣態之固體電子裝置，便可藉由不使用光微影法之較簡單的處理(例如噴墨法、網版印刷法、凹版/凸版印刷法或奈米壓印法)，來形成氧化物層。藉此，便不需使用真空製程或光微影法之製程，或紫外線的照射製程等之需要較長的時間及/或高價的設備之製程。又，由於不需上述各製程，而係藉由較低溫的加熱處理來形成氧化物層，因此工業性或量產性優異。
依據第2樣態之固體電子裝置，可謀求溢漏電流的降低。
依據第3樣態之固體電子裝置，在施予壓模加工的期間，由於可高準確度地防止各前驅體層的塑性變形能力降低，因此可以更高的精確度來形成期望的壓模構造。
依據第4樣態之固體電子裝置，可以高精確度來形成期望的壓模構造。又，由於在施予壓模加工之際所施加之壓力為1MPa以上20MPa以下之低壓力範圍，因此在施予壓模加工之際模便不易損傷，且亦有利於大面積化。
依據第6樣態之固體電子裝置，可提供一種工業性或量產性優異的電容器。
依據第7樣態之固體電子裝置，可提供一種工業性或量產性優異的半導體裝置。
依據第8樣態之固體電子裝置，可提供一種工業性或量產性優異的MEMS元件。
依據添附圖式來詳加敘述本發明實施型態之固體電子裝置。此外，在此說明當中，針對所有的圖式，若未特別言及，則對共通的部分便賦予共通的參考符號。又，圖式中，本實施型態之要素並不一定在保持相互的縮小比例之情況下加以記載。再者，為了方便觀看各圖式，乃省略一部分的符號。
<第1實施型態> 1.本實施型態的薄膜電容器的整體結構
圖1係顯示作為本實施型態之固體電子裝置的一例之薄膜電容器100的整體結構之圖式。如圖1所示，薄膜電容器100係於基板10上，從基板10一側依序具備有下部電極層20、為介電體所構成的絕緣層之氧化物層30及上部電極層40。
基板10可使用包含有例如高耐熱玻璃、SiO2 /Si基板、氧化鋁(Al2 O3 )基板、STO(SrTiO)基板、於Si基板表面介隔著SiO2 層及Ti層而形成有STO(SrTiO)層之絕緣性基板等、半導體基板(例如Si基板、SiC基板、Ge基板等)之各種絕緣性基材。
下部電極層20及上部電極層40的材料係使用鉑、金、銀、銅、鋁、鉬、鈀、釕、銥、鎢等之高熔點金屬，或其合金等之金屬材料。
本實施型態中，介電體所構成的絕緣層係藉由在含氧氛圍中加熱以前驅體溶液作為初始材料之前驅體層所形成，其中該前驅體溶液係以含有鉍(Bi)之前驅體及含有鈮(Nb)之前驅體作為溶質(以下，亦將本工序之製造方法稱作溶液法)。然後，便可獲得鉍(Bi)與鈮(Nb)所構成的(可含有無法避免的雜質)氧化物層30。又，如後所述地，本實施型態的特徵為用以形成氧化物層之加熱溫度(正式燒結的溫度)為520℃以上650℃以下。此外，鉍(Bi)與鈮(Nb)所構成的氧化物層亦稱作BNO層。
此外，本實施型態並未限定於此構造。又，由於係將圖式予以簡化，因此省略了關於從各電極層之引出電極層的圖案化記載。
2.薄膜電容器100的製造方法
接下來，說明薄膜電容器100的製造方法。此外，本申請中之溫度的表示係表示加熱器的設定溫度。圖2至圖5係分別顯示薄膜電容器100的製造方法一過程之剖面示意圖。如圖2所示，首先，於基板10上形成下部電極層20。接著，於下部電極層20上形成氧化物層30，之後，於氧化物層30上形成上部電極層40。
(1)下部電極層的形成
圖2係顯示下部電極層20的形成工序之圖式。本實施型態中，將說明薄膜電容器100的下部電極層20乃由鉑(Pt)所形成之範例。下部電極層20係藉由公知的濺鍍法而於基板10上形成有鉑(Pt)所構成的層。
(2)作為絕緣層之氧化物層的形成
接下來，於下部電極層20上形成氧化物層30。氧化物層30係依(a)前驅體層的形成及預備燒結之工序，(b)正式燒結之工序的順序所形成。圖3及圖4係顯示氧化物層30的形成工序之圖式。本實施型態中，將說明薄膜電容器100的製造工序的氧化物層30乃由鉍(Bi)與鈮(Nb)構成的氧化物所形成之範例。
(a)前驅體層的形成及預備燒結
如圖3所示，於下部電極層20上，藉由公知的旋轉塗佈法來形成以前驅體溶液(稱作前驅體溶液。以下，關於前驅體的溶液亦相同。)作為初始材料之前驅體層30a，其中該前驅體溶液係以含有鉍(Bi)之前驅體及含有鈮(Nb)之前驅體作為溶質。此處，為了形成氧化物層30之含有鉍(Bi)之前驅體的範例可採用辛酸鉍、氯化鉍、硝酸鉍或各種鉍烷氧化物(例如鉍異丙氧化物、鉍丁氧化物、鉍乙氧化物、鉍甲氧化乙氧化物)。又，為了形成本實施型態的氧化物層30之含有鈮(Nb)之前驅體的範例可採用辛酸鈮、氯化鈮、硝酸鈮或各種鈮烷氧化物(例如鈮異丙氧化物、鈮丁氧化物、鈮乙氧化物、鈮甲氧化乙氧化物)。又，前驅體溶液的溶劑較佳為選自乙醇、丙醇、丁醇、2-甲氧基乙醇、2-乙氧基乙醇、2-丁氧基乙醇的群之1種醇溶劑，或選自醋酸、丙酸、辛酸的群之1種羧酸溶劑。
之後，作為預備燒結，係在氧氛圍中或大氣中(亦總稱做「含氧氛圍中」。)，以特定時間並以80℃以上250℃以下的溫度範圍進行預備燒結。預備燒結中係使前驅體層30a中的溶劑充分蒸發，且係形成有能夠在將來獲得可塑性變形的特性之較適當的凝膠狀態(為熱分解前且殘留有有機鏈之狀態)。為了更高準確度地實現上述觀點，預備燒結溫度較佳為80℃以上250℃以下。又，藉由上述旋轉塗佈法來重複多次前驅體層30a的形成及預備燒結，便可獲得期望厚度的氧化物層30。
(b)正式燒結
之後，作為正式燒結，係在氧氛圍中(例如100體積%，但未限定於此)，以特定時間並以520℃以上650℃以下的範圍溫度來加熱前驅體層30a。其結果，如圖4所示，則電極層上便會形成有鉍(Bi)與鈮(Nb)所構成的氧化物層30(可含有無法避免的雜質。以下相同。)。此處，作為溶液法中的正式燒結，用以形成氧化物層之加熱溫度雖為520℃以上650℃以下，但未限定上限。但若加熱溫度大於650℃的情況，由氧化物層的結晶化會進行，而導致溢漏電流量顯著地增加之傾向這一點來看，則更佳係使加熱溫度為650℃以下。另一方面，若加熱溫度小於520℃的情況，由於前驅體溶液之溶劑及溶質中的碳會殘留，而導致溢漏電流量顯著地增加，因此較佳係使加熱溫度為520℃以上650℃以下。
又，氧化物層30的膜厚範圍較佳為30nm以上。若氧化物層30的膜厚小於30nm，則由於溢漏電流及介電損失會隨著膜厚減少而增加，而實用上不適於用在固體電子裝置，故不佳。
此外，將氧化物層30中之鉍(Bi)及鈮(Nb)的原子組成比、1KHz下的比介電率以及施加0.5MV/cm時的溢漏電流值之關係之測量結果顯示於表1。
有關鉍(Bi)及鈮(Nb)的原子組成比係使用拉塞福背向散射分析法(Rutherford Backscattering Spectrometry：RBS法)來進行鉍(Bi)及鈮(Nb)的元素分析，以求得鉍(Bi)及鈮(Nb)的原子組成比。有關比介電率以及溢漏電流值的詳細測量方法將敘述於後，表1中係顯示施加1KHz的交流電壓時的比介電率與施加0.5MV/cm的電壓時的溢漏電流值之結果。如表1所示，有關氧化物層30中之鉍(Bi)及鈮(Nb)的原子組成比，在當(Bi)為1時鈮(Nb)為0.8以上3.3以下的範圍內，比介電率以及溢漏電流值係顯示可適用作為元件之值。
(3)上部電極層的形成
接下來，於氧化物層30上形成上部電極層40。圖5係顯示上部電極層40的形成工序之圖式。本實施型態中，將說明薄膜電容器100的上部電極層40係藉由鉑(Pt)所形成之範例。上部電極層40係與下部電極層20同樣地，藉由公知的濺鍍法而於氧化物層30上形成有鉑(Pt)所構成的層。
依據本實施型態，係具備有藉由在含氧氛圍中加熱以前驅體溶液作為初始材料的前驅體層所形成之鉍(Bi) 與鈮(Nb)所構成的氧化物層，其中該前驅體溶液係以含有鉍(Bi)之前驅體及含有鈮(Nb)之前驅體作為溶質，用以形成氧化物層之加熱溫度為520℃以上650℃以下。藉此，便可獲得良好的電氣特性，並且由於可不使用真空製程而只要在含氧氛圍中加熱氧化物層的前驅體溶液即可，因此和傳統的濺鍍法相比，則大面積化會變得容易且可更加提高工業性或量產性。
<第2實施型態> 1.本實施型態的薄膜電容器的整體結構
本實施型態中，作為固體電子裝置的一例之薄膜電容器的下部電極層及上部電極層係由金屬氧化物構成的導電性氧化物(可包含有無法避免的雜質)所構成。將作為本實施型態之固體電子裝置的一例之薄膜電容器200的整體結構顯示於圖10。本實施型態中，除了下部電極層及上部電極層係由金屬氧化物構成的導電性氧化物所構成以外，其他皆與第1實施型態相同。因此，關於本實施型態的結構，與上述圖1相對應的結構便賦予相同的參考符號而省略說明，並僅針對相異的結構加以說明。如圖10所示，薄膜電容器200係具有基板10，且於基板10上，從基板10一側依序具備有下部電極層220、為介電體所構成的絕緣層之氧化物層30及上部電極層240。
作為下部電極層220及上部電極層240的範例，可採用鑭(La)與鎳(Ni)構成的氧化物層、銻(Sb)與錫(Sn) 構成的氧化物層或銦(In)與錫(Sn)構成的氧化物層(但包含有無法避免的雜質。以下相同。)。
2.薄膜電容器200的製造工序
接下來，說明薄膜電容器200的製造方法。圖6至圖9係分別顯示薄膜電容器200的製造方法一過程之剖面示意圖。如圖6及如圖7所示，首先，於基板10上形成下部電極層220。接下來，於下部電極層220上形成氧化物層30，之後，再形成上部電極層240。此外，薄膜電容器200的製造工序中係省略與第1實施型態重複的說明。
(1)下部電極層的形成
圖6及圖7係顯示下部電極層220的形成工序之圖式。本實施型態中，將說明薄膜電容器200的下部電極層220係藉由鑭(La)與鎳(Ni)構成的導電用氧化物層所形成之範例。下部電極層220係依(a)前驅體層的形成及預備燒結之工序，(b)正式燒結之工序的順序所形成。
(a)前驅體層的形成及預備燒結
如圖6所示，於基板10上，藉由公知的旋轉塗佈法來形成以前驅體溶液(稱作下部電極層用前驅體溶液。以下，關於下部電極層用前驅體的溶液亦相同。)作為初始材料之下部電極層用前驅體層220a，其中該前驅體溶液係以含有鑭(La)之前驅體及含有鎳(Ni)之前驅體作為溶質。此處，為了形成下部電極層220之含有鑭(La)之前驅體的範例為醋酸鑭。作為其他的範例可採用 硝酸鑭、氯化鑭或各種鑭烷氧化物(例如鑭異丙氧化物、鑭丁氧化物、鑭乙氧化物、鑭甲氧化乙氧化物)。又，為了形成下部電極層用前驅體層220a之含有鎳(Ni)之前驅體的範例為醋酸鎳。作為其他的範例可採用硝酸鎳、氯化鎳或各種鎳烷氧化物(例如鎳銦異丙氧化物、鎳丁氧化物、鎳乙氧化物、鎳甲氧化乙氧化物)。
此外，採用銻(Sb)與錫(Sn)所構成的導電用氧化物層來作為下部電極層之情況下，作為包含銻(Sb)之下部電極層用前驅體的範例可採用醋酸銻、硝酸銻、氯化銻或各種銻烷氧化物(例如銻異丙氧化物、銻丁氧化物、銻乙氧化物、銻甲氧化乙氧化物)。又，作為含有錫(Sn)之前驅體的範例可採用醋酸錫、硝酸錫、氯化錫或各種錫烷氧化物(例如銻異丙氧化物、銻丁氧化物、銻乙氧化物、銻甲氧化乙氧化物)。再者，採用銦(In)與錫(Sn)所構成的導電用氧化物來作為下部電極層之情況下，含有銦(In)之前驅體的範例可採用醋酸銦、硝酸銦、氯化銦、或各種銦烷氧化物(例如銦異丙氧化物、銦丁氧化物、銦乙氧化物、銦甲氧化乙氧化物)。又，包含有錫(Sn)之下部電極層用前驅體的範例係與上述範例相同。
之後，在含氧氛圍中以特定時間，且基於與上述第1實施型態之氧化物層同樣的理由，以80℃以上250℃以下的溫度範圍來進行預備燒結。又，藉由上述旋轉塗佈法來重複多次下部電極層用前驅體層220a的形成及預備燒結，便可獲得期望厚度的下部電極層220。
(b)正式燒結
之後，作為正式燒結，係以約20分鐘的時間在氧氛圍中將下部電極層用前驅體層220a加熱至550℃。其結果，如圖7所示，基板10上便會形成有鑭(La)與鎳(Ni)所構成的下部電極層220(但包含有無法避免的雜質。以下相同。)。此處，作為溶液法中的正式燒結，用以形成導電用氧化物層之加熱溫度基於與第1實施型態之氧化物層同樣的理由，較佳為520℃以上650℃以下。此外，鑭(La)與鎳(Ni)所構成的導電用氧化物層亦稱作LNO層。
(2)作為絕緣層之氧化物層的形成
接下來，於下部電極層220上形成氧化物層30。本實施型態的氧化物層30係與第1實施型態同樣地，依(a)前驅體層的形成及預備燒結工序，(b)正式燒結之工序的順序所形成。圖8係顯示於下部電極層220上形成有氧化物層30之狀態之圖式。與第1實施型態同樣地，氧化物層30的膜厚範圍較佳為30nm以上。
(3)上部電極層的形成
接下來，如圖9及如圖10所示，於氧化物層30上形成上部電極層240。本實施型態中，將說明薄膜電容器200的上部電極層240係與下部電極層220同樣地藉由鑭(La)與鎳(Ni)構成的導電用氧化物層所形成之範例。上部電極層240係與下部電極層220同樣地，依(a)前驅體層的形成及預備燒結之工序，(b)正式燒結之工序 的順序所形成。將形成於氧化物層30上之下部電極層用前驅體層240a顯示於圖9，將形成於氧化物層30上之上部電極層240顯示於圖10。
本實施型態中亦具備有藉由在含氧氛圍中加熱以前驅體溶液作為初始材料的前驅體層所形成之鉍(Bi)與鈮(Nb)所構成的氧化物層，其中該前驅體溶液係以含有鉍(Bi)之前驅體及含有鈮(Nb)之前驅體作為溶質，用以形成氧化物層之加熱溫度為520℃以上650℃以下。藉此，便可獲得良好的電氣特性，並且由於可不使用真空製程而只要在含氧氛圍中加熱氧化物層的前驅體溶液即可，因此可提高工業性或量產性。又，由於下部電極層、作為絕緣層之氧化物層以及上部電極層皆係由金屬氧化物所構成，且可不使用真空製程而在含氧氛圍中進行所有的工序，因此和傳統的濺鍍法相比，則大面積化會變得容易且可更加提高工業性或量產性。
<第3實施型態> 1.本實施型態的薄膜電容器的整體結構
本實施型態中，係在作為固體電子裝置的一例之薄膜電容器的所有層的形成過程中施予壓模加工。作為本實施型態之固體電子裝置的一例之薄膜電容器300的整體結構乃顯示於圖11。本實施型態中，除了下部電極層及氧化物層係施有壓模加工以外，其他皆與第2實施型態相同。因此，關於本實施型態的結構，與上述圖10相對應的結構便賦予相同的參考符號而省略說明， 並僅針對相異的結構加以說明。如圖11所示，薄膜電容器300係具有基板10，且於基板10上，從基板10一側依序具備有下部電極層320、為介電體所構成的絕緣層之氧化物層330，及上部電極層340。
此外，本申請案中，亦有將「壓模」稱作「奈米壓印」的情況。
2.薄膜電容器300的製造工序
接下來，說明薄膜電容器300的製造方法。圖12至圖21係分別顯示薄膜電容器300的製造方法一過程之剖面示意圖。薄膜電容器300首先係於基板10上形成有施有壓模加工之下部電極層320。接下來，於下部電極層320上形成施有壓模加工之氧化物層330。之後，於氧化物層330上形成上部電極層340。薄膜電容器300的製造工序中亦省略與第2實施型態重複的說明。
(1)下部電極層的形成
本實施型態中，將說明薄膜電容器300的下部電極層320係藉由鑭(La)與鎳(Ni)構成的導電用氧化物層所形成之範例。下部電極層320係依(a)前驅體層的形成及預備燒結之工序，(b)壓模加工之工序，(c)正式燒結之工序的順序所形成。首先，於基板10上，藉由公知的旋轉塗佈法來形成以下部電極層用前驅體溶液作為初始材料之下部電極層用前驅體層320a，其中該下部電極 層用前驅體溶液係以含有鑭(La)之前驅體及含有鎳(Ni)之前驅體作為溶質。
之後，作為預備燒結，係在含氧氛圍中以特定時間並以80℃以上250℃以下的溫度範圍來加熱下部電極層用前驅體層320a。又，藉由上述旋轉塗佈法來重複多次下部電極層用前驅體層320a的形成及預備燒結，便可獲得期望厚度的下部電極層320。
(b)壓模加工
接下來，為了進行下部電極層用前驅體層320a的圖案化，如圖12所示，係在已加熱至80℃以上300℃以下的範圍內之狀態下，使用下部電極層用模M1，而在1MPa以上20MPa以下的壓力下施予壓模加工。壓模加工中之加熱方法的範例有藉由腔室、烤箱等來成為特定的溫度氛圍狀態之方法、藉由加熱器而由下方來加熱載置有基板的基台之方法、還有使用已預先被加熱至80℃以上300℃以下的模來施予壓模加工之方法等。此情況下，併用藉由加熱器而由下方來加熱基台之方法與已預先被加熱至80℃以上300℃以下的模一事，從加工性的觀點來看更佳。
此外，使上述模的加熱溫度為80℃以上300℃以下之理由如以下所述。若壓模加工時的加熱溫度小於80℃的情況，由於會因下部電極層用前驅體層320a的溫度降低而導致下部電極層用前驅體層320a的塑性變形能力降低，因此壓模構造成型時的成型實現性，或是成 型後的可靠度或穩定性便會變得不足。又，若壓模加工時的加熱溫度大於300℃的情況，由於為塑性變形能的根源之有機鏈的分解(氧化熱分解)會進行，因此塑性變形能力便會降低。再者，從上述觀點來看，在壓模加工時將下部電極層用前驅體層320a加熱至100℃以上250℃以下的範圍內係一更佳樣態。
又，若壓模加工時的壓力為1MPa以上20MPa以下的範圍內之壓力，則下部電極層用前驅體層320a便會隨著模的表面形狀而變形，從而可以高精確度來形成期望的壓模構造。又，在施予壓模加工之際所施加之壓力係設定為1MPa以上20MPa以下之低壓力範圍。其結果，則在施予壓模加工之際模便不易損傷，且亦有利於大面積化。
之後，整面蝕刻下部電極層用前驅體層320a。其結果，如圖13所示，便可自對應於下部電極層之區域以外的區域完全地去除下部電極層用前驅體層320a(針對下部電極層用前驅體層320a的整面之蝕刻工序)。
又，上述壓模加工中，較佳係針對壓模面所接觸之前驅體層的表面預先施予脫模處理，及/或針對該模的壓模面預先施予脫模處理，之後，再對各前驅體層施予壓模加工。施予上述處理後的結果，由於可降低各前驅體層與模之間的摩擦力，因此便可對各前驅體層更加精確度良好地施予壓模加工。此外，可使用於脫模處理之脫模劑可例示界面活性劑(例如氟系界面活性劑、矽系 界面活性劑、非離子系界面活性劑等)、含氟類鑽石碳等。
(c)正式燒結
接下來，針對下部電極層用前驅體層320a進行正式燒結。其結果，如圖14所示，基板10上便會形成有鑭(La)與鎳(Ni)所構成的下部電極層320(但包含有無法避免的雜質。以下相同。)。
(2)作為絕緣層之氧化物層的形成
接下來，於下部電極層320上形成作為絕緣層之氧化物層330。氧化物層330係依(a)前驅體層的形成及預備燒結之工序，(b)壓模加工之工序，(c)正式燒結之工序的順序所形成。圖15至圖18係顯示氧化物層330的形成工序之圖式。
(a)前驅體層的形成及預備燒結
如圖15所示，於基板10及經圖案化後之下部電極層320上，與第2實施型態同樣地，形成以前驅體溶液作為初始材料之前驅體層330a，其中該前驅體溶液係以含有鉍(Bi)之前驅體及含有鈮(Nb)之前驅體作為溶質。之後，於含氧氛圍中並在已加熱至80℃以上250。℃以下之狀態下進行預備燒結。
(b)壓模加工
本實施型態中，如圖16所示，係針對僅進行了預備燒結之前驅體層330a施予壓模加工。具體來說，為了進行氧化物層的圖案化，在已加熱至80℃以上300 ℃以下之狀態下，使用絕緣層用模M2，而在1MPa以上20MPa以下的壓力下施予壓模加工。
之後，整面蝕刻前驅體層330a。其結果，如圖17所示，便可自對應於氧化物層330之區域以外的區域完全地去除前驅體層330a(針對前驅體層330a的整面之蝕刻工序)。此外，本實施型態之前驅體層330a的蝕刻工序雖係使用不使用真空製程之濕蝕刻技術來進行，但若藉由使用電漿(即所謂的乾蝕刻技術)來蝕刻亦無妨。
(c)正式燒結
之後，與第2實施型態同樣地，正式燒結前驅體層330a。其結果，如圖18所示，便會在下部電極層320上形成有作為絕緣層之氧化物層330(但包含有無法避免的雜質。以下相同。)。作為正式燒結，係在氧氛圍中以特定時間來將前驅體層330a加熱至520℃以上650℃以下的溫度範圍。
此外，雖亦可在正式燒結之後再進行針對前驅體層330a的整面之蝕刻工序，但如上所述地，在壓模工序與正式燒結工序之間包含有整體地蝕刻前驅體層之工序係一更佳樣態。此係因為能夠較正式燒結各前驅體層後再進行蝕刻，要更容易去除不需要的區域之緣故。
(3)上部電極層的形成
之後，於氧化物層330上，與下部電極層320同樣地，藉由公知的旋轉塗佈法來形成以前驅體溶液作為初始材料之上部電極層用前驅體層340a，其中該前驅體溶 液係以含有鑭(La)之前驅體及含有鎳(Ni)之前驅體作為溶質。之後，對上部電極層用前驅體層340a在含氧氛圍中以80℃以上250℃以下的溫度範圍來加熱，而進行預備燒結。
接著，如圖19所示，為了進行已進行預備燒結後之上部電極層用前驅體層340a的圖案化，在將上部電極層用前驅體層340a加熱至80℃以上300℃以下之狀態下，使用上部電極層用模M3，而以1MPa以上20MPa以下的壓力來對上部電極層用前驅體層340a施予壓模加工。之後，如圖20所示，藉由整面蝕刻上部電極層用前驅體層340a，便可自對應於上部電極層340之區域以外的區域完全地去除上部電極層用前驅體層340a。
再者之後，如圖21所示，作為正式燒結，係在氧氛圍中以特定的時間來將上部電極層用前驅體層340a加熱至530℃至600℃，藉以於氧化物層330上形成鑭(La)與鎳(Ni)所構成的上部電極層340(但包含有無法避免的雜質。以下相同。)。
本實施型態中亦具備有藉由在含氧氛圍中加熱以前驅體溶液作為初始材料的前驅體層所形成之鉍(Bi)與鈮(Nb)所構成的氧化物層，其中該前驅體溶液係以含有鉍(Bi)之前驅體及含有鈮(Nb)之前驅體作為溶質，用以形成氧化物層之加熱溫度為520℃以上650℃以下。藉此，便可獲得良好的電氣特性，並且由於可不使用真空製程而只要在含氧氛圍中加熱氧化物層的前驅體溶液 即可，因此和傳統的濺鍍法相比，則大面積化會變得容易且可更加提高工業性或量產性。
又，本實施型態中，係於基板10上，由基板10一側依序具備下部電極層320、為絕緣層之氧化物層330，及上部電極層340，且藉由施予壓模加工來形成壓模構造。其結果，便不需使用真空製程或光微影法之製程，或紫外線的照射製程等之需要較長的時間及/或高價的設備之製程。其結果，由於電極層及氧化物層皆可被簡單地圖案化，因此本實施型態之薄膜電容器300的工業性或量產性極為優異。
<第4實施型態> 1.本實施型態的薄膜電容器的整體結構
本實施型態中，亦係在作為固體電子裝置的一例之薄膜電容器的所有層的形成過程中施予壓模加工。將作為本實施型態之固體電子裝置的一例之薄膜電容器400的整體結構顯示於圖25。本實施型態中，下部電極層、氧化物層及上部電極層係在堆疊有各種前驅體層之後再進行預備燒結。然後，已進行預備燒結後之所有的前驅體層係在施有壓模加工之後再進行正式燒結。因此，關於本實施型態的結構，與上述圖11相對應的結構便賦予相同的參考符號而省略說明，並僅針對相異的結構加以說明。如圖25所示，薄膜電容器400係具有基板10，且於基板10上，從基板10一側依序具備有下部電極層420、為介電體所構成的絕緣層之氧化物層430， 及上部電極層440。
2.薄膜電容器400的製造工序
接下來，說明薄膜電容器400的製造方法。圖22至圖24係分別顯示薄膜電容器400的製造方法一過程之剖面示意圖。薄膜電容器400首先係於基板10上形成有為下部電極層420的前驅體層之下部電極層用前驅體層420a、為氧化物層430的前驅體層之前驅體層430a、以及為上部電極層440的前驅體層之上部電極層用前驅體層440a的堆疊體。接下來，針對該堆疊體施予壓模加工，並進行正式燒結。薄膜電容器400的製造工序中係省略與第3實施型態重複的說明。
(1)前驅體層的堆疊體的形成
如圖22所示，首先，於基板10上形成為下部電極層420的前驅體層之下部電極層用前驅體層420a、為氧化物層430的前驅體層之前驅體層430a以及為上部電極層440的前驅體層之上部電極層用前驅體層440a的堆疊體。本實施型態中，與第3實施型態同樣地，將說明薄膜電容器400的下部電極層420及上部電極層440係藉由鑭(La)與鎳(Ni)構成的導電用氧化物層所形成，且作為絕緣層之氧化物層430係藉由鉍(Bi)及鈮(Nb)構成的氧化物層所形成之範例。首先，於基板10上，藉由公知的旋轉塗佈法來形成以下部電極層用前驅體溶液作為初始材料之下部電極層用前驅體層420a，其中該下部電極層用前驅體溶液係以含有鑭(La)之前驅體及 含有鎳(Ni)之前驅體作為溶質。之後，作為預備燒結，係在含氧氛圍中以特定時間來將下部電極層用前驅體層420a加熱至80℃以上250℃以下的溫度範圍。又，藉由上述旋轉塗佈法來重複多次下部電極層用前驅體層420a的形成及預備燒結，便可獲得期望厚度的下部電極層420。
接下來，於已進行預備燒結後之下部電極層用前驅體層420a上形成前驅體層430a。首先，係於下部電極層用前驅體層420a上，形成以前驅體溶液作為初始材料之前驅體層430a，其中該前驅體溶液係以含有鉍(Bi)之前驅體及含有鈮(Nb)之前驅體作為溶質。之後，作為預備燒結，係在含氧氛圍中以特定時間來將前驅體層430a加熱至80℃以上250℃以下的溫度範圍。
接下來，於已進行預備燒結後之前驅體層430a上，與下部電極層用前驅體層420a同樣地，藉由公知的旋轉塗佈法來形成以前驅體溶液作為初始材料之上部電極層用前驅體層440a，其中該前驅體溶液係以含有鑭(La)之前驅體及含有鎳(Ni)之前驅體作為溶質。之後，在含氧氛圍中以80℃以上250℃以下的溫度範圍來加熱上部電極層用前驅體層440a而進行預備燒結。
(2)壓模加工
接下來，為了進行各前驅體層之堆疊體(420a,430a,440a)的圖案化，如圖23所示，係在已加熱至80℃以上300℃以下的範圍內之狀態下，使用堆疊體 用模M4，而在1MPa以上20MPa以下的壓力下施予壓模加工。
之後，整面蝕刻各前驅體層之堆疊體(420a,430a,440a)。其結果，如圖24所示，便可自對應於下部電極層、氧化物層及上部電極層之區域以外的區域完全地去除各前驅體層的堆疊體(420a,430a,440a)(針對各前驅體層的堆疊體(420a,430a,440a)的整面之蝕刻工序)。
(3)正式燒結
接下來，針對各前驅體層的堆疊體(420a,430a,440a)進行正式燒結。其結果，如圖25所示，基板10上便會形成有下部電極層420、氧化物層430及上部電極層440。
本實施型態中亦具備有藉由在含氧氛圍中加熱以前驅體溶液作為初始材料的前驅體層所形成之鉍(Bi)與鈮(Nb)所構成的氧化物層，其中該前驅體溶液係以含有鉍(Bi)之前驅體及含有鈮(Nb)之前驅體作為溶質，用以形成氧化物層之加熱溫度為520℃以上650℃以下。藉此，便可獲得良好的電氣特性，並且由於可不使用真空製程而只要在含氧氛圍中加熱氧化物層的前驅體溶液即可，因此和傳統的濺鍍法相比，則大面積化會變得容易且可更加提高工業性或量產性。
又，本實施型態中，係在針對已進行預備燒結後之所有氧化物層的前驅體層進行壓模加工之後再進行正 式燒結。於是，在形成壓模構造的情況下，便可謀求工序的短縮化。
<實施例>
以下，為了更加詳細說明本發明，而舉出實施例及比較例來加以說明，但本發明並未限定於該等範例。
有關實施例及比較例，係藉由以下的方法，來實施固體電子裝置的物性測量及BNO氧化物層的組成分析。
1.電氣特性 (1)溢漏電流
在下部電極層與上部電極層之間施加0.25MV/cm的電壓來測量電流。此測量係使用Agilent Technologies公司製的4156C型。
(2)介電損失(tanδ)
實施例及比較例的介電損失係依下述方式來測量。在室溫下，對下部電極層與上部電極層之間施加0.1V的電壓，1KHz的交流電壓來測量介電損失。此測量係使用TOYO Corporation公司製的1260-SYS型廣帶域介電率測量系統。
(3)比介電率
實施例及比較例的比介電率係依下述方式來測量。對下部電極層與上部電極層之間施加0.1V的電壓，1KHz的交流電壓來測量比介電率。此測量係使用TOYO Corporation公司製的1260-SYS型廣帶域介電率 測量系統。
2. BNO氧化物層之碳及氫的含有率
使用National Electrostatics Corporation製Pelletron 3SDH並藉由拉塞福背向散射分析法(Rutherford Backscattering Spectrometry：RBS分析法)、氫前方散射分析法(Hydrogen Forward scattering Spectrometry：HFS分析法)及核反應解析法((Nuclear Reaction Analysis：NRA分析法)來進行元素分析，以求得實施例及比較例中之BNO氧化物層之碳及氫的含有率。
3. BNO氧化物層的剖面TEM相片及藉由電子線繞射之結晶構造解析
針對實施例及比較例中的BNO氧化物層，係藉由剖面TEM(Transmission Electron Microscopy)相片及電子線繞射像來進行觀察。又，使用實施例及比較例中之BNO氧化物層的電子線繞射像來求得米勒指數(Miller indices)及原子間距離，並與已知的結晶構造模型進行擬合(fitting)，藉以進行構造解析。作為已知的結晶構造模型，係使用(Bi1.5 Zn0.5 )(Zn0.5 Nb1.5 )O7 ,β-BiNbO4 及Bi3 NbO7 。
(實施例1)
實施例1中，係依照本實施型態之第1實施型態的製造方法，來製作薄膜電容器。首先，於基板上形成下部電極層，接下來，形成氧化物層。之後，於氧化物層上形成上部電極層。作為基板，係使用高耐熱玻璃。下 部電極層係藉由公知的濺鍍法而於基板上形成鉑(Pt)所構成的層。此時的下部電極層的膜厚為200nm。為了形成作為絕緣層的氧化物層之含有鉍(Bi)之前驅體係使用辛酸鉍，含有鈮(Nb)之前驅體係使用辛酸鈮。作為預備燒結，係以5分鐘的時間加熱至250℃，並藉由旋轉塗佈法來重複5次前驅體層的形成與預備燒結。作為正式燒結，係在氧氛圍中以約20分鐘的時間來將前驅體層加熱至520℃。使氧化物層30的厚度為約170nm。各層的膜厚係藉由觸針法來求得各層與基板的段差。有關氧化物層中之鉍(Bi)與鈮(Nb)的原子組成比，當鉍(Bi)為1時，係使鈮(Nb)為1。上部電極層係藉由公知的濺鍍法而於氧化物層上形成有鉑(Pt)所構成的層。使此時之上部電極層的尺寸為100μm×100μm，膜厚為150nm。又，電氣特性為：溢漏電流值為3.0×10-4 A/cm2 ，介電損失為0.025，比介電率為62。BNO氧化物層之結晶相的組成係可獲得焦綠石型(pyrochlorc type)結晶構造的微結晶相及β-BiNbO4 型結晶構造的結晶相兩者。又，更具體地說明，已了解焦綠石型結晶構造係為(Bi1.5 Zn0.5 )(Zn0.5 Nb1.5 )O7 型構造，或是與(Bi1.5 Zn0.5 )(Zn0.5 Nb1.5 )O7 型構造大致相同或近似。
(實施例2)
實施例2中，除了作為正式燒結，係在氧氛圍中以1小時來將前驅體層加熱至520℃以外，係以相同於實施例1的條件來製作薄膜電容器。又，電氣特性為：溢 漏電流值為3.0×10-8 A/cm2 ，介電損失為0.01，比介電率為70。BNO氧化物層之結晶相的組成係可獲得焦綠石型結晶構造的微結晶相及β-BiNbO4 型結晶構造的結晶相兩者。又，更具體地說明，已了解焦綠石型結晶構造係為(Bi1.5 Zn0.5 )(Zn0.5 Nb1.5 )O7 型構造，或是與(Bi1.5 Zn0.5 )(Zn0.5 Nb1.5 )O7 型構造大致相同或近似。又，碳含有率為1.5atm%以下之檢測極限以下的微小值，氫含有率為1.6atm%。
(實施例3)
實施例3中，除了作為正式燒結，係在氧氛圍中以20分鐘來將前驅體層加熱至530℃以外，係以相同於實施例1的條件來製作薄膜電容器。電氣特性為：溢漏電流值為3.0×10-6 A/cm2 ，介電損失為0.01，比介電率為110。BNO氧化物層之結晶相的組成係可獲得焦綠石型結晶構造的微結晶相及β-BiNbO4 型結晶構造的結晶相兩者。又，更具體地說明，已了解焦綠石型結晶構造係為(Bi1.5 Zn0.5 )(Zn0.5 Nb1.5 )O7 型構造，或是與(Bi1.5 Zn0.5 )(Zn0.5 Nb1.5 )O7 型構造大致相同或近似。
(實施例4)
實施例4中，除了作為正式燒結，係在氧氛圍中以2小時來將前驅體層加熱至530℃以外，係以相同於實施例1的條件來製作薄膜電容器。電氣特性為：溢漏電流值為8.8×10-8 A/cm2 ，介電損失為0.018，比介電率為170。BNO氧化物層之結晶相的組成係可獲得焦綠石型 結晶構造的微結晶相及β-BiNbO4 型結晶構造的結晶相兩者。又，更具體地說明，已了解焦綠石型結晶構造係為(Bi1.5 Zn0.5 )(Zn0.5 Nb1.5 )O7 型構造，或是與(Bi1.5 Zn0.5 )(Zn0.5 Nb1.5 )O7 型構造大致相同或近似。又，碳含有率為1.5atm%以下之檢測極限以下的微小值，氫含有率為1.4atm%。
(實施例5)
實施例5中，除了作為正式燒結，係在氧氛圍中以1分鐘來將前驅體層加熱至550℃以外，係以相同於實施例1的條件來製作薄膜電容器。電氣特性為：溢漏電流值為5.0×10-7 A/cm2 ，介電損失為0.01，比介電率為100。BNO氧化物層之結晶相的組成係可獲得焦綠石型結晶構造的微結晶相及β-BiNbO4 型結晶構造的結晶相兩者。又，更具體地說明，已了解焦綠石型結晶構造係為(Bi1.5 Zn0.5 )(Zn0.5 Nb1.5 )O7 型構造，或是與(Bi1.5 Zn0.5 )(Zn0.5 Nb1.5 )O7 型構造大致相同或近似。
(實施例6)
實施例6中，除了作為正式燒結，係在氧氛圍中以20分鐘來將前驅體層加熱至550℃以外，係以相同於實施例1的條件來製作薄膜電容器。電氣特性為：溢漏電流值為1.0×10-6 A/cm2 ，介電損失為0.001，比介電率為180。BNO氧化物層之結晶相的組成係可獲得焦綠石型結晶構造的微結晶相及β-BiNbO4 型結晶構造的結晶相兩者。又，更具體地說明，已了解焦綠石型結晶構造係 為(Bi1.5 Zn0.5 )(Zn0.5 Nb1.5 )O7 型構造，或是與(Bi1.5 Zn0.5 )(Zn0.5 Nb1.5 )O7 型構造大致相同或近似。又，碳含有率為1.5atm%以下，氫含有率為1.0atm%以下，兩者皆為檢測極限以下的微小值。
(實施例7)
實施例7中，除了作為正式燒結，係在氧氛圍中以12小時來將前驅體層加熱至550℃以外，係以相同於實施例1的條件來製作薄膜電容器。電氣特性為：溢漏電流值為2.0×10-5 A/cm2 ，介電損失為0.004，比介電率為100。BNO氧化物層之結晶相的組成係可獲得焦綠石型結晶構造的微結晶相及β-BiNbO4 型結晶構造的結晶相兩者。又，更具體地說明，已了解焦綠石型結晶構造係為(Bi1.5 Zn0.5 )(Zn0.5 Nb1.5 )O7 型構造，或是與(Bi1.5 Zn0.5 )(Zn0.5 Nb1.5 )O7 型構造大致相同或近似。
(實施例8)
實施例8中，除了作為正式燒結，係在氧氛圍中以20分鐘來將前驅體層加熱至600℃以外，係以相同於實施例1的條件來製作薄膜電容器。電氣特性為：溢漏電流值為7.0×10-6 A/cm2 ，介電損失為0.001，比介電率為80。BNO氧化物層之結晶相的組成係可獲得β-BiNbO4 型結晶構造的結晶相。
(實施例9)
實施例9中，除了作為正式燒結，係在氧氛圍中以20分鐘來將前驅體層加熱至650℃以外，係以相同於實 施例1的條件來製作薄膜電容器。電氣特性為：溢漏電流值為5.0×10-3 A/cm2 ，介電損失為0.001，比介電率為95。BNO氧化物層之結晶相的組成係可獲得β-BiNbO4 型結晶構造的結晶相。
(實施例10)
實施例10中，係依照本實施型態之第4實施型態的製造方法來製作薄膜電容器。作為基板10，係使用高耐熱玻璃。下部電極層及上部電極層係形成有鑭(La)與鎳(Ni)所構成的氧化物層。為了形成下部電極層及上部電極層之含有鑭(La)之前驅體係使用醋酸鑭。又，作為絕緣層之氧化物層係形成有鉍(Bi)與鈮(Nb)所構成的氧化物層。為了形成氧化物層之含有鉍(Bi)之前驅體係使用辛酸鉍，含有鈮(Nb)之前驅體係使用辛酸鈮。首先，於基板上形成下部電極層的前驅體層並進行預備燒結。作為預備燒結，係以約5分鐘的時間加熱至250℃，並藉由旋轉塗佈法來重複5次前驅體層的形成與預備燒結。接下來，於下部電極層的前驅體層上形成作為絕緣層之氧化物層的前驅體層，作為預備燒結，係以約5分鐘的時間加熱至250℃。之後，於作為絕緣層之氧化物層的前驅體層上，以相同於下部電極層的前驅體層的條件來形成上部電極層的前驅體層。接著作為預備燒結，係以約5分鐘的時間加熱至150℃，並藉由旋轉塗佈法來重複5次前驅體層的形成與預備燒結。之後，作為正式燒結，係在含氧氛圍中，以20分鐘的時間來將 該等前驅體層的堆疊體加熱至650℃。作為絕緣層之氧化物層的厚度為約170nm。有關作為絕緣層之氧化物層中之鉍(Bi)與鈮(Nb)的原子組成比，當鉍(Bi)為1時，係使鈮(Nb)為1。上部電極層及下部電極層的厚度為約60nm。使此時之上部電極層的尺寸為100μm×100μm。電氣特性為：溢漏電流值為2.4×10-5 A/cm2 ，介電損失為0.015，比介電率為120。BNO氧化物層之結晶相的組成係可獲得β-BiNbO4 型結晶構造的結晶相。
(比較例1)
比較例1中，除了作為正式燒結，係在氧氛圍中以20分鐘來將前驅體層加熱至500℃以外，係以相同於實施例1的條件來製作薄膜電容器。電氣特性為：溢漏電流值會大至1.0×10-2 A/cm2 ，介電損失為0.001，比介電率為100。BNO氧化物層之結晶相的組成係可獲得焦綠石型結晶構造的微結晶相及β-BiNbO4 型結晶構造的結晶相兩者。
(比較例2)
比較例2中，除了作為正式燒結，係在氧氛圍中以2小時來將前驅體層加熱至500℃以外，係以相同於實施例1的條件來製作薄膜電容器。電氣特性為：溢漏電流值會大至1.0×10-1 A/cm2 ，介電損失為0.007，比介電率為180。BNO氧化物層之結晶相的組成係可獲得焦綠石型結晶構造的微結晶相及β-BiNbO4 型結晶構造的結 晶相兩者。碳含有率為6.5atm%，氫含有率為7.8atm%之較大的值。
(比較例3)
比較例3中，係藉由公知的濺鍍法而在室溫下於下部電極層上形成有作為絕緣層之BNO氧化物層，之後以550℃來進行20分鐘的熱處理。有關於其他，係以相同於實施例1的條件來製作薄膜電容器。電氣特性為：溢漏電流值為1.0×10-7 A/cm2 ，介電損失為0.005，比介電率為50。BNO氧化物層之結晶相的組成係可獲得Bi3 NbO7 型結晶構造的微結晶相。又，碳含有率為1.5atm%以下，氫含有率為1.0atm%以下，兩者皆為檢測極限以下的微小值。
將實施例1至10以及比較例1至3中之薄層電容器的構成及氧化物層的成膜條件、所獲得的電氣特性及BNO氧化物層之碳及氫的含有率、結晶構造的結果顯示於表2及表3。此外，表2及表3中之「結晶相的組成」係包含有結晶相及微結晶相。又，表2及表3中的BiNbO4 係表示β-BiNbO4 。
1.電氣特性 (1)溢漏電流
如表2及表3所示，實施例中，施加0.25MV/cm時的溢漏電流值為5.0×10-3 A/cm2 以下，可獲得作為電容器之充分的特性。實施例和比較例1、2相比，溢漏電流為較低的值，且確認了藉由使得用以形成氧化物層之加熱溫度為520℃以上650℃以下，便可獲得良好的值。又，可獲得與比較例3之藉由濺鍍法所形成的BNO層同等的結果。
(2)介電損失(tanδ)
如表2及表3所示，於實施例中，介電損失在1KHz時為0.03以下，可獲得作為電容器之充分的特性。該等實施例中之氧化物層係藉由燒結以含有鉍(Bi)之前驅體及含有鈮(Nb)之前驅體作為溶質之前驅體溶液所形成。本申請中如上所述地，將以前驅體溶液作為初始材料並將其予以燒結藉以形成氧化物層或其他的氧化物層之方法，為了方便，而亦稱作「溶液法」。此藉由溶液法所形成之氧化物層的介電損失較小，從這一點看來亦為一較佳絕緣層。再者，縱使組成相同，實施例之氧化物層仍可獲得與比較例3之藉由濺鍍法所形成的BNO層同等的結果。
(3)比介電率
關於比介電率，如表2及表3所示，實施例中，1KHz時的比介電率為60以上，可獲得作為電容器之充分的特性。另一方面，比較例3之Bi3 NbO7 型結晶構造的BNO層係獲得比介電率為50之較低的結果。
2. BNO氧化物層之碳及氫的含有率
正式燒結溫度為520℃~650℃的範圍之實施例2、4、6中，BNO氧化物層的碳含有率為1.5atm%以下，而為一良好結果。此處，由於利用本測量法之碳含有率的測量下限值為大約1.5atm%，因此實際的濃度可視作為此測量下限值以下。又，該等實施例中，已了解了碳含有率係與比較例3之藉由濺鍍法所形成的BNO氧化物層為同樣等級。另一方面，如比較例2所示，若正式燒結的溫度低於 500℃的情況，則推測前驅體溶液之溶劑及溶質中的碳會殘留，而顯示了碳含有率為6.5atm%之較大的值。其結果，便導致溢漏電流成為1.0×10-1 A/cm2 之較大的值。
又，關於氫含有率，在正式燒結溫度為520℃~650℃的範圍之實施例2、4、6中，BNO氧化物層的氫含有率為1.6atm%以下，而為一良好結果。此處，由於利用本測量法之氫含有率的測量下限值為大約1.0atm%，因此實施例6中的實際濃度可視作為此測量下限值以下。又，實施例6中，已了解了氫含有率係與比較例3之藉由濺鍍法所形成的BNO氧化物層為同樣等級。另一方面，如比較例2所示，若正式燒結的溫度低於500℃的情況，則推測前驅體溶液之溶劑及溶質中的氫會殘留，而顯示了氫含有率為7.8atm%之較大的值。如此地氫含有率較大一事，推測其係導致溢漏電流成為1.0×10-1 A/cm2 之較大的值之原因。
3.剖面TEM相片及藉由電子線繞射之結晶構造解析
圖26係顯示實施例6中之BNO氧化物層的結晶構造之剖面TEM相片及電子線繞射像。圖26(a)為實施例6中之BNO氧化物層的剖面TEM相片。圖26(b)為圖26(a)所示之BNO氧化物層的剖面TEM相片之區域X處的電子線繞射像。又，圖27係顯示比較例3中之作為絕緣層之氧化物層的結晶構造之剖面TEM相片及電子線繞射像。圖27(a)係顯示比較例3中之BNO氧化物層的結晶構造之剖面TEM相片。圖27(b)為圖27(a)所示之BNO氧化物層的剖面TEM相片之區域Y處的電子線繞射像。如圖26所 示，由剖面TEM相片及電子線繞射像的結果，確認了本實施例的BNO氧化物層係包含有結晶相及非晶質相。更詳細地來看，可知BNO氧化物層係包含有結晶相、微結晶相及非晶質相。此外，本申請中，「微結晶相」係意指當形成有某一層狀材料的情況下，其結晶相從該層之膜厚方向的上端到下端並非成為一樣地成長之結晶相。再者，藉由從米勒指數及原子間距離來與已知的結晶構造模型進行擬合(fitting)，顯示了BNO氧化物層係具有以A2 B2 O7 (其中，A為金屬元素，B為過渡金屬元素，以下相同。)的化學式所表示之焦綠石型結晶構造的微結晶相以及三斜晶(triclinic)之β-BiNbO4 型結晶構造的結晶相當中至少其中一者。
焦綠石型結晶構造的微結晶相及β-BiNbO4 型結晶構造的結晶相會依作為絕緣層之氧化物層的前驅體層的正式燒結溫度而出現性有所差異。如實施例8、9、10所示，正式燒結溫度為600℃及650℃的情況，可獲得β-BiNbO4 型結晶構造的結晶相。又，如實施例1~7所示，正式燒結溫度為520℃、530℃、及550℃的情況，可獲得焦綠石型結晶構造的微結晶相及β-BiNbO4 型結晶構造的結晶相兩者。又，更具體地說明，已了解了焦綠石型結晶構造係為(Bi1.5 Zn0.5 )(Zn0.5 Nb1.5 )O7 型構造，或是與(Bi1.5 Zn0.5 )(Zn0.5 Nb1.5 )O7 型構造大致相同或近似，並且，本構造的焦綠石型結晶構造可獲得作為薄層電容器的絕緣層之良好的電氣特性。又，如實施例1~7所示，已了解了 作為絕緣層之氧化物層藉由具有焦綠石型結晶構造的微結晶相及β-BiNbO4 型結晶構造的結晶相兩者，可獲得作為固體電子裝置的絕緣層之良好的比介電率。
另一方面，比較例3之藉由濺鍍法所形成的氧化物層並未確認到有焦綠石型結晶構造的微結晶相及β-BiNbO4 型結晶構造的結晶相，而係成為具有Bi3 NbO7 型結晶構造之微結晶相。
如上所述，上述各實施型態之固體電子裝置係藉由具備有以溶液法所製作，且使得用以形成氧化物層之加熱溫度(正式燒結溫度)為520℃以上650℃以下之BNO氧化物層，便可獲得比介電率高且介電損失少之良好的電氣特性。再者，由於不需真空裝置等之複雜且高價的設備，而可以較短時間且簡單的方法來形成，因此對於工業性或量產性優異之固體電子裝置的提供有很大的貢獻。
<其他實施型態>
以上，雖已針對本發明之實施型態加以說明，但本發明未限定於上述已說明的內容。
上述各實施型態之固體電子裝置可適用於以低驅動電壓來控制大電流之固體電子裝置。作為上述各實施型態之固體電子裝置，除了上述薄膜電容器以外，而亦可適用作為例如堆疊薄膜電容器、電容可變薄膜電容器等之電容器，還有金屬氧化物半導體接合場效電晶體(MOSFET)、非揮發性記憶體等之半導體裝置，更有微TAS(Total Analysis System)、微化學晶片DNA晶片等之MEMS(微機 電系統)元件。
如上所述，上述各實施型態的揭示係為了說明該等實施型態而記載，而非用以限定本發明而記載。再者，包含有各實施型態的其他組合之存在於本發明範圍內的變形例亦包含於申請專利範圍。
10‧‧‧基板
20、220、320、420‧‧‧下部電極層
220a、320a、420a‧‧‧下部電極層用前驅體層
30、230、330、430‧‧‧氧化物層
30a、230a、330a、430a‧‧‧氧化物層用前驅體層
40、240、340、440‧‧‧上部電極層
240a、340a、440a‧‧‧上部電極層用前驅體層
100、200、300、400‧‧‧為固體電子裝置的一例之薄層電容器
M1‧‧‧下部電極層用模
M2‧‧‧絕緣層用模
M3‧‧‧上部電極層用模
M4‧‧‧堆疊體用模
圖1係顯示作為本發明第1實施型態之固體電子裝置的一例之薄膜電容器的整體結構之圖式。
圖2係顯示本發明第1實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖3係顯示本發明第1實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖4係顯示本發明第1實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖5係顯示本發明第1實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖6係顯示本發明第2實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖7係顯示本發明第2實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖8係顯示本發明第2實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖9係顯示本發明第2實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖10係顯示作為本發明第2實施型態之固體電子裝置的一例之薄膜電容器的整體結構之圖式。
圖11係顯示作為本發明第3實施型態之固體電子裝置的一例之薄膜電容器的整體結構之圖式。
圖12係顯示本發明第3實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖13係顯示本發明第3實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖14係顯示本發明第3實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖15係顯示本發明第3實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖16係顯示本發明第3實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖17係顯示本發明第3實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖18係顯示本發明第3實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖19係顯示本發明第3實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖20係顯示本發明第3實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖21係顯示本發明第3實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖22係顯示本發明第4實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖23係顯示本發明第4實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖24係顯示本發明第4實施型態之薄膜電容器的製造方法一過程之剖面示意圖。
圖25係顯示為本發明第4實施型態之固體電子裝置的一例之薄膜電容器的整體結構之圖式。
圖26係顯示本發明第6實施型態中，成為絕緣層之氧化物層的結晶構造之剖面TEM相片及電子線繞射像。
圖27係顯示比較例中，成為絕緣層之氧化物層的結晶構造之剖面TEM相片及電子線繞射像。
10‧‧‧基板
20‧‧‧下部電極層
30‧‧‧氧化物層
40‧‧‧上部電極層
100‧‧‧為固體電子裝置的一例之薄層電容器

Claims (13)

  1. 一種固體電子裝置，係具備有藉由在含氧氛圍中加熱以前驅體溶液作為初始材料的前驅體層所形成之鉍(Bi)與鈮(Nb)所構成的氧化物層(可含有無法避免的雜質)，其中該前驅體溶液係以含有鉍(Bi)之前驅體及含有鈮(Nb)之前驅體作為溶質；用以形成該氧化物層之加熱溫度為520℃以上650℃以下。
  2. 如申請專利範圍第1項之固體電子裝置，其中該氧化物層的碳含有率為1.5atm%以下。
  3. 如申請專利範圍第1項之固體電子裝置，其中在形成該氧化物層之前，係藉由在含氧氛圍中以80℃以上300℃以下來加熱該前驅體層之狀態下施予壓模加工，來形成該前驅體層的壓模構造。
  4. 如申請專利範圍第2項之固體電子裝置，其中在形成該氧化物層之前，係藉由在含氧氛圍中以80℃以上300℃以下來加熱該前驅體層之狀態下施予壓模加工，來形成該前驅體層的壓模構造。
  5. 如申請專利範圍第3項之固體電子裝置，其係在1MPa以上20MPa以下的範圍內之壓力下施予該壓模加工。
  6. 如申請專利範圍第4項之固體電子裝置，其係在1MPa以上20MPa以下的範圍內之壓力下施予該壓模加工。
  7. 如申請專利範圍第3項之固體電子裝置，其中係使用已預先被加熱至80℃以上300℃以下範圍內的溫度之模來施予該壓模加工。
  8. 如申請專利範圍第4項之固體電子裝置，其中係使用已預先被加熱至80℃以上300℃以下範圍內的溫度之模來施予該壓模加工。
  9. 如申請專利範圍第5項之固體電子裝置，其中係使用已預先被加熱至80℃以上300℃以下範圍內的溫度之模來施予該壓模加工。
  10. 如申請專利範圍第6項之固體電子裝置，其中係使用已預先被加熱至80℃以上300℃以下範圍內的溫度之模來施予該壓模加工。
  11. 如申請專利範圍第1至10項中任一項之固體電子裝置，其中該固體電子裝置為電容器。
  12. 如申請專利範圍第1至10項中任一項之固體電子裝置，其中該固體電子裝置為半導體裝置。
  13. 如申請專利範圍第1至10項中任一項之固體電子裝置，其中該固體電子裝置為MEMS元件。
TW101141473A 2011-11-09 2012-11-08 Solid electronic devices (1) TWI467612B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011245915 2011-11-09

Publications (2)

Publication Number Publication Date
TW201340151A TW201340151A (zh) 2013-10-01
TWI467612B true TWI467612B (zh) 2015-01-01

Family

ID=48289852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101141473A TWI467612B (zh) 2011-11-09 2012-11-08 Solid electronic devices (1)

Country Status (6)

Country Link
US (1) US9293257B2 (zh)
JP (1) JP5293983B1 (zh)
KR (1) KR101911127B1 (zh)
CN (1) CN103999207B (zh)
TW (1) TWI467612B (zh)
WO (1) WO2013069470A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175453A (ja) * 2013-03-08 2014-09-22 Japan Science & Technology Agency 酸化物層及び酸化物層の製造方法、並びにその酸化物層を備えるキャパシタ、半導体装置、及び微小電気機械システム
JP6247684B2 (ja) 2013-03-22 2017-12-13 国立研究開発法人科学技術振興機構 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
CN106458631B (zh) * 2014-07-25 2020-02-07 国立大学法人北陆先端科学技术大学院大学 氧化物介电体及其制造方法、以及固态电子装置及其制造方法
US20170355613A1 (en) * 2014-12-24 2017-12-14 Japan Advanced Institute Of Science And Technology Oxide dielectric, method of manufacturing the same, precursor of oxide dielectric, solid state electric device, and method of manufacturing the same
WO2017098852A1 (ja) * 2015-12-11 2017-06-15 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007051050A (ja) * 2005-08-16 2007-03-01 Korea Inst Of Science & Technology 低温焼成用マイクロ波誘電体セラミックの製造方法及びそれから得られる低温焼成用マイクロ波誘電体セラミック

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173140A (ja) 1996-12-11 1998-06-26 Texas Instr Japan Ltd 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
US6388285B1 (en) * 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
US6589889B2 (en) 1999-09-09 2003-07-08 Alliedsignal Inc. Contact planarization using nanoporous silica materials
MXPA02002594A (es) * 1999-09-09 2002-08-30 Allied Signal Inc Aparato y metodo mejorados para la planarizacion de circuitos integrados.
JP2005116421A (ja) * 2003-10-10 2005-04-28 Murata Mfg Co Ltd 誘電体薄膜形成剤、誘電体薄膜形成剤の製造方法、誘電体薄膜および誘電体薄膜形成方法
JP4178414B2 (ja) * 2004-12-27 2008-11-12 セイコーエプソン株式会社 強誘電体膜、強誘電体キャパシタおよび強誘電体メモリ
US7786820B2 (en) * 2005-03-21 2010-08-31 Ngimat Co. Tunable dielectric radio frequency microelectromechanical system capacitive switch
US20080135900A1 (en) 2006-11-13 2008-06-12 Seiko Epson Corporation Method of forming organic ferroelectric film, method of manufacturing memory element, memory device, and electronic apparatus
JP2008147632A (ja) * 2006-11-13 2008-06-26 Seiko Epson Corp 有機強誘電体膜の形成方法、記憶素子の製造方法、記憶装置、および電子機器
KR100857590B1 (ko) * 2007-02-12 2008-09-09 충남대학교산학협력단 연성 폴리머 기판 위에 상온 화학증착법
JP5455352B2 (ja) 2008-10-28 2014-03-26 太陽誘電株式会社 薄膜ｍｉｍキャパシタ及びその製造方法
JP5903578B2 (ja) 2010-01-21 2016-04-13 株式会社ユーテック Ｐｂｎｚｔ強誘電体膜及び強誘電体膜の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007051050A (ja) * 2005-08-16 2007-03-01 Korea Inst Of Science & Technology 低温焼成用マイクロ波誘電体セラミックの製造方法及びそれから得られる低温焼成用マイクロ波誘電体セラミック

Also Published As

Publication number Publication date
KR20140097196A (ko) 2014-08-06
WO2013069470A1 (ja) 2013-05-16
CN103999207A (zh) 2014-08-20
CN103999207B (zh) 2017-07-28
TW201340151A (zh) 2013-10-01
US9293257B2 (en) 2016-03-22
JP5293983B1 (ja) 2013-09-18
JPWO2013069470A1 (ja) 2015-04-02
US20140319660A1 (en) 2014-10-30
KR101911127B1 (ko) 2018-10-23

Similar Documents

Publication Publication Date Title
JP5278717B1 (ja) 固体電子装置
JP5999525B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI467612B (zh) Solid electronic devices (1)
TWI621142B (zh) Method for manufacturing dielectric layer and dielectric layer, and method for manufacturing solid state electronic device and solid state electronic device
JP6033594B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI610351B (zh) 氧化物層及氧化物層之製造方法、以及具備該氧化物層之電容器、半導體裝置、及微機電系統
TWI671442B (zh) 氧化物介電體及其製造方法、以及固態電子裝置及其製造方法
TW201330275A (zh) 薄膜電晶體以及薄膜電晶體之製造方法
JP5496995B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI710527B (zh) 氧化物介電質及其製造方法、以及固態電子裝置及其製造方法
JP6238660B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2015103749A (ja) 導電体薄膜及びその製造方法、導電体の前駆体溶液、並びに薄膜トランジスタ、薄膜キャパシタ、及びそれらの製造方法
TWI626741B (zh) Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid electronic device and method of manufacturing same
JP2016167565A (ja) 導電性材料、固体電子装置、及びエッチングマスク材料、並びに導電性材料の製造方法及びエッチングマスク材料の製造方法
TW201841225A (zh) 氧化物介電體及其製造方法，以及固體電子裝置及其製造方法