CN103999207B - 固体电子装置 - Google Patents

固体电子装置 Download PDF

Info

Publication number
CN103999207B
CN103999207B CN201280058844.0A CN201280058844A CN103999207B CN 103999207 B CN103999207 B CN 103999207B CN 201280058844 A CN201280058844 A CN 201280058844A CN 103999207 B CN103999207 B CN 103999207B
Authority
CN
China
Prior art keywords
coating
precursor
oxide skin
layer
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280058844.0A
Other languages
English (en)
Other versions
CN103999207A (zh
Inventor
下田达也
德光永辅
尾上允敏
宫迫毅明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Publication of CN103999207A publication Critical patent/CN103999207A/zh
Application granted granted Critical
Publication of CN103999207B publication Critical patent/CN103999207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • H01G4/1263—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates containing also zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明的一个固体电子装置具备包含铋(Bi)和铌(Nb)的氧化物层(可以包含不可避免的杂质)，其中，所述氧化物层通过将前躯体层在含氧气氛中加热而形成，所述前躯体层将前躯体溶液作为原料，所述前躯体溶液将包含所述铋(Bi)的前躯体及包含所述铌(Nb)的前躯体作为溶质，并且用于形成所述氧化物层的加热温度为520℃以上且650℃以下。

Description

固体电子装置
技术领域
本发明涉及一种固体电子装置。
背景技术
现有技术中，作为固体电子装置的一例的薄膜电容器中，开发了一种具备能够实现高速工作的铁电体薄膜的薄膜电容器。作为用于电容器的电介质材料，现在积极地研究金属氧化物，作为上述铁电体薄膜的形成方法，正在广泛地使用溅射法(专利文献1)。
现有技术文献：
专利文献
专利文献1：日本国特开平10-173140号公报
发明内容
发明要解决的课题
但是，为了在溅射法中得到良好的膜质量，一般需要使制膜室内处于高真空状态。另外，其他真空工艺或光刻法一般也是需要比较长的时间、及/或需要昂贵设备的工艺，因此，原料或制造能源的使用效率非常恶劣。采用如上所述的制造方法的情况下，为制造固体电子装置而需要多种处理和长时间，因此，从工业性及量产性的观点来看并不是优选的。另外，在现有技术中，还存在比较难以实现大面积化相当困难这一问题。
从而，选定通过工业性及量产性优异的制造方法得到的、具有作为固体电子装置的绝缘层的、高特性的材料，也是为了实现固体电子装置的高性能化而应当解决的技术课题之一。
本发明通过解决上述问题，实现固体电子装置的制造工艺的简单化和节能化。其结果，本发明有助于提供一种工业性及量产性优异的固体电子装置。
解决课题的方法
本发明的发明者研究旨在，能够适用于电容器或薄膜电容器等固体电子装置，并且使用低价且简便的方法也能够形成的氧化物。在重复多次的试验错误之后，发明者得知，代替目前为止被广泛采用的氧化物的一种特定的氧化物材料比较廉价且制造工艺更加简易、具备比较高的绝缘性和相对介电常数，并且、及该氧化物还可适用于固体电子装置。另外，发明者还发现，该氧化物通过使用还被称为“纳米压印”的“模压”加工法的低价且简便的方法来可以形成图案化。其结果，发明者认为得知，通过与现有技术相比可以大幅度地简单化以及节能化，并且也容易实现大面积化的工艺，由此可以形成该氧化物层，进而可以制造具备这些氧化物层的固体电子装置。本发明是根据上述观点提出的。
第一方案的固体电子装置具备包含铋(Bi)和铌(Nb)的氧化物层(可以包含不可避免的杂质)，其中，所述氧化物层通过将前躯体层在含氧气氛中加热而形成，所述前驱体层将前躯体溶液作为原料，所述前躯体溶液将包含所述铋(Bi)的前躯体及包含所述铌(Nb)的前躯体作为溶质，并且用于形成所述氧化物层的加热温度为520℃以上且650℃以下。
对第二方案的固体电子装置而言，所述氧化物层的碳含量为1.5atm％以下。
对第三方案的固体电子装置而言，在形成氧化物层之前，在含氧气氛中以80℃以上且300℃以下的温度加热前驱体层的状态下实施模压加工，由此形成前躯体层的模压结构。
对第四方案的固体电子装置而言，用1MPa以上且20MPa以下范围内的压力实施模压加工。
对第五方案的固体电子装置而言，使用预先加热到80℃以上且300℃以下范围内的温度的模具来实施模压加工。
第六方案的固体电子装置是电容器。
第七方案的固体电子装置是半导体装置。
第八方案的固体电子装置是MEMS元件。
发明的效果
根据第一方案的固体电子装置，通过没有使用光刻法的比较简单的处理(例如，喷墨法、网板印刷法、凹版/凸版印刷法、或纳米压印法)可以形成氧化物层。由此，不需要如下的工艺:使用真空工艺或光刻法的工艺、或者紫外线的照射工艺等的需要比较长的时间、及/或需要昂贵设备的工艺。另外，由于不需要上述各工艺，而通过较低温度的加热处理来形成氧化物层，因此，工业性及量产性优异。
根据第二方案的固体电子装置，能够实现漏电流的降低。
根据第三方案的固体电子装置，在实施模压加工期间，能够以高准确度防止各前驱体层的塑性变形能力的下降，因此，可以以更高的精度形成所期望的模压结构。
根据第四方案的固体电子装置，可以以高精度形成所期望的模压结构。另外，实施模压加工时所施加的压力是1MPa以上且20MPa以下的低压力范围的压力，因此，在实施模压加工时不易损坏模具，并且有利于实现大面积化。
根据第六方案的固体电子装置，可以提供工业性及量产性优异的电容器。
根据第七方案的固体电子装置，可以提供工业性及量产性优异的半导体装置。
根据第八方案的固体电子装置，可以提供工业性及量产性优异的MEMS元件。
附图说明
图1是示出本发明第一实施方案的作为固体电子装置的一例的、薄膜电容器的整体结构的图。
图2是示出本发明第一实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图3是示出本发明第一实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图4是示出本发明第一实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图5是示出本发明第一实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图6是示出本发明第二实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图7是示出本发明第二实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图8是示出本发明第二实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图9是示出本发明第二实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图10是示出本发明第二实施方案的作为固体电子装置的一例的薄膜电容器的整体结构的图。
图11是示出本发明第三实施方案的作为固体电子装置的一例的薄膜电容器的整体结构的图。
图12是示出本发明第三实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图13是示出本发明第三实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图14是示出本发明第三实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图15是示出本发明第三实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图16是示出本发明第三实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图17是示出本发明第三实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图18是示出本发明第三实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图19是示出本发明第三实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图20是示出本发明第三实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图21是示出本发明第三实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图22是示出本发明第四实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图23是示出本发明第四实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图24是示出本发明第四实施方案的薄膜电容器的制造方法的一个过程的剖面示意图。
图25是示出本发明第四实施方案的作为固体电子装置的一例的薄膜电容器的整体结构的图。
图26是示出本发明第一实施方案的成为绝缘层的氧化物层的结晶结构的剖面TEM照片及电子束衍射图。
图27是示出比较例的成为绝缘层的氧化物层的结晶结构的剖面TEM照片及电子束衍射图。
【附图标记】
10 基板
20、220、320、420 下部电极层
220a、320a、420a 下部电极层用前驱体层
30、230、330、430 氧化物层
30a、230a、330a、430a 氧化物层用前驱体层
40、240、340、440 上部电极层
240a、340a、440a 上部电极层用前驱体层
100、200、300、400 作为固体电子装置的一例的薄层电容器
M1 下部电极层用模具
M2 绝缘层用模具
M3 上部电极层用模具
M4 层叠体用模具
具体实施方式
根据附图详细说明本发明的实施方案的固体电子装置。此外，进行该说明时，只要在全部附图中没有特别指出，共同的部分标注的是相同的附图标记。另外，在图中，本实施方案的要素不一定是保持彼此的比例而示出的。而且，为了容易看清各个附图，可以省略一部分的附图标记。
＜第一实施方案＞
1.本实施方案的薄膜电容器的整体结构
图1是示出本实施方案的作为固体电子装置的一例的、薄膜电容器100的整体结构的图。如图1所示，对薄膜电容器100而言，在基板10上从基板10侧开始具备下部电极层20、作为由电介质构成的绝缘层的氧化物层30、及上部电极层40。
例如，基板10可以使用各种绝缘性基材，所述绝缘性基材包括：高温耐热玻璃、SiO2/Si基板、氧化铝(Al2O3)基板、STO(SrTiO)基板、在Si基板的表面经由SiO2层及Ti层形成STO(SrTiO)层的绝缘基板等；及半导体基板(例如，Si基板、SiC基板、及Ge基板等)。
作为下部电极层20及上部电极层40的材料可以使用：白金、金、银、铜、铝、钼、钯、钌、铱、及钨等高熔点金属；或者其合金等金属材料。
在本实施方案中，通过将前躯体层在含氧气氛中加热来形成由电介质构成的绝缘层(下面，基于本工艺的制造方法也称为溶液法)，其中，所述前驱体层将前躯体溶液作为原料，所述前躯体溶液将包含铋(Bi)的前躯体及包含铌(Nb)的前躯体作为溶质。由此，可以得到包含铋(Bi)和铌(Nb)的(可以包含不可避免的杂质)氧化物层30。另外，如下所述，本实施方案的特征在于，将用于形成氧化物层的加热温度(主烧成的温度)设为520℃以上且650℃以下。此外，包含铋(Bi)和铌(Nb)的氧化物层还称为BNO层。
此外，本实施方案不限定于该结构。另外，为了简化附图，省略对从各电极层延伸的引出电极层的图案化的记载。
2.薄膜电容器100的制造方法
接着，对薄膜电容器100的制造方法进行说明。此外，本发明中显示的温度表示加热器的设定温度。图2至图5分别示出薄膜电容器100的制造方法的一个过程的剖面示意图。如图2所示，首先，在基板10上形成下部电极层20。接着，在下部电极层20上形成氧化物层30，之后，在氧化物层30上形成上部电极层40。
(1)下部电极层的形成
图2是示出下部电极层20的形成工艺的图。在本实施方案中，对薄膜电容器100的下部电极层20由白金(Pt)形成的示例进行说明。对下部电极层20而言，通过公知的溅射法在基板10上形成由白金(Pt)而成的层。
(2)作为绝缘层的氧化物层的形成
接着，在下部电极层20上形成氧化物层30。氧化物层30以(a)前驱体层的形成及预烧成的工艺、(b)主烧成的工艺的顺序形成。图3及图4是示出氧化物层30的形成工艺的图。在本实施方案中，对薄膜电容器100的制造工艺的氧化物层30通过包含铋(Bi)和铌(Nb)的氧化物形成的示例进行说明。
(a)前驱体层的形成及预烧成
如图3所示，通过公知的旋涂法在下部电极层20上形成前驱体层30a，其中，所述前驱体层30a将前躯体溶液(称为前躯体溶液；下面，对于前躯体的溶液均相同)作为原料，所述前躯体溶液将包含铋(Bi)的前躯体及包含铌(Nb)的前躯体作为溶质。这时，用于形成氧化物层30的、包含铋(Bi)的前躯体的示例可以采用：辛酸铋、氯化铋、硝酸铋、或者各种铋醇盐(例如，异丙醇铋、丁醇铋、乙醇铋、及铋甲氧基乙醇)。另外，本实施方案中，用于形成氧化物层30的、包含铌(Nb)的前躯体的示例可以采用：辛酸铌、氯化铌、硝酸铌、或者各种铌醇盐(例如，异丙醇铌、丁醇铌、乙醇铌、及铌甲氧基乙醇)。另外，前躯体溶液的溶剂优选为：选自乙醇、丙醇、丁醇、2-甲氧基乙醇、2-乙氧基乙醇、及2-丁氧基乙醇中的一种乙醇溶剂；或者选自醋酸、丙酸、及辛酸中的一种羧酸的溶剂。
之后，作为预烧成，在氧气气氛中或大气中(也统称为“含氧气氛中”)，在80℃以上且250℃以下的温度范围以规定时间进行预烧成。在预烧成中，充分蒸发前驱体层30a中的溶剂，并且为了发挥最终可以实现塑性变形的特性而优选形成凝胶状态(认为是热分解前并残留有机链的状态)。为了以更高的准确度实现上述观点，预烧成温度优选为80℃以上且250℃以下。另外，重复多次基于所述旋涂法的前驱体层30a的形成及预烧成，由此能够得到氧化物层30的期望厚度。
(b)主烧成
之后，作为主烧成，将前驱体层30a在氧气气氛中(例如，是100体积％，但并不限定于此)，在520℃以上且650℃以下的温度范围内以规定时间进行加热。其结果，如图4所示，在电极层上形成包含铋(Bi)和铌(Nb)的氧化物层30(可以包含不可避免的杂质；下同)。这时，作为溶液法的主烧成，用于形成氧化物层的加热温度为520℃以上且650℃以下，但并非以此来限定温度的上限。但是，加热温度超过650℃的情况下，从具有促进氧化物层的结晶化、漏电流量显著增大的倾向的观点来看，加热温度更优选为650℃以下。另一方面，加热温度不足520℃的情况下，在前躯体溶液残留溶剂及溶质中的碳，并且漏电流量显著地增大，因此，优选将加热温度设为520℃以上且650℃以下。
另外，氧化物层30的膜厚的范围优选为30nm以上。若氧化物层30的膜厚不足30nm，则随着膜厚的减小所引起的漏电流及介电损耗的增大，使得使用在固体电子装置是不实用的，从而不优选。
此外，将对氧化物层30的铋(Bi)及铌(Nb)的原子组成比与1KHz下的相对介电常数及施加0.5MV/cm时的漏电流值的关系进行测量的结果，在表1中示出。
【表1】
对于铋(Bi)及铌(Nb)的原子组成比，使用卢瑟福背散射分析法(RBS法)进行铋(Bi)及铌(Nb)的元素分析，由此求出铋(Bi)及铌(Nb)的原子组成比。对相对介电常数及漏电流值的测量方法将在下面进行详细说明，在表1中，示出了施加1KHz的交流电压时的相对介电常数、与施加0.5MV/cm的电压时的漏电流值的结果。如表1所示，对氧化物层30的铋(Bi)及铌(Nb)的原子组成比而言，在铋(Bi)为1时铌(Nb)为0.8以上且3.3以下的范围内，相对介电常数及漏电流值示出了可适用于设备的值。
(3)上部电极层的形成
接着，在氧化物层30上形成上部电极层40。图5是示出上部电极层40的形成工艺的图。在本实施方案中，对薄膜电容器100的上部电极层40由白金(Pt)形成的示例进行说明。与下部电极层20相同，上部电极层40通过公知的溅射法在氧化物层30上形成由白金(Pt)而成的层。
根据本实施方案，固体电子装置具备包含铋(Bi)和铌(Nb)的氧化物层，其中，所述氧化物层通过将前躯体层在含氧气氛中加热而形成，所述前驱体层将前躯体溶液作为原料，所述前躯体溶液将包含铋(Bi)的前躯体及包含铌(Nb)的前躯体作为溶质，并将用于形成氧化物层的加热温度设为520℃以上且650℃以下。由此，能够得到良好的电气特性，并且不采用真空工艺而将氧化物层的前躯体溶液在含氧气氛中加热即可，因此，与现有的溅射法相比，容易实现大面积化，并且可以大幅提高工业性及量产性。
＜第二实施方案＞
1.本实施方案的薄膜电容器的整体结构
在本实施方案中，作为固体电子装置的一例的薄膜电容器的下部电极层及上部电极层由导电氧化物构成，其中所述导电氧化物由金属氧化物而成(可以包含不可避免的杂质)。图10示出本实施方案的作为固体电子装置的一例的薄膜电容器200的整体结构。本实施方案除了下部电极层及上部电极层由导电氧化物构成以外，均与第一实施方案相同，其中所述导电氧化物由金属氧化物而成。从而，对于本实施方案的结构，与上述图1相对应的结构标注相同的附图标记并省略说明，并对不同的结构进行说明。如图10所示，薄膜电容器200具有基板10，在基板10上从基板10侧开始具备下部电极层220、作为由电介质构成的绝缘层的氧化物层30、及上部电极层240。
作为下部电极层220及上部电极层240的示例可以采用：由镧(La)和镍(Ni)而成的氧化物层；由锑(Sb)和锡(Sn)而成的氧化物层；或由铟(In)和锡(Sn)而成的氧化物层(但是，可以包含不可避免的杂质；下同)。
2.薄膜电容器200的制造工艺
接着，对薄膜电容器200的制造方法进行说明。图6至图9分别是示出薄膜电容器200的制造方法的一个过程的剖面示意图。如图6及图7所示，首先，在基板10上形成下部电极层220。接着，在下部电极层220上形成氧化物层30，然后形成上部电极层240。此外，在薄膜电容器200的制造工艺中，省略与第一实施方案重复的说明。
(1)下部电极层的形成
图6及图7是示出下部电极层220的形成工艺的图。在本实施方案中，对薄膜电容器200的下部电极层220通过由镧(La)和镍(Ni)而成的导电氧化层来形成的示例进行说明。下部电极层220以(a)前驱体层的形成及预烧成的工艺、(b)主烧成的工艺的顺序形成。
(a)前驱体层的形成及预烧成
如图6所示，通过公知的旋涂法在基板10上形成下部电极层用前驱体层220a，其中，所述下部电极层用前驱体层220a将前躯体溶液(称为下部电极层用前躯体溶液；下面，对于下部电极层用前躯体的溶液均相同)作为原料，所述前躯体溶液将包含镧(La)的前躯体及包含镍(Ni)的前躯体作为溶质。这时，用于形成下部电极层220的包含镧(La)的前躯体的示例是醋酸镧。作为其他例可以采用：硝酸镧、氯化镧、或者各种镧醇盐(例如，异丙醇镧、丁醇镧、乙醇镧、及镧甲氧基乙醇)。另外，用于形成下部电极层用前驱体层220a的包含镍(Ni)的前躯体的示例是醋酸镍。作为其他例可以采用：硝酸镍、氯化镍、或者各种镍醇盐(例如，异丙醇镍铟(Nickel Indium Isopropoxide)、丁醇镍、乙醇镍，及镍甲氧基乙醇)。
此外，作为下部电极层，采用由锑(Sb)和锡(Sn)而成的导电氧化层的情况下，作为包含锑(Sb)的下部电极层用前躯体的示例可以采用：醋酸锑、硝酸锑、氯化锑、或者各种锑醇盐(例如，异丙醇锑、丁醇锑、乙醇锑、及锑甲氧基乙醇)。另外，作为包含锡(Sn)的前躯体的示例可以采用：醋酸锡、硝酸锡、氯化锡、或者各种锡醇盐(例如，异丙醇锑、丁醇锑、乙醇锑、及锑甲氧基乙醇)。而且，作为下部电极层采用由铟(In)和锡(Sn)而成的导电氧化物的情况下，包含铟(In)的前躯体的示例可以采用：醋酸铟、硝酸铟、氯化铟、或者各种铟醇盐(例如，异丙醇铟、丁醇铟、乙醇铟、及铟甲氧基乙醇)。另外，包含锡(Sn)的下部电极层用前躯体的示例与上述示例相同。
之后，根据与上述第一实施方案的氧化物层相同的理由，在含氧气氛中，在80℃以上且250℃以下的温度范围以规定时间进行预烧成。另外，重复多次基于所述旋涂法的下部电极层用前驱体层220a的形成及预烧成，由此能够得到下部电极层220的期望厚度。
(b)主烧成
之后，作为主烧成，将下部电极层用前驱体层220a在氧气气氛中以550℃加热约20分钟。如图7所示，其结果，在基板10上形成由镧(La)和镍(Ni)而成的下部电极层220(但是，可以包含不可避免的杂质；下同)。这时，作为溶液法的主烧成，根据与第一实施方案的氧化物层相同的理由，用于形成导电氧化物层的加热温度优选为520℃以上且650℃以下。此外，由镧(La)和镍(Ni)而成的导电氧化层还称为LNO层。
(2)作为绝缘层的氧化物层的形成
接着，在下部电极层220上形成氧化物层30。与第一实施方案相同，本实施方案的氧化物层30以(a)前驱体层的形成及预烧成的工艺、(b)主烧成的工艺的顺序形成。图8是示出在下部电极层220上形成氧化物层30的状态的图。与第一实施方案相同，氧化物层30的膜厚的范围优选为30nm以上。
(3)上部电极层的形成
接着，如图9及图10所示，在氧化物层30上形成上部电极层240。在本实施方案中，与下部电极层220相同，对薄膜电容器200的上部电极层240通过由镧(La)和镍(Ni)而成的导电氧化层来形成的示例进行说明。与下部电极层220相同，上部电极层240以(a)前驱体层的形成及预烧成的工艺、(b)主烧成的工艺的顺序形成。图9示出在氧化物层30上形成的下部电极层用前驱体层240a，图10示出在氧化物层30上形成的上部电极层240。
在本实施方案中，固体电子装置具备包含铋(Bi)和铌(Nb)的氧化物层，其中，所述氧化物层通过将前躯体层在含氧气氛中加热而形成，所述前驱体层将前躯体溶液作为原料，所述前躯体溶液将包含铋(Bi)的前躯体及包含铌(Nb)的前躯体作为溶质，并将用于形成氧化物层的加热温度设为520℃以上且650℃以下。由此，能够得到良好的电气特性，并且不采用真空工艺而将氧化物层的前躯体溶液在含氧气氛中加热即可，因此，可以提高工业性及量产性。另外，下部电极层、成为绝缘层的氧化物层、及上部电极层均由金属氧化物构成，并且能够不采用真空工艺而在含氧气氛中进行所有工艺，因此，与现有的溅射法相比，容易实现大面积化，并且可以大幅提高工业性及量产性。
＜第三实施方案＞
1.本实施方案的薄膜电容器的整体结构
在本实施方案中，在形成作为固体电子装置的一例的薄膜电容器的全部层的过程中实施模压加工。图11示出本实施方案的作为固体电子装置的一例的薄膜电容器300的整体结构。在本实施方案中，除了对下部电极层及氧化物层实施模压加工以外，均与第二实施方案相同。从而，对于本实施方案的结构，与上述的图10对应的结构标注相同的附图标记并省略说明，而对不同的结构进行说明。如图11所示，薄膜电容器300具有基板10，在基板10上从基板10侧开始具有下部电极层320、作为由由电介质构成的绝缘层的氧化物层330、及上部电极层340。
在本发明中，“模压”也称为“纳米压印”。
2.薄膜电容器300的制造工艺
接着，对薄膜电容器300的制造方法进行说明。图12至图21分别是示出薄膜电容器300的制造方法的一个过程的剖面示意图。对薄膜电容器300而言，首先，在基板10上形成实施了模压加工的下部电极层320。接着，在下部电极层320上形成实施了模压加工的氧化物层330。然后，在氧化物层330上形成上部电极层340。在薄膜电容器300的制造工艺中，也省略与第二实施方案重复的说明。
(1)下部电极层的形成
在本实施方案中，对薄膜电容器300的下部电极层320通过由镧(La)和镍(Ni)而成的导电氧化层来形成的示例进行说明。下部电极层320以(a)前驱体层的形成及预烧成的工艺、(b)模压加工的工艺、及(c)主烧成的工艺的顺序形成。首先，通过公知的旋涂法在基板10上形成下部电极层用前驱体层320a，其中，所述下部电极层用前驱体层320a将下部电极层用前躯体溶液作为原料，所述下部电极层用前躯体溶液将包含镧(La)的前躯体及包含镍(Ni)的前躯体作为溶质。
之后，作为预烧成，在含氧气氛中，在80℃以上且250℃以下的温度范围以规定时间对下部电极层用前驱体层320a进行加热。另外，通过重复多次基于所述旋涂法的下部电极层用前驱体层320a的形成及预烧成，能够得到下部电极层320的期望厚度。
(b)模压加工
接着，如图12所示，为了进行对下部电极层用前驱体层320a的图案化，在80℃以上且300℃以下的温度范围内进行加热的状态下，使用下部电极层用模具M1，以用1MPa以上且20MPa以下的压力实施模压加工。作为模压加工中的加热方法的示例有如下方法：通过腔室、烤炉等，形成规定温度的气氛状态的方法；通过加热器从下部加热搭载基板的基台的方法；以及使用预先加热至80℃以上且300℃以下的模具来实施模压加工的方法等。在该情况下，并用通过加热器从下部加热基台的方法、和预先加热至80℃以上且300℃以下的模具，从加工性的方面看是优选的。
此外，将所述模具的加热温度设为80℃以上且300℃以下是基于以下理由。模压加工时的加热温度不足80℃的情况下，由于下部电极层用前驱体层320a的温度下降，使得下部电极层用前驱体层320a的塑性变形能力下降，因此，缺乏模压结构成型时的成型的实现性、或成型后的可靠性及稳定性。另外，模压加工时的加热温度超过300℃的情况下，促进作为塑性变形能力的起因的有机链的分解(氧化热分解)，因此，塑性变形能力下降。并且，从上述观点来看，对下部电极层用前驱体层320a进行模压加工时，在100℃以上且250℃以下的温度范围内加热是更加优选的一个方案。
另外，若模压加工的压力是1MPa以上且20MPa以下的范围内的压力，则下部电极层用前驱体层320a随着模具表面形状而变形，由此可以以高精度形成所期望的模压结构。另外，实施模压加工时施加的压力设定为1MPa以上且20MPa以下的低压力范围。其结果，实施模压加工时不易损坏模具，并且有利于实现大面积化。
之后，对下部电极层用前驱体层320a的进行整体蚀刻。其结果，如图13所示，从与下部电极层对应的区域以外的区域彻底去除下部电极层用前驱体层320a(对下部电极层用前驱体层320a的整体进行蚀刻工艺)。
另外，在上述模压加工中，优选地，预先，对与模压面接触的各前驱体层的表面实施脱模处理及/或对该模具的模压面实施脱模处理，然后，对各前驱体层实施模压加工。实施这种处理，其结果，能够减小各前驱体层和模具之间的摩擦力，因此，可以对各前驱体层实施更高精度的模压加工。此外，作为能够用于脱模处理的脱模剂可以举出，表面活性剂(例如，含氟表面活性剂、含硅表面活性剂、及非离子表面活性剂等)、含氟类金刚石等示例。
(c)主烧成
接着，对下部电极层用前驱体层320a进行主烧成。其结果，如图14所示，在基板10上形成由镧(La)和镍(Ni)而成的下部电极层320(但是，可以包含不可避免的杂质；下同)。
(2)成为绝缘层的氧化物层的形成
接着，在下部电极层320上形成成为绝缘层的氧化物层330。氧化物层330以(a)前驱体层的形成及预烧成的工艺、(b)模压加工的工艺、及(c)主烧成的工艺的顺序形成。图15至图18是示出氧化物层330的形成工艺的图。
(a)前驱体层的形成及预烧成
如图15所示，与第二实施方案相同，在基板10及被图案化的下部电极层320上形成前驱体层330a，其中，所述前驱体层330a将前躯体溶液作为原料，所述前躯体溶液将包含铋(Bi)的前躯体及包含铌(Nb)的前躯体作为溶质。之后，在含氧气氛中，加热至80℃以上且250℃以下的状态下进行预烧成。
(b)模压加工
在本实施方案中，如图16所示，对仅进行了预烧成的前驱体层330a实施模压加工。具体而言，为了进行氧化物层的图案化，在加热至80℃以上且300℃以下的状态下，使用绝缘层用模具M2，用1MPa以上且20MPa以下的压力实施模压加工。
之后，对前驱体层330a进行整体蚀刻。其结果，如图17所示，从与氧化物层330对应的区域以外的区域彻底去除前驱体层330a(对前驱体层330a的整体进行蚀刻工艺)。此外，本实施方案的前驱体层330a的蚀刻工艺是使用未采用真空工艺的湿式蚀刻技术而进行的，但是，不应排除通过使用等离子体的、所谓的干式蚀刻技术来进行蚀刻。
(c)主烧成
之后，与第二实施方案相同，对前驱体层330a进行主烧成。其结果，如图18所示，在下部电极层320上形成成为绝缘层的氧化物层330(但是，可以包含不可避免的杂质；下同)。作为主烧成，在氧气气氛中，在520℃以上且650℃以下的温度范围内以规定时间对前驱体层330a进行加热。
此外，可以在主烧成后进行对前驱体层330a的整体进行的蚀刻工艺，但是，如上所述，在模压工艺和主烧成的工艺之间，包括对前驱体层进行整体蚀刻的工艺是更加优选的一个方案。这是因为，与对各前驱体层进行主烧成后进行蚀刻相比，可以更加容易去除不需要的区域。
(3)上部电极层的形成
之后，与下部电极层320相同，通过公知的旋涂法在氧化物层330上形成上部电极层用前驱体层340a，其中，所述上部电极层用前驱体层340a将前躯体溶液作为原料，所述前躯体溶液将包含镧(La)的前躯体及包含镍(Ni)的前躯体作为溶质。之后，在含氧气氛中，在80℃以上且250℃以下的温度范围对上部电极层用前驱体层340a加热并进行预烧成。
接着，如图19所示，为了对已进行预烧成的上部电极层用前驱体层340a的进行图案化，在将上部电极层用前驱体层340a加热至80℃以上且300℃以下的状态下，使用上部电极层用模具M3，用1MPa以上且20MPa以下的压力对上部电极层用前驱体层340a实施模压加工。之后，如图20所示，通过对上部电极层用前驱体层340a进行整体蚀刻，从与上部电极层340对应的区域以外的区域彻底去除上部电极层用前驱体层340a。
之后，如图21所示，作为主烧成，在氧气气氛中，通过将上部电极层用前驱体层340a以规定时间加热至530℃且600℃，在氧化物层330上形成由镧(La)和镍(Ni)而成的上部电极层340(但是，可以包含不可避免的杂质；下同)。
在本实施方案中，固体电子装置具备包含铋(Bi)和铌(Nb)的氧化物层，其中，所述氧化物层通过将前躯体层在含氧气氛中加热而形成，所述前驱体层将前躯体溶液作为原料，所述前躯体溶液将包含铋(Bi)的前躯体及包含铌(Nb)的前躯体作为溶质，并将用于形成氧化物层的加热温度设为520℃以上且650℃以下。由此，能够得到良好的电气特性，并且不采用真空工艺而将氧化物层的前躯体溶液在含氧气氛中加热即可，因此，与现有的溅射法相比，容易实现大面积化，并且可以大幅提高工业性及量产性。
另外，在本实施方案中，在基板10上从基板10侧开始具备下部电极层320、作为绝缘层的氧化物层330、上部电极层340，并通过实施模压加工形成模压结构。其结果，不需要如下的工艺，即，采用真空工艺或光刻法的工艺、或者照射紫外线的工艺等需要较长时间、及/或需要昂贵设备的工艺。其结果，电极层及氧化物层均可以简便地实施图案化，因此，本实施方案的薄膜电容器300的工业性及量产性非常优异。
＜第四实施方案＞
1.本实施方案的薄膜电容器的整体结构
在本实施方案中，也在形成作为固体电子装置的一例的薄膜电容器全部层的过程中实施模压加工。图25示出本实施方案的作为固体电子装置的一例的薄膜电容器400的整体结构。在本实施方案中，对下部电极层、氧化物层、及上部电极层在层叠各个前驱体层后进行预烧成。然后，对已进行预烧成的全部前驱体层，在实施模压加工后进行主烧成。从而，对于本实施方案的结构，与上述图11对应的结构标注相同的附图标记并省略说明，而对不同的结构进行说明。如图25所示，薄膜电容器400具有基板10，在基板10上从基板10侧开始具备下部电极层420、作为由电介质构成的绝缘层的氧化物层430、上部电极层440。
2.薄膜电容器400的制造工艺
接着，对薄膜电容器400的制造方法进行说明。图22至图24分别是示出薄膜电容器400的制造方法的一个过程的剖面示意图。对薄膜电容器400而言，首先，在基板10上形成层叠体，所述层叠体由如下层构成：下部电极层用前驱体层420a，其是下部电极层420的前驱体层；前驱体层430a，其是氧化物层430的前驱体层；及上部电极层用前驱体层440a，其是上部电极层440的前驱体层。接着，对该层叠体实施模压加工，并进行主烧成。在薄膜电容器400的制造工艺中，省略与第三实施方案重复的说明。
(1)前驱体层的层叠体的形成
如图22所示，首先，在基板10上形成层叠体，其中，所述层叠体由如下层构成：下部电极层用前驱体层420a，其是下部电极层420的前驱体层；前驱体层430a，其是氧化物层430的前驱体层；及上部电极层用前驱体层440a，其是上部电极层440的前驱体层。在本实施方案中，与第三实施方案相同地，对薄膜电容器400的下部电极层420及上部电极层440通过由镧(La)和镍(Ni)而成的导电氧化层来形成、且成为绝缘层的氧化物层430通过由铋(Bi)及铌(Nb)而成的氧化物层来形成的示例进行说明。首先，通过公知的旋涂法在基板10上形成下部电极层用前驱体层420a，其中，所述下部电极层用前驱体层420a将下部电极层用前躯体溶液作为原料，所述下部电极层用前躯体溶液将包含镧(La)的前躯体及包含镍(Ni)的前躯体作为溶质。之后，作为预烧成，在含氧气氛中，在80℃以上且250℃以下的温度范围内以规定时间对下部电极层用前驱体层420a进行加热。另外，重复多次基于所述旋涂法的下部电极层用前驱体层420a的形成及预烧成，由此能够得到下部电极层420的期望厚度。
接着，在已进行预烧成的下部电极层用前驱体层420a上形成前驱体层430a。首先，在下部电极层用前驱体层420a上形成前驱体层430a，其中，所述前驱体层430a将前躯体溶液作为原料，所述前躯体溶液将包含铋(Bi)的前躯体及包含铌(Nb)的前躯体作为溶质。之后，作为预烧成，在含氧气氛中，在80℃以上且250℃以下的温度范围内以规定时间对前驱体层430a进行加热。
接着，与下部电极层用前驱体层420a相同，通过公知的旋涂法在已进行预烧成的前驱体层430a上形成上部电极层用前驱体层440a，其中，所述上部电极层用前驱体层440a将前躯体溶液作为原料，所述前躯体溶液将包含镧(La)的前躯体及包含镍(Ni)的前躯体作为溶质。之后，在含氧气氛中，在80℃以上且250℃以下的温度范围内对上部电极层用前驱体层440a进行加热并进行预烧成。
(2)模压加工
接着，为了进行对各前驱体层的层叠体(420a、430a、440a)的图案化，如图23所示，在以80℃以上且300℃以下的范围内进行加热的状态下，使用层叠体用模具M4，以1MPa以上且20MPa以下的压力实施模压加工。
之后，对各前驱体层的层叠体(420a、430a、440a)进行整体蚀刻。其结果，如图24所示，从与下部电极层、氧化物层、及上部电极层对应的区域以外的区域彻底去除各前驱体层的层叠体(420a、430a、440a)(对各前驱体层的层叠体(420a、430a、440a)的整体进行蚀刻工艺)。
(3)主烧成
接着，对各前驱体层的层叠体(420a、430a、440a)进行主烧成。其结果，如图25所示，在基板10上形成下部电极层420、氧化物层430、及上部电极层440。
在本实施方案中，固体电子装置具备包含铋(Bi)和铌(Nb)的氧化物层，其中，所述氧化物层通过将前躯体层在含氧气氛中加热而形成，所述前躯体层将前躯体溶液作为原料，所述前躯体溶液将包含铋(Bi)的前躯体及包含铌(Nb)的前躯体作为溶质，并将用于形成氧化物层的加热温度设为520℃以上且650℃以下。由此，能够得到良好的电气特性，并且不采用真空工艺而将氧化物层的前躯体溶液在含氧气氛中加热即可，因此，与现有的溅射法相比，容易实现大面积化，并且可以大幅提高工业性及量产性。
另外，在本实施方案中，对已进行预烧成的全部氧化物层的前驱体层进行模压加工后进行主烧成。从而，形成模压结构时，可以实现工艺的缩短化。
＜实施例＞
下面，为了更详细地说明本发明，举出实施例及比较例进行说明，但是，本发明并不限定于这些示例。
对于实施例及比较例，通过以下方法实施固体电子装置的物性测量及BNO氧化物层的组成分析。
1.电气特性
(1)漏电流
在下部电极层和上部电极层之间施加0.25MV/cm的电压，并测量电流。在该测量中，使用安捷伦科技公司制造的4156C型设备。
(2)介电损耗(tanδ)
实施例及比较例的介电损耗是以如下方式测量的。在室温中，在下部电极层和上部电极层之间施加0.1V的电压、1KHz的交流电压，并测量介电损耗。在该测量中，使用东洋公司制造的1260-SYS型宽带介电常数测量系统。
(3)相对介电常数
实施例及比较例的相对介电常数是以如下方式测量的。在下部电极层和上部电极层之间施加0.1V的电压、1KHz的交流电压，并测量了相对介电常数。在该测量中，使用了东洋公司制造的1260-SYS型宽带介电常数测量系统。
2.BNO氧化物层的碳及氢的含量
使用National Electrostatics Corporation制造的Pelletron3SDH，并通过卢瑟福背散射分析法(Rutherford Backscattering Spectrometry：RBS分析法)、氢前方散射分析法(Hydrogen Forward scattering Spectrometry：HFS分析法)、及核反应分析法(Nuclear Reaction Analysis：NRA分析法)进行元素分析，并求出实施例及比较例中的BNO氧化物层的碳及氢的含量。
3.基于BNO氧化物层的剖面TEM照片及电子束衍射的结晶结构分析
对实施例及比较例的BNO氧化物层进行了基于剖面TEM(Transmission ElectronMicroscopy)照片及电子束衍射图的观察。另外，使用实施例及比较例的BNO氧化物层的电子束衍射图，求出密勒指数及原子间距离，并通过与已知的结晶结构模型进行匹配来进行结构分析。作为已知的结晶结构模型使用(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7、β-BiNbO4、及Bi3NbO7。
(实施例1)
在实施例1中，根据本发明实施方案的制造方法制作了薄膜电容器。首先，在基板上形成下部电极层，接着，形成氧化物层。之后，在氧化物层上形成上部电极层。作为基板，使用高温耐热玻璃。对下部电极层而言，通过公知的溅射法在基板上形成了由白金(Pt)而成的层。此时的下部电极层的膜厚为200nm。用于形成作为绝缘层的氧化物层的、包含铋(Bi)的前躯体使用了辛酸铋，包含铌(Nb)的前躯体使用了辛酸铌。作为预烧成，以250℃加热5分钟，并且重复5次基于旋涂法的前驱体层的形成和预烧成。作为主烧成，将前驱体层在氧气气氛中以520℃加热约20分钟。使氧化物层30的厚度形成为约170nm。对各层的膜厚而言，将各层和基板的层差通过触针法求出。对氧化物层的铋(Bi)和铌(Nb)的原子组成比而言，铋(Bi)作为1时铌(Nb)为1。对上部电极层而言，通过公知的溅射法在氧化物层上形成由白金(Pt)而成的层。此时的上部电极层的尺寸为100μm×100μm，膜厚为150nm。另外，就电气特性而言，漏电流值为3.0×10-4A/cm2、介电损耗为0.025、及相对介电常数为62。BNO氧化物层的结晶相的组成能够得到烧绿石型结晶结构的微晶相及β-BiNbO4型结晶结构的结晶相双方。另外，更具体地，已知烧绿石型结晶结构为(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构、或者为与(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构大致相同或相近的结构。
(实施例2)
在实施例2中，作为主烧成，除了将前驱体层在氧气气氛中以520℃加热1个小时以外，均以与实施例1相同的条件制作薄膜电容器。另外，就电气特性而言，漏电流值为3.0×10-8A/cm2、介电损耗为0.01、及相对介电常数为70。BNO氧化物层的结晶相的组成能够得到烧绿石型结晶结构的微晶相及β-BiNbO4型结晶结构的结晶相双方。另外，更具体地，已知烧绿石型结晶结构为(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构、或者为与(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构大致相同或相近的结构。另外，碳含量为1.5atm％以下的检测界限以下的较小值，氢含量为1.6atm％。
(实施例3)
在实施例3中，作为主烧成，除了将前驱体层在氧气气氛中以530℃加热20分钟以外，均以与实施例1相同的条件制作了薄膜电容器。就电气特性而言，漏电流值为3.0×10- 6A/cm2、介电损耗为0.01、相对介电常数为110。BNO氧化物层的结晶相的组成能够得到烧绿石型结晶结构的微晶相及β-BiNbO4型结晶结构的结晶相双方。另外，更具体地，已知烧绿石型结晶结构为(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构、或者为与(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构大致相同或相近的结构。
(实施例4)
在实施例4中，作为主烧成，除了将前驱体层在氧气气氛中以530℃加热2个小时以外，均以与实施例1相同的条件制作了薄膜电容器。就电气特性而言，漏电流值为8.8×10- 8A/cm2、介电损耗为0.018、相对介电常数为170。BNO氧化物层的结晶相的组成能够得到烧绿石型结晶结构的微晶相及β-BiNbO4型结晶结构的结晶相双方。另外，更具体地，已知烧绿石型结晶结构为(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构、或者为与(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构大致相同或相近的结构。另外，碳含量为1.5atm％以下的检测界限以下的较小值，氢含量为1.4atm％。
(实施例5)
在实施例5中，作为主烧成，除了将前驱体层在氧气气氛中以550℃加热1分钟以外，均以与实施例1相同的条件制作了薄膜电容器。就电气特性而言，漏电流值为5.0×10- 7A/cm2、介电损耗为0.01、及相对介电常数为100。BNO氧化物层的结晶相的组成能够得到烧绿石型结晶结构的微晶相及β-BiNbO4型结晶结构的结晶相双方。另外，更具体地，烧绿石型结晶结构判断为(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构、或者是与(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构大致相同或相近的结构。
(实施例6)
在实施例6中，作为主烧成，除了将前驱体层在氧气气氛中以550℃加热20分钟以外，均以与实施例1相同的条件制作了薄膜电容器。就电气特性而言，漏电流值为1.0×10- 6A/cm2、介电损耗为0.001、相对介电常数为180。BNO氧化物层的结晶相的组成能够得到烧绿石型结晶结构的微晶相及β-BiNbO4型结晶结构的结晶相双方。另外，更具体地，已知烧绿石型结晶结构为(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构、或者为与(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构大致相同或相近的结构。另外，碳含量为1.5atm％以下、氢含量为1.0atm％以下，两者均为检测界限以下的较小值。
(实施例7)
在实施例7中，作为主烧成，除了将前驱体层在氧气气氛中以550℃加热12个小时以外，均以与实施例1相同的条件制作了薄膜电容器。就电气特性而言，漏电流值为2.0×10-5A/cm2、介电损耗为0.004、相对介电常数为100。BNO氧化物层的结晶相的组成能够得到烧绿石型结晶结构的微晶相及β-BiNbO4型结晶结构的结晶相双方。另外，更具体地，已知烧绿石型结晶结构为(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构、或者为与(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构大致相同或相近的结构。
(实施例8)
在实施例8中，作为主烧成，除了将前驱体层在氧气气氛中以600℃加热20分钟以外，均以与实施例1相同的条件制作了薄膜电容器。就电气特性而言，漏电流值为7.0×10- 6A/cm2、介电损耗为0.001、相对介电常数为80。BNO氧化物层的结晶相的组成能够得到β-BiNbO4型结晶结构的结晶相。
(实施例9)
在实施例9中，作为主烧成，除了将前驱体层在氧气气氛中以650℃加热20分钟以外，均以与实施例1相同的条件制作了薄膜电容器。就电气特性而言，漏电流值为5.0×10- 3A/cm2、介电损耗为0.001、及相对介电常数为95。BNO氧化物层的结晶相的组成能够得到β-BiNbO4型结晶结构的结晶相。
(实施例10)
在实施例10中，根据本发明第四实施方案的制造方法制作了薄膜电容器。作为基板10使用了高温耐热玻璃。下部电极层及上部电极层形成了由镧(La)和镍(Ni)而成的氧化物层。用于形成下部电极层及上部电极层的包含镧(La)的前躯体使用了醋酸镧。另外，成为绝缘层的氧化物层形成了包含铋(Bi)和铌(Nb)的氧化物层。用于形成氧化物层的包含铋(Bi)的前躯体使用了辛酸铋，包含铌(Nb)的前躯体使用了辛酸铌。首先，在基板上形成下部电极层的前驱体层并进行了预烧成。作为预烧成，以250℃加热了5分钟，并且重复了5次基于旋涂法的前驱体层的形成和预烧成。接着，在下部电极层的前驱体层上形成了成为绝缘层的氧化物层的前驱体层，并且作为预烧成，以250℃加热了约5分钟。之后，在成为绝缘层的氧化物层的前驱体层上，以与下部电极层的前驱体层相同的条件形成了上部电极层的前驱体层。接着，作为预烧成，以150℃加热了约5分钟，并且重复了5次基于旋涂法的前驱体层的形成和预烧成。之后，作为主烧成，将前驱体层的层叠体在含氧气氛中，以650℃加热了20分钟。成为绝缘层的氧化物层的厚度为约170nm。对成为绝缘层的氧化物层的铋(Bi)和铌(Nb)的原子组成比而言，铋(Bi)作为1时铌(Nb)为1。上部电极层及下部电极层的厚度为约60nm。此时的上部电极层的尺寸为100μm×100μm。就电气特性而言，漏电流值为2.4×10-5A/cm2、介电损耗为0.015、及相对介电常数为120。BNO氧化物层的结晶相的组成能够得到β-BiNbO4型结晶结构的结晶相。
(比较例1)
在比较例1中，作为主烧成，除了将前驱体层在氧气气氛中以500℃加热了20分钟以外，均以与实施例1相同的条件制作了薄膜电容器。就电气特性而言，漏电流值为1.0×10-2A/cm2较大，介电损耗为0.001，相对介电常数为100。BNO氧化物层的结晶相的组成能够得到烧绿石型结晶结构的微晶相及β-BiNbO4型结晶结构的结晶相双方。
(比较例2)
在比较例2中，作为主烧成，除了将前驱体层在氧气气氛中以500℃加热了2个小时以外，均以与实施例1相同的条件制作了薄膜电容器。就电气特性而言，漏电流值为1.0×10-1A/cm2较大，介电损耗为0.007，及相对介电常数为180。BNO氧化物层的结晶相的组成能够得到烧绿石型结晶结构的微晶相及β-BiNbO4型结晶结构的结晶相。碳含量为6.5atm％、氢含量为7.8atm％，两者均为较大值。
(比较例3)
在比较例3中，在下部电极层上，通过公知的溅射法在室温中形成了成为绝缘层的BNO氧化物层，之后以550℃进行了20分钟的热处理。除此之外，均以与实施例1相同的条件制作了薄膜电容器。就电气特性而言，漏电流值为1.0×10-7A/cm2，介电损耗为0.005，相对介电常数为50。BNO氧化物层的结晶相的组成能够得到Bi3NbO7型结晶结构的微晶相。另外，碳含量为1.5atm％以下、氢含量为1.0atm％以下，两者均为检测界限以下的较小值。
将实施例1至10以及比较例1至3中的薄层电容器的结构及氧化物层的成膜条件、所得到的电气特性及BNO氧化物层的碳及氢的含量、结晶结构的结果，在表2及表3中示出。此外，表2及表3中的“结晶相的组成”包括结晶相及微晶相。另外，表2及表3的BiNbO4表示β-BiNbO4。
【表3】
1.电气特性
(1)漏电流
如表2及表3所示，在实施例中，施加0.25MV/cm时的漏电流值为5.0×10-3A/cm2以下，并且能够得到作为电容器的充分的特性。实施例与比较例1、2相比，漏电流为较低值，通过将用于形成氧化物层的加热温度设为520℃以上且650℃以下，确认到可以得到良好的值。另外，可以得到与基于比较例3的溅射法的BNO层相同的结果。
(2)介电损耗(tanδ)
如表2及表3所示，在实施例中，介电损耗在1KHz下为0.03以下，从而能够得到作为电容器的充分的特性。这些实施例的氧化物层通过烧成前躯体溶液而形成，其中，所述前躯体溶液将包含铋(Bi)的前躯体及包含铌(Nb)的前躯体作为溶质。在本发明中，如上所述，方便起见，将前躯体溶液作为原料，并通过烧成前躯体溶液来形成氧化物层或其他氧化物层的方法，称为“溶液法”。通过该溶液法所形成的氧化物层是介电损耗较小这一点也优选的绝缘层。而且，即使组成相同，基于实施例的氧化物层也可以得到与基于比较例3的溅射法的BNO层相同的结果。
(3)相对介电常数
对于相对介电常数，如表2及表3所示，在实施例中，相对介电常数在1KHz下为60以上，从而能够得到作为电容器的充分的特性。另一方面，比较例3的Bi3NbO7型结晶结构的BNO层可以得到相对介电常数为50的较低结果。
2.BNO氧化物层的碳及氢的含量
对于主烧成的温度是520℃-650℃范围的实施例2、4、6，得到了BNO氧化物层的碳含量为1.5atm％以下的良好的结果。这时，基于本测量法的碳含量的测量下限值大致为1.5atm％，因此，可以认为实际浓度在该测量下限值以下。另外，在这些实施例中，得知碳含量与基于比较例3的溅射法的BNO氧化物层为相同程度。另一方面，如比较例2所示，主烧成的温度为500℃的较低情况下，可以认为在前躯体溶液残留了溶剂及溶质中的碳，碳含量示出了为6.5atm％的较大值。其结果，认为漏电流为1.0×10-1A/cm2的较大值。
另外，关于氢含量，对于主烧成的温度是520℃-650℃范围的实施例2、4、6，得到了BNO氧化物层的氢含量在1.6atm％以下的良好的结果。这时，基于本测量法的氢含量的测量下限值大致为1.0atm％，因此，可以认为实施例6的实际浓度在该测量下限值以下。另外，在实施例6中，得知氢含量与基于比较例3的溅射法的BNO氧化物层为相同程度。另一方面，如比较例2所示，主烧成的温度为500℃的较低情况下，认为在前躯体溶液残留了溶剂及溶质中的氢，氢含量为7.8atm％的较大值。如此，氢含量大也是使漏电流为1.0×10-1A/cm2的较大值的一个原因。
3.基于剖面TEM照片及电子衍射的结晶结构分析
图26是示出实施例6的BNO氧化物层的结晶结构的剖面TEM照片及电子束衍射图。图26(a)是示出实施例6的BNO氧化物层的剖面TEM照片。图26(b)是示出在图26(a)所示的BNO氧化物层的剖面TEM照片的区域X中的电子束衍射图。另外，图27是示出比较例3的成为绝缘层的氧化物层的结晶结构的剖面TEM照片及电子束衍射图。图27(a)是示出比较例3的BNO氧化物层的结晶结构的剖面TEM照片。图27(b)是示出在图27(a)所示的BNO氧化物层的剖面TEM照片的区域Y中的电子束衍射图。如图26所示，从剖面TEM照片及电子束衍射图的结果，确认到本实施例的BNO氧化物层包括结晶相及非晶相。更详细地，得知BNO氧化物层包括结晶相、微晶相、及非晶相。此外，本申请发明的“微晶相”是指，在形成某个层状的材料的情况下，不是从该层的膜厚方向的上端至下端相同地成长的结晶相。进一步地，从密勒指数及原子间距离，并通过进行已知的结晶结构模型和匹配，BNO氧化物层具有：以A2B2O7(其中，A是金属元素，B是过渡金属元素，下同)的一般式表示的烧绿石型结晶结构的微晶相及三斜晶(triclinic)的β-BiNbO4型结晶结构的结晶相中的至少一种。
对于烧绿石型结晶结构的微晶相及β-BiNbO4型结晶结构的结晶相，根据成为绝缘层的氧化物层的前驱体层的主烧成温度，其呈现性不同。如实施例8、9、10所示，主烧成的温度为600℃及650℃的情况下，能够得到β-BiNbO4型结晶结构的结晶相。另外，如实施例1-7所示，主烧成的温度为520℃、530℃、及550℃的情况下，能够得到烧绿石型结晶结构的微晶相及β-BiNbO4型结晶结构的结晶相双方。另外，更具体地，得知烧绿石型结晶结构为(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构、或者为与(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构大致相同或相近的结构，且本结构的烧绿石型结晶结构作为薄层电容器的绝缘层可以得到良好的电气特性。另外，得知如实施例1-7所示，成为绝缘层的氧化物层具有烧绿石型结晶结构的微晶相及β-BiNbO4型结晶结构的结晶相双方，由此可以使作为固体电子装置的绝缘层可以得到良好的相对介电常数。
另一方面，对于比较例3的基于溅射法的氧化物层，不能确认具有烧绿石型结晶结构的微晶相及β-BiNbO4型结晶结构的结晶相，而是具有，具有Bi3NbO7型结晶结构的微晶相。
如上所述，上述各实施方案的固体电子装置具备由溶液法制作并将用于形成氧化物层的加热温度(主烧成的温度)设为520℃以上且650℃以下的BNO氧化物层，由此可以得到相对介电常数高且介电损耗少的良好的电气特性。而且，不需要真空装置等复杂且昂贵的设备而以较短时间由简单的方法形成，因此，有助于提供一种工业性及量产性优异的固体电子装置。
＜其他实施方案＞
在上面，对该发明的实施方案进行了说明，但是本发明不限定于在上面说明的内容。
所述各实施方案的固体电子装置适用于以低驱动电压控制大电流的固体电子装置。作为上述各实施方案的固体电子装置，除了上述薄膜电容器以外，例如也可以适用于：层叠薄膜电容器、容量可变薄膜电容器等电容器；另外，金属氧化物半导体场效应晶体管(MOSFET)、非易失性存储器等半导体装置；而且，作为微型全分析系统(Total AnalysisSystem)、微型化学芯片、DNA芯片等的MEMS(微型机电系统)元件。
综上所述，上述各实施方案是为了说明这些实施方案而记载的，不是用于限定本发明而记载的。另外，在包括各实施方案的其他组合的本发明范围内所包括的变形例，也包括在权利要求的范围内。

Claims (8)

1.一种固体电子装置，其中，
所述固体电子装置具备包含铋(Bi)和铌(Nb)的氧化物层，其中，所述氧化物层通过将前躯体层在含氧气氛中加热而形成，所述前躯体层将前躯体溶液作为原料，所述前躯体溶液将包含所述铋(Bi)的前躯体及包含所述铌(Nb)的前躯体作为溶质，且所述氧化物层可以包含不可避免的杂质，
并且所述氧化物层具有烧绿石型结晶结构的结晶相。
2.根据权利要求1所述的固体电子装置，其中，
所述氧化物层的碳含量在1.5atm％以下。
3.根据权利要求1所述的固体电子装置，其中，
在形成所述氧化物层之前，通过将所述前驱体层在含氧气氛中以80℃以上且300℃以下的温度加热的状态下实施模压加工，形成所述前躯体层的模压结构。
4.根据权利要求3所述的固体电子装置，其中，
用1MPa以上且20MPa以下范围内的压力实施所述模压加工。
5.根据权利要求3所述的固体电子装置，其中，
使用预先加热到80℃以上且300℃以下范围内的温度的模具来实施所述模压加工。
6.根据权利要求1-5中任一项所述的固体电子装置，其中，
所述固体电子装置是电容器。
7.根据权利要求1-5中任一项所述的固体电子装置，其中，
所述固体电子装置是半导体装置。
8.根据权利要求1-5中任一项所述的固体电子装置，其中，
所述固体电子装置是MEMS元件。
CN201280058844.0A 2011-11-09 2012-10-25 固体电子装置 Active CN103999207B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-245915 2011-11-09
JP2011245915 2011-11-09
PCT/JP2012/077623 WO2013069470A1 (ja) 2011-11-09 2012-10-25 固体電子装置

Publications (2)

Publication Number Publication Date
CN103999207A CN103999207A (zh) 2014-08-20
CN103999207B true CN103999207B (zh) 2017-07-28

Family

ID=48289852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280058844.0A Active CN103999207B (zh) 2011-11-09 2012-10-25 固体电子装置

Country Status (6)

Country Link
US (1) US9293257B2 (zh)
JP (1) JP5293983B1 (zh)
KR (1) KR101911127B1 (zh)
CN (1) CN103999207B (zh)
TW (1) TWI467612B (zh)
WO (1) WO2013069470A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175453A (ja) * 2013-03-08 2014-09-22 Japan Science & Technology Agency 酸化物層及び酸化物層の製造方法、並びにその酸化物層を備えるキャパシタ、半導体装置、及び微小電気機械システム
US9876067B2 (en) 2013-03-22 2018-01-23 Japan Science And Technology Agency Dielectric layer and manufacturing method of dielectric layer, and solid-state electronic device and manufacturing method of solid-state electronic device
WO2016013416A1 (ja) * 2014-07-25 2016-01-28 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
US20170355613A1 (en) * 2014-12-24 2017-12-14 Japan Advanced Institute Of Science And Technology Oxide dielectric, method of manufacturing the same, precursor of oxide dielectric, solid state electric device, and method of manufacturing the same
JP6716602B2 (ja) * 2015-12-11 2020-07-01 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797770A (zh) * 2004-12-27 2006-07-05 精工爱普生株式会社 铁电膜及其制造方法
CN101188198A (zh) * 2006-11-13 2008-05-28 精工爱普生株式会社 有机强电介质膜的形成法、存储元件的制法、存储装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173140A (ja) 1996-12-11 1998-06-26 Texas Instr Japan Ltd 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
US6388285B1 (en) * 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
US6589889B2 (en) 1999-09-09 2003-07-08 Alliedsignal Inc. Contact planarization using nanoporous silica materials
AU7367400A (en) 1999-09-09 2001-04-10 Allied-Signal Inc. Improved apparatus and methods for integrated circuit planarization
JP2005116421A (ja) 2003-10-10 2005-04-28 Murata Mfg Co Ltd 誘電体薄膜形成剤、誘電体薄膜形成剤の製造方法、誘電体薄膜および誘電体薄膜形成方法
US7786820B2 (en) * 2005-03-21 2010-08-31 Ngimat Co. Tunable dielectric radio frequency microelectromechanical system capacitive switch
JP2007051050A (ja) * 2005-08-16 2007-03-01 Korea Inst Of Science & Technology 低温焼成用マイクロ波誘電体セラミックの製造方法及びそれから得られる低温焼成用マイクロ波誘電体セラミック
US20080135900A1 (en) 2006-11-13 2008-06-12 Seiko Epson Corporation Method of forming organic ferroelectric film, method of manufacturing memory element, memory device, and electronic apparatus
KR100857590B1 (ko) * 2007-02-12 2008-09-09 충남대학교산학협력단 연성 폴리머 기판 위에 상온 화학증착법
JP5455352B2 (ja) 2008-10-28 2014-03-26 太陽誘電株式会社 薄膜ｍｉｍキャパシタ及びその製造方法
CN102245513B (zh) 2010-01-21 2015-10-14 友技科株式会社 Pbnzt强电介质膜、溶胶凝胶溶液、成膜方法及强电介质膜的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797770A (zh) * 2004-12-27 2006-07-05 精工爱普生株式会社 铁电膜及其制造方法
CN101188198A (zh) * 2006-11-13 2008-05-28 精工爱普生株式会社 有机强电介质膜的形成法、存储元件的制法、存储装置

Also Published As

Publication number Publication date
JPWO2013069470A1 (ja) 2015-04-02
US9293257B2 (en) 2016-03-22
TWI467612B (zh) 2015-01-01
JP5293983B1 (ja) 2013-09-18
WO2013069470A1 (ja) 2013-05-16
KR20140097196A (ko) 2014-08-06
CN103999207A (zh) 2014-08-20
US20140319660A1 (en) 2014-10-30
TW201340151A (zh) 2013-10-01
KR101911127B1 (ko) 2018-10-23

Similar Documents

Publication Publication Date Title
CN103999207B (zh) 固体电子装置
JP5278717B1 (ja) 固体電子装置
CN104221154B (zh) 薄膜晶体管及薄膜晶体管的制造方法
CN105103277B (zh) 电介质层及电介质层的制造方法、以及固态电子装置及固态电子装置的制造方法
CN105027240B (zh) 氧化物层及氧化物层的制造方法、以及具备该氧化物层的电容器、半导体装置及微机电系统
CN106458631B (zh) 氧化物介电体及其制造方法、以及固态电子装置及其制造方法
TW201741245A (zh) 氧化物介電質及其製造方法、以及固態電子裝置及其製造方法
JP6238660B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6353644B2 (ja) 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
WO2018116608A1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
JP2015103749A (ja) 導電体薄膜及びその製造方法、導電体の前駆体溶液、並びに薄膜トランジスタ、薄膜キャパシタ、及びそれらの製造方法
CN107004596A (zh) 氧化物介电体及其制造方法、氧化物介电体的前体以及固体电子装置及其制造方法
JP2016167565A (ja) 導電性材料、固体電子装置、及びエッチングマスク材料、並びに導電性材料の製造方法及びエッチングマスク材料の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: Kawaguchi City, Saitama Prefecture of Japan

Applicant after: State-run research and development legal person JST

Address before: Kawaguchi City, Saitama Prefecture of Japan

Applicant before: Independent Administrative Corporation Japan Science & Tech Corp.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM:

Free format text: CORRECT: APPLICANT; FROM: INDEPENDENT JAPAN SCIENCE AND TECHNOLOGY AGENCY TO: NATIONAL INSTITUTE OF JAPAN SCIENCE AND TECHNOLOGY AGENCY

GR01 Patent grant
GR01 Patent grant