TWI621142B - Method for manufacturing dielectric layer and dielectric layer, and method for manufacturing solid state electronic device and solid state electronic device - Google Patents

Method for manufacturing dielectric layer and dielectric layer, and method for manufacturing solid state electronic device and solid state electronic device Download PDF

Info

Publication number
TWI621142B
TWI621142B TW103110410A TW103110410A TWI621142B TW I621142 B TWI621142 B TW I621142B TW 103110410 A TW103110410 A TW 103110410A TW 103110410 A TW103110410 A TW 103110410A TW I621142 B TWI621142 B TW I621142B
Authority
TW
Taiwan
Prior art keywords
layer
oxide
precursor
oxide layer
electronic device
Prior art date
Application number
TW103110410A
Other languages
English (en)
Other versions
TW201442049A (zh
Inventor
Tatsuya Shimoda
Eisuke Tokumitsu
Masatoshi Onoue
Takaaki Miyasako
Original Assignee
Japan Science & Tech Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science & Tech Agency filed Critical Japan Science & Tech Agency
Publication of TW201442049A publication Critical patent/TW201442049A/zh
Application granted granted Critical
Publication of TWI621142B publication Critical patent/TWI621142B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Abstract

本發明之課題在於提供一種介電體層，可壓低漏電流並具有優異平坦性，且比介電率高。
本發明之介電體層30a係由第1氧化物層31與第2氧化物層32之積層氧化物所構成，其中該第1氧化物層31係由鉍(Bi)與鈮(Nb)構成的氧化物或鉍(Bi)與鋅(Zn)與鈮(Nb)構成的氧化物(可含有無法避免的雜質)所構成，該第2氧化物層32係由選自鑭(La)與鉭(Ta)構成的氧化物、鑭(La)與鋯(Zr)構成的氧化物、以及鍶(Sr)與鉭(Ta)構成的氧化物所構成之群中的1種氧化物(可含有無法避免的雜質)所構成。

Description

介電體層及介電體層之製造方法、以及固態電子裝置與固態電子裝置之製造方法
本發明係關於一種介電體層及介電體層之製造方法、以及固態電子裝置與固態電子裝置之製造方法。
以往在固態電子裝置方面開發了一種具備有可期待高速動作的強介電體薄膜之裝置。於固態電子裝置所使用之介電體材料方面，金屬氧化物現在蓬勃地受到開發，在不含Pb、能以相對低溫燒結之介電陶瓷方面可舉出BiNbO4。針對此BiNbO4，已有報告關於以固相成長法所形成之BiNbO4的介電特性(非專利文獻1)。又，雖已申請但尚未公開，本案申請人申請了一種可更加謀求製造工序的簡單化，並且，具備有較高絕緣性與比介電率且具有某種特殊結晶構造的結晶相之鉍(Bi)與鈮(Nb)所構成的氧化物層(可含有無法避免的雜質)及其製造方法相關之發明(專利文獻1及2)。
[先前技術文獻]
[專利文獻]
專利文獻1：日本特願2011-245915
專利文獻2：日本特願2011-245916
[非專利文獻]
非專利文獻1：Effect of phase transition on the microwave dielectric properties of BiNbO4,Eung Soo Kim,Woong Choi,Journal of the European Ceramic Society 26(2006)1761-1766
但是，以習知技術的固相成長法所形成之BiNbO4介電體的比介電率並不高，所以做為積層電容器之介電體使用時，必須進而提高介電特性。此外，不限於積層電容器、可適用於各種固態電子裝置(例如半導體裝置或是 微小電機系統)之高性能介電體的開發也受到產業界之強烈期待。
又，習知技術中，由於一般係使用真空程序或光微影法之程序等，需要較長的時間及/或昂貴的設備之程序，因此原物料與製造能源的使用效率非常地差。若採用上述般製造方法的情況，由於為了製造積層電容器而需要較多的處理與較長的時間，因此從工業性乃至量產性的觀點來看並不佳。又，習知技術亦存在有大面積化較為困難之問題。
本申請人到目前為止申請的發明，針對習知技術的上述各技術課題提議了幾種解決手段，不過在朝向積層電容器或是上述其他各種固態電子裝置所採用的介電體以及電極之最適化上的研究以及開發尚處於發展階段。
本發明藉由解決上述各種問題中至少1者，可實現氧化物至少適用於介電體層之積層電容器或是上述其他各種固態電子裝置之高性能化、或是此種積層電容器或上述其他各種固態電子裝置之製造程序的簡潔化與節能化。其結果，本發明在提供具優異工業性乃至於量產性之積層電容器或是上述其他各種固態電子裝置方面貢獻甚大。
本案發明者從許多存在之氧化物當中針對於積層電容器或是上述其他各種固態電子裝置所使用之可適切發揮介電體以及/或是電極層功能之氧化物的選擇與組合進行了努力研究與分析。令人玩味的是，例如有即便做為介電體之氧化物的性能高之情況但在夾入電極層間時則做為介電體之性能的高度則完全無法發揮之情況，或是幾乎無法發揮介電體之功能的情況。
但是，本案發明者經過許多試誤與詳細分析之結果，發現若將在積層電容器或是上述其他各種固態電子裝置所使用之介電體與某特定氧化物層作組合而形成特殊積層構造，則可適切發揮介電體層之性能。進而，發現只要採用該特殊構造，則藉由將該介電體層夾入電極層間、換言之以成為三明治構造的方式來配置，則進而可做為其他樣態來有效地發揮介電體層之性能。此外，本案發明者也一併發現了若至少具備一層此種介電體層，則可實現積層電容器或是上述其他各種固態電子裝置之高性能化。
進而，發明者發現若電極層適用特定氧化物層，則電極層以及介電體層均以氧化物層來形成。再者，發明者發現此等特定之介電體層以及/或是電極層可成為謀求製造程序之更為簡潔化的材料。本發明乃基於上述各觀點所創造者。
本發明之介電體層，係由第1氧化物層31與第2氧化物層32構成之積層氧化物所構成，其中該第1氧化物層31係由鉍(Bi)與鈮(Nb)構成的氧化物或鉍(Bi)與鋅(Zn)與鈮(Nb)構成的氧化物(可含有無法避免的雜質)所構成，該第2氧化物層32係由選自鑭(La)與鉭(Ta)構成的氧化物、鑭(La)與鋯(Zr)構成的氧化物、及鍶(Sr)與鉭(Ta)構成的氧化物所構成之群中的1種氧化物(可含有無法避免的雜質)所構成。
此介電體層係由上述特定之第1氧化物層與上述特定之第2氧化物層經積層之積層氧化物所構成。此處，發明者等研究的結果，得知第1氧化物雖有較高的介電率，但漏電流值大，且表面的平坦性低。另一方面，第2氧化物雖有較低的介電率，但漏電流值非常地小，且表面平坦性優異。然後，有趣的是，發明者等針對積層有第1氧化物層與第2氧化物層之積層氧化物進行調查與分析後的結果，獲得了此積層氧化物關於漏電流值及平坦性被認為係活用了第2氧化物的優點、而關於介電率則被認為係活用了第1氧化物的優點之結果。
此外，本發明之一固態電子裝置具備有介電體層，該介電體層係由第1氧化物層31與第2氧化物層32之積層氧化物所構成，其中該第1氧化物層31係由鉍(Bi)與鈮(Nb)構成的氧化物或鉍(Bi)與鋅(Zn)與鈮(Nb)構成的氧化物(可含有無法避免的雜質)所構成，該第2氧化物層32係由選自鑭(La)與鉭(Ta)構成的氧化物、鑭(La)與鋯(Zr)構成的氧化物、及鍶(Sr)與鉭(Ta)構成的氧化物所構成之群中的1種氧化物(可含有無法避免的雜質)所構成。
此固態電子裝置具備有由上述特定之第1氧化物層與上述特定之第2氧化物層經積層之積層氧化物所構成之介電體層。此處，發明者研究之結果，發現第1氧化物雖介電率相對地高但漏電流值大，且表面平坦性低。另一方面，第2氧化物雖介電率相對地低但漏電流值非常地小，且表面平坦性優異。此外，令人玩味的是，發明者對於第1氧化物層與第2氧化物層經積層之積層氧化物進行調查與分析的結果，獲得了此積層氧化物關於漏電流值以及平坦性被認為是活用第2氧化物之優點、而關於介電率被認為是活用第1氧化物之優點的結果。
此外，上述固態電子裝置之較佳其他樣態乃部分性具備有分別有一層電極層與一層上述介電體層堆疊在一起之構造。
此外，上述固態電子裝置之其他樣態，進而以夾住上述介電體層之至少一部分的方式所配置之上述電極層係選自鑭(La)與鎳(Ni)構成的氧化物、銻(Sb)與錫(Sn)構成的氧化物、以及銦(In)與錫(Sn)構成的氧化物所構成之群中的1種之電極層用氧化物(可含有無法避免的雜質)為較佳一樣態。藉此，可實現介電體層以及電極層用氧化物均以氧化物所形成之高性能固態電子裝置(尤佳為積層電容器)。
本發明之一介電體層之製造方法中，係進行下述(1)第1氧化物層形成工序以及(2)第2氧化物層形成工序之各工序。
(1)第1氧化物層形成工序，係使得以含鉍(Bi)之前驅體與含鈮(Nb)之前驅體為溶質之前驅體溶液、或是以含鉍(Bi)之前驅體與含鋅(Zn)之前驅體與含鈮(Nb)之前驅體為溶質之前驅體溶液的第1前驅體溶液做為初始材料之第1前驅體層在含氧雰圍中加熱，來形成該鉍(Bi)與該鈮(Nb)、或是該鉍(Bi)與該鋅(Zn)與該鈮(Nb)構成的第1氧化物層(可含有無法避免的雜質)。
(2)第2氧化物層形成工序，係使得以選自含鑭(La)之前驅體與含鉭(Ta)之前驅體為溶質之前驅體溶液、含鑭(La)之前驅體與含鋯(Zr)之前驅體為溶質之前驅體溶液、以及含鍶(Sr)之前驅體與含鉭(Ta)之前驅體為溶質之前驅體溶液所構成之群中的1種第2前驅體溶液為初始材料之第2前驅體層在含氧雰圍中加熱，而於該第1氧化物層上或是下形成該鑭(La)與該鉭(Ta)、該鑭(La)與該鋯(Zr)、或是該鍶(Sr)與該鉭(Ta)構成的第2氧化物層(可含有無法避免的雜質)。
此外，於各工序間進行基板移動、檢查等與本發明要旨無關之工序也無妨。
依據此介電體層之製造方法，可不使用光微影法而藉由相對簡潔的處理(例如噴墨法、網版印刷法、凹版/凸版印刷法、或是奈米壓印法)來形成第1氧化物以及第2氧化物。進而，大面積化也變得容易。從而，依據此介電體層之製造方法，可提供一種在工業性乃至量產性優異之介電體層之製造方法。
此外，於本發明之一固態電子裝置之製造方法中，係進行下述(1)第1氧化物層形成工序以及(2)第2氧化物層形成工序之各工序。
(1)第1氧化物層形成工序，係使得以含鉍(Bi)之前驅體與含鈮(Nb)之前驅體為溶質之前驅體溶液、或是以含鉍(Bi)之前驅體與含鋅(Zn)之前驅體與含鈮(Nb)之前驅體為溶質之前驅體溶液的第1前驅體溶液做為初始材料之第1前驅體層在含氧雰圍中加熱，來形成該鉍(Bi)與該鈮(Nb)、或是該鉍(Bi)與該鋅(Zn)與該鈮(Nb)構成的第1氧化物層(可含有無法避免的雜質)。
(2)第2氧化物層形成工序，係使得以選自含鑭(La)之前驅體與含鉭(Ta)之前驅體為溶質之前驅體溶液、含鑭(La)之前驅體與含鋯(Zr)之前驅體為溶質之前驅體溶液、以及含鍶(Sr)之前驅體與含鉭(Ta)之前驅體為溶質之前驅體溶液所構成之群中的1種第2前驅體溶液為初始材料之第2前驅體層在含氧雰圍中加熱，而於該第1氧化物層上或是下形成該鑭(La)與該鉭(Ta)、該鑭(La)與該鋯(Zr)、或是該鍶(Sr)與該鉭(Ta)構成的第2氧化物層(可含有無法避免的雜質)。
此外，於各工序間進行基板移動、檢查等與本發明要旨無關之工序也無妨。
依據此固態電子裝置之製造方法，可不使用光微影法而藉由相對簡潔的處理(例如噴墨法、網版印刷法、凹版/凸版印刷法、或是奈米壓印法)來形成第1氧化物以及第2氧化物。進而，大面積化也變得容易。從而，依據此固態電子裝置之製造方法，可提供一種在工業性乃至於量產性優異之固態電子裝置之製造方法。
此外，本發明之固態電子裝置之製造方法之其他一樣態中，該(1)第1氧化物層形成工序以及該(2)第2氧化物層形成工序之各工序可在第1電極層形成工序(形成第1電極層)與第2電極層形成工序(形成以在第2電極層與該第1電極層之間夾住該第1氧化物層與該第2氧化物層的方式所形成之第2電極層)之間進行。進而，該第1電極層形成工序、該(1)第1氧化物層形成工序、該(2)第2氧化物層形成工序、以及該第2電極層形成工序分別進行1次亦為可採用的方式。
此外，上述固態電子裝置之製造方法之其他樣態，進而，形成該第1電極層之工序以及/或是形成該第2電極層之工序，係使得以含鑭(La)之前驅體與含鎳(Ni)之前驅體為溶質之前驅體溶液、含銻(Sb)之前驅體與含錫(Sn)之前驅體為溶質之前驅體溶液、或是含銦(In)之前驅體與含錫(Sn)之前驅體為 溶質之前驅體溶液之電極層用前驅體溶液為初始材料之電極層用前驅體層在含氧雰圍中加熱，來形成該鑭(La)與該鎳(Ni)構成的氧化物、該銻(Sb)與該錫(Sn)構成的氧化物、或是該銦(In)與該錫(Sn)構成的氧化物做為電極層用氧化物(可含有無法避免的雜質)之工序為較佳之一樣態。藉此，可實現第1電極層以及/或是第2電極層以及介電體層係由氧化物所形成之高性能固態電子裝置(尤佳為積層電容器)。
又，做為上述固態電子裝置之製造方法的其他樣態，在第1氧化物層形成工序及/或第2氧化物層形成工序中進而包含有壓模工序為又一較佳樣態，該壓模工序係在形成該第1氧化物層或該第2氧化物層之前，於含氧氛圍中，在將以該第1前驅體溶液為初始材料之第1前驅體層或以該第2前驅體溶液為初始材料之第2前驅體層加熱至80℃以上300℃以下之狀態下施予壓模加工，藉以對該第1前驅體層或該第2前驅體層形成壓模構造。藉此，便不需真空程序與使用光微影法之程序或紫外線的照射程序等需要較長的時間及/或昂貴的設備之程序。又，由於不需上述般的各程序，而係藉由較低溫的加熱處理來形成第1氧化物層及第2氧化物層，因此工業性乃至量產性優異。
又，做為上述固態電子裝置之製造方法的其他樣態，在第1電極層以及/或是第2電極層之形成工序中進而包含有壓模工序為又一較佳樣態，該壓模工序係在形成該電極層用氧化物之前，於含氧雰圍中，在將以該電極層用前驅體溶液為初始材料之電極層用前驅體層加熱至80℃以上300℃以下之狀態下施予壓模加工，藉以對該電極層用前驅體層形成壓模構造。藉此，便不需真空程序與使用光微影法之程序或紫外線的照射程序等需要較長時間及/或昂貴設備之程序。又，由於不需上述般的各程序，而係藉由較低溫的加熱處理來形成第1電極用及/或第2電極用的電極用氧化物，因此工業性乃至量產性優異。此外，本申請中，上述「電極層用前驅體溶液」、「電極層用前驅體層」及「電極層用氧化物」皆可適用或對應於最終地形成之第1電極或第2電極。
此外，本申請案中，亦有將「壓模」稱作「奈米壓印」的情況。
依據本發明之一固態電子裝置，可實現一種固態電子裝置，所具有之介電體層可壓低漏電流並具有優異平坦性。此外，依據本發明之一固態電 子裝置之製造方法，可藉由相對簡潔的處理來形成第1氧化物層以及第2氧化物層，而可提供一種在工業性乃至於量產性優異之固態電子裝置之製造方法。
10‧‧‧基板
20a,20b,20c,20d,20e‧‧‧電極層
21a,21b‧‧‧電極層用前驅體層
30a,30b,30c,30d‧‧‧介電體層
31‧‧‧第1氧化物層
31a‧‧‧第2前驅體層
32‧‧‧第2氧化物層
32a‧‧‧第2前驅體層
33a,33b‧‧‧介電體層用前驅體層
100,200‧‧‧積層電容器
M1‧‧‧電極層用模
M2‧‧‧介電體層用模
圖1係顯示本發明第1實施形態之積層電容器的構造之剖面示意圖。
圖2係顯示本發明第1實施形態之積層電容器的製造方法一過程之剖面示意圖。
圖3係顯示本發明第1實施形態之積層電容器的製造方法一過程之剖面示意圖。
圖4係顯示本發明第1實施形態之積層電容器的製造方法一過程之剖面示意圖。
圖5係顯示本發明第1實施形態之積層電容器的製造方法一過程之剖面示意圖。
圖6係顯示本發明第1實施形態之積層電容器的製造方法一過程之剖面示意圖。
圖7係顯示本發明第1實施形態之積層電容器的製造方法一過程之剖面示意圖。
圖8係顯示本發明第1實施形態之積層電容器的製造方法一過程之剖面示意圖。
圖9係顯示本發明第1實施形態之積層電容器的製造方法一過程之剖面示意圖。
圖10係顯示本發明第1實施形態之積層電容器的製造方法一過程之剖面示意圖。
圖11係顯示本發明第1實施形態之積層電容器的製造方法一過程之剖面示意圖。
圖12係顯示本發明第1實施形態之積層電容器的製造方法一過程之剖面示意圖。
圖13係顯示本發明第1實施形態之氧化物層的結晶構造之剖面TEM相片及電子線繞射像。
圖14係顯示比較例中之氧化物層的結晶構造之剖面TEM相片及電子線繞射像。
圖15係顯示本發明第1實施形態之第1氧化物層及其他實施形態之氧化物層之tanδ值相對於頻率(Hz)的圖表。
圖16係顯示本發明之第4之實施形態之積層電容器的構造之剖面示意圖。
圖17係顯示本發明之各實施形態之積層電容器之第1氧化物層當中BNO層之結晶構造之剖面TEM照片以及電子線繞射像。
圖18係顯示以比較例(濺鍍法)所形成之BNO層之結晶構造之剖面TEM照片以及電子線繞射像。
圖19係顯示使用日本「Spring-8，BL13XU裝置」之LZO層之分析結果之圖。
圖20係本發明之各實施形態之積層電容器之第1氧化物層當中BNO層之俯視各結晶相的(a)TOPO像(掃描型探針顯微鏡(高感度SNDM模式))以及(b)電容變化像。
圖21係以比較例(濺鍍法)所形成之BNO層之俯視各結晶相的(a)TOPO像(掃描型探針顯微鏡(高感度SNDM模式))以及(b)電容變化像。
圖22係顯示以比較例(濺鍍法)所形成之BNO層(a)與本發明之各實施形態之積層電容器之第1氧化物層當中BNO層(b)之俯視各結晶相所導出之相對於各電容變化像之校正後比介電率分布之比介電率像。
圖23係將某一條件下僅有第1氧化物層之漏電流值與由第1氧化物層與第2氧化物層所成之積層氧化物之漏電流值加以比較之圖。
依據添附圖式來詳加敘述做為本發明實施形態之固態電子裝置一例之積層電容器100及其製造方法。此外，在此說明當中，針對所有的圖式，若未特別提到，則對共通的部分便賦予共通的參考符號。又，圖式中，本實施形態之要素並不一定在保持相互的縮小比例之情況下加以記載。再者，為了方便觀看各圖式，乃省略一部分的符號。
<第1實施形態>
[積層電容器100的構造]
圖1係顯示本實施形態之固態電子裝置一例之積層電容器100的構造之剖面示意圖。如圖1所示，本實施形態之積層電容器100係於一部分具備有交互地積層有總計5層的電極層與總計4層的介電體層之構造。又，未交互地積層有電極層與介電體層之部分係以下層側的電極層(例如第1層的電極層20a)與上層側的電極層(例如第5層的電極層20e)為電連接之方式而形成有各電極層。又，圖1中縱向的一點鏈線係顯示在各層的形成後藉由切割而被分離之部位。此外，有關各電極層20a,20b,20c,20d,20e的材料乃至組成，以及各介電體層30a,30b,30c,30d的材料乃至組成，將於後述本實施形態之積層電容器100的製造方法說明中揭示。
[積層電容器100的製造工序]
圖2至圖12係顯示製造方法的一過程之剖面示意圖。此外，圖2、圖3、圖5及圖7中為了便於說明，而挑出圖1所示之積層電容器100的一部分構造來顯示。又，本申請中之溫度的表示係表示加熱器的設定溫度。
(1)第1層電極層20a的形成
本實施形態中，首先，係於SiO2/Si基板(亦即，於矽基板上形成有氧化矽膜之基板。以下，亦簡稱作「基板」)10上，藉由公知的旋轉塗佈法來形成以前驅體溶液(稱作電極層用前驅體溶液。以下，關於第1層至第5層之電極層用前驅體的溶液亦相同)做為初始材料之電極層用前驅體層21a，其中該前驅體溶液係以含有鑭(La)之前驅體及含有鎳(Ni)之前驅體做為溶質。之後，做為預備燒結，係於約5分鐘間加熱至150℃以上250℃以下。此外，此預備燒結係在氧氛圍中或大氣中(以下，總稱作「含氧氛圍」)進行。
此外，藉由此預備燒結，便可使電極層用前驅體層21a中的溶劑充分蒸發，且可形成有能夠在將來獲得可塑性變形的特性之較適當的凝膠狀態(為熱分解前且殘留有有機鏈之狀態)。從更高準確度地實現上述觀點來看，預備燒結溫度較佳為80℃以上250℃以下。之後，為了進行第1層電極層20a的圖案化，如圖2所示，係在已加熱至200℃之狀態下，使用電極層用模M1，而在1MPa以上20MPa以下的壓力(代表性為5MP之壓力)下施予壓模加工。其結果，藉由本實施形態之電極層用模M1，係便會形成有具備層厚為約100nm~約300nm的厚層部與層厚為約10nm~約100nm的薄層部之第1層電極層用前驅體層21a。
又，依據發明者等的研究，發現在上述壓模加工時，藉由不僅是第1層電極層用前驅體層21a、而亦將後述第2至第5電極層用前驅體層加熱至80℃以上300℃以下的範圍內，便可提高上述各電極層用前驅體層的塑性變形能力，且充分地去除主溶劑。因此，在壓模加工之際，將上述各電極層用前驅體層加熱至80℃以上300℃以下的範圍內係為一較佳樣態。此處，若壓模加工時的加熱溫度未達80℃的情況，由於會因上述各電極層用前驅體層的溫度降低而導致各前驅體層的塑性變形能力降低，因此壓模構造成型時的成型實現性、或是成型後的可靠度乃至穩定性便不足。又，若壓模加工時的加熱溫度超過300℃的情況，由於為塑性變形能的根源之有機鏈的分解(氧化熱分解)會進行，因此塑性變形能力便會降低。再者，從上述觀點來看，在壓模加工之際，將上述各電極層用前驅體層加熱至100℃以上250℃以下的範圍內係為一更佳樣態。
之後，藉由整面蝕刻第1層電極層用前驅體層21a，而如圖3所示般地自對應於第1層電極層之區域以外的區域去除第1層電極層用前驅體層21a(針對第1層電極層用前驅體層21a的整面之蝕刻工序)。此外，本實施形態之蝕刻工序雖係使用不用真空程序之濕蝕刻技術來進行，但若藉由使用電漿(即所謂的乾蝕刻技術)來蝕刻亦無妨。此外，亦可採用在大氣壓下進行電漿處理之公知的技術。
再者之後，做為正式燒結，係在氧氛圍中，以約15分鐘的時間來將第1層電極層用前驅體層21a在580℃加熱，藉此如圖4所示般地，基板10上便會形成有鑭(La)與鎳(Ni)所構成的第1層電極層用氧化物層(但可包含有無法避免的雜質。以下相同。又，亦簡稱作「第1層的電極層」)20a。又，鑭(La)與鎳(Ni)所構成的電極用氧化物層(不僅是第1層電極用氧化物層，而亦包含其他的電極用氧化物層)亦稱作LNO層。
又，用以形成本實施形態第1層電極層20a之含有鑭(La)之前驅體的範例為醋酸鑭。做為其他的範例可採用硝酸鑭、氯化鑭或各種鑭烷氧化物(例如鑭異丙氧化物、鑭丁氧化物、鑭乙氧化物、鑭甲氧基乙氧化物)。又，用以形成本實施形態第1層電極層20a之含有鎳(Ni)之前驅體的範例為醋酸鎳。做為其他的範例可採用硝酸鎳、氯化鎳或各種鎳烷氧化物(例如鎳異丙氧化物、鎳丁氧化物、鎳乙氧化物、鎳甲氧基乙氧化物)。
進而，本實施形態中，雖係採用鑭(La)與鎳(Ni)所構成的第1層電極層20a，但第1層電極層20a未限定於此組成。例如亦可採用銻(Sb)與錫(Sn)所構成的第1層電極層(但可包含有無法避免的雜質。以下相同。)。此情況下，做為含有銻(Sb)之前驅體的範例可採用醋酸銻、硝酸銻、氯化銻或各種銻烷氧化物(例如銻異丙氧化物、銻丁氧化物、銻乙氧化物、銻甲氧基乙氧化物)。又，做為含有錫(Sn)之前驅體的範例可採用醋酸錫、硝酸錫、氯化錫或各種錫烷氧化物(例如錫異丙氧化物、錫丁氧化物、錫乙氧化物、錫甲氧基乙氧化物)。又，亦可採用銦(In)與錫(Sn)所構成的氧化物(但可包含有無法避免的雜質。以下相同。)。此情況下，做為含有銦(In)之前驅體的範例可採用醋酸銦、硝酸銦、氯化銦、或各種銦烷氧化物(例如銦異丙氧化物、銦丁氧化物、銦乙氧化物、銦甲氧基乙氧化物)。又，含有錫(Sn)之前驅體的範例係與上述範例相同。
(2)第1層介電體層30a的形成
首先，如圖5所示，於基板10上，藉由公知的旋轉塗佈法來形成以前驅體溶液(稱為第1前驅體溶液。以下，關於第1前驅體的溶液亦相同。)做為初始材料之第1前驅體層31a，其中該前驅體溶液係以含有鉍(Bi)之前驅體及含有鈮(Nb)之前驅體做為溶質。之後，做為預備燒結，係於約5分鐘間加熱至250℃。此外，此預備燒結係在含氧氛圍中進行。又，藉由此預備燒結，便可使第1前驅體層31a中的溶劑充分蒸發，且可形成有能夠在將來獲得可塑性變形的特性之較適當的凝膠狀態(為熱分解前且殘留有有機鏈之狀態)。從更高準確度地實現上述觀點來看，預備燒結溫度較佳為80℃以上250℃以下。本實施形態中，為了獲得最終足夠厚度的第1氧化物層31(例如約180nm)，係重複5次藉由上述旋轉塗佈法之第1前驅體層31a的形成與預備燒結。
接著，於第1前驅體層31a上，藉由公知的旋轉塗佈法來形成以前驅體溶液做為初始材料之第2前驅體層32a，其中該前驅體溶液係以含有鑭(La)之前驅體及含有鉭(Ta)之前驅體做為溶質。之後，做為預備燒結，係於約5分鐘間在含氧氛圍中加熱至80℃以上250℃以下(代表性為250℃)。本實施形態中，為了獲得最終足夠厚度的第2氧化物層32(例如約20nm)，係實施1次藉由上述旋轉塗佈法之第2前驅體層32a的形成與預備燒結。其結果， 如圖6所示，則基板10及第1層電極層20a上便會形成有具備第1前驅體層31a與第2前驅體層32a的積層構造之介電體層用前驅體層33a。
本實施形態中，係針對僅進行了預備燒結後之積層狀態的第1前驅體層31a及第2前驅體層32a施予壓模加工。具體來說，為了進行介電體層30a的圖案化，如圖7所示，係在已加熱至80℃以上300℃以下之狀態下，使用介電體層用模M2，而在1MPa以上20MPa以下的壓力(代表性為5MP)下施予壓模加工。其結果，藉由本實施形態之介電體層用模M2，便會形成有皆具備層厚為約100nm~約300nm的厚層部與層厚為約10nm~約100nm的薄層部之第1前驅體層31a與第2前驅體層32a的積層構造。
之後，藉由整面蝕刻介電體層用前驅體層33a，便可自對應於介電體層30a之區域以外的區域去除閘極介電體層用前驅體層33a(針對介電體層用前驅體層33a的整面之蝕刻工序)。此外，本實施形態之介電體層用前驅體層33a的蝕刻工序雖係使用不用真空程序之濕蝕刻技術來進行，但若藉由使用電漿(即所謂的乾蝕刻技術)來蝕刻亦無妨。
之後，做為正式燒結，係在氧氛圍中，以約20分鐘的時間來將第1前驅體層31a及第2前驅體層32a以550℃加熱，藉此如圖8所示，則基板10及第1層的電極層20a上便會形成有鉍(Bi)與鈮(Nb)所構成的第1氧化物層31(可含有無法避免的雜質。以下相同。)與鑭(La)與鉭(Ta)所構成的第2氧化物層32(可含有無法避免的雜質。以下相同。)之積層氧化物。此外，本實施形態之第1氧化物層31的厚度為約50nm~約250nm，第2氧化物層32的厚度為約5nm~約50nm。又，鉍(Bi)與鈮(Nb)所構成的第1氧化物層31亦稱作BNO層。又，鑭(La)與鉭(Ta)所構成的第2氧化物層32亦稱作LTO層。
其中，本實施形態的積層電容器100中，上述第1氧化物層31與第2氧化物層32的積層氧化物層係做為介電體層30a使用。
此處，用以形成本實施形態第1氧化物層31之含有鉍(Bi)之前驅體的範例為辛酸鉍。做為其他的範例可採用氯化鉍、硝酸鉍或各種鉍烷氧化物(例如鉍異丙氧化物、鉍丁氧化物、鉍乙氧化物、鉍甲氧基乙氧化物)。又，用以形成本實施形態第1氧化物層31之含有鈮(Nb)之前驅體的範例為辛酸 鈮。做為其他的範例可採用氯化鈮、硝酸鈮或各種鈮烷氧化物(例如鈮異丙氧化物、鈮丁氧化物、鈮乙氧化物、鈮甲氧基乙氧化物)。
又，用以形成本實施形態第2氧化物層32之含有鑭(La)之前驅體的範例為醋酸鑭。做為其他的範例可採用硝酸鑭、氯化鑭或各種鑭烷氧化物(例如鑭異丙氧化物、鑭丁氧化物、鑭乙氧化物、鑭甲氧基乙氧化物)。又，用以形成本實施形態第2氧化物層32之含有鉭(Ta)之前驅體的範例為鉭丁氧化物。做為其他的範例可採用硝酸鉭、氯化鉭或其他各種的鉭烷氧化物(例如鉭異丙氧化物、鉭丁氧化物、鉭乙氧化物、鉭甲氧基乙氧化物)。
又，有關本實施形態第1氧化物層31中之鉍(Bi)與鈮(Nb)的原子組成比，當鉍(Bi)為1時，係使鈮(Nb)為1。又，有關本實施形態第2氧化物層32中之鑭(La)與鉭(Ta)的原子組成比，當鑭(La)為1時，係使鉭(Ta)為1.5。又，此時之第1氧化物層31的厚度為約160nm，第2氧化物層32的厚度為約20nm。此外，有關第1氧化物層31中之鉍(Bi)與鈮(Nb)的原子組成比，當鉍(Bi)為1時，係使鈮(Nb)為0.33以上3以下，便可高準確度地獲得本實施形態之效果的至少一部分效果。又，有關第2氧化物層32中之鑭(La)與鉭(Ta)的原子組成比，當鑭(La)為1時，只要使得鉭(Ta)為0.11以上9以下，則至少一部效果之準確度高，可發揮本實施形態之效果。
進而，本實施形態中，雖係採用鑭(La)與鉭(Ta)所構成的第2氧化物層32，但第2氧化物層32未限定於此組成。例如，亦可採用鑭(La)與鋯(Zr)所構成的第2氧化物層(但可包含有無法避免的雜質。以下相同。又，亦稱作LZO層。)。此情況下，含有鑭(La)之前驅體的範例為醋酸鑭。做為其他的範例可採用硝酸鑭、氯化鑭或各種鑭烷氧化物(例如鑭異丙氧化物、鑭丁氧化物、鑭乙氧化物、鑭甲氧基乙氧化物)。又，含有鋯(Zr)之前驅體的範例為鋯丁氧化物。做為其他的範例可採用硝酸鋯、氯化鋯或其他各種的鋯烷氧化物(例如鋯異丙氧化物、鋯丁氧化物、鋯乙氧化物、鋯甲氧基乙氧化物)。又，亦可採用鍶(Sr)與鉭(Ta)所構成的第2氧化物層(但可包含有無法避免的雜質。以下相同。又，亦稱作STO層。)。此情況下，含有鍶(Sr)之前驅體的範例為醋酸鍶。做為其他的範例可採用硝酸鍶、氯化鍶或各種鍶烷氧化物(例如鍶異丙氧化物、鍶丁氧化物、鍶乙氧化物、鍶甲氧基乙氧化物)。又，含有鉭(Ta)之前驅體的範例係與上述範例相同。
此外，關於本實施形態之第2氧化物層32中鑭(La)與鋯(Zr)之原子組成比，當鑭(La)為1時係使得鋯(Zr)為1.5。此外，關於第2氧化物層32中鑭(La)與鋯(Zr)之原子組成比，當鑭(La)為1時只要使得鋯(Zr)為0.11以上9以下，則至少一部效果之準確度高，可發揮本實施形態之效果。
此外，本實施形態之第2氧化物層32中之鍶(Sr)與鉭(Ta)之原子組成比，當鍶(Sr)為1時係使鉭(Ta)為1.5。此外，關於第2氧化物層32中之鍶(Sr)與鉭(Ta)之原子組成比，當鍶(Sr)為1時只要使得鉭(Ta)為0.11以上9以下，則至少一部效果之準確度高，可發揮本實施形態之效果。
又，依據發明者等的研究，發現在上述壓模加工時，藉由將積層狀態的第1前驅體層31a及第2前驅體層32a加熱至80℃以上300℃以下的範圍內，便可提高第1前驅體層31a及第2前驅體層32a的塑性變形能力，且充分地去除主溶劑。因此，在壓模加工之際，將第1前驅體層31a及第2前驅體層32a加熱至80℃以上300℃以下的範圍內係為一較佳樣態。此處，若壓模加工時的加熱溫度未達80℃的情況，由於會因第1前驅體層31a及第2前驅體層32a的溫度降低而導致各前驅體層的塑性變形能力降低，因此壓模構造成型時的成型實現性、或是成型後的可靠度乃至穩定性便會不足。又，若壓模加工時的加熱溫度大於300℃的情況，由於為塑性變形能的根源之有機鏈的分解(氧化熱分解)會進行，因此塑性變形能力便會降低。再者，從上述觀點來看，在壓模加工之際，將第1前驅體層31a及第2前驅體層32a加熱至100℃以上250℃以下的範圍內係為一更佳樣態。
(3)第2層以後之電極層及介電體層的形成
之後，係使用目前為止所說明的電極層(第1層的電極層20a)以及具有積層構造之介電體層30a的製造工序，來交互積層電極層及介電體層，且藉由壓模加工來進行圖案化。此外，雖以第1層的電極層20a、第1氧化物層31、第2氧化物層32、以及後述第2層的電極層20b分別堆疊一層之構造來形成一單位之積層電容器，但也可使得前述各層進一步堆疊來形成本實施形態之複數單位的積層電容器100。
具體來說，係在將第1層介電體層30a圖案化後，如圖9所示，於介電體層30a及第1層電極層20a上，與第1層電極層用前驅體層21a同樣地形成有與第1層電極層用前驅體層21a相同材料的第2層電極層用前驅體層 21b。之後，如圖10所示，與第1層電極層20a同樣地形成經圖案化之第2層電極層20b。此外，用以將第2層電極層20b圖案化之壓模加工之際，係採用凹凸的位置、深度與上述電極層用模M1及介電體層用模M2相異之形狀的模(為了方便而稱作模M3。)。
再者之後，如圖11所示，係於第2層之電極層20b及第1層之介電體層30a上，與第1層介電體層用前驅體層33a同樣地形成與第1層介電體層用前驅體層33a(亦即，第1前驅體層31a與第2前驅體層32a的積層氧化物層)相同材料的第2層介電體層用前驅體層33b。之後，如圖12所示，係與第1層之介電體層30a同樣地形成經圖案化後之第2層之介電體層30b。此外，用以將第2層介電體層30b圖案化之壓模加工之際，係採用上述介電體層用模M2。
如此地，藉由交互積層電極層及介電體層，且藉由施予壓模加工來進行圖案化，而最終地製造圖1所示之積層電容器100。
如上所述，本實施形態之積層電容器100的各電極層及各介電體層皆係由金屬氧化物所形成這一點特別值得一提。進而，本實施形態中，由於各電極層及各介電體層皆係藉由在含氧氛圍中加熱各種前驅體溶液所形成，因此相較於傳統方法，大面積化會變得容易且可大幅地提高工業性乃至量產性。
此外，藉由得知本申請的內容，則本發明所屬技術領域中具通常知識者應當可理解藉由更進一步地交互重複進行上述各電極層及各介電體層的形成工序，便可積層於上方一事。因此，本實施形態中，第1層電極層20a、第2層電極層20b、第3層電極層20c及第4層之電極層20d皆可成為本申請中之「第1電極層」。又，本實施形態中，第2層電極層20b、第3層電極層20c及第4層電極層20d皆可成為本申請中之「第2電極層」。
[1.利用剖面TEM之觀察]
又，在各種分析過程中，確認了在為積層氧化物之介電體層當中，第1氧化物層31係包含有結晶相及非晶質相。更詳細地來看，可知第1氧化物層31係包含有結晶相、微結晶相及非晶質相。圖13係顯示包含有經由與本實施形態第1氧化物層31的製造工序相同之工序所製作之第1氧化物之積層構造的剖面TEM(Transmission Electron Microscopy)相片。如圖13所 示，確認了第1氧化物層31中係存在有於至少一部分具有結晶構造之區域。更詳細地來看，在第1氧化物層31中確認到非晶質相、微結晶相及結晶相。此外，本申請中，「微結晶相」係意指當形成有某一層狀材料的情況下，其結晶相從該層之膜厚方向的上端到下端並非成為一樣地成長之結晶相。又，依據後續發明者等的研究，由於第1氧化物層31係包含有微結晶之非晶質狀，因此雖然第1氧化物層31一般來說係具備有高介電率，但被認為漏電流值會超過積層電容器的適用容許範圍，且第1氧化物層31的表面平坦性低。
另一方面，可得到第2氧化物層32未確認特定之結晶構造而實質上為非晶質狀層此一令人玩味的見地。此外，本申請中「實質上為非晶質狀」此一用語意指也包含後述圖19所示般在第2氧化物層32之中以巨觀來看為非晶質狀但另一方面在比nm級來得短距離(代表性而言為埃級)上某一部分擁有特定規則性之原子排列。此外，圖14係顯示經由與本實施形態第2氧化物層32的製造工序相同之工序所製作之第2氧化物層表面的AFM(Atomic force microscopy)像。如圖14所示，不同於具有一定的結晶構造之第1氧化物層31，而確認到第2氧化物層32乃為非晶質狀。因此，被認為這般的第2氧化物層32會有助於與電極層(例如第2層之電極層20b)之良好接合界面(原子相互擴散較少的界面)的形成，其結果，便可降低漏電流。又，本實施形態中，由於第1氧化物層31及第2氧化物層32係藉由在未完全地結晶化之狀態所形成來發揮上述電氣特性，因此本實施形態之閘極介電體層30係藉由較低溫的加熱處理所形成這一點，特別值得一提。
此外，本實施形態中，以積層電容器100做為一樣態來例示，但上述經積層之介電體層之適用例不限於積層電容器。將由相對地高介電率但漏電流值相對地大之第1氧化物與相對地低介電率但漏電流值非常地小之表面平坦性優異的第2氧化物所積層而形成之介電體亦即積層氧化物適用於各種固態電子裝置(例如半導體裝置或是微小電機系統)也為可採用的其它較佳樣態。亦即，此積層氧化物由於具備有關於漏電流值以及平坦性是活用第2氧化物之優點、而關於介電率是活用第1氧化物之優點此一令人玩味特性，而可適用於各種固態電子裝置(例如，電容器、半導體裝置、或是微小電機系統)。
進而，從活用上述各種特性之觀點來看，適用於部分具備本實施形態之分別有一層電極層與一層介電體層堆疊在一起之構造的本實施形態以外之各種固態電子裝置(例如半導體裝置或是微小電機系統)也為可採用的其他較佳樣態。
<第2實施形態>
本實施形態除了第2氧化物層不同這一點以外，其他皆與第1實施形態相同。因此，便可省略與第1實施形態重複的說明。
本實施形態的第2氧化物層係由前驅體溶液所形成之鑭(La)與鋯(Zr)所構成的所謂複合氧化物，其中該前驅體溶液係以含有鑭(La)之前驅體及含有鋯(Zr)之前驅體做為溶質。此外，有關本實施形態之第2氧化物層中之鑭(La)與鋯(Zr)的原子組成比，當鑭(La)為3時，係使鋯(Zr)為7。又，此時之第1氧化物層的厚度為約160nm，第2氧化物層的厚度為約20nm。
如上述般，即便第2氧化物層為由鑭(La)與鋯(Zr)所構成之氧化物層，也可發揮第1實施形態之積層電容器100或是已述其他各種固態電子裝置之至少一部分的效果。
<第3實施形態>
本實施形態亦係除了第2氧化物層不同這一點以外，其他皆與第2實施形態相同。因此，便可省略與第1實施形態重複的說明。
本實施形態之第2氧化物層係由前驅體溶液所形成之鍶(Sr)與鉭(Ta)所構成的所謂複合氧化物，其中該前驅體溶液係以含有鍶(Sr)之前驅體及含有鉭(Ta)之前驅體做為之溶質。此外，有關本實施形態的第2氧化物層中之鍶(Sr)與鉭(Ta)的原子組成比，當鍶(Sr)為1時，係使鉭(Ta)為1。又，此時的第1氧化物層31的厚度為約160nm，第2氧化物層的厚度為約20nm。
如上述般，即便第2氧化物層是由鍶(Sr)與鉭(Ta)所構成之氧化物層，也可發揮第1實施形態之積層電容器100或是已述其他各種固態電子裝置之至少一部分的效果。
此外，縱使是採用上述第2實施形態的氧化物層及第3實施形態的氧化物層之情況，漏電流值的代表值在1MV/cm下為10-7A/cm2的等級以下。特別是，由鑭(La)與鋯(Zr)所構成的氧化物層之第2氧化物層的漏電流值代表值在1MV/cm下為10-8A/cm2的等級以下。
又，當採用為LTO層之第2氧化物層的情況，為BNO層之第1氧化物層31與第2氧化物層的積層氧化物的合成後比介電率εr為約123。又，當採用為LZO層之第2氧化物層的情況，第1氧化物層31與第2氧化物層的積層氧化物的合成後比介電率εr為約94。另一方面，當採用為STO層之第2氧化物層的情況，第1氧化物層31與第2氧化物層的積層氧化物的合成後比介電率εr為約134之高的值這一點特別值得一提。
其中，上述各實施形態中之第1氧化物層31係藉由將以含有鉍(Bi)之前驅體及含有鈮(Nb)之前驅體做為溶質之前驅體溶液予以燒結所形成。本申請中如上所述地，將以前驅體溶液做為初始材料並將其予以燒結藉以形成第1氧化物層31與其他的氧化物層之方法，為了方便說明起見亦稱作「溶液法」。藉由該溶液法所形成之第1氧化物層31由於介電損失較小，因此為一種適當的介電體層。
圖15係顯示藉由溶液法所形成之第1氧化物層31的tanδ值之圖表，該tanδ值係顯示介電損失相對於頻率(Hz)的比率。此外，圖15亦一併顯示做為本實施形態第1氧化物層31的變形例(「其他實施例1」)之藉由公知的濺鍍法所形成之BNO層，以及做為「其他實施例2」之與第1實施形態同樣地藉由溶液法所形成之鉍(Bi)與鋅(Zn)與鈮(Nb)所構成的複合氧化物(BZNO層)之結果。
又，關於此其他實施例2中之複合氧化物的前驅體溶液，含有鉍(Bi)之前驅體的範例為辛酸鉍。做為其他的範例可採用氯化鉍、硝酸鉍或各種鉍烷氧化物。又，含有鋅(Zn)之前驅體的範例為氯化鋅。做為其他的範例可採用硝酸鋅、醋酸鋅或各種鋅烷氧化物(例如鋅異丙氧化物、鋅丁氧化物、鋅乙氧化物、鋅甲氧基乙氧化物)。此外，當採用醋酸鋅來做為含有鋅(Zn)之前驅體的情況，為了提高鋅的溶解性，因此於醋酸鋅中少量加入添加物單乙醇胺係為一較佳樣態。做為其他的添加物亦可採用二乙基胺乙醇、乙醯丙酮、或二乙醇胺等。又，含有鈮(Nb)之前驅體的範例為辛酸鈮。做為其他的範例可採用氯化鈮、硝酸鈮或各種鈮烷氧化物(例如鈮異丙氧化物、鈮丁氧化物、鈮乙氧化物、鈮甲氧基乙氧化物)。
如圖15所示，可得知相較於其他實施例2，本實施形態之第1氧化物層31及藉由濺鍍法所形成之BNO層(其他實施例1)的tanδ值(即介電損失) 較少。再者，亦明白了縱使組成相同，相較於藉由濺鍍法所形成之BNO層(其他實施例1)，藉由溶液法所形成之第1氧化物層31的介電損失更少。
如上述般，以溶液法所形成之第1氧化物層31不僅比介電率高且具備有介電損失少之特性。進而，由於無須真空裝置等複雜且昂貴的設備而能以相對地短時間來形成，故對於在工業性乃至量產性優異之積層電容器或是前述其他各種固態電子裝置之提供上有莫大貢獻。同樣地，以溶液法所形成之第2氧化物層由於也無須真空裝置等複雜且昂貴的設備而能以相對地短時間來形成，故對於在工業性乃至量產性優異之積層電容器或是前述其他各種固態電子裝置之提供上有莫大貢獻。從而，具備有以溶液法所形成之第1氧化物層31的積層電容器或是前述其他各種固態電子裝置在可實現其第1氧化物層31中不含鋅(Zn)之積層電容器或是前述其他各種固態電子裝置之高性能化這方面是優異的。此外，上述「其他實施例2」所採用之BZNO膜在介電損失之觀點上劣於第1氧化物層31(亦即BNO層)，但由於使用BZNO膜之積層電容器或是前述其他各種固態電子裝置之漏電流相對地少，故BZNO膜可成為代替BNO層之一例。
<第4之實施形態>
本實施形態之固態電子裝置除了具備有分別有一層電極層與一層介電體層(第1氧化物層與第2氧化物層之積層氧化物)堆疊在一起構造這點，其餘和第1實施形態同樣。從而，和第1實施形態重複之說明予以省略。更具體而言，本實施形態中，前述電極層夾著前述介電體層亦即僅形成1個「三明治構造」。
〔積層電容器200之構造〕
圖16係顯示本實施形態之固態電子裝置之一例亦即積層電容器200之構造的剖面示意圖。如圖16所示般，本實施形態之積層電容器200部分具備有由2層之電極層與1層之介電體層所交互積層之構造。此外，在無電極層與介電體層所交互積層之部分，則是以下層側電極層(例如第1層電極層20a)與上層側電極層(例如第2層電極層20b)成為電性連接的方式來形成各電極層。此外，於各層之形成後以切割所分離之部位和第1實施形態之積層電容器100係同樣地進行。
〔積層電容器200之製造工序〕
本實施形態之積層電容器200之製造方法係和第1實施形態之積層電容器100同樣以圖2乃至圖10所示工序來進行，故省略其說明。
本實施形態之積層電容器200和第1實施形態之積層電容器100所積層之電極層與介電體層之數量不同。但是，即便是積層電容器200也可發揮第1實施形態之積層電容器100之主要效果。具體而言，積層電容器200之第1氧化物層31也和第1實施形態之積層電容器100同樣地有相對高介電率，但漏電流值大、表面平坦性低。另一方面，積層電容器200之第2氧化物32也和第1實施形態之積層電容器100同樣地有相對低介電率，但漏電流值非常地小、表面平坦性優異。此外，令人玩味的是，可得到此積層氧化物關於漏電流值以及平坦性乃活用第2氧化物層32之優點、關於介電率乃活用第1氧化物31之優點之結果。
再者，做為具備由2層之電極層與1層之介電體層所交互積層之構造的本實施形態之積層電容器之變形例，即便是製作和上述第2實施形態、第3實施形態、或是關於BZNO層之實施形態相對應的各積層電容器之情況，也可發揮前述主要的效果。
〔積層電容器100以及積層電容器200之其他分析結果〕
另一方面，第1實施形態以及第2實施形態所共通者，依據發明者關於第1氧化物層32中尤其是BNO層之研究與分析，確認了下述令人玩味之事實。
A.剖面TEM照片以及利用電子線繞射之結晶構造解析
圖17係顯示第1氧化物層32之BNO層之結晶構造的剖面TEM照片以及電子線繞射像。圖17(a)乃第1氧化物層32之BNO層之剖面TEM照片。圖17(b)乃圖17(a)所示BNO層之剖面TEM照片之區域X之電子線繞射像。此外，圖18係顯示以比較例(濺鍍法)所形成之BNO層之結晶構造之剖面TEM照片以及電子線繞射像。此外，圖18(a)係顯示以比較例(濺鍍法)所形成之BNO層之結晶構造的剖面TEM照片。此外，圖18(b)係圖18(a)所示BNO層之剖面TEM照片之領域Y之電子線繞射像。此外，圖17以及圖18所示數據，基於儘量減少電極層之影響的觀點係採用了鉑電極層。
如圖17所示般，從剖面TEM照片以及電子線繞射像之結果，確認了本實施例之BNO層包含結晶相以及非晶質相。更詳細來看，可知BNO層 包含結晶相、微結晶相以及非晶質相。此外，本申請中所說「微結晶相」，當形成有某層狀材料之情況，意指並非從該層之膜厚方向的上端到下端為止均一樣成長之結晶相的結晶相。再者，從米勒指數以及原子間距離，藉由進行已知之結晶構造模式與擬合(fitting)，顯示BNO層具有以A2B2O7(其中，A為金屬元素，B為過渡金屬元素，以下相同)之通式所表示之燒綠石型結晶構造之微結晶相以及三斜晶(triclinic)之β-BiNbO4型結晶構造之結晶相。
此處，令人玩味的是，即便第1氧化物層32之BNO層不含鋅，仍出現燒綠石型結晶構造之微結晶相。此外，更具體而言，發現燒綠石型結晶構造為(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型構造或是和(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型構造為大致同一或是近似。
到目前為止所知之燒綠石型結晶構造係能以包含「鋅」之結果所取得之構造，於上述實施形態之第1氧化物層32之BNO層中，得到了和已知樣態為不同的結果。如上述實施形態之第1氧化物層32之BNO層般，於不含鋅之組成中為何出現此種燒綠石型結晶構造目前不明。但是，如後述般，闡明了藉由具有燒綠石型結晶構造之結晶相有助於良好之介電特性(尤其高比介電率)。
另-方面，做為比較例，針對以公知濺鍍法所形成之BNO層，調查剖面TEM照片以及電子線繞射像的結果，如圖18所示般，於濺鍍法所得BNO中並未確認到燒綠石型結晶構造之微結晶相、β-BiNbO4型結晶構造之結晶相。相對地，在此比較例中，確認了具有Bi3NbO7型結晶構造之微結晶相。此外，此比較例之BNO層之比介電率不過是50。
此外，本案發明者針對LTO層、LZO層以及STO層之第2氧化物層詳細分析之結果，得到其他令人玩味之見地。
具體而言，不論是LTO層、LZO層以及STO層任一者，雖巨觀上來看屬非晶質狀，但以極微觀方式分析，確認了在較nm級來得短距離(代表性為埃級)中有一部分帶有一定規則性之原子排列。例如，圖19顯示使用日本「Spring-8，BL13XU裝置」之LZO層分析結果之圖。此外，此LZO層為以400℃所燒結形成者。依據本分析，可調查極微觀(代表性為較nm級為 更短距離之原子排列之規則性)。測定對象物為LZO層。此外，測定條件如以下所述。
〔測定條件〕
光子能量(Photo energy)：12.4keV
多軸折射計(Multi-axis diffractometer)，He氣流(under He flow)
平面外(Out-of-plane)
入射角(Incidence angle)：0.1~0.7deg.(主要為0.1~0.3deg.)
如圖19所示般，經由上述分析確認了P1乃至P3之3個波峰。從此等波峰被確認，可知LZO層為具有在較nm級更短距離(代表性為埃級)之一部分擁有某規則性之原子排列的層。
B.不同介電率之結晶相分布之解析
圖20係第1氧化物層32之BNO層之俯視各結晶相之(a)TOPO像(掃描型探針顯微鏡(高感度SNDM模式))以及(b)電容變化像。此外，圖21係以比較例(濺鍍法)所形成之BNO層之俯視各結晶相之(a)TOPO像以及(b)電容變化像。再者，圖22係顯示以比較例(濺鍍法)所形成之BNO層(a)與第1氧化物層32之BNO層(b)之俯視各結晶相之得自各電容變化像之校正後比介電率的分布之比介電率像。
此外，上述TOPO像以及電容變化像係以掃描型探針顯微鏡(SII technology股份公司製)之高感度SNDM模式所觀察者。此外，圖22所示顯示比介電率分布之比介電率像係將圖20以及圖21所得電容變化像以製作校正曲線而轉變為比介電率。
如圖20乃至圖22所示般，確認了上述各BNO層之表面粗度雖無明顯差異，但第1氧化物層32之BNO層之比介電率(εr)之值相較於比較例之BNO層之比介電率之值來得非常地高。此外，第1氧化物層32之BNO層之TOPO像以及電容變化像相較於比較例者顯然在濃淡分布上大。和以濺鍍法所得BNO層之一樣的表面狀態進行比較，確認了第1氧化物層32之BNO層係由各種結晶相所構成。
再者進而詳細分析之結果，確認了第1氧化物層32之BNO層係由比介電率相較於其他結晶相之比介電率為突出而呈現高數值之燒綠石型結晶構造之結晶相、圖20(b)中Z區域(顏色深的區域)所示β-BiNbO4型結晶構造之結 晶相、以及非晶質相所構成。此外，如圖20以及圖22所示般，確認了第1氧化物層32之BNO層之俯視上為燒綠石型的構造。
經本案發明者分析以及檢討之結果，若考量到目前為止為人所知因含「鋅」而能獲得之燒綠石型結晶構造之結晶相的比介電率呈現相對高數值一事，則會得到具有燒綠石型結晶構造之結晶相乃是獲致高比介電率之原因的結論。從而，即便是由於具有燒綠石型結晶構造之結晶相以外的結晶相而使得氧化物層全體之比介電率並非相對高之數值的情況，藉由使用具有燒綠石型結晶構造之結晶相的由鉍(Bi)與鈮(Nb)所構成之氧化物層，可提升各種固態電子裝置之電氣特性。此令人玩味的特異性而得到了到目前為止無法得到之介電特性一事特別值得一提。
如上述般，確認了上述各實施形態之氧化物層藉由分布有燒綠石型結晶構造之微結晶相，則做為BNO層具有以往所沒有之高比介電率。
此外，本實施形態雖同樣地以積層電容器100以及積層電容器200做為一樣態來例示，但上述積層過之介電體層之適用例並不限定於積層電容器。藉由相對地高介電率但漏電流值相對地大之第1氧化物與相對地低介電率但漏電流值非常地小之表面平坦性優異的第2氧化物而成之積層所形成之介電體之積層氧化物係形成關於漏電流值以及平坦性被認為活用第2氧化物之優點、而關於介電率被認為活用第1氧化物之優點的介電體。此外，該積層氧化物因其優異特性，故適用於各種固態電子裝置(例如半導體裝置或是微小電機系統)也為可採用之其他較佳樣態。
進而，關於適用於部分具備有分別有一層本實施形態之電極層與一層介電體層堆疊在一起之構造的本實施形態以外之各種固態電子裝置(例如半導體裝置或是微小電機系統)，從活用上述各種特性之觀點來看也為可採用之其他較佳樣態。
<其他實施形態>
另一方面，如上述般，由於第1氧化物層31為包含微結晶之非晶質狀，故第1氧化物層31大致上來說具備高介電率，但漏電流值有時會超過適用於積層電容器之容許範圍的情況。針對代表性一例說明如下。圖23係將某一條件下單單第1氧化物層之漏電流值與由第1氧化物層與第2氧化物層(LTO層)而成之積層氧化物之漏電流值加以比較之圖。具體而言，針對以鉑 (Pt)電極夾住之單單第1氧化物層、以及以鉑(Pt)電極夾住之由第1氧化物層與第2氧化物層(LTO層)而成之積層氧化物，調查了電場強度變化所致漏電流值之變化。如圖23所示，可知不論電場強度大小為何，單單第1氧化物層者相較於由第1氧化物層與第2氧化物層(LTO層)而成之積層氧化物在漏電流值上變大。進而，顯然地漏電流值之差會隨著電場強度變大而有擴大之傾向。從而，可知上述各實施形態所揭示之由第1氧化物層與第2氧化物層而成之積層氧化物在降低漏電流值上為非常有效之例。
此外，上述各實施形態之介電體層適合於以低驅動電壓來控制大電流之各種固態電子裝置上。從而，除了如上述般做為各實施形態中具備介電體層之固態電子裝置主要例示之電容器以外，尚可適用於許多裝置上。例如，上述各實施形態之介電體層亦可適用於金屬氧化物半導體接合電場效應之電晶體(MOSFET)、非揮發性記憶體等半導體裝置、或是以微TAS(Total Analysis System)、微化學晶片、DNA晶片等MEMS(microelectromechanical system)或是NEMS(nanoelectromechanical system)為代表之微小電機系統之元件。
上述各實施形態中，雖已說明藉由溶液法之各層的形成與藉由壓模加工之圖案化技術，但未特別限定於上述各實施形態的圖案化方法。例如，亦可採用公知的生坯片材(green sheet)工法或印刷工法。
又，上述各實施形態中，雖係採用SiO2/Si基板來做為基材，但本實施形態之基材未限定於SiO2/Si基板。例如，可使用包含有SiO2/Si基板以外的絕緣性基板(例如高耐熱玻璃、氧化鋁(Al2O3)基板、STO(SrTiO)基板、於Si基板表面介隔著SiO2層及Ti層而形成有STO(SrTiO)層之絕緣性基板等)、半導體基板(例如Si基板、SiC基板、Ge基板等)之各種基材。
又，上述各實施形態中，雖係採用以LTO層為代表之氧化物層來做為電極層，但亦可取代此般氧化物層而採用鉑(Pt)層。此鉑層220可藉由公知的濺鍍法來形成於例如SiO2/Si基板10上。此外，為了提高鉑(Pt)層10與做為基材之SiO2/Si基板的的接著性，在本實施形態中，係於SiO2上形成有約10nm厚的TiOX膜(未圖示)。
又，為了適當地達成上述各實施形態之效果，第1前驅體溶液的溶劑較佳為選自乙醇、丙醇、丁醇、2-甲氧基乙醇、2-乙氧基乙醇、2-丁氧基乙 醇的群之2種醇的混合溶劑。又，第2前驅體溶液的溶劑較佳為選自乙醇、丙醇、丁醇、2-甲氧基乙醇、2-乙氧基乙醇、2-丁氧基乙醇的群之1種醇溶劑，或選自醋酸、丙酸、辛酸的群之1種羧酸溶劑。又，通道用前驅體溶液的溶劑較佳為選自乙醇、丙醇、丁醇、2-甲氧基乙醇、2-乙氧基乙醇、2-丁氧基乙醇的群之1種醇溶劑，或選自醋酸、丙酸、辛酸的群之1種羧酸溶劑。
進而，為了適當地達成上述各實施形態之效果，電極層用前驅體溶液的溶劑較佳為選自乙醇、丙醇、丁醇、2-甲氧基乙醇、2-乙氧基乙醇、2-丁氧基乙醇的群之1種醇溶劑，或選自醋酸、丙酸、辛酸的群之1種羧酸溶劑。
又，上述各實施形態中，做為溶液法中的正式燒結，只要是用以形成第1氧化物之加熱溫度為450℃以上700℃以下，便可獲得上述各實施形態的至少一部分效果。又，做為溶液法中的正式燒結，只要是用以形成第2氧化物之加熱溫度為250℃以上700℃以下，便可獲得上述各實施形態的至少一部分效果。又，做為溶液法中的正式燒結，只要是用以形成通道用氧化物之加熱溫度為250℃以上700℃以下，便可獲得上述各實施形態的至少一部分效果。
進而，上述各實施形態中，做為溶液法中的正式燒結，只要是用以形成電極用氧化物層之加熱溫度為500℃以上900℃以下，便可獲得上述各實施形態的至少一部分效果。
又，上述各實施形態中，係在各氧化物層的形成之際，進行施予壓模加工之「壓模工序」。此壓模工序中的壓力不限於所代表性地例示之5MPa。幾個範例中，如上所述，只要是此壓模工序中的壓力為1MPa以上20MPa以下的範圍內之壓力，便可獲得上述各實施形態的至少一部分效果。
上述各實施形態中，係針對已獲得高塑性變形能力之各前驅體層施予壓模加工。其結果，則縱使是使施予壓模加工之際所施加之壓力為1MPa以上20MPa以下的低壓力，由於各前驅體層仍會隨著模的表面形狀而變形，因此便可以高精確度來形成期望的壓模構造。又，藉由將其壓力設定為1MPa以上20MPa以下之低壓力範圍，則在施予壓模加工之際模便不易損傷，且亦有利於大面積化。
此處，使上述壓力為「1MPa以上20MPa以下」的範圍內之理由如以下所述。首先，係因為在其壓力未達1MPa的情況，會有壓力過低而無法將各前驅體層壓模的情況之緣故。另一方面，若其壓力有20MPa，由於即可充分地將前驅體層壓模，因此便不須施加其以上的壓力之緣故。從上述觀點來看，上述各實施形態之壓模工序中，較佳係以2MPa以上10MPa以下的範圍內之壓力來施予壓模加工。
又，用以形成上述各實施形態中的各氧化物層之預備燒結之際，預備燒結溫度更佳為100℃以上250℃以下。此係因為能夠使各種前驅體層中的溶劑更高準確度地蒸發的緣故。又，特別是，之後進行壓模工序的情況下，藉由在上述溫度範圍下進行預備燒結，便可形成能夠在將來獲得可塑性變形的特性之較適當的凝膠狀態(為熱分解前且殘留有有機鏈之狀態)。
又，上述各實施形態之壓模工序中，使用已預先被加熱至80℃以上300℃以下的模(代表性為電極層用模M1及介電體層用模M2)來施予壓模加工一事係為其他一較佳樣態。
使模的較佳溫度為80℃以上300℃以下之理由如以下所述。首先，在未達80℃的情況，會因各前驅體層的溫度降低而導致各前驅體層的塑性變形能力降低。進而，在大於300℃的情況，則會因各前驅體層的固化反應過度進行而導致各前驅體層的塑性變形能力降低。從上述觀點來看，在壓模工序中，更佳係使用已被加熱至100℃以上250℃以下的模來施予壓模加工。
又，上述壓模工序中，較佳係針對壓模面所接觸之各前驅體層的表面預先施予脫模處理及/或針對其模的壓模面預先施予脫模處理，之後，再針對各前驅體層施予壓模加工。藉由施予上述處理，由於可降低各前驅體層與模之間的摩擦力，因此便可對各前驅體層更加精確度良好地施予壓模加工。此外，可使用於脫模處理之脫模劑可例示界面活性劑(例如氟系界面活性劑、矽系界面活性劑、非離子系界面活性劑等)、含氟類鑽石碳等。
又，在針對上述各實施形態的各前驅體層之壓模工序與正式燒結工序之間包含有以該前驅體層會在施有壓模加工之各前驅體層(例如電極層用前驅體層)當中層厚最薄的區域處被去除之條件來整體地蝕刻該前驅體層之工序係為一更佳樣態。此係因為能夠較正式燒結各前驅體層後再進行蝕刻， 要容易去除不需要的區域之緣故。因此，相較於正式燒結後再進行整面蝕刻，較佳係在正式燒結前便先進行整面蝕刻。
如上所述，上述各實施形態的揭示係為了說明該等實施形態而記載，而非用以限定本發明而記載。再者，包含有各實施形態的其他組合之存在於本發明範圍內的變形例亦包含於申請專利範圍。

Claims (26)

  1. 一種介電體層，係由第1氧化物層與第2氧化物層構成之積層氧化物所構成，其中該第1氧化物層係由鉍(Bi)與鈮(Nb)構成的氧化物(可含有無法避免的雜質)所構成，該第2氧化物層係由選自鑭(La)與鉭(Ta)構成的氧化物、鑭(La)與鋯(Zr)構成的氧化物、及鍶(Sr)與鉭(Ta)構成的氧化物所構成之群中的1種氧化物(可含有無法避免的雜質)所構成；並且該第1氧化物層係具有燒綠石型結晶構造之結晶相，且以該鉍(Bi)為1時，該鈮(Nb)的原子組成比為0.33以上3以下。
  2. 如申請專利範圍第1項之介電體層，其中該第2氧化物層係由鑭(La)與鉭(Ta)構成的氧化物(可含有無法避免的雜質)所構成，且以該鑭(La)為1時，該鉭(Ta)的原子組成比為0.11以上9以下。
  3. 如申請專利範圍第1或2項之介電體層，其中該第1氧化物層包含有結晶相以及非晶質相。
  4. 如申請專利範圍第1或2項之介電體層，其中該第2氧化物層實質上為非晶質相。
  5. 如申請專利範圍第3項之介電體層，其中該第2氧化物層實質上為非晶質相。
  6. 一種固態電子裝置，具備有如申請專利範圍第1至5項中任一項之介電體層。
  7. 如申請專利範圍第6項之固態電子裝置，其一部分具備有分別有一層電極層與一層該介電體層堆疊在一起之構造。
  8. 如申請專利範圍第7項之固態電子裝置，其中該電極層係由選自鑭(La)與鎳(Ni)構成的氧化物、銻(Sb)與錫(Sn)構成的氧化物、以及銦(In)與錫(Sn)構成的氧化物所構成之群中的1種電極用氧化物(可含有無法避免的雜質)所構成。
  9. 如申請專利範圍第6至8項中任一項之固態電子裝置，其中該固態電子裝置為選自電容器、金屬氧化物半導體接合電場效應電晶體、半導體裝置、及微小電機系統的群之一。
  10. 一種介電體層之製造方法，包含： 第1氧化物層形成工序，係使得以含鉍(Bi)之前驅體與含鈮(Nb)之前驅體為溶質之前驅體溶液的第1前驅體溶液做為初始材料之第1前驅體層在含氧雰圍中加熱，來形成該鉍(Bi)與該鈮(Nb)構成的第1氧化物層(可含有無法避免的雜質)；以及第2氧化物層形成工序，係使得以選自含鑭(La)之前驅體與含鉭(Ta)之前驅體為溶質之前驅體溶液、含鑭(La)之前驅體與含鋯(Zr)之前驅體為溶質之前驅體溶液、以及含鍶(Sr)之前驅體與含鉭(Ta)之前驅體為溶質之前驅體溶液所構成之群中的1種第2前驅體溶液為初始材料之第2前驅體層在含氧雰圍中加熱，而於該第1氧化物層上或是下形成該鑭(La)與該鉭(Ta)、該鑭(La)與該鋯(Zr)、或是該鍶(Sr)與該鉭(Ta)構成的第2氧化物層(可含有無法避免的雜質)；並且該第1氧化物層係具有燒綠石型結晶構造之結晶相，且以該鉍(Bi)為1時，該鈮(Nb)的原子組成比為0.33以上3以下。
  11. 如申請專利範圍第10項之介電體層之製造方法，其中用以形成該第1氧化物層之加熱溫度為450℃以上700℃以下；用以形成該第2氧化物層之加熱溫度為250℃以上700℃以下。
  12. 如申請專利範圍第10或11項之介電體層之製造方法，其中該第1氧化物層包含結晶相以及非晶質相。
  13. 如申請專利範圍第10或11項之介電體層之製造方法，其中該第2氧化物層實質上為非晶質相。
  14. 如申請專利範圍第12項之介電體層之製造方法，其中該第2氧化物層實質上為非晶質相。
  15. 一種固態電子裝置之製造方法，包含有如申請專利範圍第10至14項中任一項之介電體層之製造工序。
  16. 如申請專利範圍第15項之固態電子裝置之製造方法，其中該第1氧化物層形成工序與該第2氧化物層形成工序係在第1電極層形成工序與第2電極層形成工序之間進行；該第1電極層形成工序係形成第1電極層，該第2電極層形成工序係形成以在第2電極層與該第1電極層之間夾住該第1氧化物層與該第2氧化物層的方式所形成之第2電極層；且該第1電極層形成工序、該第1氧化物層形成工序、該第2氧化物 層形成工序、以及該第2電極層形成工序分別進行1次。
  17. 如申請專利範圍第16項之固態電子裝置之製造方法，其中形成該第1電極層之工序以及/或是形成該第2電極層之工序，係使得以含鑭(La)之前驅體與含鎳(Ni)之前驅體為溶質之前驅體溶液、含銻(Sb)之前驅體與含錫(Sn)之前驅體為溶質之前驅體溶液、或是含銦(In)之前驅體與含錫(Sn)之前驅體為溶質之前驅體溶液之電極層用前驅體溶液為初始材料之電極層用前驅體層在含氧雰圍中加熱，來形成該鑭(La)與該鎳(Ni)構成的氧化物、該銻(Sb)與該錫(Sn)構成的氧化物、或是該銦(In)與該錫(Sn)構成的氧化物做為電極層用氧化物(可含有無法避免的雜質)之工序。
  18. 如申請專利範圍第16或17項之固態電子裝置之製造方法，其中用以形成該電極層用氧化物之加熱溫度為500℃以上900℃以下。
  19. 如申請專利範圍第15至17項中任一項之固態電子裝置之製造方法，在該第1氧化物層形成工序以及/或是該第2氧化物層形成工序中進而包含有壓模工序，該壓模工序係在形成該第1氧化物層或該第2氧化物層之前，於含氧氛圍中，在將以該第1前驅體溶液為初始材料之第1前驅體層或以該第2前驅體溶液為初始材料之第2前驅體層加熱至80℃以上300℃以下之狀態下施予壓模加工，藉以對該第1前驅體層或該第2前驅體層形成壓模構造。
  20. 如申請專利範圍第17項之固態電子裝置之製造方法，在該第1電極層以及/或是該第2電極層之形成工序中進而包含有壓模工序，該壓模工序係在形成該電極層用氧化物之前，於含氧氛圍中，在將以該電極層用前驅體溶液為初始材料之電極層用前驅體層加熱至80℃以上300℃以下之狀態下施予壓模加工，藉以對該電極層用前驅體層形成壓模構造。
  21. 如申請專利範圍第19項之固態電子裝置之製造方法，其中該壓模工序中係以1MPa以上20MPa以下之範圍內的壓力來施予該壓模加工。
  22. 如申請專利範圍第19項之固態電子裝置之製造方法，其中該壓模工序中係使用事先被加熱至80℃以上300℃以下之範圍內溫度的模來施予該壓模加工。
  23. 如申請專利範圍第20項之固態電子裝置之製造方法，其中該壓模工序中係使用事先被加熱至80℃以上300℃以下之範圍內溫度的模來施予 該壓模加工。
  24. 如申請專利範圍第15至17項中任一項之固態電子裝置之製造方法，其中該固態電子裝置為選自電容器、金屬氧化物半導體接合電場效應電晶體、半導體裝置、及微小電機系統的群之一。
  25. 如申請專利範圍第18項之固態電子裝置之製造方法，其中該固態電子裝置為電容器。
  26. 如申請專利範圍第19項之固態電子裝置之製造方法，其中該固態電子裝置為電容器。
TW103110410A 2013-03-22 2014-03-20 Method for manufacturing dielectric layer and dielectric layer, and method for manufacturing solid state electronic device and solid state electronic device TWI621142B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013059219 2013-03-22

Publications (2)

Publication Number Publication Date
TW201442049A TW201442049A (zh) 2014-11-01
TWI621142B true TWI621142B (zh) 2018-04-11

Family

ID=51580023

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110410A TWI621142B (zh) 2013-03-22 2014-03-20 Method for manufacturing dielectric layer and dielectric layer, and method for manufacturing solid state electronic device and solid state electronic device

Country Status (6)

Country Link
US (1) US9876067B2 (zh)
JP (1) JP6247684B2 (zh)
KR (1) KR102183760B1 (zh)
CN (1) CN105103277B (zh)
TW (1) TWI621142B (zh)
WO (1) WO2014148336A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004596A (zh) * 2014-12-24 2017-08-01 国立大学法人北陆先端科学技术大学院大学 氧化物介电体及其制造方法、氧化物介电体的前体以及固体电子装置及其制造方法
WO2017098852A1 (ja) * 2015-12-11 2017-06-15 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
US10529471B2 (en) 2016-09-20 2020-01-07 Japan Science And Technology Agency Dielectric material
WO2018116608A1 (ja) * 2016-12-22 2018-06-28 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
US11380482B2 (en) * 2018-03-28 2022-07-05 Tdk Corporation Dielectric composition and electronic component
US11508494B2 (en) * 2019-03-15 2022-11-22 Tdk Corporation Dielectric composition and electronic component
CN113594025B (zh) * 2021-06-11 2023-07-28 河北大学 硅基分子束异质外延生长材料的制备方法及忆阻器和应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05101970A (ja) * 1991-10-08 1993-04-23 Matsushita Electric Ind Co Ltd 積層磁器コンデンサおよびその製造方法
JP2011238714A (ja) * 2010-05-07 2011-11-24 Japan Science & Technology Agency 機能性デバイスの製造方法並びに薄膜トランジスタ及び圧電式インクジェットヘッド
TW201222827A (en) * 2010-09-10 2012-06-01 Japan Science & Tech Agency Memory cell block, manufacturing method therefor, memory device, and method for driving a memory device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06208806A (ja) 1992-11-19 1994-07-26 Tdk Corp 誘電体材料およびセラミック部品
KR100967056B1 (ko) 2007-03-29 2010-06-29 삼성전기주식회사 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판
JP2008305844A (ja) 2007-06-05 2008-12-18 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2009064859A (ja) * 2007-09-05 2009-03-26 Fujifilm Corp ペロブスカイト型酸化物、強誘電体膜とその製造方法、強誘電体素子、及び液体吐出装置
JP2009062564A (ja) * 2007-09-05 2009-03-26 Fujifilm Corp ペロブスカイト型酸化物、強誘電体膜とその製造方法、強誘電体素子、及び液体吐出装置
KR101025523B1 (ko) 2008-12-04 2011-04-04 삼성전기주식회사 캐패시터
KR20100096625A (ko) 2009-02-25 2010-09-02 삼성전기주식회사 커패시터 및 그 제조방법
JP5461951B2 (ja) * 2009-10-16 2014-04-02 独立行政法人科学技術振興機構 セラミックス膜の製造方法
CN102245513B (zh) 2010-01-21 2015-10-14 友技科株式会社 Pbnzt强电介质膜、溶胶凝胶溶液、成膜方法及强电介质膜的制造方法
KR101442943B1 (ko) * 2010-05-07 2014-09-22 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 기능성 디바이스의 제조방법, 강유전체 재료층의 제조방법, 전계 효과 트렌지스터의 제조방법, 및 박막 트랜지스터, 전계 효과 트렌지스터, 및 전압식 잉크젯 헤드
JP2011245916A (ja) 2010-05-24 2011-12-08 Ryoichi Okamoto 船舶用汚水分解処理装置
JP5711471B2 (ja) 2010-05-24 2015-04-30 株式会社城南製作所 チャージポートリッドアセンブリー
US9293257B2 (en) 2011-11-09 2016-03-22 Japan Science And Technology Agency Solid-state electronic device including dielectric bismuth niobate film formed from solution
JP5278717B1 (ja) 2011-11-09 2013-09-04 独立行政法人科学技術振興機構 固体電子装置
JP5598928B2 (ja) 2011-11-18 2014-10-01 独立行政法人科学技術振興機構 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5232963B1 (ja) 2011-11-18 2013-07-10 独立行政法人科学技術振興機構 積層キャパシター及び積層キャパシターの製造方法
CN102496458A (zh) 2011-12-07 2012-06-13 苏州日月明微电子科技有限公司 一种多层电容器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05101970A (ja) * 1991-10-08 1993-04-23 Matsushita Electric Ind Co Ltd 積層磁器コンデンサおよびその製造方法
JP2011238714A (ja) * 2010-05-07 2011-11-24 Japan Science & Technology Agency 機能性デバイスの製造方法並びに薄膜トランジスタ及び圧電式インクジェットヘッド
TW201222827A (en) * 2010-09-10 2012-06-01 Japan Science & Tech Agency Memory cell block, manufacturing method therefor, memory device, and method for driving a memory device

Also Published As

Publication number Publication date
CN105103277B (zh) 2018-03-20
US9876067B2 (en) 2018-01-23
TW201442049A (zh) 2014-11-01
JPWO2014148336A1 (ja) 2017-02-16
KR20150136079A (ko) 2015-12-04
US20160284790A1 (en) 2016-09-29
WO2014148336A1 (ja) 2014-09-25
CN105103277A (zh) 2015-11-25
JP6247684B2 (ja) 2017-12-13
KR102183760B1 (ko) 2020-11-27

Similar Documents

Publication Publication Date Title
TWI621142B (zh) Method for manufacturing dielectric layer and dielectric layer, and method for manufacturing solid state electronic device and solid state electronic device
TWI591830B (zh) Thin film transistor and thin film transistor manufacturing method
JP5278717B1 (ja) 固体電子装置
JP5615945B2 (ja) 積層キャパシター及び積層キャパシターの製造方法
JP6033594B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5293983B1 (ja) 固体電子装置
TWI610351B (zh) 氧化物層及氧化物層之製造方法、以及具備該氧化物層之電容器、半導體裝置、及微機電系統
TW201330275A (zh) 薄膜電晶體以及薄膜電晶體之製造方法
TW201606148A (zh) 氧化物介電體及其製造方法、以及固態電子裝置及其製造方法
JP6353644B2 (ja) 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
TW201741245A (zh) 氧化物介電質及其製造方法、以及固態電子裝置及其製造方法
TW201327841A (zh) 薄膜電晶體及薄膜電晶體之製造方法
TWI626741B (zh) Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid electronic device and method of manufacturing same
JP2016167565A (ja) 導電性材料、固体電子装置、及びエッチングマスク材料、並びに導電性材料の製造方法及びエッチングマスク材料の製造方法