TW201327841A - 薄膜電晶體及薄膜電晶體之製造方法 - Google Patents

薄膜電晶體及薄膜電晶體之製造方法 Download PDF

Info

Publication number
TW201327841A
TW201327841A TW101148896A TW101148896A TW201327841A TW 201327841 A TW201327841 A TW 201327841A TW 101148896 A TW101148896 A TW 101148896A TW 101148896 A TW101148896 A TW 101148896A TW 201327841 A TW201327841 A TW 201327841A
Authority
TW
Taiwan
Prior art keywords
precursor
thin film
film transistor
layer
vapor
Prior art date
Application number
TW101148896A
Other languages
English (en)
Inventor
Tatsuya Shimoda
Takaaki Miyasako
Hirokazu Tsukada
Original Assignee
Japan Science & Tech Agency
Mitsubishi Materials Corp
Mitsubishi Mat Elect Chem Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science & Tech Agency, Mitsubishi Materials Corp, Mitsubishi Mat Elect Chem Co filed Critical Japan Science & Tech Agency
Publication of TW201327841A publication Critical patent/TW201327841A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

[課題]本發明之係實現將氧化物適用於閘極絕緣層之薄膜電晶體之高性能化、或是此種薄膜電晶體之製造程序的簡潔化與省能量化。[解決手段]本發明之一薄膜電晶體100係於閘極電極20與通道52之間具備有由鑭(La)與鉭(Ta)所構成之第1氧化物層32(可含有不可避免之雜質)，此第1氧化物層具有下述表面32a：以含鑭(La)之先驅物以及含鉭(Ta)之先驅物為溶質之先驅物溶液做為起始材而在先驅物層之狀態下暴露於鹽酸蒸氣後所形成者。進而，此薄膜電晶體之第1氧化物層32之表面32a係相接於通道52。

Description

薄膜電晶體以及薄膜電晶體之製造方法
本發明係關於一種薄膜電晶體以及薄膜電晶體之製造方法。
以往，基於以低驅動電壓來高速進行切換之目的，已揭示了一種閘極絕緣層係採用強介電質材料(例如BLT(Bi4-XLaXTi3O12)、PZT(Pb(ZrX,Ti1-X)O3))之薄膜電晶體。另一方面，基於提高載子濃度的目的，已揭示一種採用氧化物導電性材料(例如銦錫氧化物(ITO)、氧化鋅(ZnO)、或是LSCO(LaXSr1-XCuO4))做為通道層之薄膜電晶體(專利文獻1)。
此處，關於上述薄膜電晶體之製造方法，首先，閘極電極係以電子束蒸鍍法來形成Ti以及Pt之積層膜。於該閘極電極上，以溶膠-凝膠法來形成上述BLT或是PZT所構成之閘極絕緣層。再者，於該閘極絕緣層上係藉由RF濺鍍法來形成由ITO所構成之通道層。接著，於該通道層上以電子束蒸鍍法形成Ti以及Pt，藉以形成源極電極與汲極電極。之後，以RIE法以及濕式蝕刻法(HF與HCl之混合溶液)使得元件區域從其他元件區域來分離(專利文獻1)。
先前技術文獻
專利文獻1 日本特開2006-121029號公報
但是，以往之薄膜電晶體，雖存在數例是以複合氧化物來形成閘極絕緣層或是通道，但關於薄膜電晶體實現高特性之材料以及適切的製造方法之選定未盡完善。尤其，到目前為止所廣泛採用之閘極絕緣膜等一般係以真空程序或使用光微影法之程序等而以需要相對長時間以及/或是昂貴的設備的程序來形成，所以原材料、製造能量之使用效率非常地差。 採用如此之製造方法的情況，由於製造薄膜電晶體上需要較多的處理與長時間，故從工業性乃至量產性觀點並非所喜好者。此外，於習知技術尚存在有相對難以大面積化之問題。
本發明係解決上述諸問題之至少1者，藉以實現使用氧化物層做為閘極絕緣層之薄膜電晶體之高性能化、或是此種薄膜電晶體之製造程序的簡潔化與省能量化。其結果，本發明可對具有優異工業性乃至量產性的薄膜電晶體之提供作出甚大貢獻。
本發明者為了從大量存在之氧化物當中選定可適切發揮閘極絕緣膜機能之氧化物而進行不斷的努力研究與分析。例如，即便是做為閘極絕緣層之重要資質之一的低漏電流之氧化物層，也存在有因所謂的電子遷移度低而欠缺適性之材料。從而，要找出低漏電流且構成電晶體之際具備高電子遷移度之氧化物並非易事。此外，相較於以往若不謀求該氧化物製造之容易化，則對於產業界並不具魅力。
但是，本發明者為了解決上述問題而努力研究開發之結果，看到新的方向。亦即，基於一種見解：即便是一般已知為電子遷移度低之材料的氧化物，若對於某特定氧化物之先驅物施以特殊處理(更具體而言為暴露於酸的蒸氣中)，可格外提高其遷移度。此外，本案發明者也發現到採用該氧化物之薄膜電晶體可發揮電晶體功能、或是得到在發揮功能上充分的汲極電流之ON/OFF比。進而，也一併發現了該氧化物相較於以往來得容易製造。本發明係基於上述見地而創造者。
本發明之一薄膜電晶體係於閘極電極與通道之間具備有由鑭(La)與鉭(Ta)所構成之氧化物層(可含有不可避免的雜質)，此氧化物層係具有下述表面：以含鑭(La)之先驅物以及含鉭(Ta)之先驅物為溶質之先驅物溶液做為起始材而在先驅物層的狀態下暴露於鹽酸或是其蒸氣後所形成之表面。進而，此薄膜電晶體之前述氧化物層表面係相接於前述通道。
依據此薄膜電晶體，如上述般，藉由讓既定氧化物之先驅物表面暴露於酸蒸氣中，雖機制未明，但一般認為乃因包含其表面之先驅物改質的作用，而可提高最終所得氧化物層做為絕緣層之功能。尤其，具備上述氧化物層之薄膜電晶體可實現低漏電流，並可實現一般認為其與通道之界面所影響之電氣特性亦即電子遷移度之額外的提高。
此外，本發明之另一薄膜電晶體，係於閘極電極與通道之間具備有由鑭(La)與鉭(Ta)所構成之氧化物層(可包含不可避免之雜質)，該氧化物層係具有下述表面：以含鑭(La)之先驅物以及含鉭(Ta)之先驅物為溶質之先驅物溶液做為起始材而在先驅物層的狀態下暴露於鹽酸蒸氣與硝酸蒸氣的混合蒸 氣之後所形成之表面。進而，此薄膜電晶體中，該氧化物層之表面係相接於該通道。
依據此薄膜電晶體，如上述般，藉由讓既定氧化物之先驅物表面暴露於酸蒸氣中，雖機制未明，但一般認為乃因包含其表面之先驅物改質的作用，而可提高最終所得氧化物層做為絕緣層之功能。尤其，具備上述氧化物層之薄膜電晶體可實現低漏電流，並可實現一般認為其與通道之界面所影響之電氣特性亦即電子遷移度之額外的提高。
以上述各薄膜電晶體之其他樣態而言，該通道進而為氧化銦層(可含有不可避免之雜質)為較佳一樣態。藉此，可實現閘極絕緣層以及通道係由氧化物所形成之高性能的薄膜電晶體。
此外，本發明之一薄膜電晶體之製造方法係於閘極電極層形成製程與形成通道用氧化物(可含有不可避免之雜質)之通道形成製程之間包含有下述製程(1)與(2)：(1)曝露製程，係以含鑭(La)之先驅物以及含鉭(Ta)之先驅物為溶質之第1先驅物溶液做為起始材而使得第1先驅物層其中一表面暴露於鹽酸或是其蒸氣中；以及(2)第1氧化物層形成製程，係將該先驅物層在含氧環境氣氛中予以加熱以形成由該鑭(La)與該鉭(Ta)所構成之氧化物層(可含有不可避免之雜質)。
此外，於各製程間亦可進行基板移動、檢查等無關乎本發明主旨之製程。
依據此薄膜電晶體之製造方法，可藉由不使用光微影法之相對簡潔的處理(例如噴墨法、網版印刷法、凹版/凸版印刷 法、或是奈米壓印法)來形成第1氧化物層。進而，便於達成大面積化。從而，依據此薄膜電晶體之製造方法，可提供一種在工業性乃至量產性優異之薄膜電晶體之製造方法。
此外，本發明之另一薄膜電晶體之製造方法，係於閘極電極層形成製程與形成通道用氧化物(可含有不可避免之雜質)之通道形成製程之間包含有下述製程(1)與(2)：(1)曝露製程，係以含鑭(La)之先驅物以及含鉭(Ta)之先驅物為溶質之第1先驅物溶液做為起始材而使得第1先驅物層其中一表面暴露於鹽酸蒸氣與硝酸蒸氣之混合蒸氣中；以及(2)第1氧化物層形成製程，係將該先驅物層在含氧環境氣氛中予以加熱以形成由該鑭(La)與該鉭(Ta)所構成之氧化物層(可含有不可避免之雜質)。
此外，於各製程間亦可進行基板移動、檢查等無關乎本發明主旨之製程。
依據此薄膜電晶體之製造方法，可藉由不使用光微影法之相對簡潔的處理(例如噴墨法、網版印刷法、凹版/凸版印刷法、或是奈米壓印法)來形成第1氧化物層。進而，便於達成大面積化。從而，依據此薄膜電晶體之製造方法，可提供一種在工業性乃至量產性優異之薄膜電晶體之製造方法。
此外，上述各薄膜電晶體之製造方法之其他樣態，進而較佳一樣態乃該通道形成製程係將以含銦(In)之先驅物為溶質之第2先驅物溶液做為起始材，而將第2先驅物層於含氧環境氣氛中予以加熱以形成氧化銦層(可含有不可避免之雜 質)之製程。藉此，可實現閘極絕緣層以及通道係由氧化物所形成之高性能之薄膜電晶體。
另一方面，本案中「壓紋」有時也稱為「奈米壓印」。
本發明之一薄膜電晶體，可實現低漏電流，並可實現被認為是其與通道之界面所影響之電氣特性亦即電子遷移度之額外的提升。此外，依據本發明之一薄膜電晶體之製造方法，由於以相對簡潔的處理來形成氧化物層，而可提供在工業性乃至量產性優異之薄膜電晶體之製造方法。
本發明之實施形態之薄膜電晶體100及其製造方法係基於所附圖式來詳細描述。此外，考慮到文字閱讀便利，圖1H之後之圖式編號係跳到圖1J。此外，本實施形態之薄膜電晶體係採用所謂的底部閘極構造，惟本實施形態不限定於此構造。從而，業界人士能以通常技術常識並參見本實施形態之說明來變更製程順序而形成頂部閘極構造。此外，本申請案之溫度顯示係表示加熱器之設定溫度。此外，為了簡化圖式，關於各電極之引出電極的圖案化之記載係予以省略。
<第1實施形態>
圖1A~圖1G分別顯示本實施形態之薄膜電晶體100之製造方法之一過程之截面示意圖。此外，本申請案中之溫度顯示係表示加熱器之設定溫度。此外，為了簡化圖式，關於各電極之引出電極的圖案化之記載予以省略。
〔薄膜電晶體100之製程〕
(1)閘極電極之形成
本實施形態之薄膜電晶體100之閘極電極20係如圖1A所示般以鉑(Pt)層來形成。此鉑層係藉由公知之濺鍍法而形成於做為基材之SiO2/Si基板(亦即於矽基板上形成有氧化矽膜之基板，以下簡稱為「基板」)10上。此外，為了提高鉑層與基材之SiO2/Si基板的接著性，於本實施形態係於SiO2上形成有約10nm厚之TiOX膜(未圖示)。
此處，於本實施形態，上述基材雖採用SiO2/Si基板，但本實施形態之基材不限定於高耐熱玻璃。例如，可使用高耐熱玻璃以外之絕緣性基板(例如於高耐熱玻璃、氧化鋁(Al2O3)基板、STO(SrTiO)基板、Si基板之表面經由SiO2層以及Ti層而形成有STO(SrTiO)層之絕緣性基板等)、半導體基板(例如Si基板、SiC基板、Ge基板等)等各種的基材。
(2)第1先驅物層之形成
其次，如圖1B所示般，於閘極電極20上利用公知旋塗法以含鑭(La)之先驅物以及含鉭(Ta)之先驅物為溶質之先驅物溶液(也稱為第1先驅物溶液)做為起始材來形成第1先驅物層30。之後使得第1先驅物層30於250℃加熱約5分鐘來做為預備燒成。此外，此預備燒成係在氧環境氣氛中或是大氣中(以下總稱為「含氧環境氣氛」)進行。於本實施形態，最終為了得到充分之做為閘極絕緣層的第1氧化物層32之厚度(例如約160nm)，係使得前述以旋塗法形成第1先驅物層30與預備燒成合計實施7次。
(3)曝露於酸蒸氣之製程
其次，使得形成於閘極電極20上之第1先驅物層30表面暴露於酸蒸氣來進行曝露製程。於本實施形態，如圖1C所示般係使用酸蒸氣曝露裝置80。具體而言，係利用蒸氣給送裝置86並以氧(O2)為載氣，使得從9質量%鹽酸水溶液混合有未達5質量%之硝酸的水溶液所生成之蒸氣70經由導入口84a導入腔室81內。此外，於腔室81內，具備有形成於閘極電極20上之第1先驅物層30的基板10係載置於平台82上。腔室81內之鹽酸以及硝酸蒸氣70之一部分係接觸於第1先驅物層30之表面。之後，鹽酸以及硝酸蒸氣70係經由排氣口84b而被送往公知的氣體(酸用)洗滌器88。此外，此時載氣之氧氣的流量為400ml/min。此外，使用腔室之設定溫度可在約30秒間從室溫最高上升到500℃之高速熱處理裝置(RTA：rapid thermal anneal)裝置(未圖示)。於本實施形態，雖設定為可使用此RTA裝置在約30秒間到達最高溫度，但也可將上限設定在未到達如此最高溫度之溫度。此外，於蒸氣70之曝露時間為約30秒。經過上述曝露製程，第1先驅物層30係如圖1D所示般成為具備有暴露於鹽酸以及硝酸蒸氣70之表面30a。另一方面，圖1C所示蒸氣70為便於說明起見而以圓形記號來記載，另於其他圖式也同樣地記載。
另一方面，本實施形態之蒸氣70乃上述鹽酸與硝酸所混合而成之水溶液因沸騰而生成之蒸氣。另一方面，經確認的結果，本實施形態之其他樣態，即使使用非在加熱至沸騰之狀態(代表性的情況是加熱至60℃以上未達沸點之狀態)、換言之未達到沸騰之狀態下所形成之蒸氣來進行曝露製程之情況，仍可謀求做為電晶體之一定電氣特性的提升。但是， 若從到目前為止本發明者所發現之結果來說，使用以沸騰形成之蒸氣(代表性情況為加熱至沸點以上500℃以下之蒸氣)來進行上述曝露製程，從提高電晶體之電氣特性的觀點而言為更適切的一樣態。
(4)第1氧化物層之燒成
第1先驅物層30從腔室81取出後，係於氧環境氣氛中(例如100體積%，但不限定於此。關於以下之「氧環境氣氛」也同樣)被加熱至550℃達約10分鐘乃至約20分鐘來做為正式燒成。其結果，如圖1E所示般，於閘極電極20上形成具有曝露於上述酸蒸氣之表面32a、由鑭(La)與鉭(Ta)所構成之第1氧化物層32(可含有不可避免之雜質。以下同樣)。此外，由鑭(La)與鉭(Ta)所構成之第1氧化物層32也被稱為LTO層。此外，正式燒成於腔室81內進行也為其他可採用之一樣態。
此外，本實施形態之用以形成第1氧化物層32之含鑭(La)先驅物之例子為醋酸鑭。其他例子可採用硝酸鑭、氯化鑭、或是各種鑭烷氧化物(例如鑭異丙氧化物、鑭丁氧化物、鑭乙氧化物、鑭甲氧化乙氧化物)。此外，本實施形態之用以形成第1氧化物層32之含鉭(Ta)先驅物之例子為鉭丁氧化物。其他例可採用硝酸鉭、氯化鉭、或是其他各種鉭烷氧化物(例如，鉭異丙氧化物、鉭乙氧化物、鉭甲氧化乙氧化物)。
(5)源極電極以及汲極電極之形成
之後，如圖1F所示般，於第1氧化物層32上以公知光微影法形成經圖案化之光阻膜900之後，於第1氧化物層32以及光阻膜900上利用公知濺鍍法來形成鉑層40。之後，一 旦去除光阻膜900，則如圖1G所示般，於第1氧化物層32上形成由鉑層所構成之源極電極42以及汲極電極44。於本實施形態，之後係於氧環境氣氛中以450℃進行加熱處理。
(6)通道之形成
之後，如圖1H所示般，於第1氧化物層32、源極電極42、以及汲極電極44上利用公知旋塗法並以含銦(In)先驅物為溶質之通道用先驅物溶液(也稱為第2先驅物溶液)做為起始材來形成通道用先驅物層(也稱為第2先驅物層)50。之後，在預備燒成方面係將第2先驅物層在300℃加熱約5分鐘。之後，利用公知光微影法、以及公知氬(Ar)電漿之乾式蝕刻法進行圖案化製程。之後，在正式燒成方面係使得通道用先驅物層50於氧環境氣氛中在450℃加熱約15分鐘，以形成氧化銦層(可含有不可避免之雜質。以下同樣)。
以僅殘留於第1氧化物層32、源極電極42、以及汲極電極44上之一部分的方式形成做為通道用氧化物層52之氧化銦層的結果，製造出薄膜電晶體100。此外，本實施形態之通道用氧化物層52之厚度為約15nm。
此處，本實施形態之用以形成通道用氧化物層52之含銦(In)先驅物之例子為乙醯丙酮銦。其他例子可採用硝酸銦、氯化銦、或是各種銦烷氧化物(例如銦異丙氧化物、銦丁氧化物、銦乙氧化物、銦甲氧基乙氧化物)。
如上述般，本實施形態之薄膜電晶體100值得特別一提的是閘極絕緣層以及通道皆以金屬氧化物來形成這點。進而，於本實施形態，閘極絕緣層以及通道均是使得各種先驅 物溶液在含氧環境氣氛中加熱而形成，故相較於以往之方法可輕易大面積化，且工業性乃至量產性可格外提高。
〔薄膜電晶體100之特性〕
其次，本發明者針對以上述製造方法所製造之薄膜電晶體100之電流-電壓特性進行了調查。
圖2係顯示薄膜電晶體100之Vg-Id特性之圖。此外，表1係顯示關於薄膜電晶體100之次臨界特性(SS)、電場效應遷移度(μFE)、以及ON/OFF比之特性。此外，比較例(1)係準備了除了未進行上述各製程當中之於酸蒸氣之曝露製程而其餘製程相同之樣品。圖3係顯示比較例(1)之樣品之Vg-Id特性之圖。
如圖2、圖3、以及表1所示般，確認了比較例(1)之樣品難以發揮電晶體功能，另一方面，第1實施形態之薄膜電晶體100則可實現電晶體本身之非常良好之電氣特性。此外，薄膜電晶體100之電氣特性在ON/OFF比方面為大約108級數，此外次臨界特性(SS)為92(mV/dec.)，且電場效應遷移度高達600(cm2/Vs)，此特別值得一提。得到前述各數值可說 是閘極絕緣層與通道皆以氧化物形成之薄膜電晶體值得矚目的結果。
<第2實施形態>
本實施形態除了第1實施形態於酸蒸氣之曝露製程(對應於圖1C)不同以外，係和第1實施形態同樣。從而，和第1實施形態重複之說明予以省略。
本實施形態之曝露製程，如圖4所示般，係在保存有9質量%鹽酸水溶液93之收容部91a與蓋部91b經由公知的環狀耐酸性密封材94(例如聚四氟乙烯(PTFE)製密封材)來接合並利用螺釘以及螺帽97而氣密一體化之密閉腔室90內進行。於密閉腔室90內，具備有形成於閘極電極20上之第1先驅物層30的基板10係載置於平台92上。
於本實施形態，從利用加熱器(未圖示)被加熱至約60℃的鹽酸水溶液93來形成蒸氣71。該蒸氣71之一部分係和第1實施形態同樣地接觸於第1先驅物層30表面之一部分或是全部。基板10係於密閉腔室90受到充分冷卻後再被取出。之後，和第1實施形態同樣地製造薄膜電晶體。此外，在其它比較例(比較例(2))方面也有取代進行上述曝露製程而改採讓鹽酸水溶液93直接滴下到經過正式燒成後之氧化銦層52上之製程來製造薄膜電晶體。
圖5係顯示本實施形態之薄膜電晶體之Vg-Id特性之圖。此外，圖6係顯示比較例(2)之薄膜電晶體之Vg-Id特性之圖。
如圖5所示般，伴隨對閘極電極施加電壓造成汲極電流之增減中雖存在著所謂的磁滯，但確認實現做為電晶體之重 要功能之一的ON/OFF。從而，若和未經過上述曝露製程所形成之圖3所示比較例(1)或是圖6所示比較例(2)做對比，可知謀求電晶體一定電氣特性之提升。
此外，確認了即便是如本實施形態所採用之蒸氣般，使用在未沸騰狀態下所形成之蒸氣來進行曝露製程之情況，也可謀求提高電晶體之電氣特性。其中，若以到目前為止本發明者所發現之結果來說，如第1實施形態般使用經過沸騰形成之蒸氣(代表性而言為加熱至沸點以上500℃以下之蒸氣)來進行上述曝露製程，從提高電晶體電氣特性之觀點而言為更適切的一樣態。
<第3實施形態>
於本實施形態主要除了於第1實施形態之一部分層體的形成過程中施以壓紋加工以外，其餘和第1實施形態同樣。從而，和第1實施形態重複之說明予以省略。
〔薄膜電晶體200之製程〕
圖7A~圖7J分別顯示本實施形態之薄膜電晶體200之製造方法之一過程的截面示意圖。此外，為了簡化圖式，針對各電極之引出電極的圖案化之記載予以省略。
(1)閘極電極之形成
於本實施形態，如圖7A所示般，首先，於基板10上和第1實施形態同樣地形成鉑(Pt)層做為閘極電極20。此外，即便於本實施形態，為了提高鉑層與基板10之接著性，係於SiO2上形成約10nm厚之TiOX膜(未圖示)。
(2)第1先驅物層之形成
其次，如圖7B所示般，於閘極電極20上和第1實施形態同樣地形成以第1先驅物溶液為起始材之第1先驅物層30。之後，和第1實施形態同樣地將第1先驅物層30以150℃加熱約5分鐘來做為預備燒成。即便於本實施形態，最終為了得到充分之做為閘極絕緣層的第1氧化物層32之厚度(例如約160nm)，係實施利用旋塗法形成第1先驅物層30與預備燒成。藉由前述預備燒成，可使得第1先驅物層30中之溶劑充分蒸發，而可形成為將來可展現塑性變形特性所希望之凝膠狀態(一般認為乃熱分解前殘存有機鏈之狀態)。之後，為了進行第1先驅物層30之圖案化，如圖7C所示般，在加熱至180℃之狀態下，使用第1先驅物層用模具M1，以10MPa之壓力施以壓紋加工。其結果，如圖7C所示般，藉由本實施形態之第1先驅物層用模具M1，來形成具備有層厚約100nm~300nm之厚層部與層厚約10nm~約100nm之薄層部的第1先驅物層30。
之後，對第1先驅物層30全面進行蝕刻，在應藉由壓紋加工而殘存之第1先驅物層30以外的區域，第1先驅物層30受到完全去除(對於第1先驅物層30全面之蝕刻製程)。此外，本實施形態之蝕刻製程雖採用了無需真空程序之濕式蝕刻技術來進行，但以使用電漿之所謂的乾式蝕刻技術來蝕刻也無妨。此外，也可採用電漿處理於大氣壓下進行之公知技術。
(3)於酸蒸氣之曝露製程
其次，將經過圖案化之第1先驅物層30之表面暴露於酸蒸氣中進行曝露製程。於本實施形態係和第1實施形態同 樣地使用圖1C所示酸蒸氣曝露裝置80。其結果，腔室81內之鹽酸以及硝酸蒸氣70之一部分係接觸於第1先驅物層30之表面。藉由經過前述曝露製程，第1先驅物層30係如圖7D所示般成為具備有暴露於鹽酸以及硝酸蒸氣70之表面30a。
(4)第1氧化物層之燒成
第1先驅物層30從腔室81取出後，係於氧環境氣氛中在550℃加熱約10分鐘至約20分鐘來進行正式燒成。其結果，如圖7E所示般，於閘極電極20上形成由鑭(La)與鉭(Ta)所構成之第1氧化物層32(具有曝露於上述酸蒸氣之表面32a)。
之後，如圖7F所示般，和第1實施形態同樣地於第1氧化物層32上形成由鉑層所構成之源極電極42以及汲極電極44。於本實施形態，之後於氧環境氣氛中以450℃進行加熱處理。
(6)通道之形成
之後，如圖7G所示般，於基板10、第1氧化物層32、源極電極42、以及汲極電極44上形成以第2先驅物溶液為起始材之做為第2先驅物層的通道用先驅物層50。之後，在預備燒成方面係將第2先驅物層以150℃加熱約5分鐘。
接著，和第1先驅物層之形成時同樣地，為了進行通道用先驅物層50之圖案化而如圖7H所示般，在加熱至200℃之狀態下，使用第2先驅物層用模具M2，以8MPa之壓力施以壓紋加工。其結果，如圖7H所示般，形成具備有層厚約 100nm~300nm之厚層部與層厚約10nm~約100nm之薄層部的通道用先驅物層50。
之後，藉由對通道用先驅物層50全面進行蝕刻，則應藉由壓紋加工而殘存之通道用先驅物層50以外的區域，通道用先驅物層50會被完全去除(對通道用先驅物層50全面之蝕刻製程)。此外，即便是本實施形態之蝕刻製程，除了濕式蝕刻技術以外，也可藉由使用電漿之所謂的乾式蝕刻技術來蝕刻。此外，也可採用電漿處理於大氣壓下進行之公知技術。
之後，在正式燒成方面，係將通道用先驅物層50於氧環境氣氛中於450℃加熱約15分鐘，而如圖7J所示般形成氧化銦層(可含有不可避免之雜質。以下相同)52。其結果，製造薄膜電晶體200。
如上述般，本實施形態之薄膜電晶體200，閘極絕緣層以及通道皆由金屬氧化物所形成，且利用壓紋加工來形成。從而，相較於以往之方法容易達成大面積化，且可額外提升工業性乃至量產性。再者，本實施形態之薄膜電晶體200也具有和薄膜電晶體100同等之電氣特性。
<其他實施形態>
於上述各實施形態，雖針對讓第1先驅物層30之表面暴露於酸蒸氣中之曝露製程做了說明，但將鹽酸水溶液93滴下至第1先驅物層30之表面來進行曝露之製程也為可採用之其它樣態。
例如，以可遍及和第1實施形態同樣地以250℃進行過預備燒成之第1先驅物層30的表面全體之方式滴下0.01質量%之鹽酸水溶液之後，使用公知的旋塗器，將該表面上之 鹽酸水溶液飛散去除。圖8係顯示除了前述製程其餘和第1實施形態之製程同樣的製程所製造之薄膜電晶體之Vg-Id特性圖。如圖8所示般，確認了具備以前述製造方法所形成之氧化物層的薄膜電晶體也可發揮電晶體功能，或是得到在發揮功能上充分的汲極電流之ON/OFF比。從而，即便非蒸氣而是使用液體狀之鹽酸之情況，藉由被認為是發揮包含氧化物膜之先驅物表面的先驅物之改質的作用而可提高最終獲得之氧化物層之絕緣層的功能。
另一方面，為了適切發揮上述各實施形態之效果，第1先驅物溶液之溶劑以選自乙醇、丙醇、丁醇、2甲氧基乙醇、2乙氧基乙醇、2丁氧基乙醇之群中1種或是2種之醇類溶劑，或是選自醋酸、丙酸、辛酸之群中1種或是2種之羧酸的溶劑為佳。此外，通道用先驅物溶液(第2先驅物溶液)之溶劑以選自乙醇、丙醇、丁醇、2甲氧基乙醇、2乙氧基乙醇、2丁氧基乙醇之群中1種或是2種之醇類溶劑，或是選自醋酸、丙酸、辛酸之群中1種或是2種之羧酸的溶劑為佳。
此外，為了形成上述各實施形態之各氧化物層而進行預備燒成之際，預備燒成溫度以100℃以上250℃以下為佳。其理由在於，可使得各種先驅物層中之溶劑以高準確度蒸發之故。此外，尤其於之後進行壓紋製程之情況，藉由於前述溫度範圍進行預備燒成，可形成為將來可展現塑性變形特性所希望之凝膠狀態(一般認為乃熱分解前殘存有機鏈之狀態)。
此外，於上述第3實施形態之壓紋製程，使用事先加熱到80℃以上300℃以下之模具(代表性者為第1先驅物層用模 具M1以及第2先驅物層用模具M2)來施以壓紋加工為其它較佳一樣態。
藉由使用加熱至上述溫度範圍(80℃以上300℃以下)之模具來實施壓紋製程，則於施行壓紋加工之過程中，能以高準確度防止各先驅物層之塑性變形能力降低，是以能以更高精度來形成所希望之壓紋構造。
此外，上述模具之加熱溫度之所以定在80℃以上300℃以下乃基於以下之理由。首先，當壓紋加工時之模具的加熱溫度未達80℃之情況，由於各先驅物層之殘存溶劑，壓紋構造成型時之成型的實現性、或是成型後之可靠性乃至安定性會變得缺乏。此外，當壓紋加工時之模具加熱溫度超過300℃之情況，由於為塑性變形能力之根源的有機鏈之分解(氧化熱分解)的發生，而使得塑性變形能力降低。以上述觀點而言，上述模具的加熱溫度，以使用加熱至100℃以上250℃以下之模具來施以壓紋加工為更佳。
此外，於上述壓紋製程，事先對於會接觸壓紋面之各先驅物層表面施以離型處理以及/或是對該模具的壓紋面施以離型處理，之後，對各先驅物層施以壓紋加工為佳。藉由施以如此之處理，由於可降低各先驅物層與模具之間的摩擦力，所以對各先驅物層能更高精度來施以壓紋加工。此外，於離型處理所能使用之離型劑可舉出界面活性劑(例如氟系界面活性劑、矽酮系界面活性劑、非離子系界面活性劑等)、含氟類鑽石碳等。
如以上所述，上述各實施形態之揭示係為了說明該等實施形態而記載者，並非為了限定本發明而記載。進而，包含 各實施形態之其他組合之存在於本發明範圍內的變形例也包含於申請專利範圍中。
10‧‧‧基板
20‧‧‧閘極電極
30‧‧‧第1先驅物層
30a‧‧‧第1先驅物層之表面
32‧‧‧第1氧化物層
32a‧‧‧第1氧化物層之表面
40‧‧‧鉑層
42‧‧‧源極電極
44‧‧‧汲極電極
50‧‧‧通道用先驅物層(第2先驅物層)
52‧‧‧通道用氧化物層
70,71‧‧‧蒸氣
80‧‧‧酸蒸氣曝露裝置
81‧‧‧腔室
82‧‧‧平台
84a‧‧‧導入口
84b‧‧‧排氣口
86‧‧‧蒸氣給送裝置
88‧‧‧洗滌器
90‧‧‧密閉腔室
91a‧‧‧收容部
91b‧‧‧蓋部
93‧‧‧鹽酸水溶液
94‧‧‧酸耐性密封材
97‧‧‧螺帽
100,200‧‧‧薄膜電晶體
900‧‧‧光阻膜
M1‧‧‧第1先驅物層用模具
M2‧‧‧第2先驅物層用模具
圖1A係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖1B係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖1C係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖1D係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖1E係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖1F係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖1G係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖1H係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖1J係顯示本發明之第1實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖2係顯示本發明之第1實施形態之薄膜電晶體之Vg-Id特性之圖。
圖3係顯示比較例(1)之Vg-Id特性之圖。
圖4係顯示本發明之第2實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖5係顯示本發明之第2實施形態之薄膜電晶體之Vg-Id特性之圖。
圖6係顯示比較例(2)之Vg-Id特性之圖。
圖7A係顯示本發明之第3實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖7B係顯示本發明之第3實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖7C係顯示本發明之第3實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖7D係顯示本發明之第3實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖7E係顯示本發明之第3實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖7F係顯示本發明之第3實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖7G係顯示本發明之第3實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖7H係顯示本發明之第3實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖7J係顯示本發明之第3實施形態之薄膜電晶體之製造方法之一過程之截面示意圖。
圖8係顯示其他實施形態之薄膜電晶體之Vg-Id特性之圖。
10‧‧‧基板
20‧‧‧閘極電極
32‧‧‧第1氧化物層
32a‧‧‧表面
42‧‧‧源極電極
44‧‧‧汲極電極
52‧‧‧通道用氧化物層
100‧‧‧薄膜電晶體

Claims (11)

  1. 一種薄膜電晶體，係於閘極電極與通道之間具備有由鑭(La)與鉭(Ta)所構成之氧化物層(可含有不可避免的雜質)，此氧化物層係具有下述表面：以含鑭(La)之先驅物以及含鉭(Ta)之先驅物為溶質之先驅物溶液做為起始材而在先驅物層的狀態下暴露於鹽酸或是其蒸氣後所形成之表面；且該表面係相接於該通道。
  2. 一種薄膜電晶體，係於閘極電極與通道之間具備有由鑭(La)與鉭(Ta)所構成之氧化物層(可包含不可避免之雜質)，該氧化物層係具有下述表面：以含鑭(La)之先驅物以及含鉭(Ta)之先驅物為溶質之先驅物溶液做為起始材而在先驅物層的狀態下暴露於鹽酸蒸氣與硝酸蒸氣的混合蒸氣之後所形成之表面；且該表面係相接於該通道。
  3. 如申請專利範圍第1項之薄膜電晶體，其中該鹽酸蒸氣係使得該鹽酸沸騰所生成之蒸氣。
  4. 如申請專利範圍第2項之薄膜電晶體，其中該混合蒸氣係使得該鹽酸以及該硝酸沸騰所生成之蒸氣。
  5. 如申請專利範圍第1至4項中任一項之薄膜電晶體，其中該通道係氧化銦層(可含有不可避免之雜質)。
  6. 一種薄膜電晶體之製造方法，係於閘極電極層形成製程與形成通道用氧化物(可含有不可避免之雜質)之通道形成製程之間包含有下述製程：曝露製程，係以含鑭(La)之先驅物以及含鉭(Ta)之先驅物為溶質之第1先驅物溶液做為起始材而使得第1先驅物層 其中一表面暴露於鹽酸或是其蒸氣中；以及第1氧化物層形成製程，係將該先驅物層在含氧環境氣氛中予以加熱以形成由該鑭(La)與該鉭(Ta)所構成之氧化物層(可含有不可避免之雜質)。
  7. 一種薄膜電晶體之製造方法，係於閘極電極層形成製程與形成通道用氧化物(可含有不可避免之雜質)之通道形成製程之間包含有下述製程：曝露製程，係以含鑭(La)之先驅物以及含鉭(Ta)之先驅物為溶質之第1先驅物溶液做為起始材而使得第1先驅物層其中一表面暴露於鹽酸蒸氣與硝酸蒸氣之混合蒸氣中；以及第1氧化物層形成製程，係將該先驅物層在含氧環境氣氛中予以加熱以形成由該鑭(La)與該鉭(Ta)所構成之氧化物層(可含有不可避免之雜質)。
  8. 如申請專利範圍第6項之薄膜電晶體之製造方法，其中該鹽酸蒸氣係使得該鹽酸沸騰所生成之蒸氣。
  9. 如申請專利範圍第7項之薄膜電晶體之製造方法，其中該混合蒸氣係使得該鹽酸以及該硝酸沸騰所生成之蒸氣。
  10. 如申請專利範圍第6至9項中任一項之薄膜電晶體之製造方法，其中該鹽酸、該鹽酸蒸氣、或是該混合蒸氣係在被加熱至60℃以上500℃以下之狀態下進行該曝露製程。
  11. 如申請專利範圍第6至10項中任一項之薄膜電晶體之製造方法，其中該通道形成製程係將以含銦(In)之先驅物為溶質之第2先驅物溶液做為起始材，而將第2先驅物層於含氧環境氣氛中予以加熱以形成氧化銦層(可含有不可避免之雜質)之製程。
TW101148896A 2011-12-22 2012-12-21 薄膜電晶體及薄膜電晶體之製造方法 TW201327841A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011281464A JP5496995B2 (ja) 2011-12-22 2011-12-22 薄膜トランジスタ及び薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
TW201327841A true TW201327841A (zh) 2013-07-01

Family

ID=48668568

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148896A TW201327841A (zh) 2011-12-22 2012-12-21 薄膜電晶體及薄膜電晶體之製造方法

Country Status (4)

Country Link
US (1) US9293325B2 (zh)
JP (1) JP5496995B2 (zh)
TW (1) TW201327841A (zh)
WO (1) WO2013094688A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105474372B (zh) * 2013-08-09 2018-08-03 国立大学法人北陆先端科学技术大学院大学 氧化物半导体层及其制造方法、以及氧化物半导体的前驱体、氧化物半导体层、半导体元件及电子装置
JP6241848B2 (ja) * 2014-01-31 2017-12-06 国立研究開発法人物質・材料研究機構 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置
JP7100851B2 (ja) * 2016-10-21 2022-07-14 凸版印刷株式会社 薄膜トランジスタおよびその製造方法、ならびに薄膜トランジスタ用ゲート絶縁膜形成溶液

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121029A (ja) * 2004-09-27 2006-05-11 Tokyo Institute Of Technology 固体電子装置
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
JP5073928B2 (ja) * 2005-07-19 2012-11-14 光 小林 酸化膜の形成方法並びに半導体装置の製造方法
US8529802B2 (en) * 2009-02-13 2013-09-10 Samsung Electronics Co., Ltd. Solution composition and method of forming thin film and method of manufacturing thin film transistor using the solution composition
JP5899615B2 (ja) * 2010-03-18 2016-04-06 株式会社リコー 絶縁膜の製造方法及び半導体装置の製造方法
KR101393265B1 (ko) 2009-12-25 2014-05-08 가부시키가이샤 리코 전계효과 트랜지스터, 반도체 메모리, 표시 소자, 화상 표시 장치, 및 시스템
CN102870245B (zh) 2010-05-07 2015-07-29 独立行政法人科学技术振兴机构 功能设备的制造方法、场效应晶体管和薄膜晶体管

Also Published As

Publication number Publication date
US20150001536A1 (en) 2015-01-01
JP2013131685A (ja) 2013-07-04
US9293325B2 (en) 2016-03-22
WO2013094688A1 (ja) 2013-06-27
JP5496995B2 (ja) 2014-05-21

Similar Documents

Publication Publication Date Title
JP5999525B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5278717B1 (ja) 固体電子装置
TWI621142B (zh) Method for manufacturing dielectric layer and dielectric layer, and method for manufacturing solid state electronic device and solid state electronic device
JP6033594B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI467612B (zh) Solid electronic devices (1)
TWI610351B (zh) 氧化物層及氧化物層之製造方法、以及具備該氧化物層之電容器、半導體裝置、及微機電系統
JP5232963B1 (ja) 積層キャパシター及び積層キャパシターの製造方法
TW201327841A (zh) 薄膜電晶體及薄膜電晶體之製造方法
JP5598928B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI671442B (zh) 氧化物介電體及其製造方法、以及固態電子裝置及其製造方法
JP6238660B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
TW201741245A (zh) 氧化物介電質及其製造方法、以及固態電子裝置及其製造方法
TWI626741B (zh) Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid electronic device and method of manufacturing same
JP2016167565A (ja) 導電性材料、固体電子装置、及びエッチングマスク材料、並びに導電性材料の製造方法及びエッチングマスク材料の製造方法