JP2002118118A

JP2002118118A - 半導体装置の作製方法

Info

Publication number: JP2002118118A
Application number: JP2001209527A
Authority: JP
Inventors: Takeomi Asami; 勇臣浅見; Mitsuhiro Ichijo; 充弘一條; Satoshi Chokai; 聡志鳥海
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-07-10
Filing date: 2001-07-10
Publication date: 2002-04-19

Abstract

(57)【要約】【課題】現在、良質な膜を得るために、下地膜から非
晶質シリコン膜までの形成プロセスは、各々の成膜室に
て行われている。これらの成膜条件をそのまま用いて同
一成膜室にて下地膜から非晶質シリコン膜までを連続形
成すると、結晶化工程で十分に結晶化されない。【解決手段】水素希釈したシランガスを用いて非晶質
シリコン膜を形成することにより、下地膜から非晶質シ
リコン膜までを同一成膜室内で連続形成しても、結晶化
工程で十分に結晶化可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に形成され
た結晶質半導体膜を用いた薄膜トランジスタ（ThinFilm
Transistor：ＴＦＴ、以下ＴＦＴと記す）に代表され
る半導体素子で形成された半導体装置の作製方法に関す
るものである。本発明により作成される半導体装置は、
ＴＦＴやＭＯＳトランジスタ等の素子だけでなく、これ
ら絶縁ゲート型トランジスタで構成された半導体回路
（マイクロプロセッサ、信号処理回路または高周波回路
等）を有する液晶表示装置、ＥＬ（Electro Luminescen
ce）表示装置、ＥＣ（Electro Chromic）表示装置また
はイメージセンサ等を含むものである。

【０００２】

【従来の技術】現在、半導体膜を用いた半導体素子とし
て、ＴＦＴが各集積回路に用いられており、特に画像表
示装置のスイッチング素子として用いられている。更
に、非晶質半導体膜よりも移動度の高い結晶質半導体膜
を活性層に用いたＴＦＴは、駆動能力が高く、駆動回路
の素子としても用いられている。

【０００３】現状においては、活性層として非晶質シリ
コン膜や結晶質シリコン膜（ポリシリコン膜とも呼ばれ
る）が主に用いられている。

【０００４】結晶質シリコン膜を得る方法としては、加
熱処理による方法、レーザーアニール法や本出願人によ
る特開平６−２３２０５９号公報及び特開平７−１３０
６５２号公報に記載された技術が公知である。これらの
公報に記載されている技術は、シリコンの結晶化を助長
する金属元素（特にニッケル）を利用することにより、
５００〜６００℃、４時間程度の加熱処理によって結晶
性の優れた結晶質シリコン膜を形成することを可能とす
るものである。

【０００５】また、近年は、大画面かつ安価な表示装置
作製のため、基板として安価なガラスが用いられてい
る。このガラス基板に含まれるナトリウム（Ｎａ）等の
アルカリ金属元素による汚染を防ぐために、非晶質シリ
コン膜とガラス基板の間に酸化シリコン膜、窒化シリコ
ン膜或いは酸化窒化シリコン膜等の無機絶縁膜からなる
下地膜を設けている。

【０００６】

【発明が解決しようとする課題】一般的に、これらの下
地膜を形成する場合、原料ガスとして酸素系のガス、或
いは窒素系のガスを用いるのに対し、非晶質シリコン膜
を形成する場合は、シラン（ＳｉＨ₄）ガスのみを原料
ガスとしている。従って、良質な非晶質シリコン膜を得
るためには、下地膜を成膜する成膜室と、非晶質シリコ
ン膜を成膜室とに分けて積層形成する必要がある。その
ため、成膜室或いは成膜装置を複数用意し、それぞれの
膜専用の成膜室にて膜形成を行うことになり、基板を搬
送する分、処理時間の増加や搬送トラブルによる歩留ま
り低下等の問題が生じていた。

【０００７】また、下地膜形成から非晶質シリコン膜形
成までを同一成膜室にて連続形成（大気に触れることな
く連続的に成膜して積層形成）ができたとしても、同一
成膜室にて形成された非晶質シリコン膜は結晶化を阻害
する原因となる酸素、窒素やフッ素等の不純物を多く含
んでいるので、公知の結晶化技術を用いて良好な結晶質
シリコン膜を得ることが困難となっていた。

【０００８】本発明は、下地膜形成から非晶質シリコン
膜形成までを同一の成膜室にて連続形成を行い、非晶質
シリコン膜を公知の結晶化の方法により結晶化すること
で、良好な結晶質シリコン膜を得ることを課題とする。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、非晶質シリコン膜形成の原料ガスとし
て、水素希釈したＳｉＨ₄ガス（シランガス、或いはモ
ノシランガスと呼ばれる）を用いることを特徴とする。
また、シランガスに代えてジシランガスやトリシランガ
スを用いることもできる。

【００１０】本発明では、プラズマＣＶＤ法を用い、同
一成膜室にて、下地酸化窒化シリコン膜（Ａ）、下地酸
化窒化シリコン膜（Ｂ）及び非晶質シリコン膜の３層連
続成膜を行う。下地酸化窒化シリコン膜（Ａ）は、窒化
シリコン膜の長所であるガラス基板からのアルカリ金属
イオン等に高いブロッキング効果を示す。一方、下地酸
化窒化シリコン膜（Ｂ）は、広いバンドギャップ、高い
絶縁性や低いトラップ準位等の酸化シリコン膜の長所を
示す。

【００１１】下地酸化窒化シリコン膜（Ａ）と下地酸化
窒化シリコン膜（Ｂ）の成膜条件を同一とし、従来のＳ
ｉＨ₄ガスのみで非晶質シリコン膜を形成した場合（条
件１）と、本発明の水素希釈したＳｉＨ₄ガスで非晶質
シリコン膜を形成した場合（条件２）とを比較する実験
を行った。それぞれの成膜条件を表１に示す。

【００１２】

【表１】

【００１３】次いで、これらの条件に従って形成した非
晶質シリコン膜を結晶化するために、結晶化を助長する
触媒元素であるニッケル（Ｎｉ）を添加した。添加方法
としては、スピナーによるＮｉ添加（Ｎｉ含有水溶液）
とプラズマ法によるＮｉ添加をそれぞれ行った。その
後、５００〜６００℃、４時間ほど加熱処理を行い、そ
れぞれラマン分光分析を行った。図３は、プラズマ法に
よりＮｉ添加を行って結晶化させた試料の結果を示す。
本発明の条件（２）に従って膜形成した試料は、図３
（Ｂ）に示したように、結晶質シリコンのシャープなピ
ーク（５２０ｃｍ^-1付近）のみ現れ、十分に結晶化が起
こっていることが確認できる。一方、従来の条件（１）
に従って膜形成した試料は、図３（Ａ）に示したよう
に、結晶質シリコンのシャープなピーク（５２０ｃｍ^-1
付近）と非晶質シリコンのブロードのピーク（４８０ｃ
ｍ^-1付近）の両方が現れ、結晶化が不十分であることが
読み取れる。これらの実験結果から、結晶化によって良
好な結晶質シリコン膜を得るためには、非晶質シリコン
膜形成において水素希釈したＳｉＨ₄ガスを用いる本発
明が有効であることが確認できた。

【００１４】ここでは図示しなかったが、スピナーによ
りＮｉ添加したものについては、どちらの条件で膜形成
したものでも十分な結晶化は起こらなかった。つまり、
添加方法としては、プラズマ法によるＮｉ添加が結晶化
に有効である。従って、本発明は、非晶質シリコン膜の
結晶化を助長する元素（Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒ
ｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた
一種または複数種）をプラズマ法により添加することが
望ましい。また、非晶質シリコン膜の結晶化を助長する
金属元素（Ｎｉなど）をターゲットとしたスパッタ法に
より添加してもよい。

【００１５】また、二次イオン質量分析（ＳＩＭＳ分
析）により、条件（１）、条件（２）でそれぞれ形成し
た非晶質シリコン膜中の酸素、窒素及びフッ素元素濃度
を調べた結果を図４に示す。条件（１）、条件（２）と
もに酸素濃度は１．５×１０²⁰〜４．５×１０²⁰ａｔｏ
ｍｓ／ｃｍ³の範囲内に、窒素濃度は２×１０¹⁹〜４×
１０¹⁹ａｔｏｍｓ／ｃｍ³の範囲内にあり、これらの元
素に関しては両条件の違いはほとんど見られなかった。
条件（１）と条件（２）で大きな違いが見られたもの
は、フッ素元素濃度である。条件（１）では、９×１０
¹⁸ａｔｏｍｓ／ｃｍ³程度であるのに対し、条件（２）
では、およそ４×１０¹⁷ａｔｏｍｓ／ｃｍ³と、条件
（１）に比べて一桁ほど低い値を示した。

【００１６】また、比較のため、非晶質シリコン膜を下
地酸化窒化シリコン膜と別の成膜室にて形成した場合
（図示せず）と上記実験結果とを比べてみると、酸素元
素及び窒素元素は、下地酸化窒化シリコン膜と別の成膜
室にて非晶質シリコン膜を形成した方が一桁〜二桁程度
低い濃度を示した。一方、フッ素元素に関しては、下地
酸化窒化シリコン膜と非晶質シリコン膜を別々の成膜室
にて形成した場合も条件（２）に従って同一成膜室にて
形成した場合もほぼ同じくらいの濃度であった。

【００１７】これらの結果より、本発明者らは、非晶質
シリコン膜を結晶化する際、非晶質シリコン膜中の酸素
元素や窒素元素の含有量はあまり大きな問題ではなく、
結晶化に大きな影響を与えるのはフッ素元素の含有量で
あることを見出した。一般的に、シリコン系の膜を形成
するための成膜室は、ＣｌＦ₃やＮＦ₃等のフッ素化合物
系ガスを用いてクリーニングを行う。従って、成膜室の
内壁等にフッ素が吸着して残ってしまう。この残留フッ
素が膜中にとり込まれるのを防ぐために、膜形成前に成
膜室内をコーティングするのが一般的である。今回の実
験でも、３μｍ以上コーティングした状態で膜形成を行
っているが、非晶質シリコン膜形成をＳｉＨ₄ガスのみ
で行ったものは非晶質シリコン膜中に取り込まれるフッ
素の量が多かった。しかし、本発明により、水素希釈し
たＳｉＨ₄ガスを用いて非晶質シリコン膜を形成するこ
とで、膜中に取り込まれるフッ素の量を抑えることがで
きる。そして、その非晶質シリコン膜を結晶化すれば、
十分に結晶化したシリコン膜を得られる。従って、本発
明によれば、クリーニング後のコーティング処理時間を
短縮することが可能となり、工程時間の短縮も期待でき
る。

【００１８】本明細書で開示する本発明は、成膜室の内
部をフッ素化合物系ガスによりクリーニングを行った
後、前記成膜室にて基板上に絶縁膜を形成する第１の工
程と、前記成膜室に水素で希釈したシランガスを導入
し、プラズマを発生させて前記絶縁膜上にフッ素濃度が
１×１０¹⁸ａｔｏｍｓ／ｃｍ³以下である非晶質シリコ
ン膜を形成する第２の工程と、前記非晶質シリコン膜に
対して該非晶質シリコン膜の結晶化を助長する元素を添
加する第３の工程と、前記非晶質シリコン膜を加熱処理
して結晶化する第４の工程とを有し、前記第１の工程の
後、大気に触れることなく前記第２の工程が行われるこ
とを特徴とする半導体装置の作製方法である。

【００１９】また、上記構成において、前記第４の工程
の後に結晶化したシリコン膜にレーザー光を照射する第
５の工程を加えてもよい。

【００２０】また、上記構成において、前記第２の工程
におけるシランガス流量と水素ガス流量との比は、１：
２〜１：２０であることを特徴としている。

【００２１】また、上記構成において、前記第３の工程
は、非晶質シリコン膜の結晶化を助長する金属元素から
なる電極を用いてプラズマを発生させて行うことを特徴
としている。

【００２２】また、上記構成において、前記第１の工程
におけるクリーニングを行った後、成膜室の内部に酸化
シリコン、窒化シリコン、酸化窒化シリコン、シリコン
から選ばれた一種または複数種からなるコーティング膜
を成膜することを特徴としている。また、前記コーティ
ング膜の膜厚は、１μｍ以上であることを特徴としてい
る。

【００２３】また、上記構成において、前記非晶質シリ
コン膜の結晶化を助長する元素は、Ｆｅ、Ｎｉ、Ｃｏ、
Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから
選ばれた一種または複数種であることを特徴としてい
る。

【００２４】

【発明の実施の形態】本発明の実施の形態を以下に説明
する。図１は、本実施の形態を示すものである。ガラス
や石英等の基板１００上に下地酸化窒化シリコン膜
（Ａ）１０１ａ、下地酸化窒化シリコン膜（Ｂ）１０１
ｂ及び非晶質シリコン膜１０２を同一の成膜室にて連続
形成する。図２１に、本発明で用いたプラズマＣＶＤ装
置の成膜室を示した。成膜室４０１には、電極４０２、
サセプタ４０３があり、電極には高周波電源４０５が、
サセプタにはヒーター４０４が接続されている。また、
ガス系４０６と排気系４０７が接続されている。ガス系
は、使用するガス種４１４、マスフローコントローラー
（ＭＦＣ）４１２及びバルブ４１３からなる。また排気
系は、ゲートバルブ４０８、オートプレッシャーコント
ローラー（ＡＰＣ）４０９、ターボ分子ポンプ４１０及
びドライポンプ４１１からなる。まず、サセプタ４０３
上に基板４１５を置き、ＳｉＨ₄ガス、Ｎ₂Ｏガス、ＮＨ
₃ガス及びＨ₂ガスを成膜室に導入し、プラズマを発生さ
せて下地酸化窒化シリコン膜（Ａ）１０１ａを５０ｎｍ
の厚さに形成する。成膜室内に残っているガスを全て排
気した後、ＳｉＨ₄ガスとＮ₂Ｏガスを成膜室に導入しプ
ラズマを発生させて下地酸化窒化シリコン膜（Ｂ）１０
１ｂを５０ｎｍの厚さに形成する。再び成膜室内に残っ
ているガスを全て排気した後、最後に、ＳｉＨ₄ガスと
Ｈ₂ガスを成膜室に導入しプラズマを発生させて非晶質
シリコン膜１０２を５４ｎｍの厚さに形成する。成膜時
の成膜室内の圧力は、１３〜１６０Ｐａ、基板温度は３
００〜４００℃の範囲が好ましい。用いる高周波電源周
波数は１３．５６ＭＨｚ〜１２０ＭＨｚの範囲とする。

【００２５】本発明に適したプラズマＣＶＤ装置を図２
に示す。図２のように成膜室を複数有する装置を用いる
ことで、プラズマ法を用いてＮｉを添加することができ
るので、下地膜形成からＮｉ添加までを連続処理するこ
とが可能になる。ここで図示したプラズマＣＶＤ装置
は、ロードロック室２０１、搬送室２０２、成膜室２０
４ａ、２０４ｂからなり、ロードロック室２０１にセッ
トされた基板は、搬送室２０２に設置されている搬送ロ
ボット２０３によって各成膜室２０４ａ、２０４ｂに搬
送される。成膜室２０４ａと２０４ｂにはそれぞれプラ
ズマ発生手段２０５ａ、２０５ｂ、ガス導入手段２０６
ａ、２０６ｂ及び排気手段２０７ｃ、２０７ｄが設けら
れている。また、ロードロック室２０１と搬送室２０２
には、それぞれ排気手段２０７ａ、２０７ｂが設けられ
ている。成膜室２０４ａでは、下地酸化窒化シリコン膜
から非晶質シリコン膜までを連続形成する。また、成膜
室２０４ｂの電極は、Ｎｉを含む材料からできており、
成膜室２０４ｂ内にアルゴンガスや窒素ガス等を導入し
てプラズマを発生させることにより、成膜室２０４ａに
て形成された膜にＮｉを添加することができる。ここで
添加されるＮｉの面内濃度は、１×１０¹⁰〜１×１０¹³
ａｔｏｍｓ／ｃｍ²であることが望ましい。Ｎｉ添加を
行った後に非晶質シリコン膜を５００〜６００℃にて熱
結晶化する。必要であれば、レーザーアニールを加えて
も良い。

【００２６】

【実施例】[実施例１]本発明の実施例を図５〜図１０に
より説明する。ここでは、同一基板上に画素部と、画素
部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦ
Ｔ及びｐチャネル型ＴＦＴ）を同時に作製する方法につ
いて詳細に説明する。

【００２７】基板５００は、ガラス基板、石英基板、セ
ラミック基板等を用いることができる。また、シリコン
基板、金属基板またはステンレス基板の表面に絶縁膜を
形成したものを用いても良い。また、本実施例の処理温
度で使用可能な耐熱性を有するプラスチック基板を用い
ることも可能である。

【００２８】次いで、図５（Ａ）に示すように、基板５
００上に酸化シリコン膜、窒化シリコン膜または酸化窒
化シリコン膜などの絶縁膜から成る下地膜５０１と下地
膜５０１上に非晶質半導体膜５０２を連続形成する。本
実施例では下地膜５０１として２層構造を用いるが、前
記絶縁膜の単層膜または２層以上積層させた構造を用い
ても良い。下地膜５０１の一層目としては、ＳｉＨ₄、
ＮＨ₃、Ｎ₂Ｏ及びＨ₂を反応ガスとして成膜される酸化
窒化シリコン膜５０１ａを５０〜１００ｎｍ形成する。
次いで、下地膜５０１のニ層目としては、ＳｉＨ₄及び
Ｎ₂Ｏを反応ガスとして成膜される酸化窒化シリコン膜
５０１ｂを１００〜１５０ｎｍの厚さに積層形成する。
また、非晶質半導体膜として、ＳｉＨ₄ガス及びＨ₂ガス
を用いて、非晶質シリコン膜５０２を３０〜６０ｎｍの
厚さで形成する。勿論、非晶質半導体膜の材料に限定は
なく、他にシリコンゲルマニウム合金でも良い。

【００２９】ここで、下地膜５０１及び非晶質半導体膜
５０２の連続形成を行う成膜室は、成膜前に、ＮＦ₃ガ
スによるクリーニングを行った後、下地膜である酸化窒
化シリコン膜５０１ａ、酸化窒化シリコン膜ｂ及び非晶
質シリコン膜の順で１μｍ以上、好ましくは３μｍ以上
のコーティングを行っている事を追記しておく。

【００３０】次いで、非晶質半導体膜５０２にＮｉ等の
触媒元素をプラズマ法により添加した後、５００℃にて
１時間の脱水素化、続けて５５０℃にて４時間の熱結晶
化を行い、更に結晶化を改善するためのレーザー処理を
行って結晶質半導体膜５０３形成する。そして、この結
晶質半導体膜にフォトリソグラフィ法を用いたパターニ
ング処理を行い、島状半導体層５０４〜５０８を形成す
る。

【００３１】また、ここで形成した結晶質半導体膜に、
ｎチャネル型ＴＦＴのしきい値（Ｖｔｈ）を制御するた
めにｐ型を付与する不純物元素を添加してもよい。半導
体に対してｐ型を付与する不純物元素としては、ボロン
（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など
周期律第１３族元素が知られている。

【００３２】また、レーザー処理は、パルス発振型また
は連続発光型のエキシマレーザーやＹＡＧレーザー、Ｙ
ＶＯ₄レーザーを用いる。これらのレーザーは、レーザ
ー発振器から放出されたレーザー光を光学系で線状に集
光し、半導体膜に照射する方法を用いる。結晶化の条件
は、実施者が適宜選択すればよい。

【００３３】次いで、島状半導体層５０４〜５０８を覆
うゲート絶縁膜５０９を形成する。ゲート絶縁膜５０９
は、プラズマＣＶＤ法やスパッタ法で形成し、その厚さ
を４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成
する。勿論、このゲート絶縁膜は、シリコンを含む絶縁
膜を単層或いは積層構造として用いることができる。

【００３４】酸化シリコン膜を用いる場合には、プラズ
マＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）と
Ｏ₂を混合し、反応圧力４０Ｐａ、基板温度３００〜４
００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．
５〜０．８Ｗ／ｃｍ²で放電させて形成することができ
る。このようにして形成される酸化シリコン膜は、形成
後４００〜５００℃の加熱処理によりゲート絶縁膜とし
て良好な特性を得ることができる。

【００３５】次いで、ゲート絶縁膜５０９上に膜厚２０
〜１００ｎｍの第１の導電膜（ＴａＮ）５１０と、膜厚
１００〜４００ｎｍの第２の導電膜（Ｗ）５１１とを積
層形成する。ゲート導電膜は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、
Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分
とする合金材料もしくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした多結晶シリ
コン膜に代表される半導体膜を用いてもよい。また、第
１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電
膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタ
ル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする
組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜
で形成し、第２の導電膜をＣｕ膜とする組み合わせとし
てもよい。

【００３６】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク５１２〜５１７を形成し、電極及び
配線を形成するための第１のエッチング処理を行う。本
実施例ではＩＣＰ（Inductively Coupled Plasma：誘導
結合型プラズマ）エッチング法を用い、エッチング用ガ
スにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量
比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐａの圧力
でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入してプラズマを生成してエッチングを行
う。基板側（試料ステージ）にも１５０ＷのＲＦ（１
３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイ
アス電圧を印加する。この第１のエッチング条件により
Ｗ膜をエッチングして第１の導電層の端部をテーパー形
状とする。

【００３７】この後、レジストからなるマスク５１２〜
５１７を除去せずに第２のエッチング条件に変え、エッ
チング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス
流量比を３０／３０（ｓｃｃｍ）とし、１Ｐａの圧力で
コイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）
電力を投入してプラズマを生成して約３０秒程度のエッ
チングを行う。基板側（試料ステージ）にも２０ＷのＲ
Ｆ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自
己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合した第
２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度に
エッチングされる。なお、ゲート絶縁膜上に残渣を残す
ことなくエッチングするためには、１０〜２０％程度の
割合でエッチング時間を増加させると良い。

【００３８】上記第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
層及び第２の導電層の端部がテーパー形状となる。この
テーパー部の角度は１５〜４５°となる。こうして、第
１のエッチング処理により第１の導電層と第２の導電層
から成る第１の形状の導電層５１９〜５２４（第１の導
電層５１９ａ〜５２４ａと第２の導電層５１９ｂ〜５２
４ｂ）を形成する。５１８はゲート絶縁膜であり、第１
の形状の導電層５１９〜５２４で覆われない領域は２０
〜５０ｎｍ程度エッチングされ薄くなった領域が形成さ
れる。

【００３９】そして、レジストからなるマスクを除去せ
ずに第１のドーピング処理を行い、半導体層にｎ型を付
与する不純物元素を添加する（図６（Ｂ））。ドーピン
グ処理はイオンドープ法、もしくはイオン注入法で行え
ば良い。イオンドープ法の条件はドーズ量を１×１０¹³
〜５×１０¹⁵ａｔｏｍｓ／ｃｍ²とし、加速電圧を６０
〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素
として１５族に属する元素、典型的にはリン（Ｐ）また
は砒素（Ａｓ）を用いる。この場合、導電層５１９〜５
２４がｎ型を付与する不純物元素に対するマスクとな
り、自己整合的に第１の不純物領域５２７〜５３１が形
成される。第１の不純物領域５２７〜５３１には１×１
０²⁰〜１×１０²¹ａｔｏｍｓ／ｃｍ³の濃度範囲でｎ型
を付与する不純物元素を添加する。

【００４０】次に、レジストからなるマスクを除去せず
に図６（Ｃ）に示すように第２のエッチング処理を行
う。エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、
それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）
とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ
（１３．５６ＭＨｚ）電力を投入してプラズマを生成し
てエッチングを行う。基板側（試料ステージ）には２０
ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、第１のエ
ッチング処理に比べ低い自己バイアス電圧を印加する。
この第３のエッチング条件によりＷ膜をエッチングす
る。こうして、上記第３のエッチング条件によりＷ膜を
異方性エッチングして第２の形状の導電層５３１〜５３
６を形成する。

【００４１】Ｗ膜やＴａＮ膜に対するＣＦ₄とＣｌ₂の混
合ガスによるエッチング反応は、生成されるラジカルま
たはイオン種と反応生成物の蒸気圧から推測することが
できる。ＷとＴａＮのフッ化物と塩化物の蒸気圧を比較
すると、Ｗのフッ化物であるＷＦ₆が極端に高く、その
他のＷＣｌ₅、ＴａＦ₅、ＴａＣｌ₅は同程度である。従
って、ＣＦ₄とＣｌ₂の混合ガスではＷ膜及びＴａＮ膜共
にエッチングされる。しかし、この混合ガスに適量のＯ
₂を添加するとＣＦ₄とＯ₂が反応してＣＯとＦになり、
ＦラジカルまたはＦイオンが多量に発生する。その結
果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増
大する。一方、ＴａＮはＦが増大しても相対的にエッチ
ング速度の増加は少ない。また、ＴａＮはＷに比較して
酸化されやすいので、Ｏ₂を添加することでＴａＮの表
面が多少酸化される。ＴａＮの酸化物はフッ素や塩素と
反応しないため、さらにＴａＮ膜のエッチング速度は低
下する。従って、Ｗ膜とＴａＮ膜とのエッチング速度に
差を作ることが可能となりＷ膜のエッチング速度をＴａ
Ｎ膜よりも大きくすることが可能となる。

【００４２】次いで、レジストからなるマスクを除去せ
ずに図６（Ｃ）に示すように第２のドーピング処理を行
う。この場合、第１のドーピング処理よりもドーズ量を
下げて高い加速電圧の条件としてｎ型を付与する不純物
元素をドーピングする。例えば、加速電圧を７０〜１２
０ｋｅＶ、本実施例では９０ｋｅＶの加速電圧とし、
３．５×１０¹²ａｔｏｍｓ／ｃｍ²のドーズ量で行い、
図６（Ｂ）で形成された第１の不純物領域より内側の半
導体層に新たな不純物領域を形成する。ドーピングは、
第２の形状の導電層５３１〜５３５を不純物元素に対す
るマスクとして用い、第２の導電層５３１ａ〜５３５ａ
の下部における半導体層にも不純物元素が添加されるよ
うにドーピングする。

【００４３】こうして、第２の導電層５３１ａ〜５３５
ａと重なる第２の不純物領域５３７〜５４１と、第１の
不純物領域５２７〜５３１とを形成する。ｎ型を付与す
る不純物元素は、第２の不純物領域で１×１０¹⁷〜１×
１０¹⁹ａｔｏｍｓ／ｃｍ³の濃度となるようにする。

【００４４】次いで、レジストからなるマスクを除去せ
ずに図７（Ａ）に示すようにゲート絶縁膜のエッチング
を行う。ゲート絶縁膜エッチング中に第２の導電層５３
１ａ〜５３６ａも同時にエッチングされ、第３の形状の
導電層５４２〜５４７が形成される。これにより、第２
の不純物領域を、第２の導電層５４２ａ〜５４６ａと重
なる領域５３７ｂ〜５４１ｂと重ならない領域５３７ａ
〜５４１ａに区別することができる。

【００４５】そして、レジストからなるマスクを除去し
た後、新たにレジストからなるマスク５５３〜５５５を
形成して図７（Ｂ）に示すように、第３のドーピング処
理を行う。この第３のドーピング処理により、ｐチャネ
ル型ＴＦＴの活性層となる半導体層に前記一導電型とは
逆の導電型を付与する不純物元素が添加された第４の不
純物領域５５６〜５６１を形成する。第３の形状の導電
層５４３、５４６を不純物元素に対するマスクとして用
い、ｐ型を付与する不純物元素を添加して自己整合的に
第４の不純物領域を形成する。本実施例では、不純物領
域５５６〜５６１はジボラン（Ｂ₂Ｈ₆）を用いたイオン
ドープ法で形成する。この第３のドーピング処理の際に
は、ｎチャネル型ＴＦＴを形成する半導体層はレジスト
からなるマスク５５３〜５５５で覆われている。第１の
ドーピング処理及び第２のドーピング処理によって、不
純物領域５５６〜５６１にはそれぞれ異なる濃度でリン
が添加されているが、そのいずれの領域においてもｐ型
を付与する不純物元素の濃度を２×１０²⁰〜２×１０²¹
ａｔｏｍｓ／ｃｍ³となるようにドーピング処理するこ
とにより、ｐチャネル型ＴＦＴのソース領域及びドレイ
ン領域として機能するために何ら問題は生じない。

【００４６】以上までの工程でそれぞれの半導体層に不
純物領域が形成される。半導体層と重なる第３の形状の
導電層５４２〜５４６がゲート電極として機能する。ま
た、５４７はソース配線、５４６は保持容量を形成する
ための第２の電極として機能する。

【００４７】次いで、レジストからなるマスク５５３〜
５５５を除去し、全面を覆う第１の層間絶縁膜５６２を
形成する。この第１の層間絶縁膜５６２としては、プラ
ズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜
２００ｎｍとしてシリコンを含む絶縁膜で形成する。本
実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの
酸化窒化シリコン膜を形成する。勿論、第１の層間絶縁
膜５６２は酸化窒化シリコン膜に限定されるものでな
く、他のシリコンを含む絶縁膜を単層または積層構造と
して用いても良い。

【００４８】次いで、図８（Ａ）に示すように、それぞ
れの半導体層に添加された不純物元素を活性化処理する
工程を行う。この活性化工程はファーネスアニール炉を
用いて加熱処理を行う。加熱処理における雰囲気は、酸
素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の
窒素雰囲気中で４００〜７００℃、代表的には５００〜
５５０℃で行えばよい。なお、このような加熱処理の他
に、レーザーアニール法、またはラピッドサーマルアニ
ール法（ＲＴＡ法）を適用することができる。

【００４９】なお、本実施例では、上記活性化処理と同
時に、結晶化の際に触媒として使用したニッケルが高濃
度のリンを含む不純物領域５４８、５５０、５５１、５
５６、５５９にゲッタリングされ、主にチャネル形成領
域となる半導体層中のニッケル濃度が低減される。この
ようにして作製したチャネル形成領域を有するＴＦＴは
オフ電流値が下がり、結晶性が良いことから高い電界効
果移動度が得られ、良好な特性を達成することができ
る。

【００５０】また、第１の層間絶縁膜５６２を形成する
前に活性化処理を行っても良い。ただし、５４２〜５４
７に用いた配線材料が熱に弱い場合には、本実施例のよ
うに配線等を保護するため層間絶縁膜（シリコンを主成
分とする絶縁膜、例えば窒化シリコン膜）を形成した後
で活性化処理を行うことが好ましい。

【００５１】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜５５０℃で１〜１２時間の熱処理を行
い、半導体層を水素化する工程を行う。この工程は熱的
に励起された水素により半導体層のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化（プラズマにより励起された水素を用いる）
を行っても良い。

【００５２】また、活性化処理としてレーザーアニール
法を用いる場合には、上記水素化を行った後、エキシマ
レーザーやＹＡＧレーザー等のレーザー光を照射するこ
とが望ましい。

【００５３】次いで、第１の層間絶縁膜５６２上に有機
絶縁物材料から成る第２の層間絶縁膜５６３を形成す
る。次いで、ソース配線５４７に達するコンタクトホー
ルと各不純物領域５４８、５５０、５５１、５５６、５
５９に達するコンタクトホールを形成するためのパター
ニングを行う。

【００５４】そして、駆動回路７０６において、第１の
不純物領域または第４の不純物領域とそれぞれ電気的に
接続する配線５６４〜５６９を形成する。なお、これら
の配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの
合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニ
ングして形成する。

【００５５】また、画素部７０７においては、画素電極
５７２、ゲート導電膜５７１、接続電極５７０を形成す
る（図８（Ｂ））。この接続電極５７０によりソース配
線５４７は、画素ＴＦＴ７０４と電気的な接続が形成さ
れる。また、ゲート導電膜５７１は、第１の電極（第３
の形状の導電層５４５）と電気的な接続が形成される。
また、画素電極５７２は、画素ＴＦＴのドレイン領域と
電気的な接続が形成され、さらに保持容量を形成する一
方の電極として機能する半導体層と電気的な接続が形成
される。また、画素電極５７２としては、ＡｌまたはＡ
ｇを主成分とする膜、またはそれらの積層膜等、反射性
の優れた材料を用いることが望ましい。

【００５６】以上の様にして、ｎチャネル型ＴＦＴ７０
１、ｐチャネル型ＴＦＴ７０２、ｎチャネル型ＴＦＴ７
０３を有する駆動回路７０６と、画素ＴＦＴ７０４、保
持容量７０５とを有する画素部７０７を同一基板上に形
成することができる。本明細書中ではこのような基板を
便宜上アクティブマトリクス基板と呼ぶ。

【００５７】駆動回路７０６のｎチャネル型ＴＦＴ７０
１はチャネル形成領域５７３、ゲート電極を形成する第
３の形状の導電層５４２と重なる第３の不純物領域５３
７ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される
第２の不純物領域５３７ａ（ＬＤＤ領域）とソース領域
またはドレイン領域として機能する第１の不純物領域５
４８を有している。ｐチャネル型ＴＦＴ７０２にはチャ
ネル形成領域５７４、ゲート電極を形成する第３の形状
の導電層５４３と重なる第４の不純物領域５５８、ゲー
ト電極の外側に形成される第４の不純物領域５５７、ソ
ース領域またはドレイン領域として機能する第４の不純
物領域５５６を有している。ｎチャネル型ＴＦＴ７０３
にはチャネル形成領域５７５、ゲート電極を形成する第
３の形状の導電層５４４と重なる第３の不純物領域５３
９ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される
第２の不純物領域５３９ａ（ＬＤＤ領域）とソース領域
またはドレイン領域として機能する第１の不純物領域５
５０を有している。

【００５８】画素部の画素ＴＦＴ７０４にはチャネル形
成領域５７６、ゲート電極を形成する第３の形状の導電
層５４５と重なる第３の不純物領域５４０ｂ（ＧＯＬＤ
領域）、ゲート電極の外側に形成される第２の不純物領
域５４０ａ（ＬＤＤ領域）とソース領域またはドレイン
領域として機能する第１の不純物領域５５１を有してい
る。また、保持容量７０５の一方の電極として機能する
半導体層５５９〜５６１には第４の不純物領域と同じ濃
度で、それぞれｐ型を付与する不純物元素が添加されて
いる。保持容量７０５は、絶縁膜（ゲート絶縁膜と同一
膜）を誘電体として、第２の電極５４６と、半導体層５
５９〜５６１とで形成している。

【００５９】本実施例で作製するアクティブマトリクス
基板の画素部の上面図を図９に示す。なお、図５〜図９
に対応する部分には同じ符号を用いている。図９中の鎖
線Ａ−Ａ’は図８中の鎖線Ａ―Ａ’で切断した断面図に
対応している。また、図９中の鎖線Ｂ−Ｂ’は図８中の
鎖線Ｂ―Ｂ’で切断した断面図に対応している。

【００６０】このように、本実施例の画素構造を有する
アクティブマトリクス基板は、一部がゲート電極の機能
を果たす第１の電極５４５とゲート導電膜５７１とを異
なる層に形成し、ゲート導電膜５７１で半導体層を遮光
することを特徴としている。

【００６１】また、本実施例の画素構造は、ブラックマ
トリクスを用いることなく、画素電極間の隙間が遮光さ
れるように、画素電極の端部をソース配線と重なるよう
に配置形成する。

【００６２】また、本実施例の画素電極の表面を公知の
方法、例えばサンドブラスト法やエッチング法等により
凹凸化させて、鏡面反射を防ぎ、反射光を散乱させるこ
とによって白色度を増加させることが望ましい。

【００６３】上述の画素構造とすることにより大きな面
積を有する画素電極を配置でき、開口率を向上させるこ
とができる。

【００６４】また、本実施例で示す工程に従えば、アク
ティブマトリクス基板の作製に必要なフォトマスクの数
を５枚（半導体層パターンマスク、第１配線パターンマ
スク（第１の電極５４５、第２の電極５４６、ソース配
線５４７を含む）、ｐ型ＴＦＴのソース領域及びドレイ
ン領域形成のパターンマスク、コンタクトホール形成の
パターンマスク、第２配線パターンマスク（画素電極５
７２、接続電極５７０、ゲート導電膜５７１を含む））
とすることができる。その結果、工程を短縮し、製造コ
ストの低減及び歩留まりの向上に寄与することができ
る。

【００６５】図１０には透過型の液晶表示装置に適した
アクティブマトリクス基板の断面図を示す。第２の層間
膜形成までは、上記の反射型のものと同じである。画素
部７１０の第２の層間膜上に透明導電膜を形成する。そ
して、透明導電膜層５８０を形成するためにパターニン
グを行う。透明導電膜としては酸化インジウムと酸化ス
ズとの化合物や酸化インジウムと酸化亜鉛との化合物を
用いることができる。

【００６６】そして、駆動回路７０６において第１の不
純物領域又は第４の不純物領域とそれぞれで電気的に接
続する配線５６４〜５６９を形成する。なお、これらの
配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合
金（ＡｌとＴｉとの合金膜）との積層膜をパターニング
して形成する。また、画素部７１０においては、画素電
極５８１、５８２、ゲート導電膜５７１、接続電極５７
０を形成する。このようにして、画素ＴＦＴ７０８と保
持容量７０９からなる画素部７１０が形成される。以上
のように、マスク枚数を１枚増やして透過型の液晶表示
装置に適したアクティブマトリクス基板を作製すること
ができる。

【００６７】[実施例２]本実施例では、実施例１で作製
したアクティブマトリクス基板から、アクティブマトリ
クス型液晶表示装置を作製する工程を以下に説明する。
説明には図１１を用いる。

【００６８】まず、実施例１に従い、図８（Ｂ）の状態
のアクティブマトリクス基板を作製した後、図８（Ｂ）
のアクティブマトリクス基板上に配向膜６０１を形成し
ラビング処理を行う。なお、本実施例では配向膜６０１
を形成する前に、アクリル樹脂膜等の有機樹脂膜をパタ
ーニングすることによって基板間隔を保持するための柱
状のスペーサ６０６を所望の位置に形成する。また、柱
状のスペーサに代えて、球状のスペーサを基板全面に散
布してもよい。

【００６９】次いで、対向基板６０３上に着色層６０
４、６０５、平坦化膜６０７を形成する。赤色の着色層
６０４と青色の着色層６０５とを一部重ねて、第２遮光
部を形成する。なお、図１１では図示しないが、赤色の
着色層と緑色の着色層とを一部重ねて、第１遮光部を形
成する。

【００７０】次いで、対向電極６１０を画素部に形成
し、対向基板の全面に配向膜６０８を形成し、ラビング
処理を施した。

【００７１】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール剤６０２
で貼り合わせる。シール剤６０２にはフィラーが混入さ
れていて、このフィラーと柱状スペーサ６０６によって
均一な間隔を持って２枚の基板が貼り合わせられる。そ
の後、両基板の間に液晶材料を注入し、封止剤（図示せ
ず）によって完全に封止する。液晶材料には公知の液晶
材料を用いれば良い。このようにして図１１に示すアク
ティブマトリクス型液晶表示装置が完成する。

【００７２】本実施例では、実施例１に示す基板を用い
ている。従って、実施例１の画素部の上面図を示す図９
では、少なくともゲート配線５７１と画素電極５７２、
５７９の間隙と、ゲート配線５７１と接続電極５７０の
間隙と、接続電極５７０と画素電極５７２の間隙を遮光
する必要がある。本実施例では、それらの遮光すべき位
置に第１遮光部と第２遮光部が重なるように対向基板を
貼り合わせた。

【００７３】[実施例３]本実施例では同一基板上に画素
部と、画素部の周辺に駆動回路を形成するＴＦＴ（ｎチ
ャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製
する方法について図１２〜１４を用いて説明する。

【００７４】まず、図１２（Ａ）に示すように、コーニ
ング社の＃７０５９ガラスや＃１７３７ガラスなどに代
表されるバリウムホウケイ酸ガラス、またはアルミノホ
ウケイ酸ガラスなどのガラスからなる基板１２０１上
に、好適には、モリブデン（Ｍｏ）、タングステン
（Ｗ）、タンタル（Ｔａ）から選ばれた一種または複数
種を成分とする導電膜からゲート電極１２０２〜１２０
４、ソース配線１２０６、１２０７、画素部の保持容量
を形成するための容量配線１２０５を形成する。例え
ば、低抵抗化と耐熱性の観点からはＭｏとＷの合金は適
している。また、アルミニウムを用い、表面を酸化処理
してゲート電極を形成しても良い。

【００７５】第１のフォトマスクにより作製されるゲー
ト電極は、その厚さを２００〜４００ｎｍ、好ましくは
２５０ｎｍの厚さで形成し、その上層に形成する被膜の
被覆性（ステップカバレージ）を向上させるために、端
部をテーパー形状となるように形成する。テーパー部の
角度は５〜３０°、好ましくは１５〜２５°で形成す
る。テーパー部はドライエッチング法で形成され、エッ
チングガスと基板側に印加するバイアス電圧により、そ
の角度を制御する。

【００７６】次いで、図１２（Ｂ）で示すように、ゲー
ト電極１２０２〜１２０４、ソース配線１２０６、１２
０７、画素部の保持容量を形成するための容量配線１２
０５を覆う第１の絶縁層１２０８と第１の絶縁層１２０
８上に非晶質半導体膜１２０９を連続形成する。本実施
例では第１の絶縁層１２０８として２層構造を用いる
が、酸化シリコン膜、窒化シリコン膜或いは酸化窒化シ
リコン膜の単層膜または２層以上積層させた構造を用い
ても良い。第１の絶縁層１２０８の一層目としては、Ｓ
ｉＨ₄、ＮＨ₃、Ｎ₂Ｏ及びＨ₂を反応ガスとして成膜され
る酸化窒化シリコン膜１２０８ａを５０〜１００ｎｍ形
成する。次いで、第１の絶縁層１２０８のニ層目として
は、ＳｉＨ₄及びＮ₂Ｏを反応ガスとして成膜される酸化
窒化シリコン膜１２０８ｂを１００〜１５０ｎｍの厚さ
に積層形成する。また、非晶質半導体膜１２０９は、３
０〜６０ｎｍの厚さで形成する。非晶質半導体膜の材料
に限定はないが、好ましくはシリコンまたはシリコンゲ
ルマニウム合金等で形成すると良い。本実施例では、Ｓ
ｉＨ₄ガス及びＨ₂ガスを用いて、非晶質シリコン膜１２
０９を形成する。

【００７７】ここで、下地膜５０１及び非晶質半導体膜
５０２の連続形成を行う成膜室は、成膜前に、ＮＦ₃ガ
スによるクリーニングを行った後、下地膜である酸化窒
化シリコン膜５０１ａ、酸化窒化シリコン膜５０１ｂ及
び非晶質シリコン膜の順で１μｍ以上、好ましくは３μ
ｍ以上のコーティングを行っている事を追記しておく。

【００７８】第１の絶縁層１２０８は、その上層に半導
体層を形成して、ゲート絶縁膜として用いるものである
が、基板１２０１からアルカリ金属などの不純物が半導
体層に拡散するのを防ぐブロッキング層としての機能も
有している。

【００７９】次いで、形成した非晶質半導体膜を公知の
結晶化技術により結晶化する。結晶質半導体膜を得る方
法は、実施例１を参考にすれば良い。

【００８０】得られた結晶質半導体膜は、第２のフォト
マスクを用いて所定のパターンに形成する。図１２
（Ｃ）は島状に形成された半導体層１２１０〜１２１３
を示す。半導体層１２１０〜１２１２は、ゲート電極１
２０２、１２０４と一部が重なるように形成する。

【００８１】その後、島状半導体層１２１０〜１２１３
上に酸化シリコンまたは窒化シリコンから成る絶縁膜を
１００〜２００ｎｍの厚さに形成する。図１２（Ｄ）
は、ゲート電極をマスクとする裏面からの露光プロセス
により、自己整合的にチャネル保護膜とする第３の絶縁
層１２１４〜１２１８を島状半導体層１２１０〜１２１
２上に形成する。

【００８２】そして、ｎチャネル型ＴＦＴのＬＤＤ領域
を形成するための第１のドーピング工程を行う。ドーピ
ングの方法はイオンドープ法若しくはイオン注入法で行
えば良い。ｎ型の不純物（ドナー）としてリン（Ｐ）を
添加し、第３の絶縁層１２１５〜１２１８をマスクとし
て形成される第１の不純物領域１２１９〜１２２２を形
成する。この領域のドナー濃度は１×１０¹⁶〜２×１０
¹⁷／ｃｍ³の濃度とする。

【００８３】第２のドーピング工程は、ｎチャネル型Ｔ
ＦＴのソース領域及びドレイン領域を形成する工程であ
り、図１３（Ａ）で示すように第３のフォトマスクを用
いて、レジストによるマスク１２２３〜１２２５を形成
する。マスク１２２４、１２２５は、ｎチャネル型ＴＦ
ＴのＬＤＤ領域を覆って形成され、第２の不純物領域１
２２６〜１２２８には、１×１０²⁰〜１×１０²¹／ｃｍ
³の濃度範囲でドナー不純物を添加する。

【００８４】この第２のドーピング工程に前後して、マ
スク１２２３〜１２２５が形成された状態でフッ酸によ
るエッチング処理を行い、第３の絶縁層１２１４、１２
１８を除去しておくと好ましい。

【００８５】ｐチャネル型ＴＦＴのソース領域及びドレ
イン領域は、図１３（Ｂ）に示すように第３のドーピン
グ処理により行い、イオンドープ法やイオン注入法でｐ
型の不純物（アクセプタ）を添加して第３の不純物領域
１２３０、１２３１を形成する。この領域のｐ型の不純
物濃度は２×１０²⁰〜２×１０²¹／ｃｍ³となるように
する。この工程において、半導体層１２１３にもｐ型の
不純物を添加しておく。

【００８６】次に、図１３（Ｃ）に示すように、半導体
層上に第２の絶縁層を形成する。好適には、第２の絶縁
層を複数の絶縁膜で形成する。半導体層上に形成する第
２の絶縁層の第１層目１２３２は水素を含有する窒化シ
リコン膜または窒化酸化シリコン膜から成る無機絶縁物
で５０〜２００ｎｍの厚さに形成する。その後、それぞ
れの半導体層に添加された不純物を活性化する工程を行
う。この工程はファーネスアニール炉を用いて加熱処理
により行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。加熱処理をする場合は窒素雰囲気中で４００
〜６００℃、代表的には４５０〜５００℃で、１〜４時
間の熱処理を行う。

【００８７】この熱処理により、不純物元素の活性化と
同時に第２の絶縁層の第１層目１２３２の窒化シリコン
膜または窒化酸化シリコン膜の水素が放出され、半導体
層の水素化を行うことができる。この工程は水素により
半導体層のダングリングボンドを終端する工程である。
水素化をより効率よく行う手段として、第２の絶縁層の
第１層１２３２を形成する前にプラズマ水素化（プラズ
マにより励起された水素を用いる）を行っても良い。

【００８８】図１４（Ａ）で示す第２の絶縁層の第２層
目１２３３は、ポリイミド、アクリルなどの有機絶縁物
材料で形成し表面を平坦化する。勿論、プラズマＣＶＤ
法でＴＥＯＳ（Tetraethyl Ortho silicate）を用いて
形成される酸化シリコン膜を適用しても良いが、平坦性
を高める観点からは前記有機物材料を用いることが望ま
しい。

【００８９】次いで、第５のフォトマスクを用いてコン
タクトホールを形成する。そして、第６のフォトマスク
を用いてアルミニウム（Ａｌ）、チタン（Ｔｉ）、タン
タル（Ｔａ）などを用いて、駆動回路１３０５において
接続電極１２３４及びソースまたはドレイン配線１２３
５〜１２３７を形成する。また、画素部１３０６におい
て、画素電極１２４０、ゲート配線１２３９、接続電極
１２３８を形成する。

【００９０】こうして、同一の基板上にｐチャネル型Ｔ
ＦＴ１３０１とｎチャネル型ＴＦＴ１３０２を有する駆
動回路１３０５と、画素ＴＦＴ１３０３と保持容量１３
０４を有する画素部１３０６が形成される。駆動回路１
３０５のｐチャネル型ＴＦＴ１３０１には、チャネル形
成領域１３０７、第３の不純物領域から成るソースまた
はドレイン領域１３０８が形成されている。ｎチャネル
型ＴＦＴ１３０２には、チャネル形成領域１３０９、第
１の不純物領域から成るＬＤＤ領域１３１０、第２の不
純物領域から成るソースまたはドレイン領域１３１１が
形成されている。画素部１３０６の画素ＴＦＴ１３０３
は、マルチゲート構造であり、チャネル形成領域１３１
２、ＬＤＤ領域１３１３、ソースまたはドレイン領域１
３１４、１３１６が形成される。ＬＤＤ領域の間に位置
する第２の不純物領域１３１５は、オフ電流を低減する
ために有用である。保持容量１３０４は、容量配線１２
０５と半導体層１２１３とその間に形成される第１の絶
縁層とから形成されている。

【００９１】画素部１３０６においては、接続電極１２
３８によりソース配線１２０７は、画素ＴＦＴ１３０３
のソースまたはドレイン領域１３１４と電気的な接続が
形成される。また、ゲート配線１２３９は、第１の電極
と電気的な接続が形成される。また、画素電極１２４０
は、画素ＴＦＴ１３０３のソースまたはドレイン領域１
３１６及び保持容量１３０４の半導体層１２１３と接続
している。

【００９２】図１４（Ｂ）はゲート電極１２０４とゲー
ト配線１２３９のコンタクト部を説明する図である。ゲ
ート電極１２０４は隣接する画素の保持容量の一方の電
極を兼ね、画素電極１２４５と接続する半導体層１２４
４と重なる部分で容量を形成している。また、図１４
（Ｃ）はソース配線１２０７と画素電極１２４０及び隣
接する画素電極１２４６との配置関係を示し、画素電極
の端部をソース配線１２０７上に設け、重なり部を形成
することにより、迷光を遮り遮光性を高めている。尚、
本明細書中ではこのような基板を便宜上アクティブマト
リクス基板と呼ぶ。

【００９３】ＴＦＴを逆スタガ型で形成することの利点
の一つは、ｎチャネル型ＴＦＴにおいてゲート電極とオ
ーバーラップするＬＤＤ領域を裏面露光のプロセスによ
り自己整合的に形成できることにあり、ゲート絶縁膜と
半導体層を連続形成できる特徴と相まってＴＦＴの特性
ばらつきを小さくすることができる。

【００９４】図１４に示した画素構造は、反射型の液晶
表示装置に適したのものであるが、実施例１と同様に、
透明導電膜を用いることで、透過型の液晶表示装置に適
した画素構造を持つものも作製できる。

【００９５】[実施例４]本実施例では、実施例１及び３
で作製したアクティブマトリクス基板で、ＥＬ表示装置
を作製する例について説明する。図１５（Ａ）はそのＥ
Ｌ表示パネルの上面図を示す。図１５（Ａ）において、
１０は基板、１１は画素部、１２はソース側駆動回路、
１３はゲート側駆動回路であり、それぞれの駆動回路は
配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと
接続される。

【００９６】図１５（Ａ）のＡ−Ａ'線に対応する断面
図を図１５（Ｂ）に示す。このとき少なくとも画素部の
上方、好ましくは駆動回路及び画素部の上方に対向板８
０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ
材料を用いた自発光層が形成されているアクティブマト
リクス基板と貼り合わされている。シール剤１９にはフ
ィラー（図示せず）が混入されていて、このフィラーに
よりほぼ均一な間隔を持って２枚の基板が貼り合わせら
れている。さらに、シール材１９の外側とＦＰＣ１７の
上面及び周辺は封止剤８１で密封する構造とする。封止
剤８１はシリコーン樹脂、エポキシ樹脂、フェノール樹
脂、ブチルゴムなどの材料を用いる。

【００９７】このように、シール剤１９によりアクティ
ブマトリクス基板１０と対向基板８０とが貼り合わされ
ると、その間には空間が形成される。その空間には充填
剤８３が充填される。この充填剤８３は対向板８０を接
着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビ
ニルクロライド）、エポキシ樹脂、シリコーン樹脂、ま
たはＥＶＡ（エチレンビニルアセテート）などを用いる
ことができる。また、自発光層は水分をはじめ湿気に弱
く劣化しやすいので、この充填剤８３の内部に酸化バリ
ウムなどの乾燥剤を混入させておくと吸湿効果を保持で
きるので望ましい。また、自発光層上に窒化シリコン膜
や酸化窒化シリコン膜などで形成するパッシベーション
膜８２を形成し、充填剤８３に含まれるアルカリ元素な
どによる腐蝕を防ぐ構造としている。

【００９８】また、図１５（Ｂ）において基板１０、下
地膜２１の上に駆動回路用ＴＦＴ２２（但し、ここでは
ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせ
たＣＭＯＳ回路を図示している。）及び画素部用ＴＦＴ
２３（但し、ここではＥＬ素子への電流を制御するＴＦ
Ｔだけ図示している。）が形成されている。

【００９９】実施例１及び３で作製したアクティブマト
リクス基板からＥＬ表示装置を作製するには、ソース配
線、ドレイン配線上に樹脂材料からなる層間絶縁膜（平
坦化膜）２６を形成し、その上に画素部用ＴＦＴ２３の
ドレインと電気的に接続する透明導電膜でなる画素電極
２７を形成する。透明導電膜には酸化インジウムと酸化
スズとの化合物（ＩＴＯと呼ばれる）または酸化インジ
ウムと酸化亜鉛との化合物を用いることができる。そし
て、画素電極２７を形成したら、絶縁膜２８を形成し、
画素電極２７上に開口部を形成する。

【０１００】次に、自発光層２９を形成する。自発光層
２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光
層、電子輸送層または電子注入層）を自由に組み合わせ
て積層構造または単層構造とすれば良い。どのような構
造とするかは公知の技術を用いれば良い。また、ＥＬ材
料には低分子系材料と高分子系（ポリマー系）材料があ
る。低分子系材料を用いる場合は蒸着法を用いるが、高
分子系材料を用いる場合には、スピンコート法、印刷法
またはインクジェット法等の簡易な方法を用いることが
可能である。

【０１０１】自発光層はシャドーマスクを用いて蒸着
法、またはインクジェット法、ディスペンサー法などで
形成する。いずれにしても、画素毎に波長の異なる発光
が可能な発光層（赤色発光層、緑色発光層及び青色発光
層）を形成することで、カラー表示が可能となる。その
他にも、色変換層（ＣＣＭ）とカラーフィルターを組み
合わせた方式、白色発光層とカラーフィルターを組み合
わせた方式があるがいずれの方法を用いても良い。勿
論、単色発光のＥＬ表示装置とすることもできる。

【０１０２】自発光層２９を形成したら、その上に陰極
３０を形成する。陰極３０と自発光層２９の界面に存在
する水分や酸素は極力排除しておくことが望ましい。従
って、真空中で自発光層２９と陰極３０を連続して形成
するか、自発光層２９を不活性雰囲気で形成し、大気解
放しないで真空中で陰極３０を形成するといった工夫が
必要である。本実施例ではマルチチャンバー方式（クラ
スターツール方式）の成膜装置を用いることで上述のよ
うな成膜を可能とする。

【０１０３】そして陰極３０は、３１で示される領域に
おいて配線１６に接続される。配線１６は陰極３０に所
定の電圧を与えるための電源供給線であり、異方性導電
性ペースト材料３２を介してＦＰＣ１７に接続される。
ＦＰＣ１７上にはさらに樹脂層８１が形成され、この部
分の接着強度を高めている。

【０１０４】３１に示された領域において陰極３０と配
線１６とを電気的に接続するために、層間絶縁膜２６及
び絶縁膜２８にコンタクトホールを形成する必要があ
る。これらは層間絶縁膜２６のエッチング時（画素電極
用コンタクトホールの形成時）や絶縁膜２８のエッチン
グ時（自発光層形成前の開口部の形成時）に形成してお
けば良い。また、絶縁膜２８をエッチングする際に、層
間絶縁膜２６まで一括でエッチングしても良い。この場
合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれ
ば、コンタクトホールの形状を良好なものとすることが
できる。

【０１０５】また、配線１６はシール材１９と基板１０
との間を隙間（但し封止剤８１で塞がれている。）を通
ってＦＰＣ１７に電気的に接続される。なお、ここでは
配線１６について説明したが、他の配線１４、１５も同
様にしてシーリング材１８の下を通ってＦＰＣ１７に電
気的に接続される。

【０１０６】ここで画素部のさらに詳細な断面構造を図
１６に、上面構造を図１７に示す。図１６（Ａ）におい
て、基板２４０１上に設けられたスイッチング用ＴＦＴ
２４０２は実施例１の図８（Ｂ）の画素ＴＦＴ７０４と
同じ構造で形成する。本実施例ではダブルゲート構造と
しているがトリプルゲート構造やそれ以上のゲート本数
を持つマルチゲート構造でも良い。

【０１０７】また、電流制御用ＴＦＴ２４０３は、ドレ
イン側にのみゲート電極とオーバーラップするＬＤＤが
設けられた構造であり、ゲートとドレイン間の寄生容量
や直列抵抗を低減させて電流駆動能力を高める構造とな
っている。また、電流制御用ＴＦＴはＥＬ素子を流れる
電流量を制御するための素子であるため、多くの電流が
流れ、熱による劣化やホットキャリアによる劣化の危険
性が高い素子でもある。そのため、電流制御用ＴＦＴに
ゲート電極と一部が重なるＬＤＤ領域を設けることでＴ
ＦＴの劣化を防ぎ、動作の安定性を高めることができ
る。このとき、スイッチング用ＴＦＴ２４０２のドレイ
ン線３５は配線３６によって電流制御用ＴＦＴのゲート
電極３７に電気的に接続されている。また、３８で示さ
れる配線は、スイッチング用ＴＦＴ２４０２のゲート電
極３９a、３９bを電気的に接続するゲート線である。

【０１０８】本実施例では電流制御用ＴＦＴ２４０３を
シングルゲート構造で図示しているが、複数のＴＦＴを
直列につなげたマルチゲート構造としても良い。さら
に、複数のＴＦＴを並列につなげて実質的にチャネル形
成領域を複数に分割し、熱の放射を高い効率で行えるよ
うにした構造としても良い。このような構造は熱による
劣化対策として有効である。

【０１０９】また、図１７に示すように、電流制御用Ｔ
ＦＴ２４０３のゲート電極３７となる配線は２４０４で
示される領域で、電流制御用ＴＦＴ２４０３のドレイン
線４０と絶縁膜を介して重なる。このとき、２４０４で
示される領域ではコンデンサが形成される。このコンデ
ンサ２４０４は電流制御用ＴＦＴ２４０３のゲートにか
かる電圧を保持するためのコンデンサとして機能する。
なお、ドレイン線４０は電流供給線（電源線）２５０１
に接続され、常に一定の電圧が加えられている。

【０１１０】スイッチング用ＴＦＴ２４０２及び電流制
御用ＴＦＴ２４０３の上には第１パッシベーション膜４
１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２
が形成される。平坦化膜４２を用いてＴＦＴによる段差
を平坦化することは非常に重要である。後に形成される
自発光層は非常に薄いため、段差が存在することによっ
て発光不良を起こす場合がある。

【０１１１】４３は反射性の高い導電膜でなる画素電極
（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２４０３
のドレインに電気的に接続される。画素電極４３として
はアルミニウム合金膜、銅合金膜または銀合金膜など低
抵抗な導電膜またはそれらの積層膜を用いることが好ま
しい。勿論、他の導電膜との積層構造としても良い。ま
た、絶縁膜（好ましくは樹脂）で形成されたバンク４４
a、４４bにより形成された溝（画素に相当する）の中に
発光層が形成される。なお、ここでは一画素しか図示し
ていないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対
応した発光層を作り分けても良い。発光層とする有機Ｅ
Ｌ材料としては、ポリパラフェニレンビニレン（ＰＰ
Ｖ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフ
ルオレン系などのπ共役ポリマー系材料を用いる。

【０１１２】本実施例では発光層４５の上にＰＥＤＯＴ
（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）で
なる正孔注入層４６を設けた積層構造の自発光層として
いる。そして、正孔注入層４６の上には透明導電膜でな
る陽極４７が設けられる。本実施例の場合、発光層４５
で生成された光は上面側に向かって（ＴＦＴの上方に向
かって）放射されるため、陽極は透光性でなければなら
ない。透明導電膜としては酸化インジウムと酸化スズと
の化合物や酸化インジウムと酸化亜鉛との化合物を用い
ることができるが、耐熱性の低い発光層や正孔注入層を
形成した後で形成するため、可能な限り低温で成膜でき
るものが好ましい。

【０１１３】図１６（Ｂ）は自発光層の構造を反転させ
た例を示す。電流制御用ＴＦＴ２６０１は図８のｐチャ
ネル型ＴＦＴ７０２と同じ構造で形成する。作製プロセ
スは実施例１を参照すれば良い。本実施例では、画素電
極（陽極）５０として透明導電膜を用いる。

【０１１４】そして、絶縁膜でなるバンク５１a、５１b
が形成された後、溶液塗布によりポリビニルカルバゾー
ルでなる発光層５２が形成される。その上にはカリウム
アセチルアセトネート（ａｃａｃＫと表記される）でな
る電子注入層５３、アルミニウム合金でなる陰極５４が
形成される。この場合、陰極５４がパッシベーション膜
としても機能する。こうしてＥＬ素子２６０２が形成さ
れる。本実施例の場合、発光層５３で発生した光は、矢
印で示されるようにＴＦＴが形成された基板の方に向か
って放射される。本実施例のような構造とする場合、電
流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成す
ることが好ましい。

【０１１５】［実施例５］本発明を実施して作製された
ＴＦＴは様々な電気光学装置（代表的にはアクティブマ
トリクス型液晶ディスプレイ等）に用いることができ
る。即ち、それら電気光学装置や半導体回路を部品とし
て組み込んだ電子機器全てに本発明を実施できる。

【０１１６】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、カーステレオ、
パーソナルコンピュータ、携帯情報端末機器（モバイル
コンピュータ、携帯電話または電子書籍等）などが挙げ
られる。それらの一例を図１８、図１９及び図２０に示
す。

【０１１７】図１８（Ａ）はパーソナルコンピュータで
あり、本体１８０１、画像入力部１８０２、表示部１８
０３、キーボード１８０４等を含む。本発明を画像入力
部１８０２、表示部１８０３やその他の駆動回路に適用
することができる。

【０１１８】図１８（Ｂ）はビデオカメラであり、本体
１８０５、表示部１８０６、音声入力部１８０７、操作
スイッチ１８０８、バッテリー１８０９、受像部１８１
０等を含む。本発明を表示部１８０６やその他の駆動回
路に適用することができる。

【０１１９】図１８（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体１８１１、カメラ部
１８１２、受像部１８１３、操作スイッチ１８１４、表
示部１８１５等を含む。本発明は表示部１８１５やその
他の駆動回路に適用できる。

【０１２０】図１８（Ｄ）はゴーグル型ディスプレイで
あり、本体１８１６、表示部１８１７、アーム部１８１
８等を含む。本発明は表示部１８１７やその他の駆動回
路に適用することができる。

【０１２１】図１８（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体１８１９、表示部１８２０、スピーカ部１８２
１、記録媒体１８２２、操作スイッチ１８２３等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Di
gital Versatile Disc）、ＣＤ等を用い、音楽鑑賞や
映画鑑賞やゲームやインターネットを行うことができ
る。本発明は表示部１８２０やその他の駆動回路に適用
することができる。

【０１２２】図１８（Ｆ）はデジタルカメラであり、本
体１８２４、表示部１８２５、接眼部１８２６、操作ス
イッチ１８２７、受像部（図示しない）等を含む。本発
明を表示部１８２５やその他の駆動回路に適用すること
ができる。

【０１２３】図１９（Ａ）はフロント型プロジェクター
であり、投射装置１９０１、スクリーン１９０２等を含
む。本発明は投射装置１９０１の一部を構成する液晶表
示装置１９１４やその他の駆動回路に適用することがで
きる。

【０１２４】図１９（Ｂ）はリア型プロジェクターであ
り、本体１９０３、投射装置１９０４、ミラー１９０
５、スクリーン１９０６等を含む。本発明は投射装置１
９０４の一部を構成する液晶表示装置１９１４やその他
の駆動回路に適用することができる。

【０１２５】なお、図１９（Ｃ）は、図１９（Ａ）及び
図１９（Ｂ）中における投射装置１９０１、１９０４の
構造の一例を示した図である。投射装置１９０１、１９
０４は、光源光学系１９０７、ミラー１９０８、１９１
０〜１９１２、ダイクロイックミラー１９０９、プリズ
ム１９１３、液晶表示装置１９１４、位相差板１９１
５、投射光学系１９１６で構成される。投射光学系１９
１６は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１９（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【０１２６】また、図１９（Ｄ）は、図１９（Ｃ）中に
おける光源光学系１９０７の構造の一例を示した図であ
る。本実施例では、光源光学系１９０７は、リフレクタ
ー１９１８、光源１９１９、レンズアレイ１９２０、１
９２１、偏光変換素子１９２２、集光レンズ１９２３で
構成される。なお、図１９（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【０１２７】ただし、図１９に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置の適用例は図示していな
い。

【０１２８】図２０（Ａ）は携帯電話であり、表示用パ
ネル２００１、操作用パネル２００２、接続部２００
３、センサー内蔵ディスプレイ２００４、音声出力部２
００５、操作キー２００６、電源スイッチ２００７、音
声入力部２００８、アンテナ２００９等を含む。本発明
をセンサー内蔵ディスプレイ２００４、音声出力部２０
０５、音声入力部２００８やその他の駆動回路に適用す
ることができる。

【０１２９】図２０（Ｂ）は携帯書籍（電子書籍）であ
り、本体２０１１、表示部２０１２、記憶媒体２０１
３、操作スイッチ２０１４、アンテナ２０１５等を含
む。本発明は表示部２０１２、記憶媒体２０１３やその
他の駆動回路に適用することができる。

【０１３０】図２０（Ｃ）はディスプレイであり、本体
２０１６、支持台２０１７、表示部２０１８等を含む。
本発明は表示部２０１８に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０１３１】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。

【０１３２】

【発明の効果】本発明により、非晶質半導体膜形成を下
地膜形成から同一成膜室にて連続形成しても良好な結晶
質半導体膜を得ることができ、ＴＦＴ作製工程が大幅に
短縮される。そのために、大量生産も可能となる。ま
た、本発明により搬送回数を削減することができ、搬送
時における被膜界面の汚染を防ぐことができるととも
に、搬送トラブル等も減少するため、歩留り低下を抑え
ることが可能となる。

【図面の簡単な説明】

【図１】本実施の形態のＴＦＴ断面図。

【図２】本実施の形態の装置図。

【図３】ラマン分光分析の結果を示す図。

【図４】ＳＩＭＳ分析の結果を示す図。

【図５】本実施例１のＴＦＴ断面図。

【図６】本実施例１のＴＦＴ断面図。

【図７】本実施例１のＴＦＴ断面図。

【図８】本実施例１のＴＦＴ断面図。

【図９】本実施例１で作成するアクティブマトリクス
基板の画素部の上面図。

【図１０】本実施例１のＴＦＴ断面図。

【図１１】本実施例２のアクティブマトリクス型液晶
表示装置断面図。

【図１２】本実施例３のＴＦＴ断面図。

【図１３】本実施例３のＴＦＴ断面図。

【図１４】本実施例３のＴＦＴ断面図。

【図１５】本実施例４のＥＬ表示パネルの上面図及び
断面図。

【図１６】本実施例４のＥＬ表示パネルの断面図。

【図１７】本実施例４のＥＬ表示パネルの上面図。

【図１８】本実施例５のいろいろな半導体装置を示す
図。

【図１９】本実施例５のいろいろな半導体装置を示す
図。

【図２０】本実施例５のいろいろな半導体装置を示す
図。

【図２１】プラズマＣＶＤ装置を示す図。

【符号の説明】

１００、５００基板１０１ａ、５０１ａ下地酸化窒化シリコン膜
（Ａ）１０１ｂ、５０１ｂ下地酸化窒化シリコン膜
（Ｂ）１０２、５０２非晶質シリコン
膜２０１ロードロック室２０２搬送室２０４ａ、２０４ｂ成膜室５０３結晶質シリコン膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６２７Ｇ６１８ＡＦターム(参考） 2H092 HA06 JA24 KA05 KA18 KB24 KB25 MA08 MA19 MA27 MA30 MA35 NA27 NA29 PA01 PA07 PA10 PA11 RA05 RA10 5C094 AA21 AA42 BA03 CA19 DA14 DA15 DB04 EA04 EA07 EB02 HA05 HA06 HA08 HA10 5F048 AB10 AC04 BA16 BB09 BC06 BE08 BG07 5F052 AA02 AA11 AA17 BA07 BB02 BB07 CA02 CA04 DA02 DB01 DB03 EA15 FA06 FA19 JA01 5F110 AA16 BB02 BB04 CC02 CC08 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE23 FF02 FF04 FF12 FF28 FF30 FF36 GG01 GG02 GG13 GG15 GG25 GG32 GG33 GG34 GG45 HJ01 HJ04 HJ12 HJ13 HJ23 HL04 HL06 HL11 HM15 NN03 NN04 NN14 NN22 NN23 NN27 NN34 NN35 NN72 PP03 PP10 PP29 PP34 PP35 QQ09 QQ11 QQ12 QQ24 QQ25 QQ28

Claims

【特許請求の範囲】

【請求項１】成膜室の内部をフッ素化合物系ガスにより
クリーニングを行った後、前記成膜室にて基板上に絶縁
膜を形成する第１の工程と、前記成膜室に水素で希釈し
たシランガスを導入し、プラズマを発生させて前記絶縁
膜上にフッ素濃度が１×１０¹⁸ａｔｏｍｓ／ｃｍ³以下
である非晶質シリコン膜を形成する第２の工程と、前記
非晶質シリコン膜に対して該非晶質シリコン膜の結晶化
を助長する元素を添加する第３の工程と、前記非晶質シ
リコン膜を加熱処理して結晶化する第４の工程とを有
し、前記第１の工程の後、大気に触れることなく前記第
２の工程が行われることを特徴とする半導体装置の作製
方法。
【請求項２】成膜室の内部をフッ素化合物系ガスにより
クリーニングを行った後、前記成膜室にて基板上に絶縁
膜を形成する第１の工程と、前記成膜室に水素で希釈し
たシランガスを導入し、プラズマを発生させて前記絶縁
膜上にフッ素濃度が１×１０¹⁸ａｔｏｍｓ／ｃｍ³以下
である非晶質シリコン膜を形成する第２の工程と、前記
非晶質シリコン膜に対して該非晶質シリコン膜の結晶化
を助長する元素を添加する第３の工程と、前記非晶質シ
リコン膜を加熱処理して結晶化する第４の工程と、結晶
化したシリコン膜にレーザー光を照射する第５の工程と
を有し、前記第１の工程の後、大気に触れることなく前
記第２の工程が行われることを特徴とする半導体装置の
作製方法。
【請求項３】請求項１または請求項２において、前記第
２の工程におけるシランガス流量と水素ガス流量との比
は、１：２〜１：２０であることを特徴とする半導体装
置の作製方法。
【請求項４】請求項１乃至３のいずれか一において、前
記第３の工程は、非晶質シリコン膜の結晶化を助長する
金属元素からなる電極を用いてプラズマを発生させて行
うことを特徴とする半導体装置の作製方法。
【請求項５】請求項１乃至４のいずれか一において、前
記第１の工程におけるクリーニングを行った後、成膜室
の内部に酸化シリコン、窒化シリコン、酸化窒化シリコ
ン、シリコンから選ばれた一種または複数種からなるコ
ーティング膜を成膜することを特徴とする半導体装置の
作製方法。
【請求項６】請求項５において、前記コーティング膜の
膜厚は、１μｍ以上であることを特徴とする半導体装置
の作製方法。
【請求項７】請求項１乃至６のいずれか一において、前
記非晶質シリコン膜の結晶化を助長する元素は、Ｆｅ、
Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃ
ｕ、Ａｕから選ばれた一種または複数種であることを特
徴とする半導体装置の作製方法。