JP2002026331A

JP2002026331A - 半導体装置の作製方法

Info

Publication number: JP2002026331A
Application number: JP2000205919A
Authority: JP
Inventors: Tomohito Yoshimoto; 智史吉本; Koji Ono; 幸治小野; Tatsuya Arao; 達也荒尾
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-07-06
Filing date: 2000-07-06
Publication date: 2002-01-25
Anticipated expiration: 2020-07-06
Also published as: JP4519278B2

Abstract

(57)【要約】【課題】レーザ結晶化法で作製される結晶質半導体膜の
結晶粒の大粒径化を実現することを目的とする。その結
晶質半導体膜でＴＦＴを作製して、ＭＯＳトランジスタ
に匹敵する信頼性を得ることを目的とする。【解決手段】レーザ結晶化法で作製される結晶質半導体
膜の結晶粒の大粒径化を実現するために、半導体膜と基
板との間に保温層を形成、さらに半導体膜上に保温層を
形成して、レーザ光の照射によって加熱された半導体膜
の冷却過程を緩やかなものとする。結晶成長距離は成長
時間と成長速度の積に比例するので、冷却速度が緩やか
となり成長時間が長くなることにより大粒径化を実現す
ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜トランジスタ
（以下、ＴＦＴと言う）で構成された回路を有する半導
体装置の作製方法に関する。例えば、液晶表示装置に代
表される電気光学装置、及び電気光学装置を部品として
搭載した電気機器の構成に関する。また、前記装置の作
製方法に関する。なお、本明細書中において半導体装置
とは、半導体特性を利用することで機能し得る装置全般
を指し、上記電気光学装置及び電気機器もその範疇にあ
るとする。

【０００２】

【従来の技術】近年、ガラス等の絶縁基板上に形成され
た非晶質半導体膜に対し、レーザアニールを施して、結
晶化させたり、結晶性を向上させる技術が広く研究され
ている。上記非晶質半導体膜には珪素がよく用いられ
る。

【０００３】ガラス基板は、従来よく使用されてきた合
成石英ガラス基板と比較し、安価で加工性に富んでお
り、大面積基板を容易に作製できる利点を持っている。
これが上記研究の行われる理由である。また、結晶化に
好んでレーザが使用されるのは、ガラス基板の融点が低
いからである。レーザは基板の温度を余り上昇させず
に、非晶質半導体膜のみ高いエネルギーを与えることが
出来る。

【０００４】結晶質半導体は多くの結晶粒から形成され
ているため、多結晶半導体膜とも呼ばれる。レーザアニ
ールを施して形成された結晶質半導体膜は、高い移動度
を有するため、この結晶質半導体膜を用いてＴＦＴを形
成し、例えば、１枚のガラス基板上に、画素駆動用と駆
動回路用のＴＦＴを作製する、モノリシック型の液晶電
気光学装置等に盛んに利用されている。

【０００５】また、出力の大きい、エキシマレーザ等の
パルスレーザビームを、被照射面において、数ｃｍ角の
四角いスポットや、長さ１０ｃｍ以上の線状となるよう
に光学系にて加工し、レーザビームを走査させて(ある
いはレーザビームの照射位置を被照射面に対し相対的に
移動させて)、レーザアニールを行う方法が量産性が高
く工業的に優れているため、広く用いられている。

【０００６】特に、線状ビームを用いると、前後左右の
走査が必要なスポット状のレーザビームを用いた場合と
は異なり、線状レーザの長尺方向に直角な方向だけの走
査で被照射面全体にレーザ照射を行うことが出来るた
め、量産性が高い。長尺方向に直角な方向に走査するの
は、それが最も効率の良い走査方向であるからである。
この高い量産性により、現在レーザアニール法にはパル
ス発振のエキシマレーザのレーザビームを適当な光学系
で加工した線状ビームを使用することが、ＴＦＴを用い
る液晶表示装置の製造技術の主流になりつつある。その
技術は１枚のガラス基板上に画素部を形成するＴＦＴ
（画素ＴＦＴ）と、画素部の周辺に設けられる駆動回路
のＴＦＴを形成したモノシリック型の液晶表示装置を可
能とした。

【０００７】しかし、レーザアニール法で作製される結
晶質半導体膜は複数の結晶粒が集合して形成され、その
結晶粒の位置と大きさはランダムなものであった。ガラ
ス基板上に作製されるＴＦＴは素子分離のために、前記
結晶質半導体を島状のパターニングに分離して形成して
いる。その場合において、結晶粒の位置や大きさを指定
して形成する事はできなかった。結晶粒内と比較して、
結晶粒の界面（結晶粒界）には非晶質構造や結晶欠陥な
どに起因する再結合中心や捕獲中心が無数に存在してい
る。この捕獲中心にキャリアがトラップされると、結晶
粒界のポテンシャルが上昇し、キャリアに対して障壁と
なるため、キャリアの電流輸送特性を低下することが知
られている。チャネル形成領域の半導体膜の結晶性は、
ＴＦＴの特性に重大な影響を及ぼすが、結晶粒界の影響
を排除して単結晶の半導体膜で前記チャネル形成領域を
形成することはほとんど不可能であった。

【０００８】このような問題を解決するために、レーザ
アニール法において、位置制御され、しかも大粒径の結
晶粒を形成する様々な試みがなされている。ここではま
ず、半導体膜にレーザビームを照射した後の前記半導体
膜の固化過程について説明する。

【０００９】レーザビームの照射によって完全溶融した
半導体膜中に結晶核が生成するまでにはある程度の時間
が掛かり、完全溶融領域において均一（あるいは不均
一）に無数の結晶核が生成することで、完全溶融した前
記半導体膜の固化過程は終了する。この場合に得られる
結晶粒の位置と大きさはランダムなものとなる。

【００１０】また、レーザビームの照射によって前記半
導体膜が完全溶融することなく、固相半導体領域が部分
的に残存している場合には、レーザビームの照射後、直
ちに前記固相半導体領域から結晶成長が始まる。既に述
べたように、完全溶融領域において結晶核が生成するに
はある程度時間が掛かる。そのため、完全溶融領域にお
いて結晶核が生成するまでの間に、前記半導体膜の膜面
に対する平行方向（以下、ラテラル方向と呼ぶ）に結晶
成長の先端である固液界面が移動することで、結晶粒は
膜厚の数十倍もの長さに成長する。このような成長は、
完全溶融領域において均一（あるいは不均一）に無数の
結晶核が生成することで終了する。以下、この現象をス
ーパーラテラル成長と言う。

【００１１】非晶質半導体膜や多結晶半導体膜において
も、前記スーパーラテラル成長が実現するレーザビーム
のエネルギー領域は存在する。しかし、前記エネルギー
領域は非常に狭く、また、大結晶粒の得られる位置につ
いては制御できなかった。さらに、大結晶粒以外の領域
は結晶核が無数に生成した微結晶領域、もしくは非晶質
領域であった。

【００１２】以上に説明したように、半導体膜が完全溶
融するレーザビームのエネルギー領域でラテラル方向の
温度勾配を制御する（ラテラル方向への熱流を生じさせ
る）ことが出来れば、結晶粒の成長位置および成長方向
を制御することが出来る。この方法を実現するために様
々な試みがなされている。

【００１３】例えば、「Lateral Growth control in ex
cimer laser crystallized polysilicon:Thin Solid Fi
lms 337 (1999),p137-p142」では、位置制御された結晶
粒を形成する方法について述べている。まず、非晶質半
導体膜上に金属膜（Ｃｒ単層、またはＡｌ／Ｃｒの積
層）を形成し、部分的にエッチングを行なって、金属膜
のある領域とない領域を形成する。波長３０８ｎｍでの
Ｃｒの反射率は約６０％であり、また、Ａｌの反射率は
約９０％であるため、波長３０８ｎｍのレーザビームを
照射すると、金属膜の下方の非晶質半導体領域は金属膜
でキャップされていない非晶質半導体領域に比べてレー
ザビームが照射されないことになる。つまり、金属膜の
下方の非晶質半導体領域と、金属膜でキャップされてい
ない非晶質半導体領域とで温度勾配が生じる。そのた
め、金属膜の下方の非晶質半導体領域で生成した結晶核
は、まだ溶融状態にある金属膜でキャップされていない
非晶質半導体領域へとラテラル成長し、１〜２μｍの結
晶粒が形成されることが報告されている。

【００１４】東工大の松村正清氏らは、第４７回応用物
理学関係連合講演会において、位置制御された大粒径の
結晶粒を形成する方法について発表している。基板上に
有機ＳＯＧ膜を形成し、前記有機ＳＯＧ膜上に酸化シリ
コン膜を形成し、前記酸化シリコン膜上に非晶質珪素膜
を形成し、前記非晶質珪素膜中には絶縁層（埋め込み絶
縁層）を埋め込んでいる（図６（Ｃ））。前記埋め込み
絶縁層は上面形状が四角形で、かつ前記四角形の少なく
とも１つの頂点の角度を６０度にしている。また、基板
上に有機ＳＯＧ膜を介して酸化シリコン膜を形成してい
るが、酸化シリコン膜はランダムにＳｉ−Ｏ結合のネッ
トワークを形成しているので、レーザビームの照射によ
るエネルギーの基板への流出を容易なものとしている。
しかし、炭素を含む官能基を含有する酸化シリコン（本
明細書中では炭素を含む官能基を含有する酸化シリコン
を官能基含有酸化シリコンと定義する。）は、官能基で
結合手が終端するので、Ｓｉ−Ｏ結合のネットワークの
形成に関与しない。そのため、官能基含有酸化シリコン
は熱の伝搬速度が低下し、保温効果を有する膜として有
効に作用する。以下、本明細書中では熱の伝搬速度が低
く、保温効果を有する膜を保温膜と定義する。また、レ
ーザビームを照射する際には、位相シフトマスク(図６
（Ａ）)を用いて、レーザビームのエネルギーに勾配を
持たせて(図６（Ｂ）)照射する。このようにして、位置
制御された大粒径の結晶粒を形成すると言うものであ
る。

【００１５】また、「R.Ishihara and A.Burtsev: AM-L
CD '98.,p153-p156,1998」では、基板と下地の酸化シリ
コン膜との間に高融点金属膜を形成し、前記高融点金属
膜の上方に非晶質珪素膜を形成し、エキシマレーザのレ
ーザビームを基板の表面側（本明細書中では膜が形成さ
れている面と定義する）と裏面側（本明細書中では膜が
形成されている面と反対側の面と定義する）の両側から
照射するレーザアニール法についての報告がある。基板
の表面側から照射されるレーザビームは、珪素膜に吸収
されて熱に変わる。一方、基板の裏面側から照射される
レーザビームは前記高融点金属膜に吸収されて熱に変わ
り、前記高融点金属膜を高温で加熱する。加熱された前
記高融点金属膜と珪素膜の間の前記酸化シリコン膜が、
熱の蓄積層として働くため、溶融している珪素膜の冷却
速度を遅くする事ができる。ここでは、高融点金属膜を
任意の場所に形成することにより、任意の場所に最大で
直径６．４μｍの結晶粒を得ることができることが報告
されている。

【００１６】さらに、コロンビア大のJames S. Im氏ら
は、任意の場所にスーパーラテラル成長を実現させるこ
との出来るSequential Lateral Solidification method
（以下、ＳＬＳ法と言う。）を示した。ＳＬＳ法は、１
ショット毎にスリット状のマスクをスーパーラテラル成
長が行なわれる距離程度（約０．７５μｍ）移動させ
て、結晶化を行なうものである。

【００１７】

【本発明が解決しようとする課題】結晶粒を大きくする
ことは、換言すれば、結晶成長距離を長くすることであ
り、成長時間を長くすることが重要である。成長時間を
長くするためにはレーザ光から得られたエネルギーが流
出する速度を低減する必要がある。

【００１８】ガラスなどの基板上にレーザ結晶化法で結
晶質半導体膜を作製する場合には、基板との間に酸化シ
リコン膜などを介在させている。結晶質半導体膜の結晶
化に有効なエキシマレーザはパルス発振するものであ
り、その実用的な発振周波数が数十〜数百Hzであるのに
対し、パルス幅は数十ナノ秒である。酸化シリコン膜上
に非晶質半導体膜を堆積してからレーザ結晶化を行う
と、パルスレーザー光の照射により蓄積される熱エネル
ギーは基板側へと流出してしまう。Ｓｉ−Ｏ結合がラン
ダムにネットワーク結合している酸化シリコン膜はその
熱エネルギーの流出を容易なものとしている。

【００１９】本発明はこのような問題点を解決するため
の技術であり、レーザ結晶化法で作製される結晶質半導
体膜の結晶粒の大粒径化を実現することを目的とする。
その結晶質半導体膜でＴＦＴを作製して、ＭＯＳトラン
ジスタに匹敵する信頼性を得ることを目的とする。さら
に、そのようなＴＦＴを透過型の液晶表示装置やＥＬ表
示装置などのさまざまな半導体装置に適用できる技術を
提供することを目的とする。

【００２０】

【課題を解決するための手段】本発明は、レーザ結晶化
法で作製される結晶質半導体膜の結晶粒の大粒径化を実
現するために、半導体膜と基板との間に保温層を形成、
さらに半導体膜上に保温層を形成して、レーザ光の照射
によって加熱された半導体膜の冷却過程を緩やかなもの
とする。結晶成長距離は成長時間と成長速度の積に比例
するので、冷却速度が緩やかとなり成長時間が長くなる
ことにより大粒径化を実現することができる。

【００２１】半導体膜と基板との間の保温層はメチル
（ＣＨ₃）基、エチル（Ｃ₂Ｈ₅）基、プロピル（Ｃ
₃Ｈ₇）基、ブチル（Ｃ₄Ｈ₉）基、ビニル（Ｃ₂Ｈ₃）基、
フェニル（Ｃ₆Ｈ₅）基、ＣＦ₃基のいずれかを含有する
酸化シリコン（官能基含有酸化シリコン）で形成する。
これらのうちいずれかの官能基を有する酸化シリコン
は、官能基で結合手が終端するので、Ｓｉ−Ｏ結合のネ
ットワークの形成に関与しない。そのため、熱の伝搬速
度が低下し、保温層として有効に作用する。

【００２２】半導体膜上の保温層は同様にメチル（ＣＨ
₃）基、エチル（Ｃ₂Ｈ₅）基、プロピル（Ｃ₃Ｈ₇）基、
ブチル（Ｃ₄Ｈ₉）基、ビニル（Ｃ₂Ｈ₃）基、フェニル
（Ｃ₆Ｈ₅）基、ＣＦ₃基のいずれかを含有する酸化シリ
コン（官能基含有酸化シリコン）で形成する。この半導
体膜上層に設置した保温層は、半導体膜から拡散した熱
を一時的に保持するが、その後、半導体膜へと熱を拡散
する。これによって半導体膜は再び加熱される。このと
き保温層の熱の伝搬時間は低いのでより長時間加熱され
る。ゆえに溶融時間は増加する。

【００２３】このように、保温層を半導体膜上、および
半導体膜と基板との間に介在させ、レーザアニール法に
より作製される結晶質半導体膜は、さまざまの半導体装
置に適用できる。特に、ＴＦＴの活性層を形成するのに
適している。

【００２４】

【発明の実施の形態】図１は熱拡散を抑制することが可
能な構成を示し、本発明のレーザ結晶化法の概念を説明
する図である。基板１０１上には第１の絶縁膜１０２、
第１の保温層１０３、第２の絶縁膜１０４、非晶質半導
体膜１０５、第２の保温層１０６が形成される。第１及
び第２の絶縁膜はシリコンの酸化物、窒化物、またはそ
れらの混合物で形成する。好適には酸化シリコン、窒化
シリコン、酸化窒化シリコンから選ばれる材料を選択す
る。第１及び第２の保温層はメチル（ＣＨ₃）、エチル
（Ｃ₂Ｈ₅）基、プロピル（Ｃ₃Ｈ₈）基、ブチル（Ｃ₄Ｈ
₁₀）基、ビニル（Ｃ₂Ｈ₂）基、フェニル（Ｃ₆Ｈ₅）基、
ＣＦ₃基のいずれかを含有する酸化シリコン膜で形成す
る。例えば、メチル基を含む酸化シリコン膜は、メチル
基がシリコンのみと結合するので、シリコンのネットワ
ーク結合密度が低下し、熱拡散の速度を低下するものと
考えられる。

【００２５】非晶質半導体膜の材料は、非晶質シリコ
ン、非晶質シリコン・ゲルマニウム、非晶質シリコン・
カーバイトなどであり、プラズマＣＶＤ法などの気相成
長法やスパッタ法などで形成する。

【００２６】レーザ結晶化法では、照射するレーザ（ま
たはレーザビーム）の条件を最適なものとすることによ
り半導体膜を加熱して溶融させ、結晶核の発生密度とそ
の結晶核からの結晶成長を制御している。適用し得るレ
ーザ光の照射条件は、レーザエネルギー密度、照射パル
ス数、パルス幅（照射時間）、繰り返し周波数（冷却時
間）、基板加熱温度などである。

【００２７】図２は非晶質半導体膜１１１が形成された
基板１１０に線状レーザ光１１３が照射される様子を示
している。線状レーザ光は、通常膜が形成された面から
照射するが、反対の基板側から照射することもできる。
レーザ光はシリンドリカルレンズ１１２によって線状に
集光するが、そのためには複数のシリンドリカルレンズ
を組み合わせる必要がある（図２では省略している）。
照射する線状レーザ光の強度分布は、長手方向（ｙ方
向）と幅方向（ｘ方向）で均一なものとする。

【００２８】図３はレーザ結晶化法で用いるレーザ照射
装置の構成の一例を示す図である。レーザ発振器３０１
にはエキシマレーザやＹＡＧレーザなどが適用される。
ＡｒＦ、ＫｒＦ、ＸｅＣｌなどを用いるエキシマレーザ
はいずれも波長４００nm以下であり、エネルギー密度の
高いレーザ光を得ることができる。ダイオード励起のＹ
ＡＧレーザも、高エネルギー密度のレーザ光を高い発振
周波数で得られる特徴があり、レーザ結晶化法に採用す
るのに適している。但し、この場合には第２高調波（５
３２nm）から第３高調波（３５５nm）を用いる。また、
ＹＡＧレーザの類型として、ＹＬＦレーザ、ＹＶＯ₄レ
ーザを用いることもできる。

【００２９】レーザ光発生装置３０１から照射されるレ
ーザ光はビームエキスパンダー３０２、３０３によりレ
ーザビームを一方向に広げられ、ミラー３０４によって
反射する。そして、シリンドリカルレンズアレイ３０５
で分割され、シリンドリカルレンズ３０６、３０７によ
って、線幅１００〜１０００μｍの線状ビームにして、
試料面に線状の照射領域３１０を形成するように照射す
る。基板３０８はＸ方向、Ｙ方向、θ方向に動作可能な
ステージ３０９上に保持されている。そして、照射領域
３１０に対し、ステージ３０９が動くことにより、基板
３０８の全面に渡ってレーザ光を照射することができ
る。このとき、基板３０８は大気雰囲気中に保持しても
良いし、減圧下または不活性ガス雰囲気中に保持して結
晶化を行っても良い。

【００３０】次に、図３のような構成のレーザ装置にお
いて、基板３０８を取り扱う装置の一例について図１５
を用いて説明する。ステージ４１２に保持された基板４
１３は、処理室（Ａ）４１８に設置され、図３で示した
レーザ発振器４１１を発振源とする線状のレーザ光が照
射される。反応室内は図示されていない排気系またはガ
ス系により減圧状態または不活性ガス雰囲気とすること
ができ、半導体膜を汚染させることなく１００〜４５０
℃まで加熱することができる加熱手段がステージ４２５
には設けられている。尚、ステージ４２５は図４で示す
ステージ４１２に対応するものである。

【００３１】また、ステージ４２５はガイドレール４２
１に沿って反応室内を移動することができ、基板の全面
に線状のレーザ光を照射することができる。レーザ光は
基板４２６の上面に設けられた図示されていない石英製
の窓から入射する。また、図１５ではこの反応室４１８
が仕切弁４２４を介してトランスファー室４１５と接続
されている。トランスファー室４１５にはその他に仕切
弁４２２を介してロード・アンロード室４１７、仕切弁
４２３を介して被膜を形成する処理室（Ｂ）４１６が接
続している。

【００３２】ロード・アンロード室４１７には複数の基
板を保持することが可能なカセット４１９が設置され、
トランスファー室４１５に設けられた搬送手段４２０に
より基板を搬送する構成となっている。基板４２７'は
搬送中の基板を表す。処理室（Ｂ）４１６はプラズマＣ
ＶＤ法やスパッタ法などで半導体膜を形成するためのも
ので、基板加熱手段４２８、グロー放電発生手段４２９
の他に図示していないガス供給手段が設けられている。

【００３３】図１５では図示していないが、排気手段と
ガス供給手段をトランスファー室４１５、処理室（Ａ）
４１５、処理室（Ｂ）４１６、ロード・アンロード室４
１７に設けた構成とすることにより、半導体膜の形成と
レーザ光を用いた半導体膜の熱処理とを減圧下または不
活性ガス雰囲気中で連続して処理することができる。

【００３４】エキシマレーザのパルス幅は数nsec〜数十
nsec、例えば３０nsecであるので、パルス発振周波数を
３０Ｈｚとして照射すると、半導体膜はパルスレーザ光
により瞬時に加熱され、その加熱時間よりも遥かに長い
時間冷却されることになる。それより高い発振周波数の
ＹＡＧレーザを用いたとしても、その関係に変わりはな
い。レーザ光の照射が終わった直後から冷却過程が始ま
り、半導体膜の上層および下層中に熱が拡散する。

【００３５】結晶化の過程について図１を用いて説明す
る。非晶質半導体膜１０５はパルス発振するレーザ光１
０７の照射により加熱され一旦溶融状態となる。レーザ
光１０７が遮断された直後から冷却過程が始まり、固相
状態へと相変化する。その後、基板側、および上層の保
温層へ熱が拡散する。基板側への熱拡散は保温層１０３
により抑制される。即ち、保温層１０３が無い場合と比
べ冷却速度は相対的に遅くなる。

【００３６】一方、半導体膜上層に設置した保温層へ拡
散した熱は、一時的に保温層において保持されるが、そ
の後半導体層、すなわち基板側へと熱が拡散する。この
熱の拡散によって半導体層は再び加熱されるので溶融時
間が長くなる。本発明においてはメチル（ＣＨ₃）、エ
チル（Ｃ₂Ｈ₅）基、プロピル（Ｃ₃Ｈ₈）基、ブチル（Ｃ
₄Ｈ₁₀）基、ビニル（Ｃ₂Ｈ₂）基、フェニル（Ｃ₆Ｈ₅）
基、ＣＦ₃基のいずれかを含有する酸化シリコン膜で形
成しているので、熱の伝搬速度が低く、より長時間半導
体膜を加熱する効果がある。

【００３７】結晶核は溶融状態から固相状態へ移る冷却
過程で生成形成されるものと推定されている。その核発
生密度は、溶融状態の温度と冷却速度とに相関があり、
高温から急冷されると核発生密度が高くなる傾向が経験
的知見として得られている。結晶核は半導体膜と下地と
の界面付近に生成される。図１の場合、レーザ光の照射
条件と保温層１０３および１０６の膜厚を最適なものと
することにより、溶融状態の温度とその冷却速度を制御
することが可能となり、結晶核１０８の発生数を抑え、
大粒径の結晶を成長させることができる。

【００３８】こうした意味から、保温層の熱伝導率は
１．０W/m・K以下、好ましくは０．３W/m・K以下であるこ
とが望ましい。この保温層の熱伝導率は、基板（石英基
板の場合１．４W/m・K）や、酸化シリコン（１〜２W/m・
K）と比べて非常に低いため、十分な保温効果が得られ
る。

【００３９】このようなメカニズムにより、レーザ結晶
化法で作製される結晶質半導体膜の結晶粒の大粒径化が
達成される。作製される結晶質半導体膜は、ＴＦＴの活
性層などに利用することができる。

【００４０】[実施形態２]本発明のレーザ結晶化法によ
る結晶質半導体膜の作製方法の一例について図４を用い
て説明する。図４（Ａ）において、基板２０１にはバリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなど
の無アルカリガラス基板や石英基板等を用いることがで
きる。その他に、ポリカーボネート（ＰＣ）、ポリアリ
レート（ＰＡｒ）、ポリエーテルサルフォン（ＰＥ
Ｓ）、ポリエーテルテレフタレート（ＰＥＴ）などの有
機樹脂フィルムを用いることもできる。

【００４１】そして、基板２０１のＴＦＴを形成する表
面に基板２０１からの不純物汚染を防ぐために、酸化シ
リコン膜、窒化シリコン膜または酸化窒化シリコン膜な
どの絶縁膜から成る第１の絶縁膜２０２を形成する。例
えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから
作製される酸化窒化シリコン膜を１０〜２００nm（好ま
しくは５０〜１００nm）の厚さに積層形成する。

【００４２】次に、保温層２０３をメチル基（Ｃ
Ｈ₃）、エチル（Ｃ₂Ｈ₅）基、プロピル（Ｃ₃Ｈ₇）基、
ブチル（Ｃ₄Ｈ₉）基、ビニル（Ｃ₂Ｈ₃）基、フェニル
（Ｃ₆Ｈ₅）基、ＣＦ₃基のいずれかを含有する酸化シリ
コン膜で形成する。作製方法は原料とする有機材料にも
依存するが、気相法、または液相法を用いる。保温層の
膜厚は、１００nm〜１０００nm（好ましくは、２００〜
５００nm）とすることが望ましい。この膜厚を最適化す
ることにより、レーザ結晶化工程における冷却速度を制
御する。１００nmより薄い場合には十分な保温効果を得
ることができない。また、１０００nmよりも厚いと、こ
の上層に形成する半導体膜にクラック（亀裂）などがは
いるので好ましくない。第２の絶縁層２０４は第１の絶
縁層２０２と同様にして、１０〜１００nmの厚さで形成
する。

【００４３】図４（Ｂ）に示すように、第２の絶縁膜２
０４上には非晶質半導体膜２０５を１０〜１００nmの厚
さで形成する。非晶質半導体膜には、代表的には非晶質
シリコン膜を用いるが、その他に、非晶質シリコン・ゲ
ルマニウム膜などの非晶質構造を有する化合物半導体膜
を適用しても良い。この非晶質半導体膜の成膜方法は、
プラズマＣＶＤ法やスパッタ法等の公知の方法を用いれ
ばよい。

【００４４】保温層２０６はメチル基（ＣＨ₃）、エチ
ル（Ｃ₂Ｈ₅）基、プロピル（Ｃ₃Ｈ₇）基、ブチル（Ｃ₄
Ｈ₉）基、ビニル（Ｃ₂Ｈ₃）基、フェニル（Ｃ₆Ｈ₅）
基、ＣＦ ₃基のいずれかを含有する酸化シリコン膜で形
成する。作製方法は原料とする有機材料にも依存する
が、気相法、または液相法を用いる。保温層の膜厚は、
１００nm〜１０００nm（好ましくは、２００〜５００n
m）とすることが望ましい。この膜厚を最適化すること
により、レーザ結晶化工程における冷却速度を制御す
る。

【００４５】レーザ結晶の条件は実施者が適宣選択する
ものであるが、例えば、エキシマレーザのパルス発振周
波数５０Hzとし、レーザエネルギー密度を２００〜４０
０mJ/cm²(代表的には２５０〜３５０mJ/cm²)とする。そ
して光学系で集光した線状レーザ光を基板全面に渡って
照射する。この時の線状レーザ光の重ね合わせ率（オー
バーラップ率）を８０〜９９％（好ましくは、９５〜９
９％）として行う。このようにして図４（Ｃ）に示すよ
うに結晶質半導体膜２０８を得ることができる。結晶化
後、ドライエッチング、またはウエットエッチングによ
って保温層２０６を除去する。ドライエッチングにはＣ
Ｆ₄とＯ₂等の混合ガスを用いる。またはウエットエッチ
ングにはフッ酸などを用いる。

【００４６】[実施形態３]実施形態２で図４に示す保温
層２０３、２０６として、プラズマＣＶＤ法でＴＥＯＳ
（Tetraethyl Ortho Silicate：Si(OC₂H₅)₄）を用いて
作製する有機含有酸化シリコン膜を適用することができ
る。その作製方法の一例は、ＴＥＯＳとＯ ₂とを混合
し、反応圧力2０〜１００Pa、基板温度２００〜３５０
℃として、高周波（１３．５６MHz）電力密度０．１〜
０．５W/cm²でグロー放電を形成する。最適な作製条件
は実際に使用する装置の特性にも依存するが、基板温度
と電力密度を低下させて未分解のＣ_xＨ_y結合を残留させ
ることにより有機含有酸化シリコン膜を形成することが
できる。

【００４７】その他に、フェニル基含有の酸化シリコン
膜は、フェニルトリクロロシラン（PhSiCl₃）と水（H
₂O）の混合気体を６０〜１００℃に加熱した基板上に直
接形成して得ることができる。また、ＣＦ3基を含有す
る酸化シリコン膜は、ＣＦ₃Si(ＣＨ₃)₃とオゾン（Ｏ₃）
の混合気体を３００〜４００℃に加熱した基板上に堆積
させることができる。

【００４８】[実施形態４]実施形態２で保温層２０３、
２０６とする有機含有酸化シリコン膜を、液相法で作製
する一例を図５に示す。原料５０５が入った容器５０１
と、溶液５０６の入った反応槽５０２をノズル５０４で
連結する。溶液５０６中に基板５０８を含浸させてお
く。窒素をキャリアガスとしてマスフローコントローラ
５０３で流量を制御し、原料をバブリングして原料５０
５を溶液５０６の入った反応槽５０２に供給し、原料と
溶液を反応させて基板上に有機含有酸化シリコン膜を形
成する。反応は溶液５０６中のスターラーにより撹拌し
ながら行う。温度は室温で行えば良い。

【００４９】原料は、メチルトリエトキシラン（CH₃Si
(OC₂H₅)₃）、エチルトリエトキシラン（CH₃CH₂Si(OC
₂H₅)₃）、ｎ−プロピルトリエトキシラン（CH₃(CH₂)₂Si
(OC₂H₅) ₃）、ｎ−ブチルトリエトキシラン（CH₃(CH₂)₃S
i(OC₂H₅)₃）、ビニルトリエトキシラン（CH₂CHSi(OC
₂H₅)₃）から選ばれる有機化合物の水溶液を用いる。

【００５０】溶液５０６はギ酸（HCOOH）とアンモニア
（NH4OH）を所定の濃度に調整した水溶液である。混合
比は適宣調整されるものであるが、その一例は、溶液量
４００mlに対し、ギ酸１．５mol/l、アンモニア１．０m
ol/lを混合したものである。このような液相法の長所
は、低温で堆積可能であり分子構造を壊さずに皮膜を形
成できる点にある。しかしながら、堆積速度は遅く、4n
m／時間である。

【００５１】

【実施例】［実施例１］本発明のレーザ結晶化法を用い
て作製される結晶化半導体膜から表示装置を作製する実
施例を説明する。ここでは、画素領域の画素ＴＦＴ及び
保持容量と、画素領域の周辺に設けられる駆動回路のＴ
ＦＴを同時に作製する方法について図面を参酌しながら
説明する。

【００５２】図６（Ａ）において、基板６０１にはコー
ニング社の＃７０５９ガラスや＃１７３７ガラスなどに
代表されるバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどのガラス基板の他に、ポリエチレンテレ
フタレート（ＰＥＴ）、ポリエチレンナフタレート（Ｐ
ＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的
異方性を有しないプラスチック基板を用いることができ
る。ガラス基板を用いる場合には、ガラス歪み点よりも
１０〜２０℃程度低い温度であらかじめ熱処理しておい
ても良い。そして、基板１０１のＴＦＴを形成する表面
に基板６０１からの不純物拡散を防ぐために、酸化シリ
コン膜、窒化シリコン膜または酸化窒化シリコン膜など
の絶縁膜から成る第１の絶縁膜６０２を形成する。例え
ば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから作
製される酸化窒化シリコン膜を１０〜１００nmの厚さに
形成し、第１の絶縁膜６０２とする。

【００５３】酸化窒化シリコン膜は平行平板型のプラズ
マＣＶＤ法を用いて形成する。酸化窒化シリコン膜は、
ＳｉＨ₄を１０SCCM、ＮＨ₃を１００SCCM、Ｎ₂Ｏを２０S
CCMとして反応室に導入し、基板温度３２５℃、反応圧
力４０Pa、放電電力密度０．４１W/cm²、放電周波数６
０MHzとする。

【００５４】保温層６０３は有機含有酸化シリコン膜で
１００nm〜１０００nm（好ましくは、２００〜５００n
m）の厚さに形成する。有機含有酸化シリコン膜は実施
形態２または３に示す方法で形成すれば良い。そして、
第２の絶縁層６０４は第１の絶縁層６０２と同様にし
て、酸化シリコン膜または酸化窒化シリコン膜で１０〜
１００nmの厚さで形成する。

【００５５】次に、１０〜１００nm（好ましくは３０〜
６０nm）の厚さで非晶質構造を有する半導体膜６０５
を、プラズマＣＶＤ法やスパッタ法などの公知の方法で
形成する。代表的には、プラズマＣＶＤ法で非晶質シリ
コン膜を５５nmの厚さに形成する。また、第２の絶縁膜
６０４と非晶質シリコン膜６０５とを連続形成すること
も可能である。例えば、前述のように酸化窒化シリコン
膜を成膜後、反応ガスをＳｉＨ₄、Ｎ₂Ｏ、Ｈ₂からＳｉ
Ｈ₄とＨ₂或いはＳｉＨ₄のみに切り替えれば、大気雰囲
気に晒すことなく連続して形成できる。その結果、この
界面での汚染を防ぐことが可能となり、作製するＴＦＴ
の特性バラツキやしきい値電圧の変動を低減させること
ができる。

【００５６】保温層６０６は有機含有酸化シリコン膜で
１００nm〜１０００nm（好ましくは、１００〜５００n
m）の厚さに形成する。有機含有酸化シリコン膜は実施
形態２または３に示す方法で形成すれば良い。

【００５７】図６（Ｂ）で示す結晶化の工程はレーザ結
晶化法で行う。パルス発振型のエキシマレーザに代表さ
れるガスレーザや、ＹＡＧレーザ、ＹＶＯ₄レーザに代
表される固体レーザを用いる。これらのレーザを用いる
場合には、レーザ発振器から放射されたレーザ光を光学
系で線状または長方形状または矩形状に集光し半導体膜
に照射する方法を用いると良い。非晶質半導体膜に対す
るレーザの照射条件は実施者が適宣選択するものである
が、エキシマレーザを用いる場合はパルス発振周波数３
０Ｈｚとし、レーザエネルギー密度を１００〜４００mJ
/cm2(代表的には２００〜３００mJ/cm2)とする。また、
ＹＡＧレーザを用いる場合にはその第２高調波を用いパ
ルス発振周波数１〜１０ｋＨｚとし、レーザエネルギー
密度を３００〜６００mJ/cm2(代表的には３５０〜５０
０mJ/cm2)とすると良い。そして幅１００〜１０００μ
ｍ、例えば４００μｍで線状に集光したレーザ光を基板
全面に渡って照射し、この時の線状レーザ光の重ね合わ
せ率（オーバーラップ率）を８０〜９８％として行う。

【００５８】このレーザ結晶化法により作製される結晶
質半導体膜６０８は複数の結晶粒が集合した多結晶構造
を有する。しかし、保温層６０３、６０６を設けたこと
の効果により、結晶粒のそれぞれは大粒径化が図られて
いる。そのメカニズムは実施形態１を参照すれば良い。
いずれにしても、パルスレーザ光の照射による半導体膜
の溶融と冷却の過渡的な過程において、保温層６０３、
６０６を設けることにより冷却過程を緩やかなものとす
ることにより、粒径の大きな結晶質シリコン膜を得るこ
とができる。結晶化後、保温層６０６はドライエッチン
グまたはウエットエッチングによって除去する。

【００５９】そして、図６（Ｃ）に示すように光露光プ
ロセスによりレジストパターンを形成し、ドライエッチ
ングによって結晶質半導体膜６０８を島状に分割し、島
状の半導体膜６０９〜６１２を形成する。ドライエッチ
ングにはＣＦ₄とＯ₂の混合ガスを用いる。ゲート絶縁膜
６１３はプラズマＣＶＤ法またはスパッタ法を用い、厚
さを４０〜２００nmとしてシリコンを含む絶縁膜で形成
する。プラズマＣＶＤ法でＳｉＨ₄とＮ₂Ｏの混合ガスか
ら作製される酸化窒化シリコン膜はゲート絶縁膜として
適した材料であり、８０nmの厚さに形成しゲート絶縁膜
とする。勿論、ゲート絶縁膜はこのような酸化窒化シリ
コン膜に限定されるものでなく、他のシリコンを含む絶
縁膜を単層または積層構造として用いても良い。例え
ば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ
法でＴＥＯＳとＯ₂とを混合し、反応圧力４０Pa、基板
温度３００〜４００℃とし、高周波（１３．５６MHz）
電力密度０．５〜０．８W/cm2で放電させて形成するこ
とができる。このようにして作製される酸化シリコン膜
は、その後４００〜５００℃の熱アニールによりゲート
絶縁膜として良好な特性を得ることができる。

【００６０】そして、ゲート絶縁膜６１３上にゲート電
極を形成するための第１の導電膜６１４と第２の導電膜
６１５とを形成する。本実施例で示すＴＦＴのゲート電
極は２層構造で形成し、第１の導電膜６１４を窒化タン
タル（本明細書ではＴａＮと表記する）膜で５０〜１０
０nmの厚さに形成し、第２の導電膜６１５をタングステ
ン（Ｗ）膜で１００〜３００nmの厚さに形成する。

【００６１】ＴａＮ膜は、後の工程で熱処理を行うこと
を念頭におくと、熱安定性の高い優れた材料である。Ｗ
膜はＷをターゲットとしたスパッタ法で形成する。その
他に６フッ化タングステン（ＷＦ₆）を用いる熱ＣＶＤ
法で形成することもできる。いずれにしてもゲート電極
として使用するためには低抵抗化を図る必要がある。Ｗ
膜は結晶粒を大きくすることで低抵抗率化を図ることが
できるが、Ｗ中に酸素などの不純物元素が多い場合には
結晶化が阻害され高抵抗化する。Ｗのターゲットには純
度９９．９９９９％のものを用い、さらに成膜時に気相
中からの不純物の混入がないように十分配慮してＷ膜を
形成することにより、抵抗率９〜２０μΩｃｍを実現す
ることができる。

【００６２】次に図７（Ａ）に示すように、レジストに
よるマスク６１６を形成し第１のエッチング処理を行
う。エッチング方法に限定はないが、好適にはＩＣＰ
（Inductively Coupled Plasma：誘導結合型プラズマ）
エッチング装置を用いる。エッチング用ガスにはＣＦ₄
とＣｌ₂を用い、０．５〜２Pa、好ましくは１Paの圧力
でコイル型の電極に５００WのＲＦ（13.56MHz）電力を
投入してプラズマを生成してエッチングを行う。基板側
（試料ステージ）にも１００WのＲＦ（13.56MHz）電力
を投入し、実質的に負の自己バイアス電圧が印加された
状態で行う。ＣＦ₄とＣｌ₂を混合した場合にはＷ膜及び
Ｔａ膜とも同程度の速度でエッチングすることがででき
る。

【００６３】第１のエッチング処理では、第１の導電層
及び第２の導電層の端部がテーパー形状となるように加
工する。テーパー部の角度は１５〜４５°とする。しか
し、ゲート絶縁膜上に残渣を残すことなくエッチングす
るためには、１０〜２０％程度の割合でエッチング時間
を増加させるオーバーエッチング処理をすると良い。Ｗ
膜に対する酸化窒化シリコン膜の選択比は２〜４（代表
的には３）であるので、オーバーエッチング処理によ
り、酸化窒化シリコン膜が露出した面は２０〜５０nm程
度エッチングされる。こうして、第１のエッチング処理
により第１の導電層と第２の導電層から成る第１の形状
の導電層６１７〜６２１（第１の導電層６１７ａ〜６２
１ａと第２の導電層６１７ｂ〜６２１ｂ）を形成する。

【００６４】次に図７（Ｂ）に示すように第２のエッチ
ング処理を行う。ＩＣＰエッチング装置を用い、エッチ
ングガスにＣＦ₄とＣｌ₂とＯ₂を混合して、１Paの圧力
でコイル型の電極に５００ＷのＲＦ電力(13.56MHz)を供
給してプラズマを生成する。基板側（試料ステージ）に
は５０WのＲＦ（13.56MHz）電力を投入し、第１のエッ
チング処理に比べ低い自己バイアス電圧となるようにす
る。このような条件によりＷ膜を異方性エッチングし、
かつ、それより遅いエッチング速度でＴａＮ膜を異方性
エッチングして第２の形状の導電層６２２〜６２６（第
１の導電層６２２a〜６２６aと第２の導電層６２２ｂ〜
６２６ｂ）を形成する。６２７はゲート絶縁膜であり、
第２の形状の導電層６２２〜６２６で覆われない領域
は、第１のエッチング処理と第２のエッチング処理によ
り４０〜８０nm程度エッチングされ薄くなった領域が形
成される。

【００６５】ｎチャネル型ＴＦＴおよびｐチャネル型Ｔ
ＦＴの不純物領域の形成は、第２の形状の導電層を利用
して自己整合的に形成する。ｎチャネル型ＴＦＴには濃
度の異なる２種類の不純物領域を形成する。図７（Ｃ）
は第１のドーピング処理（高加速電圧低ドーズ量の条
件）でｎ型を付与する不純物元素を添加して、第１の導
電層６２２ａ〜６２６ａと重なる第１の不純物領域６２
８〜６３１を形成する工程を示す。この場合、第１の不
純物領域６２８〜６３１外側には第２の不純物領域６３
２〜６３５が形成される。ドーピング処理の方法は、イ
オンドープ法やイオン注入法などにより行う。ｎ型を付
与する不純物元素は、周期律表第１５族の元素であり、
代表的にはリン（Ｐ）または砒素（Ａｓ）を用いる。添
加される不純物元素の濃度は第１の不純物領域において
２×１０¹⁶〜１×１０¹⁸/cm³程度になるようにする。ま
た、第２の不純物領域においては、１×１０¹⁷〜５×１
０¹⁸/cm³程度になるようにする。

【００６６】次に、図８（Ａ）に示すようにレジストに
よるマスク６３６を形成する。このマスクは画素ＴＦＴ
と駆動回路の内サンプリング回路のｎチャネル型ＴＦＴ
のソース及びドレイン領域を確定するために形成する。
第２のドーピング処理は駆動回路のｎチャネル型ＴＦＴ
に第３の不純物領域６３７を形成するために行う。第３
の不純物領域６３７に添加されるｎ型を付与する不純物
元素の濃度は５×１０ ¹⁷〜５×１０¹⁹/cm³程度になるよ
うにする。さらに、第３のドーピング処理を行い、ｎ型
を付与する不純物元素が１×１０²⁰〜１×１０²¹/cm³濃
度で添加される第４の不純物領域６３８〜６４０を形成
する。

【００６７】ｐチャネル型ＴＦＴに対するの不純物領域
の形成は、図８（Ｂ）で示す様に、レジストのマスク６
４１をｎチャネル型ＴＦＴが形成される領域を保護する
ように形成し、第４のドーピング処理によりｐ型を付与
する不純物元素が添加された第５の不純物領域６４２、
６４３を形成する。ｐ型を付与する不純物元素は、周期
律表第１３族の元素であり、代表的にはボロン（Ｂ）を
用いる。

【００６８】図８（Ｃ）に示すように、ゲート電極およ
びゲート絶縁膜上から第１の層間絶縁膜６４４を形成す
る。第１の層間絶縁膜は酸化シリコン膜、酸化窒化シリ
コン膜、窒化シリコン膜、またはこれらを組み合わせた
積層膜で形成すれば良い。いずれにしても第１の層間絶
縁膜６４４は無機絶縁物材料から形成し、膜中に５〜３
０原子％、好ましくは１５〜２５原子％の水素が含有さ
せておくと良い。第１の層間絶縁膜６４４の膜厚は１０
０〜２００ｎｍとする。酸化シリコン膜を用いる場合に
は、プラズマＣＶＤ法で、ＴＥＯＳとＯ₂とを混合し、
反応圧力４０Pa、基板温度３００〜４００℃とし、高周
波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放
電させて形成する。酸化窒化シリコン膜を用いる場合に
は、プラズマＣＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃から作
製される酸化窒化シリコン膜、またはＳｉＨ₄、Ｎ₂Ｏか
ら作製される酸化窒化シリコン膜で形成すれば良い。こ
の場合の作製条件は反応圧力２０〜２００Pa、基板温度
３００〜４００℃とし、高周波（６０MHz）電力密度
０．１〜１．０W/cm²で形成することができる。また、
ＳｉＨ4、Ｎ₂Ｏ、Ｈ₂から作製される酸化窒化水素化シ
リコン膜を適用しても良い。窒化シリコン膜も同様にプ
ラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃から作製することが可
能である。

【００６９】その後、それぞれの濃度で添加したｎ型ま
たはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いて加熱処理
を行っても良いし、レーザーアニール法で行っても良
い。加熱処理で行う場合には酸素濃度が１ppm以下、好
ましくは０．１ppm以下の窒素雰囲気中で４００〜７０
０℃、代表的には４００〜５５０℃で行うものであり、
本実施例では５００℃で１時間の加熱処理を行う。この
加熱処理により、第１の層間絶縁膜６４４が含有する水
素が半導体膜中に拡散し、同時に水素化を行うこともで
きる。また、基板６０１に耐熱温度が低いプラスチック
基板を用いる場合には、レーザーアニール法を適用する
ことが好ましい。

【００７０】また、加熱処理を行った後で、３〜１００
％の水素を含む雰囲気中において３００〜４５０℃で１
〜１２時間の熱処理を行って、半導体膜を水素化しても
良い。いずれにしても、水素化の目的は半導体膜にある
１０¹⁶〜１０¹⁸/cm³のダングリングボンドを水素で補償
してその密度を低減させることにある。水素化の他の手
段として、プラズマ水素化（プラズマにより励起された
水素を用いる）を行っても良い。

【００７１】第２の層間絶縁膜６４５は、有機絶縁物材
料を用い１．０〜２．０μｍの平均厚で形成する。有機
樹脂材料としては、ポリイミド、アクリル、ポリアミ
ド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）
等を使用することができる。例えば、基板に塗布後、熱
重合するタイプのポリイミドを用いる場合には、クリー
ンオーブンを用い３００℃で焼成して形成する。また、
アクリルを用いる場合には、２液性のものを用い、主材
と硬化剤を混合した後、スピナーを用いて基板全面に塗
布した後、ホットプレートで８０℃６０秒の予備加熱を
行い、さらにクリーンオーブンを用い２５０℃で６０分
焼成して形成することができる。

【００７２】このように、層間絶縁膜を有機絶縁物材料
で形成することにより、表面を良好に平坦化させること
ができる。また、有機樹脂材料は一般に誘電率が低いの
で、寄生容量を低減することができる。しかし、吸湿性
があり保護膜としては適さないので、本実施例のよう
に、保護絶縁膜６４４として形成した酸化シリコン膜、
酸化窒化シリコン膜、窒化シリコン膜などと組み合わせ
て用いる必要がある。

【００７３】その後、光露光プロセスにより所定のパタ
ーンのレジストマスクを形成し、それぞれの半導体膜に
形成されるソース領域またはドレイン領域に達するコン
タクトホールを形成する。コンタクトホールの形成はド
ライエッチング法により行う。この場合、エッチングガ
スにＣＦ₄、Ｏ₂、Ｈｅの混合ガスを用い有機樹脂材料か
ら成る第２の層間絶縁膜６４５をエッチングし、その
後、続いてエッチングガスをＣＦ₄、Ｏ₂として第１の層
間絶縁膜６４４をエッチングする。さらに、島状半導体
膜との選択比を高めるために、エッチングガスをＣＨＦ
₃に切り替えてゲート絶縁膜をエッチングすることによ
り、良好にコンタクトホールを形成することができる。

【００７４】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、光露光プロセスにより所定のパター
ンのレジストマスクを形成し、エッチングによってソー
ス配線及びドレイン配線６４６〜６５２を形成する。同
時に形成される６５３は画素電極として機能するもので
ある。図示していないが、本実施例ではこの電極を、Ｔ
ｉ膜を５０〜１５０nmの厚さで形成し、島状半導体膜の
ソースまたはドレイン領域を形成する半導体膜とコンタ
クトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａ
ｌ）を３００〜４００nmの厚さで形成して配線とする。

【００７５】この状態で３００〜４５０℃で１〜１２時
間の加熱処理（シンタリング）を行うと良好なオーミッ
ク接触を得ることができる。この加熱処理を水素雰囲気
中で行えば、水素化処理を兼ねることもできる（図８
（Ｃ））。

【００７６】こうして、基板上に断熱層を設けて行うレ
ーザー結晶化法により作製される結晶質半導体膜を用
い、６枚のフォトマスクにより、駆動回路のＴＦＴと画
素領域の画素ＴＦＴとを一体形成した基板を完成させる
ことができる。駆動回路６６１には第１のｐチャネル型
ＴＦＴ６５４、第１のｎチャネル型ＴＦＴ６５５、第２
のｎチャネル型ＴＦＴ６５８、画素領域６６２には画素
ＴＦＴ６５９、保持容量６６０が形成されている。本明
細書では便宜上このような基板をアクティブマトリクス
基板と呼ぶ。

【００７７】駆動回路６６１の第１のｐチャネル型ＴＦ
Ｔ６５４には、チャネル形成領域６６３、第５の不純物
領域から成るソースまたはドレイン領域６６４、６６５
を有したシングルドレインの構造で形成されている。し
かし、ソースまたはドレイン領域６６４は第１の導電層
６２２ａと重なるように形成されている。

【００７８】第１のｎチャネル型ＴＦＴ６５５はチャネ
ル形成領域６６６、ゲート電極である第２の導電層６２
３ａと重なる第３の不純物領域６６７、ゲート電極の外
側に形成される第４の不純物領域６６８を有している。
第３の不純物領域６６７はＬＤＤ（Lightly Doped Drai
n）領域であり、第４の不純物領域６６８はソース領域
またはドレイン領域として機能する領域である。特に、
第３の不純物領域６６７はゲート電極とオーバーラップ
するＬＤＤ領域（このようなＬＤＤ領域をＬovと表記す
る）であり、ＧＯＬＤ（Gate Overlapped Drain）構造
とも呼ばれている。これによりホットキャリア効果によ
るＴＦＴの劣化を防止することができ、１０Ｖ以上の高
い電圧を印加してもきわめて安定した動作を得ることが
できる。

【００７９】また、第２のｎチャネル型ＴＦＴ６５８は
チャネル形成領域６６９、ゲート電極である第２の導電
層６２４ａと重なる第１の不純物領域６７０、ゲート電
極の外側に形成される第２の不純物領域６７１、第４の
不純物領域６７２を有している。第１の不純物領域６７
０はＬovであり、ホットキャリア効果によるＴＦＴの劣
化を防止する。第２の不純物領域６７１はゲート電極と
オーバーラップしないＬＤＤ領域（このようなＬＤＤ領
域をＬoffと表記する）であり、オフ電流を低減する効
果がある。

【００８０】画素ＴＦＴ６５９には、チャネル形成領域
６７３、第１の不純物領域６７４、第２の不純物領域６
７５、第４の不純物領域６７６を有している。図８
（Ｃ）では画素ＴＦＴ６５９をダブルゲート構造で示し
たが、シングルゲート構造でも良いし、複数のゲート電
極を設けたマルチゲート構造としても差し支えない。さ
らに、容量配線６２６と、ゲート絶縁膜と同じ材料から
成る絶縁膜と、半導体膜６７９、６８０（６８０にはｎ
型を付与する不純物元素が添加されている）とから保持
容量６６０が形成されている。

【００８１】第１の不純物領域から第４の不純物領域に
はｎ型を付与する不純物元素が添加されている。第１の
不純物領域には２×１０¹⁶〜１×１０¹⁸/cm³、第２の不
純物領域には１×１０¹⁷〜５×１０¹⁸/cm³、第３の不純
物領域には５×１０¹⁷〜５×１０¹⁹/cm³、第４の不純物
領域には１×１０²⁰〜１×１０²¹/cm³の濃度で不純物元
素を添加する。第５の不純物領域はｐ型を付与する不純
物元素が添加され、第４の不純物領域よりも１．５〜３
倍の濃度で不純物元素を添加しておく。

【００８２】第１の不純物領域と第３の不純物領域はＬ
ovであり、チャネル長方向の長さを０．５〜３μm、好
ましくは０．５〜１．５μmで形成する。この２つの不
純物領域において添加する不純物元素の濃度に違いを持
たせる理由は、前者はオフ電流の低減を考慮して可能な
限り低濃度で形成するのに対し、後者は電流駆動能力を
高めるためにオン電流を重視していることに由来してい
る。第２の不純物領域はＬoffであり、チャネル長方向
の長さを０．５〜３μm、好ましくは１．０〜１．５μm
で形成する。

【００８３】第１のｐチャネル型ＴＦＴ６５４及び第１
のｎチャネル型ＴＦＴ６５５はシフトレジスタ回路やバ
ッファ回路などを形成する。第２のｎチャネル型ＴＦＴ
６５８はサンプリング回路に適用する。このように、ア
クティブマトリクス基板上に形成される各回路が要求す
る仕様に応じてＴＦＴの構造を最適化しその動作性能と
信頼性を向上させることが可能となる。

【００８４】図９は画素部のほぼ一画素分を示す上面図
である。図中に示すＡ−Ａ'断面が図８（Ｃ）に示す画
素部の断面図に対応している。画素ＴＦＴ６５９のゲー
ト電極６２５は、図示されていないゲート絶縁膜を介し
てその下の島状半導体膜６１２と交差している。図示は
していないが、島状半導体膜６１２には、ソース領域、
ドレイン領域、ＬＤＤ領域が形成されている。また、６
７６はソース配線６５２とソース領域とのコンタクト
部、６７７は画素電極６５３とドレイン領域とのコンタ
クト部である。保持容量６６０は、画素ＴＦＴ６５９の
ドレイン領域から延在する半導体膜とゲート絶縁膜を介
して容量配線６２６が重なる領域で形成されている。こ
こで示す構成は、画素電極６５３がソース配線やドレイ
ン配線と同じ材料で形成されており、即ち、反射型の表
示装置に適用可能なアクティブマトリクス基板を示して
いる。

【００８５】[実施例２]実施例１で作製したアクティブ
マトリクス基板は反射型の表示装置に適用することがで
きる。一方、透過型の液晶表示装置とする場合には画素
部の各画素に設ける画素電極を透明電極で形成すれば良
い。本実施例では透過型の液晶表示装置に対応するアク
ティブマトリクス基板の作製方法について図１３を用い
て説明する。

【００８６】アクティブマトリクス基板は実施例１と同
様に作製する。しかし、ソース配線及びドレイン配線を
形成する前に、第２の層間絶縁膜６４５上に透明導電膜
を形成し、画素電極６８１を形成する。その後、ソース
配線６８２及びドレイン配線６８３を形成する。ドレイ
ン配線６８３は画素電極６８１と重ね合わせてコンタク
ト部を形成する。ソース配線及びドレイン配線の一例
は、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導
体膜のソースまたはドレイン領域を形成する半導体膜と
コンタクトを形成し、そのＴｉ膜上に重ねてＡｌを３０
０〜４００nmの厚さで形成して設ける。この構成にする
と、画素電極６８１はドレイン配線６８３を形成するＴ
ｉ膜のみと接触することになる。その結果、透明導電膜
材料とＡｌとが反応するのを防止できる。

【００８７】透明導電膜の材料は、酸化インジウム（Ｉ
ｎ₂Ｏ₃）や酸化インジウム酸化スズ合金（Ｉｎ₂Ｏ₃―Ｓ
ｎＯ₂；ＩＴＯ）などをスパッタ法や真空蒸着法などを
用いて形成して用いることができる。このような材料の
エッチング処理は塩酸系の溶液により行う。しかし、特
にＩＴＯのエッチングは残渣が発生しやすいので、エッ
チング加工性を改善するために酸化インジウム酸化亜鉛
合金（Ｉｎ₂Ｏ₃―ＺｎＯ）を用いても良い。酸化インジ
ウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して
熱安定性にも優れているので、ドレイン配線６８３の端
面で接触するＡｌとの腐蝕反応を防止できる。同様に、
酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光
の透過率や導電率を高めるためにガリウム（Ｇａ）を添
加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることがで
きる。

【００８８】このようにして、透過型の液晶表示装置に
対応したアクティブマトリクス基板を完成させることが
できる。本実施例では、実施例１と同様な工程として説
明したが、このような構成は実施例２や実施例３で示す
アクティブマトリクス基板に適用することができる。

【００８９】[実施例３]本実施例では実施例１または実
施例２で作製したアクティブマトリクス基板から、アク
ティブマトリクス型液晶表示装置を作製する工程を説明
する。図１０に示すように、図８（Ｃ）の状態のアクテ
ィブマトリクス基板に柱状スペーサから成るスペーサを
形成する。スペーサは数μｍの粒子を散布して設ける方
法でも良いが、ここでは基板全面に樹脂膜を形成した後
これをパターニングして形成する方法を採用する。この
ようなスペーサの材料に限定はないが、例えば、ＪＳＲ
社製のＮＮ７００を用い、スピナーで塗布した後、露光
と現像処理によって所定のパターンに形成する。さらに
クリーンオーブンなどを用いて１５０〜２００℃で加熱
して硬化させる。このようにして作製されるスペーサは
露光と現像処理の条件によって形状を異ならせることが
できるが、好ましくは、柱状スペーサ７０１、７０２の
形状は柱状で頂部が平坦な形状となるようにすると、対
向側の基板を合わせたときに液晶表示装置としての機械
的な強度を確保することができる。形状は円錐状、角錐
状など特別の限定はない。がその高さは使用する液晶材
料にも依存して、ネマチック液晶の場合には３〜８μ
m、スメチック液晶の場合には１〜４μmとなるようにす
る。

【００９０】柱状スペーサの配置は任意に決定すれば良
いが、好ましくは、図１０で示すように、画素領域にお
いては画素電極６５３のコンタクト部６７８と重ねてそ
の部分を覆うように柱状スペーサ７０１を形成すると良
い。コンタクト部６７８は平坦性が損なわれこの部分で
は液晶がうまく配向しなくなるので、このようにしてコ
ンタクト部６７８にスペーサ用の樹脂を充填する形で柱
状スペーサ７０１を形成することでディスクリネーショ
ンなどを防止することができる。

【００９１】その後、配向膜７０３を形成する。配向膜
にはポリイミド樹脂を用いる。配向膜を形成した後、ラ
ビング処理を施して液晶分子がある一定のプレチルト角
を持って配向するようにする。画素領域に設けた柱状ス
ペーサ７０１の端部からラビング方向に対してラビング
されない領域が２μｍ以下となるようにする。また、ラ
ビング処理では静電気の発生がしばしば問題となるが、
駆動回路のＴＦＴ上にも柱状スペーサ７０２を形成して
おくと、スペーサとしての本来の役割と、静電気からＴ
ＦＴを保護する効果を得ることができる。

【００９２】対向側の対向基板７０４には、透明導電膜
で形成される対向電極７０５および配向膜７０６を形成
する。そして、画素領域と駆動回路が形成されたアクテ
ィブマトリクス基板と対向基板とをシール剤（図示せ
ず）で貼り合わせる。その後、両基板の間に液晶７０７
を注入し、封止材（図示せず）によって完全に封止す
る。液晶材料には公知の液晶材料を用いれば良い。この
ようにして図１０に示すアクティブマトリクス型の液晶
表示装置が完成する。

【００９３】図１１はスペーサとシール剤を形成したア
クティブマトリクス基板の上面図を示し、画素部および
駆動回路部とスペーサおよびシール剤の位置関係を示す
上面図である。画素領域８８８の周辺に駆動回路として
走査信号駆動回路８８５と画像信号駆動回路８８６が設
けられている。さらに、その他ＣＰＵやメモリなどの信
号処理回路８８７も付加されていても良い。そして、こ
れらの駆動回路は接続配線８８３によって外部入出力端
子８８２と接続されている。画素部８８８では走査信号
駆動回路８８５から延在するゲート配線群８８９と画像
信号駆動回路８８６から延在するソース配線群８９０が
マトリクス状に交差して画素を形成し、各画素にはそれ
ぞれ図８（Ｃ）で示す画素ＴＦＴ６５９と保持容量６６
０が設けられている。

【００９４】画素領域に設ける柱状スペーサ７０１は、
すべての画素に対して設けても良いが、マトリクス状に
配列した画素の数個から数十個おきに設けても良い。即
ち、画素部を構成する画素の全数に対するスペーサの数
の割合は２０〜１００％とすると良い。また、駆動回路
部に設けるスペーサ７０２はその全面を覆うように設け
ても良いし、図１０で示したように各ＴＦＴのソースお
よびドレイン配線の位置にあわせて複数個に分割して設
けても良い。シール材８７９は、基板１０１上の画素部
８８８および走査信号制御回路８８５、画像信号制御回
路８８６、その他の信号処理回路８８７の外側であっ
て、外部入出力端子８８２よりも内側に形成する。

【００９５】このようなアクティブマトリクス型液晶表
示装置の構成を図１２の斜視図を用いて説明する。図１
２においてアクティブマトリクス基板は、基板１０１上
に形成された、画素部８８８と、走査信号駆動回路８８
５と、画像信号駆動回路８８６とその他の信号処理回路
８８７とで構成される。画素部８８８には画素ＴＦＴ６
５９と保持容量６６０が設けられ、画素部の周辺に設け
られる駆動回路はＣＭＯＳ回路を基本として構成されて
いる。走査信号駆動回路８８５と、画像信号駆動回路８
８６はそれぞれゲート配線６９０とソース配線６５２で
画素ＴＦＴ６５９に接続している。また、フレキシブル
プリント配線板（Flexible Printed Circuit：ＦＰＣ）
８９１が外部入力端子８８２に接続していて画像信号な
どを入力するのに用いる。そして接続配線８８３でそれ
ぞれの駆動回路に接続している。また、対向基板７０４
には図示していないが、遮光膜や透明電極が設けられて
いる。

【００９６】このような構成の液晶表示装置は、実施例
１、２で示すアクティブマトリクス基板を用いて形成す
ることができる。実施例１で示すアクティブマトリクス
基板を用いれば反射型の液晶表示装置が得られ、実施例
２で示すアクティブマトリクス基板を用いると透過型の
液晶表示装置を得ることができる。

【００９７】[実施例４]本実施例では、実施例１と同様
なアクティブマトリクス基板で、エレクトロルミネッセ
ンス（ＥＬ：Electro Luminescence）材料を用いた自発
光型の表示パネル（以下、ＥＬ表示装置と記す）を作製
する例について説明する。図１５（Ａ）はそのＥＬ表示
パネルの上面図を示す。図１５（Ａ）において、１０は
基板、１１は画素部、１２はソース側駆動回路、１３は
ゲート側駆動回路であり、それぞれの駆動回路は配線１
４〜１６を経てＦＰＣ１７に至り、外部機器へと接続さ
れる。

【００９８】図１５（Ａ）のＡ−Ａ'線に対応する断面
図を図１５（Ｂ）に示す。このとき少なくとも画素部の
上方、好ましくは駆動回路及び画素部の上方に対向板８
０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ
材料を用いた自発光層が形成されているアクティブマト
リクス基板と貼り合わされている。シール剤１９にはフ
ィラー（図示せず）が混入されていて、このフィラーに
よりほぼ均一な間隔を持って２枚の基板が貼り合わせら
れている。さらに、シール材１９の外側とＦＰＣ１７の
上面及び周辺は封止剤８１で密封する構造とする。封止
剤８１はシリコーン樹脂、エポキシ樹脂、フェノール樹
脂、ブチルゴムなどの材料を用いる。

【００９９】このように、シール剤１９によりアクティ
ブマトリクス基板１０と対向基板８０とが貼り合わされ
ると、その間には空間が形成される。その空間には充填
剤８３が充填される。この充填剤８３は対向板８０を接
着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビ
ニルクロライド）、エポキシ樹脂、シリコーン樹脂、Ｐ
ＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビ
ニルアセテート）などを用いることができる。また、自
発光層は水分をはじめ湿気に弱く劣化しやすいので、こ
の充填剤８３の内部に酸化バリウムなどの乾燥剤を混入
させておくと吸湿効果を保持できるので望ましい。ま
た、自発光層上に窒化シリコン膜や酸化窒化シリコン膜
などで形成するパッシベーション膜８２を形成し、充填
剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構
造としていある。

【０１００】対向板８０にはガラス板、アルミニウム
板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Pl
astics）板、ＰＶＦ（ポリビニルフルオライド）フィル
ム、マイラーフィルム（デュポン社の商品名）、ポリエ
ステルフィルム、アクリルフィルムまたはアクリル板な
どを用いることができる。また、数十μｍのアルミニウ
ム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造
のシートを用い、耐湿性を高めることもできる。このよ
うにして、ＥＬ素子は密閉された状態となり外気から遮
断されている。

【０１０１】また、図１５（Ｂ）において基板１０、下
地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチ
ャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣ
ＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ
２３（但し、ここではＥＬ素子への電流を制御するＴＦ
Ｔだけ図示している。）が形成されている。これらのＴ
ＦＴの内、特にｎチャネル型ＴＦＴにははホットキャリ
ア効果によるオン電流の低下や、Ｖthシフトやバイアス
ストレスによる特性低下を防ぐため、本実施形態で示す
構成のＬＤＤ領域が設けられている。

【０１０２】例えば、駆動回路用ＴＦＴ２２として、図
８（Ｃ）に示すｐチャネル型ＴＦＴ６５４とｎチャネル
型ＴＦＴ６５５を用いれば良い。また、画素部のＴＦＴ
には、駆動電圧にもよるが、１０Ｖ以上であれば図８
（Ｃ）に示す第１のｎチャネル型ＴＦＴ６５５またはそ
れと同様な構造を有するｐチャネル型ＴＦＴを用いれば
良い。第１のｎチャネル型ＴＦＴ６５５はドレイン側に
ゲート電極とオーバーラップするＬＤＤが設けられた構
造であるが、駆動電圧が１０Ｖ以下であれば、ホットキ
ャリア効果によるＴＦＴの劣化は殆ど無視できるので、
あえて設ける必要はない。

【０１０３】図８（Ｃ）の状態のアクティブマトリクス
基板からＥＬ表示装置を作製するには、ソース配線、ド
レイン配線上に樹脂材料でなる層間絶縁膜（平坦化膜）
２６を形成し、その上に画素部用ＴＦＴ２３のドレイン
と電気的に接続する透明導電膜でなる画素電極２７を形
成する。透明導電膜には酸化インジウムと酸化スズとの
化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸
化亜鉛との化合物を用いることができる。そして、画素
電極２７を形成したら、絶縁膜２８を形成し、画素電極
２７上に開口部を形成する。

【０１０４】次に、自発光層２９を形成する。自発光層
２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光
層、電子輸送層または電子注入層）を自由に組み合わせ
て積層構造または単層構造とすれば良い。どのような構
造とするかは公知の技術を用いれば良い。また、ＥＬ材
料には低分子系材料と高分子系（ポリマー系）材料があ
る。低分子系材料を用いる場合は蒸着法を用いるが、高
分子系材料を用いる場合には、スピンコート法、印刷法
またはインクジェット法等の簡易な方法を用いることが
可能である。

【０１０５】自発光層はシャドーマスクを用いて蒸着
法、またはインクジェット法、ディスペンサー法などで
形成する。いずれにしても、画素毎に波長の異なる発光
が可能な発光層（赤色発光層、緑色発光層及び青色発光
層）を形成することで、カラー表示が可能となる。その
他にも、色変換層（ＣＣＭ）とカラーフィルターを組み
合わせた方式、白色発光層とカラーフィルターを組み合
わせた方式があるがいずれの方法を用いても良い。勿
論、単色発光のＥＬ表示装置とすることもできる。

【０１０６】自発光層２９を形成したら、その上に陰極
３０を形成する。陰極３０と自発光層２９の界面に存在
する水分や酸素は極力排除しておくことが望ましい。従
って、真空中で自発光層２９と陰極３０を連続して形成
するか、自発光層２９を不活性雰囲気で形成し、大気解
放しないで真空中で陰極３０を形成するといった工夫が
必要である。本実施例ではマルチチャンバー方式（クラ
スターツール方式）の成膜装置を用いることで上述のよ
うな成膜を可能とする。

【０１０７】なお、本実施例では陰極３０として、Ｌｉ
Ｆ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積
層構造を用いる。具体的には自発光層２９上に蒸着法で
１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上
に３００nm厚のアルミニウム膜を形成する。勿論、公知
の陰極材料であるＭｇＡｇ電極を用いても良い。そして
陰極３０は３１で示される領域において配線１６に接続
される。配線１６は陰極３０に所定の電圧を与えるため
の電源供給線であり、異方性導電性ペースト材料３２を
介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさら
に樹脂層８０が形成され、この部分の接着強度を高めて
いる。

【０１０８】３１に示された領域において陰極３０と配
線１６とを電気的に接続するために、層間絶縁膜２６及
び絶縁膜２８にコンタクトホールを形成する必要があ
る。これらは層間絶縁膜２６のエッチング時（画素電極
用コンタクトホールの形成時）や絶縁膜２８のエッチン
グ時（自発光層形成前の開口部の形成時）に形成してお
けば良い。また、絶縁膜２８をエッチングする際に、層
間絶縁膜２６まで一括でエッチングしても良い。この場
合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれ
ば、コンタクトホールの形状を良好なものとすることが
できる。

【０１０９】また、配線１６はシーリル１９と基板１０
との間を隙間（但し封止剤８１で塞がれている。）を通
ってＦＰＣ１７に電気的に接続される。なお、ここでは
配線１６について説明したが、他の配線１４、１５も同
様にしてシーリング材１８の下を通ってＦＰＣ１７に電
気的に接続される。

【０１１０】ここで画素部のさらに詳細な断面構造を図
１６に、上面構造を図１７（Ａ）に、回路図を図１７
（Ｂ）に示す。図１６（Ａ）において、基板２４０１上
に設けられたスイッチング用ＴＦＴ２４０２は実施例１
の図８（Ｃ）の画素ＴＦＴ６５８と同じ構造で形成す
る。ダブルゲート構造とすることで実質的に二つのＴＦ
Ｔが直列された構造となり、ゲート電極と重ならないオ
フセット領域が設けられたＬＤＤを形成することでオフ
電流値を低減することができるという利点がある。尚、
本実施例ではダブルゲート構造としているがトリプルゲ
ート構造やそれ以上のゲート本数を持つマルチゲート構
造でも良い。

【０１１１】また、電流制御用ＴＦＴ２４０３は図８
（Ｃ）で示す第１のｎチャネル型ＴＦＴ６５５を用いて
形成する。このＴＦＴ構造は、ドレイン側にのみゲート
電極とオーバーラップするＬＤＤが設けられた構造であ
り、ゲートとドレイン間の寄生容量や直列抵抗を低減さ
せて電流駆動能力を高める構造となっている。別な観点
からも、構造であることは非常に重要な意味を持つ。電
流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するた
めの素子であるため、多くの電流が流れ、熱による劣化
やホットキャリアによる劣化の危険性が高い素子でもあ
る。そのため、電流制御用ＴＦＴにゲート電極と一部が
重なるＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、
動作の安定性を高めることができる。このとき、スイッ
チング用ＴＦＴ２４０２のドレイン線３５は配線３６に
よって電流制御用ＴＦＴのゲート電極３７に電気的に接
続されている。また、３８で示される配線は、スイッチ
ング用ＴＦＴ２４０２のゲート電極３９a、３９bを電気
的に接続するゲート線である。

【０１１２】また、本実施例では電流制御用ＴＦＴ２４
０３をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列につなげたマルチゲート構造としても良い。
さらに、複数のＴＦＴを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。

【０１１３】また、図１７（Ａ）に示すように、電流制
御用ＴＦＴ２４０３のゲート電極３７となる配線は２４
０４で示される領域で、電流制御用ＴＦＴ２４０３のド
レイン線４０と絶縁膜を介して重なる。このとき、２４
０４で示される領域ではコンデンサが形成される。この
コンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲー
トにかかる電圧を保持するためのコンデンサとして機能
する。なお、ドレイン線４０は電流供給線（電源線）２
５０１に接続され、常に一定の電圧が加えられている。

【０１１４】スイッチング用ＴＦＴ２４０２及び電流制
御用ＴＦＴ２４０３の上には第１パッシベーション膜４
１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２
が形成される。平坦化膜４２を用いてＴＦＴによる段差
を平坦化することは非常に重要である。後に形成される
自発光層は非常に薄いため、段差が存在することによっ
て発光不良を生じる場合がある。従って、自発光層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。

【０１１５】また、４３は反射性の高い導電膜でなる画
素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２
４０３のドレインに電気的に接続される。画素電極４３
としてはアルミニウム合金膜、銅合金膜または銀合金膜
など低抵抗な導電膜またはそれらの積層膜を用いること
が好ましい。勿論、他の導電膜との積層構造としても良
い。また、絶縁膜（好ましくは樹脂）で形成されたバン
ク４４a、４４bにより形成された溝（画素に相当する）
の中に発光層４４が形成される。なお、ここでは一画素
しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）
の各色に対応した発光層を作り分けても良い。発光層と
する有機ＥＬ材料としてはπ共役ポリマー系材料を用い
る。代表的なポリマー系材料としては、ポリパラフェニ
レンビニレン（ＰＰＶ）系、ポリビニルカルバゾール
（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあ
るが、例えば「H. Shenk, H.Becker, O.Gelsen, E.Klug
e, W.Kreuder, and H.Spreitzer,“Polymers for Light
Emitting Diodes”,Euro Display,Proceedings,1999,
p.33-37」や特開平１０−９２５７６号公報に記載され
たような材料を用いれば良い。

【０１１６】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０nm
（好ましくは４０〜１００nm）とすれば良い。但し、以
上の例は発光層として用いることのできる有機ＥＬ材料
の一例であって、これに限定する必要はまったくない。
発光層、電荷輸送層または電荷注入層を自由に組み合わ
せて自発光層（発光及びそのためのキャリアの移動を行
わせるための層）を形成すれば良い。例えば、本実施例
ではポリマー系材料を発光層として用いる例を示した
が、低分子系有機ＥＬ材料を用いても良い。また、電荷
輸送層や電荷注入層として炭化珪素等の無機材料を用い
ることも可能である。これらの有機ＥＬ材料や無機材料
は公知の材料を用いることができる。

【０１１７】本実施例では発光層４５の上にＰＥＤＯＴ
（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）で
なる正孔注入層４６を設けた積層構造の自発光層として
いる。そして、正孔注入層４６の上には透明導電膜でな
る陽極４７が設けられる。本実施例の場合、発光層４５
で生成された光は上面側に向かって（ＴＦＴの上方に向
かって）放射されるため、陽極は透光性でなければなら
ない。透明導電膜としては酸化インジウムと酸化スズと
の化合物や酸化インジウムと酸化亜鉛との化合物を用い
ることができるが、耐熱性の低い発光層や正孔注入層を
形成した後で形成するため、可能な限り低温で成膜でき
るものが好ましい。

【０１１８】陽極４７まで形成された時点で自発光素子
２４０５が完成する。なお、ここでいうＥＬ素子２４０
５は、画素電極（陰極）４３、発光層４５、正孔注入層
４６及び陽極４７で形成されたコンデンサを指す。図１
７（Ａ）に示すように画素電極４３は画素の面積にほぼ
一致するため、画素全体がＥＬ素子として機能する。従
って、発光の利用効率が非常に高く、明るい画像表示が
可能となる。

【０１１９】ところで、本実施例では、陽極４７の上に
さらに第２パッシベーション膜４８を設けている。第２
パッシベーション膜４８としては窒化珪素膜または窒化
酸化珪素膜が好ましい。この目的は、外部とＥＬ素子と
を遮断することであり、有機ＥＬ材料の酸化による劣化
を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味
との両方を併せ持つ。これによりＥＬ表示装置の信頼性
が高められる。

【０１２０】以上のように本願発明のＥＬ表示パネルは
図１７のような構造の画素からなる画素部を有し、オフ
電流値の十分に低いスイッチング用ＴＦＴと、ホットキ
ャリア注入に強い電流制御用ＴＦＴとを有する。従っ
て、高い信頼性を有し、且つ、良好な画像表示が可能な
ＥＬ表示パネルが得られる。

【０１２１】図１６（Ｂ）は自発光層の構造を反転させ
た例を示す。電流制御用ＴＦＴ２６０１は図８（Ｃ）の
ｐチャネル型ＴＦＴ６５４と同じ構造で形成する。作製
プロセスは実施例１を参照すれば良い。本実施例では、
画素電極（陽極）５０として透明導電膜を用いる。具体
的には酸化インジウムと酸化亜鉛との化合物でなる導電
膜を用いる。勿論、酸化インジウムと酸化スズとの化合
物でなる導電膜を用いても良い。

【０１２２】そして、絶縁膜でなるバンク５１a、５１b
が形成された後、溶液塗布によりポリビニルカルバゾー
ルでなる発光層５２が形成される。その上にはカリウム
アセチルアセトネート（ａｃａｃＫと表記される）でな
る電子注入層５３、アルミニウム合金でなる陰極５４が
形成される。この場合、陰極５４がパッシベーション膜
としても機能する。こうしてＥＬ素子２６０２が形成さ
れる。本実施例の場合、発光層５３で発生した光は、矢
印で示されるようにＴＦＴが形成された基板の方に向か
って放射される。本実施例のような構造とする場合、電
流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成す
ることが好ましい。

【０１２３】以上のような、本実施例で示すＥＬ表示装
置は、実施例６の電子機器の表示部として用いることが
できる。

【０１２４】[実施例５]本実施例では、図１７（Ｂ）に
示した回路図とは異なる構造の画素とした場合の例につ
いて図１８に示す。なお、本実施例において、２７０１
はスイッチング用ＴＦＴ２７０２のソース配線、２７０
３はスイッチング用ＴＦＴ２７０２のゲート配線、２７
０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７
０６、２７０８は電流供給線、２７０７はＥＬ素子とす
る。

【０１２５】図１８（Ａ）は、二つの画素間で電流供給
線２７０６を共通とした場合の例である。即ち、二つの
画素が電流供給線２７０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。

【０１２６】また、図１８（Ｂ）は、電流供給線２７０
８をゲート配線２７０３と平行に設けた場合の例であ
る。尚、図１８（Ｂ）では電流供給線２７０８とゲート
配線２７０３とが重ならないように設けた構造となって
いるが、両者が異なる層に形成される配線であれば、絶
縁膜を介して重なるように設けることもできる。この場
合、電源供給線２７０８とゲート配線２７０３とで専有
面積を共有させることができるため、画素部をさらに高
精細化することができる。

【０１２７】また、図１８（Ｃ）は、図１８（Ｂ）の構
造と同様に電流供給線２７０８をゲート配線２７０３と
平行に設け、さらに二つの画素を、電流供給線２７０８
を中心に線対称となるように形成する点に特徴がある。
また、電流供給線２７０８をゲート配線２７０３のいず
れか一方と重なるように設けることも有効である。この
場合、電源供給線の本数を減らすことができるため、画
素部をさらに高精細化することができる。図１８
（Ａ）、図１８（Ｂ）では電流制御用ＴＦＴ２７０４の
ゲートにかかる電圧を保持するためにコンデンサ２７０
５を設ける構造としているが、コンデンサ２７０５を省
略することも可能である。

【０１２８】電流制御用ＴＦＴ２７０４として図１６
（Ａ）に示すようなｎチャネル型ＴＦＴを用いているた
め、ゲート絶縁膜を介してゲート電極と重なるように設
けられたＬＤＤ領域を有している。この重なり合った領
域には一般的にゲート容量と呼ばれる寄生容量が形成さ
れるが、本実施例ではこの寄生容量をコンデンサ２７０
５の代わりとして積極的に用いる点に特徴がある。この
寄生容量のキャパシタンスは上記ゲート電極とＬＤＤ領
域とが重なり合った面積で変化するため、その重なり合
った領域に含まれるＬＤＤ領域の長さによって決まる。
また、図１８（Ａ）、（Ｂ）、（Ｃ）の構造においても
同様にコンデンサ２７０５を省略することは可能であ
る。

【０１２９】尚、本実施例で示すＥＬ表示装置の回路構
成は、実施形態１で示すＴＦＴの構成から選択して図１
８に示す回路を形成すれば良い。また、実施例６の電子
機器の表示部として本実施例のＥＬ表示パネルを用いる
ことが可能である。

【０１３０】[実施例６]本発明を実施して作製された画
素部や駆動回路を同一の基板上に一体形成したアクティ
ブマトリクス基板は、さまざまな電気光学装置（アクテ
ィブマトリクス型液晶表示装置、アクティブマトリクス
型ＥＬ表示装置、アクティブマトリクス型ＥＣ表示装
置）に用いることができる。即ち、これらの電気光学装
置を表示媒体として組み込んだ電子機器全てに本発明を
実施できる。

【０１３１】そのような電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）パーソナルコンピュータ、テレビ、携帯
電話または電子書籍など）が上げられる。それらの一例
を図１９、２０に示す。

【０１３２】図１９（Ａ）は携帯電話であり、本体９０
０１、音声出力部９００２、音声入力部９００３、表示
装置９００４、操作スイッチ９００５、アンテナ９００
６から構成されている。本発明はアクティブマトリクス
基板を備えた表示装置９００４に適用することができ
る。

【０１３３】図１９（Ｂ）はビデオカメラであり、本体
９１０１、表示装置９１０２、音声入力部９１０３、操
作スイッチ９１０４、バッテリー９１０５、受像部９１
０６から成っている。本発明はアクティブマトリクス基
板を備えた表示装置９１０２に適用することができる。

【０１３４】図１９（Ｃ）はモバイルコンピュータであ
り、本体９２０１、カメラ部９２０２、受像部９２０
３、操作スイッチ９２０４、表示装置９２０５で構成さ
れている。本発明はアクティブマトリクス基板を備えた
表示装置９２０５に適用することができる。

【０１３５】図１９（Ｄ）はゴーグル型ディスプレイで
あり、本体９３０１、表示装置９３０２、アーム部９３
０３で構成される。本発明は表示装置９３０２に適用す
ることができる。また、表示されていないが、その他の
信号制御用回路に使用することもできる。

【０１３６】図１９（Ｅ）は携帯書籍であり、本体９５
０１、表示装置９５０３、記憶媒体９５０４、操作スイ
ッチ９５０５、アンテナ９５０６から構成されており、
ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、
アンテナで受信したデータを表示するものである。本発
明は、表示装置９５０３は直視型の表示装置に適用する
ことができる。

【０１３７】図２０（Ａ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Di
gital Versatile Disc）、ＣＤ等を用い、音楽鑑賞や映
画鑑賞やゲームやインターネットを行うことができる。
本発明は表示部２４０２やその他の信号制御回路に適用
することができる。

【０１３８】図２０（Ｂ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。

【０１３９】図２０（Ｃ）はパーソナルコンリュータで
あり、本体９６０１、画像入力部９６０２、表示装置９
６０３、キーボード９６０４などから構成されている。
本発明は表示装置９６０３に適用することができる。

【０１４０】図２１（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。本発明は投射装置２６０１の一部を構成する液晶表
示装置２８０８やその他の信号制御回路に適用すること
ができる。

【０１４１】図２１（Ｂ）はリアプロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。本発明は投射装置２
７０２の一部を構成する液晶表示装置２８０８やその他
の信号制御回路に適用することができる。

【０１４２】なお、図２１（Ｃ）は、図２１（Ａ）及び
図２１（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図２１（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【０１４３】また、図２１（Ｄ）は、図２１（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図２１（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【０１４４】ただし、図２１に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及びＥＬ表示装置での適用
例は図示していない。

【０１４５】このように、本願発明の適用範囲はきわめ
て広く、あらゆる分野の電子機器に適用することが可能
である。また、本実施例の電子機器は実施例１〜５のど
のような組み合わせから成る構成を用いても実現するこ
とができる。

【０１４６】

【発明の効果】ＴＦＴの電界効果移動度はチャネル形成
領域の結晶粒界の数に大きく依存する。電界効果移動度
を向上させるためには結晶粒界の数を少なくすれば良
い。本発明のレーザー結晶化法は、断熱層によって結晶
成長過程における温度変化を制御することにより、結晶
粒の大粒径化を実現する。従って、そのような結晶質半
導体膜を用いることにより、チャネル形成領域に存在す
る結晶粒界の数は確率的に減少させることができる。そ
の結果、ＴＦＴの電界効果移動度を向上させることがで
き、該ＴＦＴを用いて作製される液晶表示装置やＥＬ表
示装置の性能を向上させることができる。

【図面の簡単な説明】

【図１】本発明のレーザ結晶化法の概念を説明する
図。

【図２】線状レーザ光を用いるレーザ結晶化法の概念
を説明する図。

【図３】レーザ装置の構成を説明する図。

【図４】有機含有酸化シリコン膜を断熱層とする本発
明のレーザ結晶化法を説明する図。

【図５】液相法による有機含有酸化シリコン膜の作製
方法を説明する図。

【図６】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図７】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図８】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図９】画素領域の画素を示す上面図。

【図１０】液晶表示装置の構成を説明する断面図。

【図１１】液晶表示装置の入力端子、配線、回路配
置、スペーサ、シール剤の配置を説明する上面図。

【図１２】液晶表示装置の構成を説明する斜視図。

【図１３】透過型液晶表示装置の画素の構成を説明す
る断面図。

【図１４】レーザ装置の構成を説明する図。

【図１５】ＥＬ表示装置の構造を示す上面図及び断面
図。

【図１６】ＥＬ表示装置の画素部の断面図。

【図１７】ＥＬ表示装置の画素部の上面図と回路図。

【図１８】ＥＬ表示装置の画素部の回路図の例。

【図１９】半導体装置の一例を示す図。

【図２０】半導体装置の一例を示す図。

【図２１】プロジェクターの一例を示す図。

フロントページの続きＦターム(参考） 2H092 GA50 HA28 JA24 JA37 KA02 MA07 MA08 MA17 MA29 MA30 NA17 PA01 PA03 PA07 PA10 PA11 PA13 RA05 5F052 AA02 BA07 BB02 BB07 CA04 DA00 DA02 DB03 DB07 EA03 EA11 EA12 JA01 JA04 5F110 AA30 BB02 DD01 DD02 DD03 DD12 DD13 DD14 DD15 DD17 DD25 DD30 EE01 EE04 EE23 EE28 EE44 EE45 FF02 FF04 FF09 FF12 FF30 FF36 GG01 GG02 GG43 GG45 HJ01 HJ04 HJ12 HJ13 HL03 HL04 HL11 HL22 HL23 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN35 NN36 NN72 PP03 PP04 PP10 PP13 QQ09 QQ11 QQ23 QQ24 QQ25

Claims

【特許請求の範囲】

【請求項１】絶縁表面上に下地絶縁膜を形成する工程
と、前記下地絶縁膜上に第１の保温膜を形成する工程
と、前記保温膜上に第１の絶縁膜形成する工程と、前記
下地絶縁膜および前記保温層に接して半導体膜を形成す
る工程と、前記半導体膜に接して第２の保温層を形成す
る工程と、レーザビームを照射して前記半導体膜を結晶
化して結晶質半導体膜を形成する工程とを有し、前記結
晶質半導体膜をチャネル形成領域とすることを特徴とす
る半導体装置の作製方法。
【請求項２】請求項１において、前記第１及び第２の保
温膜は、メチル（ＣＨ₃）基、エチル（Ｃ₂Ｈ₅）基、プ
ロピル（Ｃ₃Ｈ₇）基、ブチル（Ｃ₄Ｈ₉）基、ビニル（Ｃ
₂Ｈ₃）基、フェニル（Ｃ₆Ｈ₅）基、ＣＦ₃基のいずれか
を含有する酸化シリコン膜であることを特徴とする半導
体装置の作製方法。
【請求項３】請求項１において、前記半導体装置は、液
晶表示装置、ＥＬ表示装置またはイメージセンサである
ことを特徴とする半導体装置の作製方法。
【請求項４】請求項１において、前記半導体装置は、携
帯電話、ビデオカメラ、デジタルカメラ、プロジェクタ
ー、ゴーグル型ディスプレイ、パーソナルコンピュー
タ、ＤＶＤプレイヤー、電子辞書、または携帯型情報端
末であることを特徴とする半導体装置の作製方法。