JP2010153890A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP2010153890A
JP2010153890A JP2010028349A JP2010028349A JP2010153890A JP 2010153890 A JP2010153890 A JP 2010153890A JP 2010028349 A JP2010028349 A JP 2010028349A JP 2010028349 A JP2010028349 A JP 2010028349A JP 2010153890 A JP2010153890 A JP 2010153890A
Authority
JP
Japan
Prior art keywords
film
insulating film
opening
nitride insulating
organic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010028349A
Other languages
English (en)
Other versions
JP2010153890A5 (ja
JP4602466B2 (ja
Inventor
Tomohito Murakami
智史 村上
Masahiko Hayakawa
昌彦 早川
Shunpei Yamazaki
舜平 山崎
Kengo Akimoto
健吾 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010028349A priority Critical patent/JP4602466B2/ja
Publication of JP2010153890A publication Critical patent/JP2010153890A/ja
Publication of JP2010153890A5 publication Critical patent/JP2010153890A5/ja
Application granted granted Critical
Publication of JP4602466B2 publication Critical patent/JP4602466B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Abstract

【課題】信頼性の高い半導体装置を提供する。
【解決手段】ゲート電極と、ゲート電極の上に設けられたゲート絶縁膜と、ゲート絶縁膜
の上に設けられソース領域及びドレイン領域を含む半導体膜と、ソース領域又はドレイン
領域に電気的に接続する配線又は電極と、配線又は電極の上に設けられ第１の開口部を有
する第１の絶縁膜と、第１の絶縁膜の上に設けられ第２の開口部を有する第２の絶縁膜と
、第２の絶縁膜の上に設けられた画素電極とを有し、第１の絶縁膜は窒化シリコン膜を含
む積層の無機絶縁膜からなり、第２の絶縁膜は有機樹脂膜からなり、第２の絶縁膜の第２
の開口部の底面において、第１の絶縁膜の上面は第２の絶縁膜に覆われていない露呈した
部分を有し、第２の絶縁膜の第２の開口部の断面において、第２の絶縁膜の内壁面は凸状
の曲面を有しており、画素電極は、第１の開口部及び第２の開口部を介して配線又は電極
に電気的に接続されている。
【選択図】なし

Description

本発明は、半導体素子（代表的にはトランジスタ）及びその作製方法に関するものであ
り、特に薄膜トランジスタをデバイスとして用いた表示装置の技術分野に属する。即ち、
液晶表示装置もしくはエレクトロルミネセンス表示装置等に代表される表示装置に係る技
術分野又はＣＭＯＳセンサ等に代表されるセンサに係る技術分野その他の半導体集積回路
を搭載するあらゆる半導体装置に係る技術分野に属する。
近年、ガラス基板上に薄膜トランジスタ（ＴＦＴ）を集積化してなる液晶表示装置やエ
レクトロルミネセンス（Electro Luminescence）表示装置の開発が進んでいる。これらの
表示装置は、いずれもガラス基板上に薄膜形成技術を用いて薄膜トランジスタを作り込み
、その薄膜トランジスタで構成された様々な回路上に液晶素子やエレクトロルミネセンス
（以下、単にＥＬと略す。）素子を形成して表示装置として機能させることを特徴とした
半導体装置の一つである。
薄膜トランジスタで構成された回路は、少なからず凹凸を形成するため、その上に液晶
素子やＥＬ素子を形成するにあたって、有機樹脂膜等により平坦化することが一般的に行
われている。表示装置の表示部に設けられた各画素は、その内側に画素電極を有し、この
画素電極が、前掲の平坦化用有機樹脂膜に設けられたコンタクトホールを介して薄膜トラ
ンジスタに接続された構成をなしている。このような技術は、特許文献１及び特許文献２
に記載されている。
しかしながら、本出願人の研究により以下の事実が判明した。即ち、層間絶縁膜として
樹脂膜を用い、ドライエッチング技術を用いてコンタクトホールを形成した場合、完成し
た薄膜トランジスタのしきい値電圧（Ｖｔｈ）が大きくばらついてしまうという事実が判
明している。例えば、図４に示すデータは、ＳＯＩ基板上に形成した薄膜トランジスタの
しきい値電圧のばらつきについて、調べた結果である。図中の黒丸印は、層間絶縁膜とし
て窒化シリコン膜（ＳｉＮ）とアクリル膜の積層構造を用いた場合、また図中の白抜き三
角印は、層間絶縁膜として窒化酸化シリコン膜（ＳｉＮＯ）と酸化窒化シリコン膜（Ｓｉ
ＯＮ）の積層構造を用いた場合を示している。また、いずれの場合もコンタクトホールの
開口にはドライエッチング技術を用いている。なお、「ＳｉＮＯ」と「ＳｉＯＮ」の表記
の違いは、前者は酸素よりも窒素を多く含み、後者は窒素よりも酸素を多く含むという意
味で使い分けている。
図４のデータは、しきい値電圧のばらつきを統計処理により評価したグラフであり、横
軸にチャネル長（キャリア移動の長さ）、縦軸にＶｔｈばらつきを表している。近年、統
計処理として「四分位偏差」というものが知られている。四分位偏差とは、正規確率グラ
フにおいて、２５％の値と７５％の値の差であり、異常値に影響されない統計処理として
注目されている。本出願人は、この四分位偏差（２５％分位偏差ともいう。）を元に、１
６％の値と８４％の値の差を１６％分位偏差と定義し、その値を「Ｖｔｈばらつき」とし
て縦軸にプロットしている。なお、１６％分位偏差は、正規確率分布で言う±σに相当す
るため、それぞれ係数をかけて±３σと見なせる値としたものをデータプロットに用いて
いる。同データを見る限り、層間絶縁膜にアクリル膜を用いたものは、ばらつきがｎチャ
ネル型ＴＦＴで約４倍、ｐチャネル型ＴＦＴで約２倍の差が出ており、明らかにアクリル
膜を用いた方がばらつきが大きい。本出願人は、ドライエッチング時のプラズマダメージ
がアクリル膜に電荷を捕獲させ、その結果としてしきい値電圧がばらつく要因となってい
るのではないかと推測している。
特開平１０−５６１８２号公報 特開平１０−６８９７２号公報
本発明は、前掲の問題に鑑みてなされたものであり、有機樹脂膜を層間絶縁膜として用
いた表示装置の作製にあたって、薄膜トランジスタをそのしきい値電圧をばらつかせるこ
となく作製する技術を提供し、表示装置の動作性能の安定性の向上及び回路設計における
設計マージンの拡大を達成させることを課題とする。
また、併せて表示装置の画質の向上を達成することを課題とする。
本発明は、以下の手段により前掲の課題を解決することを特徴とするものである。即ち
、有機樹脂膜として感光性有機樹脂膜（好ましくは感光性アクリル膜、特にポジ型感光性
アクリル膜が望ましい。）を用い、当該感光性有機樹脂膜に第１の開口を形成した後、該
第１の開口を覆う窒化絶縁膜を形成し、改めてフォトレジスト等を用いて窒化絶縁膜に第
２の開口を形成し、有機樹脂膜を挟んで存在する上部電極と下部電極とを電気的に接続す
ることを特徴とする。なお、ポジ型感光性アクリル膜を用いる場合、通常において薄茶色
に着色しているため、第１の開口を設けた後、脱色処理（ブリーチング処理）を施して可
視光に対して透明にしておく必要がある。脱色処理は、現像後のパターン全体に対して露
光に用いた光（典型的には紫外光）を照射すれば良い。
本発明について、図１を用いて説明する。図１（Ａ）において、１０１は基板、１０２
は下地膜、１０３はソース領域、１０４はドレイン領域、１０５はチャネル形成領域であ
り、これらは下地膜１０２上に設けられた半導体膜を用いて構成されている。また、１０
６はゲート絶縁膜、１０７はゲート電極、１０８は第１パッシベーション膜である。ここ
までは、公知の薄膜トランジスタの構造であり、各部分の材料については公知のあらゆる
材料を用いることができる。
次に、本発明の薄膜トランジスタは、無機絶縁膜である第１パッシベーション膜１０８
上に層間絶縁膜１０９として感光性有機樹脂膜、特にポジ型の感光性アクリル膜を用いる
点に第１の特徴がある。感光性有機樹脂膜１０９の膜厚は、１〜４μｍ（好ましくは１．
５〜３μｍ）の範囲で選択すれば良い。そして、感光性有機樹脂膜１０９には第１開口部
（直径φ１で表される。）１１０が設けられ、感光性有機樹脂膜１０９の上面及び前記第
１開口部１１０の内壁面を覆うように無機絶縁膜である第２パッシベーション膜１１１が
設けられている点が第２の特徴と言える。さらに、第２パッシベーション膜１１１は、前
記第１開口部１１０の底面において、第２開口部（直径φ２で表される。）１１２を有し
ており、この第２開口部１１２と同じ径で前記第１パッシベーション膜１０８及びゲート
絶縁膜１０６にも開口部が形成されている点が第３の特徴である。即ち、第１開口部１１
０の内側にゲート絶縁膜１０６、第１パッシベーション膜１０８及び第２パッシベーショ
ン膜１１１を含む積層体に設けられた第２開口部を有する点に特徴がある。また、ソース
電極１１３は、第１開口部１１０及び第２開口部１１２を介してソース領域１０３に接続
され、ドレイン電極１１４は同様にドレイン領域１０４に接続される。
なお、第１パッシベーション膜１０８及び第２パッシベーション膜１１１としては、窒
化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸
化アルミニウム膜もしくは酸化窒化アルミニウム膜を用いることができる。また、これら
の膜を少なくとも一部に含む積層膜とすることも可能である。また、直径φ１は、２〜１
０μｍ（好ましくは３〜５μｍ）とし、直径φ２は、１〜５μｍ（好ましくは２〜３μｍ
）とすれば良い。但し、フォトリソグラフィ工程の精度によっても開口部の直径のデザイ
ンルールは変わるため、これらの数値範囲に限定する必要はない。即ち、いずれにしても
φ１＞φ２の関係を満たせば良いのである。
ここで点線で囲まれた領域１１５の部分についての拡大図を図１（Ｂ）に示す。図１（
Ｂ）は、第１開口部１１０及び第２開口部１１２の一部を示している。
第１開口部１１０は、その内壁面がなだらかな曲面を形成しており、連続的に変化する曲
率半径を有する。例えば、順番に３点の曲率半径Ｒ１、Ｒ２、Ｒ３に注目した時、それぞ
れの曲率半径の関係は、Ｒ１＜Ｒ２＜Ｒ３となっており、その数値は３〜３０μｍ（代表
的には１０〜１５μｍ）となっている。また、第１開口部１１０の底面において、感光性
有機樹脂膜１０９と第１パッシベーション膜１０８のなす角（接触角θ）は、３０°＜θ
＜６５°（代表的には４０°＜θ＜５０°）の範囲に収まるようにする。
このとき、図１（Ｂ）において、１１６で示される部分では、第１パッシベーション膜
１０８と第２パッシベーション膜１１１が密着し、感光性有機樹脂膜１０９を封止した状
態を構成している。このとき、密着した領域、即ち第１パッシベーション膜１０８と第２
パッシベーション膜１１１が接する領域の長さは、０．３〜３μｍ（好ましくは１〜２μ
ｍ）もあれば良いが、基本的には、第１開口部１１０の半径が第２開口部１１２の半径よ
りも０．３〜３μｍだけ大きければ良い。
本発明で用いる感光性有機樹脂膜（ここではポジ型の感光性アクリル膜）は、薄膜トラ
ンジスタの形成中及び形成後においてもガス成分を発生させることがあるため、密着性の
良い無機絶縁膜同士（特に、バリア性の高い窒化シリコン膜もしくは窒化酸化シリコン膜
が好適である。）で封止しておくことは、薄膜トランジスタの上に形成する液晶素子やＥ
Ｌ素子の劣化を防ぐという意味においても非常に重要である。
次に、図１に示した構造を有する薄膜トランジスタの作製方法について、図２を用いて
説明する。まず、図２（Ａ）について説明する。基板１０１上に、下地膜１０２を形成し
、その上に島状にエッチング加工した半導体膜を形成する。そして、その上にゲート絶縁
膜１０６を形成し、ゲート電極１０７を形成し、ゲート電極１０７をマスクに用いて自己
整合的にソース領域１０３及びドレイン領域１０４を形成する。このとき、同時にチャネ
ル形成領域１０５が確定する。ソース領域１０３及びドレイン領域１０４を形成したら、
加熱処理によりソース領域１０３及びドレイン領域１０４を活性化し、さらに第１パッシ
ベーション膜１０８を形成した後、加熱処理により水素化処理を行う。ここまでの作製方
法は公知の技術を用いて行えば良く、薄膜トランジスタを構成する材料としては、公知の
あらゆる材料を用いることができる。次に、層間絶縁膜１０９として、感光性有機樹脂膜
、ここではポジ型の感光性アクリル膜を形成する。
次に、図２（Ｂ）について説明する。感光性有機樹脂膜１０９を形成したら、フォトリ
ソグラフィ工程による露光処理を行い、感光性有機樹脂膜１０９をエッチングし、第１開
口部１１０を形成する。これは感光性有機樹脂膜だから可能な技術であり、また、エッチ
ング自体は現像液によるウェットエッチングであるため、前掲のプラズマダメージの如き
問題は発生しないという効果が得られる。現像液によるエッチング後は、感光性有機樹脂
膜１０９の脱色処理を行う。脱色処理は、露光に用いた光よりも強い光をパターン全体に
照射して行えば良い。なお、脱色処理は、露光直後、即ち焼成処理の前に行う必要がある
。焼成後は、感光性有機樹脂膜１０９の架橋が完了してしまうため、光照射による脱色が
不可能だからである。
また、第１開口部１１０の断面形状は、図１（Ｂ）のようになり、非常になだらかな内
壁面を有する。そのため、後に形成される電極の被覆率（カバレッジ）
が極めて良好なものとなる。なお、エッチング後の焼成工程においては、樹脂中への水分
や酸素の吸着もしくは吸収を防ぐため、不活性雰囲気（窒素雰囲気、希ガス雰囲気もしく
は水素雰囲気）で加熱することが望ましい。このとき、昇温から降温に至るまで徹底して
不活性雰囲気としておくことにより、水分及び酸素の吸着（もしくは吸収）量を１０ｐｐ
ｍ以下（好ましくは１ｐｐｍ以下）に抑えることが望ましい。
次に、図２（Ｃ）について説明する。第１開口部１１０を形成したら、感光性有機樹脂
膜１０９の上面及び第１開口部１１０の内壁面を覆うように第２パッシベーション膜１１
１を形成する。第２パッシベーション膜１１１は、第１パッシベーション膜１０８と同一
の材料としても良い。第２パッシベーション膜１１１の形成は、高周波放電によるスパッ
タ法を用いることが好ましい。条件としては、シリコンターゲットを用い、スパッタガス
として窒素ガスを用いれば良い。圧力は適宜設定すれば良いが、０．５〜１．０Ｐａ、放
電電力は２．５〜３．５ＫＷ、成膜温度は室温（２５℃）から２５０℃の範囲内とすれば
良い。そして、第２パッシベーション膜１１１を形成したら、フォトレジスト２０１を形
成する。
このフォトレジスト２０１は、第２パッシベーション膜１１１に対して第２開口部１１２
を形成するためのマスクである。
次に、図２（Ｄ）について説明する。フォトレジスト２０１を形成したら、エッチング
処理を行って第２パッシベーション膜１１１、第１パッシベーション膜１０８及びゲート
絶縁膜１０６を順次エッチングし、第２開口部１１２を形成する。このとき、エッチング
処理は、ドライエッチング処理でもウェットエッチング処理でも良いが、第２開口部１１
２の形状を良好なものとするためには、ドライエッチング処理が好ましい。本発明では、
ここでドライエッチング処理を行っても感光性有機樹脂膜１０９がプラズマに直接曝され
ることがないため、プラズマダメージを蓄積させてしまうような不具合が生じない。この
ように、感光性有機樹脂膜に設けられた開口部の内壁面を窒化シリコン膜等の窒化絶縁膜
で保護しながら、その開口部の底面にさらに径の小さな開口部を設ける点が本発明の特徴
の一つと言える。
また、ドライエッチング処理により第２開口部１１２を形成する際、ゲート絶縁膜１０
６及び第１パッシベーション膜１０８をエッチングすることになるが、このエッチングは
無機絶縁膜の組み合わせによって生産性を高めることが可能である。即ち、第１パッシベ
ーション膜１０８として窒化シリコン膜を用い、ゲート絶縁膜１０６として酸化窒化シリ
コン膜を用いれば、第１パッシベーション膜１０８のエッチングの際にはゲート絶縁膜１
０６をエッチングストッパーとして機能させ、ゲート絶縁膜１０６のエッチングの際には
ソース領域（シリコン膜）
１０３をエッチングストッパーとして機能させることができる。
例えば、ゲート絶縁膜１０６に酸化窒化シリコン膜、第１パッシベーション膜１０８に
窒化シリコン膜を用いた場合を考える。第１パッシベーション膜１０８として機能する窒
化シリコン膜は、四フッ化炭素（ＣＦ4）ガス、ヘリウム（Ｈｅ）ガス及び酸素（Ｏ2）ガ
スを用いてエッチングできるが、これらのガスはシリコン膜もエッチングしてしまう。し
かしながら、下地のゲート絶縁膜１０６として機能する酸化窒化シリコン膜がエッチング
ストッパーとして働くため、ソース領域１０３として機能するシリコン膜を消失させてし
まうことはない。また、ゲート絶縁膜（ここでは酸化窒化シリコン膜）１０６は、三フッ
化炭化水素（ＣＨＦ3）ガスを用いることでエッチングでき、かつ、シリコン膜を殆どエ
ッチングしないので、ソース領域１０３をエッチングストッパーとして機能させることが
可能となる。
次に、図２（Ｅ）について説明する。第２開口部１１２を形成したら、その上に金属膜
を形成し、エッチングによりパターン化してソース電極１１３及びドレイン電極１１４を
形成する。これら電極を形成するために、チタン膜、窒化チタン膜、タングステン膜（合
金を含む。）、アルミニウム膜（合金を含む。）もしくはこれらの積層膜を用いれば良い
。
以上のようにして、図１（Ａ）、（Ｂ）で説明した構造の薄膜トランジスタを得ること
ができる。こうしてえた薄膜トランジスタは、感光性有機樹脂膜を有すると共に、当該感
光性有機樹脂膜が平坦化膜としても機能する。また、この感光性有機樹脂膜が窒化絶縁膜
（代表的には、窒化シリコン膜もしくは窒化酸化シリコン膜）に封止されているため、脱
ガスによる問題も生じない。
ここで、感光性有機樹脂膜１０９として、特にポジ型の感光性アクリル膜が好ましいとし
た理由について以下に説明する。
まず、図３（Ａ）に示す写真は、非感光性アクリル膜（膜厚：約１．３μｍ）
に対してドライエッチング処理を施してパターン化した状態の断面ＳＥＭ（走査型電子顕
微鏡）写真であり、図３（Ｂ）はその模式図である。従来のように非感光性アクリル膜に
対してドライエッチング処理を施した場合、パターン上部に曲面は殆ど形成されず、実質
的に曲率半径（Ｒ）のない上端部となる。また、パターンの下部は、テーパー角（接触角
）が約６３°となっているが、この下端部においても曲面は観察されない。
次に、図５（Ａ）に示す写真は、ポジ型感光性アクリル膜（膜厚：約２．０μｍ）に対
して露光及び現像処理を施してパターン化した状態の断面ＳＥＭ写真であり、図５（Ｂ）
はその模式図である。ポジ型感光性アクリル膜の断面形状については、現像液によるエッ
チング処理後において非常になだらかな曲面を有し、連続的に曲率半径（Ｒ）が変化して
いる。また、接触角も約３２〜３３°と小さな値が得られている。即ち、図１（Ｂ）に示
した形状そのままであり、本発明の薄膜トランジスタ及び表示装置を作製するにあたって
、非常に有用な形状と言える。勿論、接触角の値はエッチング条件や膜厚等によって変わ
るが、前掲のように３０°＜θ＜６５°を満たせば良い。
次に、図６（Ａ）に示す写真は、ネガ型感光性アクリル膜（膜厚：約１．４μｍ）に対
して露光及び現像処理を施してパターン化した状態の断面ＳＥＭ写真であり、図６（Ｂ）
はその模式図である。ネガ型感光性アクリル膜の断面形状については、現像液によるエッ
チング処理後においてなだらかなＳ字状の曲面を形成し、パターン上端部においてはある
曲率半径（Ｒ）をもって湾曲している。また、接触角は約４７°という値が得られている
。この場合、図６（Ｂ）のＷで表すテール（裾）の部分の長さが問題となる。特に、微細
加工の必要なコンタクトホール（開口部）においては、このテール部分が長くなってしま
うと、コンタクトホール内で下層の電極もしくは配線が露出しない状況が発生する恐れが
あり、接触不良による断線が懸念される。ただし、このテール部分の長さ（Ｗ）が１μｍ
以下（好ましくは、コンタクトホールの半径未満の長さ）であれば、そのような断線の可
能性は低くなる。
次に、図７（Ａ）に示す写真は、ポジ型感光性ポリイミド膜（膜厚：約１．５μｍ）に
対して露光及び現像処理を施してパターン化した状態の断面ＳＥＭ写真であり、図７（Ｂ
）はその模式図である。ポジ型感光性ポリイミド膜の断面形状については、現像液による
エッチング処理後において若干のテール部分（長さＷで表される。）と湾曲した上端部を
有しているが、その曲率半径（Ｒ）は小さい。
以上の断面形状を観察してみると、次のような考察をすることができる。コンタクトホ
ール（開口部）形成後、電極もしくは配線となる金属膜を成膜する際、スパッタ法、蒸着
法もしくはＣＶＤ法等が用いられる。薄膜を構成する材料分子は、被形成面に付着すると
安定なサイトを求めて表面を移動するが、コンタクトホールの上端部の如き鋭角をもった
形状（凸部となる形状）の部分に集まりやすいことが知られている。この傾向は、特に蒸
着法において顕著である。そのため、開口部の断面形状が図３（Ａ）に示したような形状
であると、開口部の縁に材料分子が集中してしまうため、その部分だけ局部的に膜厚が厚
くなり、ひさし状の凸部を形成してしまう。これが後に断線（段切れ）等の不良の原因と
なるため、好ましいものではない。従って、図３（Ａ）に示した非感光性アクリル膜及び
図７（Ａ）に示したポジ型感光性ポリイミド膜は、被覆率（カバレッジ）の観点から不利
な材料と言える。
また、前掲の図６（Ａ）、図７（Ａ）ように、コンタクトホールの下端部においてテー
ル部分が形成されるような形状は、場合によってはテール部分がコンタクトホールの底面
を覆ってしまい、接触不良を招く恐れがあるため、接触性の観点から不利な材料と言える
。勿論、テール部分の長さが１μｍ以下（好ましくは、コンタクトホールの半径未満の長
さ）であれば問題はない。
以上の点より、本発明を実施するには図５（Ａ）に示した形状をなすポジ型感光性アク
リル膜が最も好適と言える。即ち、ポジ型感光性アクリル膜を用いれば、コンタクトホー
ルの上端部において非常になだらかな曲面を有するため被覆率は全く問題なく、また、コ
ンタクトホールの下端部においては、テール部分を形成せずに３０°＜θ＜６５°を満た
す接触角をもって確実のコンタクトホールの底面が画定しているため、接触不良の問題も
生じない。本出願人は、以上の理由により、本発明を実施するにあたって、特に有機樹脂
からなる層間絶縁膜としては、ポジ型感光性アクリル膜が最も好ましい材料であると考え
ている。
以上のように、有機樹脂膜を層間絶縁膜として用いた薄膜トランジスタを作製するにあ
たって、層間絶縁膜として感光性有機樹脂膜を用い、かつ、図１に示すコンタクト構造と
することにより、薄膜トランジスタをしきい値電圧をばらつかせることなく作製すること
が可能となり、薄膜トランジスタのみならずそれを用いた表示装置の動作性能の安定性の
向上及び回路設計における設計マージンの拡大を達成することができる。
本発明により、回路設計における設計マージンの高いプロセスで、薄膜トランジスタの
しきい値電圧をばらつかせることなく表示装置の作製が可能となり、表示装置の動作性能
の安定性の向上を達成することができる。さらに、前掲の薄膜トランジスタを作製すると
同時に、特にフォトリソ工程を増やすことなく小さな面積で大きな容量を形成することが
でき、表示装置の画質の向上を図ることができる。
薄膜トランジスタの構造を示す図。 薄膜トランジスタの作製工程を示す図。 有機樹脂膜の断面構造を示すＳＥＭ写真及び模式図。 しきい値電圧のバラツキを示す図。 有機樹脂膜の断面構造を示すＳＥＭ写真及び模式図。 有機樹脂膜の断面構造を示すＳＥＭ写真及び模式図。 有機樹脂膜の断面構造を示すＳＥＭ写真及び模式図。 薄膜トランジスタの構造を示す図。 発光装置の画素構成を示す図。 発光装置の断面構造を示す図。 発光装置の断面構造を示す図。 薄膜トランジスタの構造を示す図。 液晶表示装置の画素構成を示す図。 液晶表示装置の断面構造を示す図。 発光装置の外観構成を示す図。 電気器具の具体例を示す図。 窒化シリコン膜を誘電体するＭＯＳ構造のＣ−Ｖ特性を示す図。 窒化シリコン膜のＳＩＭＳ測定データ。 発光装置の断面構造を示す図。
〔実施の形態１〕 本実施の形態では、図１において、第１開口部１１０の形成位置を
異なるものとした例について図８を用いて説明する。なお、図８（Ａ）、（Ｂ）は、共に
第２開口部まで形成した時点における断面構造を表している。また、必要に応じて図１で
用いた符号を参考にする。
図８（Ａ）において、８０１は直径φ１の第１開口部であり、８０２は直径φ２の第２
開口部である。図８（Ａ）の特徴は、第１開口部８０１が、ソース領域１０３の端部から
はみ出して設けられている点にある。感光性有機樹脂膜１０９は、第１パッシベーション
膜１０８がエッチングストッパーとなってエッチングの進行が止まるため、本実施の形態
の如き位置に形成することが可能である。また、図８（Ｂ）において、８０３は直径φ３
の第１開口部であり、８０４は直径φ２の第２開口部である。図８（Ｂ）の特徴も、第１
開口部８０３が、ソース領域１０３の側端部からはみ出して設けられている点にある。こ
の場合もまた感光性有機樹脂膜１０９は、第１パッシベーション膜１０８がエッチングス
トッパーとなってエッチングの進行が止まる。
以上のように、層間絶縁膜として用いる感光性有機樹脂膜の下にエッチングストッパー
となり得る無機絶縁膜が存在するため、第１開口部の直径を大きくとっても何ら問題はな
く、コンタクトホールを形成する際の設計マージンを広くとることができるという意味で
非常に有用である。
〔実施の形態２〕 本実施の形態では、本発明をＥＬ表示装置等の発光装置に適用した
例について説明する。図９において、図９（Ａ）は、発光装置の一画素における上面図（
ただし、画素電極を形成したところまで。）であり、図９（Ｂ）はその回路図であり、図
９（Ｃ）、（Ｄ）はそれぞれＡ−Ａ’もしくはＢ−Ｂ’における断面図に相当する図面で
ある。
図９（Ａ）、（Ｂ）に示すように、発光装置の表示部は、ゲート配線９５１、データ配
線９５２及び電源配線（定電圧もしくは定電流を供給する配線）９５３で囲まれた複数の
画素をマトリクス配置で有し、各画素にはスイッチング素子として機能するＴＦＴ（以下
、スイッチング用ＴＦＴという。）９５４、ＥＬ素子を発光させるための電流もしくは電
圧を供給する手段として機能するＴＦＴ（以下、駆動用ＴＦＴという。）９５５、容量部
９５６及びＥＬ素子９５７が設けられている。ＥＬ素子９５７は、ここでは図示されてい
なが、画素電極９５８の上方に発光層を設けることにより形成することができる。
なお、本実施の形態において、スイッチング用ＴＦＴ９５４として、マルチゲート構造
のｎチャネル型ＴＦＴを用い、駆動用ＴＦＴ９５５として、ｐチャネル型ＴＦＴを用いて
いるが、発光装置の画素構成はこれに限定する必要はなく、公知のどのような構成に対し
ても本発明を適用できる。
図９（Ｃ）の断面図には、ｎチャネル型ＴＦＴ９５４及び容量部９５６が現れる。９０
１は基板であり、ガラス基板、セラミック基板、石英基板、シリコン基板もしくはプラス
チック基板（プラスチックフィルムを含む。）を用いることができる。また、９０２は窒
化酸化シリコン膜、９０３は酸化窒化シリコン膜であり、積層して下地膜として機能させ
る。勿論、これらの材料に限定する必要はない。さらに、酸化窒化シリコン膜９０３の上
には、ｎチャネル型ＴＦＴ９５４の活性層が設けられ、該活性層は、ソース領域９０４、
ドレイン領域９０５、ＬＤＤ領域９０６ａ〜９０６ｄ及びチャネル形成領域９０７ａ、９
０７ｂを有し、ソース領域９０４とドレイン領域９０５の間に、二つのチャネル形成領域
及び四つのＬＤＤ領域を有している。
また、ｎチャネル型ＴＦＴ９５４の活性層は、ゲート絶縁膜９０８に覆われ、その上に
ゲート電極９０９ａ、９０９ｂ及びゲート電極９１０ａ、９１０ｂが設けられている。ゲ
ート絶縁膜９０８は、本実施の形態では酸化窒化シリコン膜を用いるが、比誘電率の高い
窒化アルミニウム膜等の前掲の窒化絶縁膜を用いると、素子の占有面積を小さくできるた
め、集積度の向上に有効である。
また、ゲート電極９０９ａ及び９１０ａとしては、窒化タンタル膜を用い、ゲート電極
９０９ｂ及び９１０ｂとしては、タングステン膜を用いる。これらの金属膜は相互に選択
比が高いため、エッチング条件を選択することにより図９（Ｂ）に示すような構造とする
ことが可能である。このエッチング条件については、本出願人による特開２００１−３１
３３９７号公報を参照すれば良い。
また、ゲート電極を覆う第１パッシベーション膜９１１として窒化シリコン膜もしくは
窒化酸化シリコン膜が設けられ、その上に感光性有機樹脂膜９１２（本実施の形態ではポ
ジ型感光性アクリル膜を用いる。）が設けられる。さらに、感光性有機樹脂膜９１２には
第１開口部（図１参照）を覆うように第２パッシベーション膜９１３が設けられ、第１開
口部の底面において第２開口部（図１参照）
が設けられる。本実施の形態では、第２パッシベーション膜９１３として窒化シリコン膜
もしくは窒化酸化シリコン膜を用いる。勿論、窒化アルミニウム膜や窒化酸化アルミニウ
ム膜等の他の窒化絶縁膜を用いることも可能である。
また、データ配線９５２は、第２開口部を介してソース領域９０４に接続され、接続配
線９１５は、第２開口部を介してドレイン領域９０５に接続される。接続配線９１５は、
駆動用ＴＦＴ９５５のゲートに接続される配線である。これらデータ配線９５２及び接続
配線９１５は、アルミニウムや銅といった低抵抗な金属を主成分とする配線を他の金属膜
で挟んだ構造やこれらの金属の合金膜を用いれば良い。
また、９１６は駆動用ＴＦＴ９５５のソース領域であり、電源配線９５３が接続される
。この接続に係るコンタクト部は、本発明の実施により第１開口部及び第２開口部が形成
されている。さらに電源配線９５３は、駆動用ＴＦＴ９５５のゲート配線９１７に第１パ
ッシベーション膜９１１及び第２パッシベーション膜９１３を介して対向すると共に保持
容量９５６ａを形成している。さらに、ゲート配線９１７は、半導体膜９１８にゲート絶
縁膜９０８を介して対向すると共に保持容量９５６ｂを形成している。この半導体膜９１
８は、電源配線９５３が半導体膜９１９に接続されているため、そこから電荷を供給され
て電極として機能する。このように、容量部９５６は、保持容量９５６ａ及び９５６ｂを
並列に接続した構成となるため、非常に小さな面積で大容量を得られる。さらに、特に保
持容量９５６ａは、誘電体として比誘電率の高い窒化シリコン膜を用いているため、大き
な容量を確保できる。また、保持容量９５６ａの誘電体は、第１パッシベーション膜９１
１及び第２パッシベーション膜９１３の積層構造からなるため、ピンホールの発生確率が
極めて低く、信頼性の高い容量を形成することができる。
本発明を実施する場合、従来に比べて第２開口部を形成するためにフォトリソグラフィ
工程で使用するマスク数が増加するが、そのマスク数の増加を逆に利用することにより、
本実施の形態に示すように、新たに保持容量を形成することが可能となる。この点も本発
明の大きな特徴の一つである。この本発明の特徴は、マスク増加のデメリットを補って余
りあるものであり、結果的に産業の発達に大きく寄与するものである。例えば、高精細な
画像表示を得るためには、表示部において各画素の面積に対する保持容量の相対的な占有
面積を減らし開口率を向上させることが必要であるが、そのためには保持容量の増加は極
めて有用である。
また、図９（Ｄ）において、９２０は駆動用ＴＦＴ９５５のドレイン領域であり、ドレ
イン配線９２１に接続される。そして、ドレイン配線９２１は、画素電極９５８に接続さ
れて画素を構成する。本実施の形態では、画素電極９５８として可視光に対して透明な酸
化物導電膜（代表的には、ＩＴＯ膜）を用いるが、これに限定されない。
以上の画素構成を有する発光装置において、実際にＥＬ素子まで形成した例を図１０に
示す。図１０（Ａ）は、図９（Ｄ）に示した断面に相当する図面であり、画素電極９５８
上に、ＥＬ素子９５７を形成した状態を示している。なお、図１０（Ａ）の構造とした場
合、画素電極９５８はＥＬ素子９５７の陽極に相当する。また、本明細書において、ＥＬ
素子とは、陰極及び陽極の間にＥＬ層を設け、該ＥＬ層に電圧を印加するもしくは電流を
注入することにより発光させる素子を指す。
この画素電極９５８の端部は、感光性有機樹脂膜９６１で覆われ、該感光性有機樹脂膜
９６１は各画素を縁取るように格子状に設けられるか、又は行単位もしくは列単位でスト
ライプ状に設けられる。いずれにしても、コンタクトホール上に形成することにより凹部
を効率良く埋めることができ、全体の平坦化を兼ねることもできる。なお、本実施の形態
では、感光性有機樹脂膜（第２の感光性有機樹脂膜）９６１として、前掲の層間絶縁膜と
して用いた感光性有機樹脂膜（第１の感光性有機樹脂膜）９１２と同一の材料（本実施の
形態ではポジ型感光性アクリル膜）を用いているため、生産設備を最小限に抑えることが
できる。また、図示しないが、図６に示したＳ字状の断面形状となるネガ型感光性アクリ
ル膜を用いても良い。勿論、このとき開口部の上端部及び下端部における曲率半径は、３
〜３０μｍ（代表的には１０〜１５μｍ）とすることが望ましい。また、その場合は、Ｗ
で示されるテール部分の長さを極力短くしないと開口率が低下してしまうため好ましくな
い。また、公知のレジスト材料（クロモフォアを含む高分子材料）を用いることも可能で
ある。
また、感光性有機樹脂膜９６１の表面は、第３パッシベーション膜９６２としての窒化
絶縁膜で覆われており、これにより感光性有機樹脂膜９６１からの脱ガスを抑制すること
ができる。また、画素電極９５８上において、第３パッシベーション膜９６２はエッチン
グされて開口部が設けられており、該開口部において、ＥＬ層９６３と画素電極９５８が
接する。ＥＬ層９６３は、発光層、電荷注入層もしくは電荷輸送層といった薄膜を積層し
て構成することが一般的であるが、発光が確認されているあらゆる構造及び材料を用いる
ことができる。例えば、電子輸送層もしくはホールブロッキング層としてシリコンを含む
有機系材料であるＳＡｌｑ（Ａｌｑ3の３つの配位子の１つをトリフェニルシラノール構
造で置換したもの）を用いることも可能である。
勿論、有機薄膜のみで構成する必要はなく、有機薄膜と無機薄膜を積層した構造として
も良いし、高分子薄膜であっても低分子薄膜であっても良い。また、成膜方法は、高分子
薄膜を用いるか低分子薄膜を用いるかによって異なるが、公知の方法で成膜すれば良い。
また、ＥＬ層９６３の上には、陰極９６４が設けられ、さらにその上には最終的に第４
パッシベーション膜９６５としての窒化絶縁膜が設けられている。陰極９６４は、周期表
の１族もしくは２族に属する元素を含む金属薄膜を用いれば良いが、アルミニウムに０．
２〜１．５ｗｔ％（好ましくは０．５〜１．０ｗｔ％）のリチウムを添加した金属膜が電
荷注入性その他の点で好適である。なお、リチウムは拡散することによってＴＦＴの動作
に害を及ぼすことが懸念されるが、本実施の形態は、第１パッシベーション９１１、第２
パッシベーション膜９１３及び第３パッシベーション膜９６２で完全に保護されているた
め、リチウムの拡散は気にする必要がない。
ここで高周波放電によるスパッタ法で形成した窒化シリコン膜のリチウムに対するブロ
ッキング効果を示すデータを図１７に示す。図１７（Ａ）は、高周波放電によるスパッタ
法で形成した窒化シリコン膜（ＲＦ−ＳＰ ＳｉＮと表記）を誘電体としたＭＯＳ構造の
Ｃ−Ｖ特性である。なお、「Ｌｉ−ｄｉｐ」とは、窒化シリコン膜上にリチウムを含む溶
液をスピンコートしたという意味であり、試験のため、意図的にリチウムで汚染させたこ
とを意味する。この高周波放電によるスパッタ法で形成した窒化シリコン膜は、半径１２
ｉｎｃｈの円型Ｓｉターゲットを用い、ガス流量比をＮ2：Ａｒ＝２０：２０（ｓｃｃｍ
）、成膜ガス圧力を０．８Ｐａ、成膜電力を高周波電力で３ｋＷ、基板温度を２００℃の
条件にて成膜したものである。高周波放電によるスパッタ法で形成した窒化シリコン膜の
組成をＳＩＭＳで測定した結果を図１８及び表１に示す。図１８及び表１から、窒化シリ
コン膜中には、水素が５×１０20、炭素が４×１０19、酸素が２×１０21、アルゴンが３
×１０21ａｔｏｍｓ／ｃｍ3含まれることがわかる。
Figure 2010153890
また、図１７（Ｂ）は、比較のためプラズマＣＶＤ法で形成した窒化シリコン膜（ＣＶＤ
ＳｉＮと表記）を誘電体としたＭＯＳ構造のＣ−Ｖ特性である。なお、図１７（Ｂ）の
データは、金属電極としてアルミニウムにリチウムを添加した合金膜を用いている。これ
らに通常のＢＴ試験を施した（具体的には、１．７ＭＶの電圧印加に加えて±１５０℃で
１時間の加熱処理を行った。）結果、図１７（Ａ）に示すように、高周波放電によるスパ
ッタ法で形成した窒化シリコン膜は殆どＣ−Ｖ特性に変化が見られなかったのに比べ、プ
ラズマＣＶＤ法で形成した窒化シリコン膜はＣ−Ｖ特性に大きな変化が見られ、リチウム
による汚染が確認された。これらのデータは、高周波放電によるスパッタ法で形成した窒
化シリコン膜がリチウム拡散に対して非常に有効なブロッキング効果を有していることを
示唆している。
さらに、第２パッシベーション膜９１３もしくは第３パッシベーション膜９６２として
窒化絶縁膜を用いることによって放熱効果を期待することができる。例えば、酸化シリコ
ン膜の熱伝導率を１とすれば、窒化シリコン膜では約５、窒化アルミニウム膜では約３５
〜１３０というように非常に高い熱伝導率を有するため、ＥＬ素子が発熱した場合におい
ても効果的に放熱が行われ、自己発熱によるＥＬ層９６３の劣化を抑制することが可能で
ある。
なお、第３パッシベーション膜９６２及び第４パッシベーション膜９６５としては、第
１パッシベーション膜９１１や第２パッシベーション膜９１３で用いた窒化絶縁膜と同じ
材料を用いることが可能である。
図１０（Ａ）に示した構造とした場合、ＥＬ素子から発した光は、画素電極９５８を透
過して基板９０１側から出射される。このとき、感光性有機樹脂膜９１２を透過すること
になるため、脱色処理を十分に行って、十分に透明にしておく必要がある。
次に、図１０（Ｂ）は、画素電極９５８の代わりに反射性を有する金属膜９７１とした
例であり、反射性を有する金属膜９７１としては、陽極として機能させるために白金（Ｐ
ｔ）や金（Ａｕ）といった仕事関数の高い金属膜を用いる。また、これらの金属は、高価
であるため、アルミニウム膜やタングステン膜といった適当な金属膜上に積層し、少なく
とも最表面に白金もしくは金が露出するような画素電極としても良い。９７２はＥＬ層で
あり、図１０（Ａ）の場合と同様に、発光が確認されているあらゆる構造及び材料を用い
ることができる。また、９７３は膜厚の薄い（好ましくは１０〜５０ｎｍ）金属膜であり
、陰極として機能させるために周期表の１族もしくは２族に属する元素を含む金属膜を用
いる。さらに、金属膜９７３に積層して酸化物導電膜（代表的にはＩＴＯ膜）９７４を設
け、その上に第４パッシベーション膜９７５を設ける。
図１０（Ｂ）に示した構造とした場合、ＥＬ素子から発した光は、画素電極９７１で反
射され、金属膜９７３及び酸化物導電膜９７４等を透過して出射される。このとき、画素
電極９７１の下方は光が透過することもないため、メモリ素子や抵抗素子等を設けても良
いし、感光性有機樹脂膜９１２が着色されていても構わない。そのため、設計の自由度が
高く、また製造工程を簡略化することもできるため、全体として製造コストの低減に寄与
する構造と言える。
図１０（Ａ）では、ＥＬ素子から発した光が画素電極９５８を透過して基板９０１から
出射される場合（下方出射型）、図１０（Ｂ）では、ＥＬ素子から発した光が画素電極９
７１で反射され、金属膜９７３及び酸化物導電膜９７４等を透過して出射する場合（上方
出射型）を示したが、ＥＬ素子から発した光が上方及び下方の両側から出射するような構
造にすることもできる。この場合、例えば、図１０（Ｂ）の反射性を有する金属膜９７１
を透光性を有する酸化物導電膜（代表的にはＩＴＯ膜）に置きかえて画素電極を形成すれ
ばよい。具体的な構造の例を図１９に示す。図１９において、９８１はＩＴＯ膜などの酸
化物導電膜で形成された画素電極、９８２はＥＬ層、９８３は膜厚の薄い（好ましくは１
０〜５０ｎｍ）金属膜である。金属膜９８３は、陰極として機能させるために周期表の１
族もしくは２族に属する元素を含む金属膜を用いる。さらに、金属膜９８３に積層して酸
化物導電膜（代表的にはＩＴＯ膜）９８４を設け、その上に第４パッシベーション膜９８
５を設ける。
〔実施の形態３〕 本実施の形態では、実施の形態２に示した発光装置において、ドレイ
ン配線９２１と画素電極９５８との接続構造を変形した例を示す。なお、基本的な構造は
図９（Ｃ）と変わらないので、本実施の形態では必要箇所のみ符号を付して説明する。
図１１（Ａ）は、酸化物導電膜を用いて画素電極５０１を形成した後、ドレイン配線５
０２を形成しており、画素電極５０１の端部を覆うようにドレイン配線５０２が接触した
構造となっている。この構造を形成する場合、第２開口部５０３を形成してから画素電極
５０１を形成しても良いし、画素電極５０１を形成してから第２開口部５０３を形成して
も良い。いずれにしても、ドライエッチング処理が行われたとしても常に感光性有機樹脂
膜９１２は第２パッシベーション膜９１３によってプラズマダメージから保護されるため
、薄膜トランジスタの電機特性に悪影響を与えることがない。
次に、図１１（Ｂ）は、第１パッシベーション膜９１１の上に無機絶縁膜でなる層間絶
縁膜５０４を設け、その上にドレイン配線５０５を設けている。それと同時に、接続配線
５０６を形成する。接続配線５０６は、下層の容量配線９１７に接続されている。これら
ドレイン配線５０５及び接続配線５０６は、第１開口部５０７を有した感光性有機樹脂膜
５０８に覆われ、かつ、該第１開口部５０７は、窒化絶縁膜でなる第２パッシベーション
膜５０９に覆われている。第２パッシベーション膜５０９は、第１開口部５０７の底面に
おいて第２開口部５１０を有し、第１開口部５０７及び第２開口部５１０を介して酸化物
導電膜でなる画素電極５１１とドレイン配線５０５が接続される。
このとき、接続配線５０６上には、第２パッシベーション膜５０９及び画素電極５１１
で構成される保持容量５１２が形成される。図１１（Ｂ）の構造とした場合、誘電体とし
て比誘電率が高い第２パッシベーション膜５０９のみを用いることになるため、容量値の
大きい保持容量を形成することが可能である。勿論、画素電極５１１と容量配線９１７を
一対の電極として保持容量を形成することも可能であるが、その場合、誘電体として第２
パッシベーション膜５０９、層間絶縁膜５０４及び第１パッシベーション膜９１１を用い
ることになるので容量値は図１１（Ｂ）の構造よりも劣ってしまうことになる。
次に、図１１（Ｃ）は、図１１（Ｂ）において、ドレイン配線５０５及び接続配線５０
６を形成した後に別のパッシベーション膜として窒化絶縁膜５１３を設けた例である。こ
うした場合、保持容量５１４は、接続配線５０６、窒化絶縁膜５１３、第２パッシベーシ
ョン膜５０９及び画素電極５１１で構成されることになる。この場合、図１１（Ｂ）に比
べて膜厚が厚くなった分、若干容量値は劣るが、誘電体を積層にすることでピンホールの
問題等を低減することができ、保持容量としての信頼性を高まる。
以上のように、本発明は、実施の形態２に示される構造に限定されるものではなく、層
間絶縁膜として有機樹脂膜を用いるトランジスタ構造のすべてに適用可能である。なお、
本実施の形態に示す構造において、第２パッシベーション５０９や窒化絶縁膜５１３には
、前掲の実施の形態１や実施の形態２で説明した窒化絶縁膜を用いることができる。
〔実施の形態４〕 本実施の形態では、実施の形態１〜３において、薄膜トランジスタ
としてボトムゲート型の薄膜トランジスタ（具体的には、逆スタガ型ＴＦＴ）を用いた例
を示す。即ち、実施の形態２もしくは３において、スイッチング用ＴＦＴ及び駆動用ＴＦ
Ｔとして、逆スタガ型ＴＦＴを用いても本発明を実施することができる。
本実施の形態について、図１２を用いて説明する。図１２において、３０１は基板、３
０２はゲート電極、３０３はゲート絶縁膜、３０４はソース領域、３０５はドレイン領域
、３０６ａ、３０６ｂはＬＤＤ領域、３０７はチャネル形成領域であり、これらはゲート
電極３０２を覆って設けられたゲート絶縁膜３０３上に設けられた半導体膜を用いて構成
されている。また、３０８、３０９は無機絶縁膜であり、本実施の形態では、３０８は酸
化シリコン膜であり、３０９は窒化シリコン膜である。３０９は第１パッシベーション膜
として機能し、３０８は下層になる半導体層と窒化シリコンからなる第１パッシベーショ
ン膜３０９との間のバッファ層として機能する。ここまでは、公知の薄膜トランジスタの
構造であり、各部分の材料については公知のあらゆる材料を用いることができる。
次に、第１パッシベーション膜３０９上には、層間絶縁膜３１０として感光性有機樹脂
膜、具体的にはポジ型感光性アクリル膜を設けられ、感光性有機樹脂膜３１０には第１開
口部（直径φ１で表される。）３１１が設けられている。さらに、感光性有機樹脂膜３１
０の上面及び前記第１開口部３１１の内壁面を覆うように無機絶縁膜からなる第２パッシ
ベーション膜３１２が設けられ、該第２パッシベーション膜３１２には前記第１開口部３
１１の底面において、第２開口部（直径φ２で表される。）３１３が設けられている。ま
た、３１４はソース電極、３１５はドレイン電極である。
本実施の形態においても、実施の形態１と同様に、第１パッシベーション膜３０９及び
第２パッシベーション膜３１２としては、窒化シリコン膜、窒化酸化シリコン膜、酸化窒
化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜もしくは酸化窒化アルミニ
ウム膜を用いることができる。また、これらの膜を少なくとも一部に含む積層膜とするこ
とも可能である。また、直径φ１は、２〜１０μｍ（好ましくは３〜５μｍ）とし、直径
φ２は、１〜５μｍ（好ましくは２〜３μｍ）とすれば良く、φ１＞φ２の関係を満たせ
ば良い。なお、第１開口部３１１の断面形状については、〔課題を解決するための手段〕
で詳細に説明したのでここでは省略するが、その内壁面がなだらかな曲面を形成し、連続
的に変化する曲率半径を有することが望ましい。具体的には、順番に３点の曲率半径Ｒ１
、Ｒ２、Ｒ３に注目した時、それぞれの曲率半径の関係は、Ｒ１＜Ｒ２＜Ｒ３となり、そ
の数値は３〜３０μｍ（代表的には１０〜１５μｍ）となることが望ましい。また、第１
開口部３１１の底面において、感光性有機樹脂膜３１０と第１パッシベーション膜３０９
のなす角（接触角θ）が３０°＜θ＜６５°（代表的には４０°＜θ＜５０°）の範囲に
収まるようにすると良い。
以上のように、本発明を実施するにあたって薄膜トランジスタの構造をトップゲート型
のみもしくはボトムゲート型のみに限定する必要はなく、あらゆる構造の薄膜トランジス
タに適用することができる。さらに、薄膜トランジスタに限らず、シリコンウェルを用い
て形成されたＭＯＳ構造のトランジスタに適用しても良い。
〔実施の形態５〕 本実施の形態では、本発明を液晶表示装置に適用した例について説
明する。図１３において、図１３（Ａ）は、液晶表示装置の一画素における上面図（ただ
し、画素電極を形成したところまで。）であり、図１３（Ｂ）はその回路図であり、図１
３（Ｃ）、（Ｄ）はそれぞれＡ−Ａ’もしくはＢ−Ｂ’における断面図に相当する図面で
ある。
図１３（Ａ）、（Ｂ）に示すように、液晶表示装置の表示部は、ゲート配線８５１、デ
ータ配線８５２で囲まれた複数の画素をマトリクス配置で有し、各画素にはスイッチング
素子として機能するＴＦＴ（以下、スイッチング用ＴＦＴという。）８５３、容量部８５
４及び液晶素子８５５が設けられている。図１３（Ｂ）に示す回路図では、容量部８５４
及び液晶素子８５５の双方が定電位線８５６に接続されているが、同一電位に保持する必
要はなく、一方がコモン電位で他方がグラウンド電位（接地電位）であっても良い。また
、ここでは図示されていないが、画素電極８５７の上方に液晶層を設けることにより形成
することができる。なお、本実施の形態において、スイッチング用ＴＦＴ８５３として、
マルチゲート構造のｎチャネル型ＴＦＴを用いているが、ｐチャネル型ＴＦＴを用いても
良い。また、スイッチング用ＴＦＴのレイアウトは、実施者が適宜設定すれば良い。
図１３（Ｃ）の断面図には、スイッチング用ＴＦＴ８５３及び容量部８５４が示されて
いる。８０１は基板であり、ガラス基板、セラミック基板、石英基板、シリコン基板もし
くはプラスチック基板（プラスチックフィルムを含む。）を用いることができる。また、
８０２は窒化酸化シリコン膜、８０３は酸化窒化シリコン膜であり、積層して下地膜とし
て機能させる。勿論、これらの材料に限定する必要はない。さらに、酸化窒化シリコン膜
８０３の上には、スイッチング用ＴＦＴ８５３の活性層が設けられ、該活性層は、ソース
領域８０４、ドレイン領域８０５、ＬＤＤ領域８０６ａ〜８０６ｄ及びチャネル形成領域
８０７ａ、８０７ｂを有し、ソース領域８０４とドレイン領域８０５の間に、二つのチャ
ネル形成領域及び四つのＬＤＤ領域を有している。
また、スイッチング用ＴＦＴ８５３の活性層は、ゲート絶縁膜８０８に覆われ、その上
にゲート電極８０９ａ、８０９ｂ及びゲート電極８１０ａ、８１０ｂが設けられている。
ゲート絶縁膜８０８は、本実施の形態では酸化窒化シリコン膜を用いる。また、ゲート電
極８０９ａ及び８１０ａとしては、窒化タンタル膜を用い、ゲート電極８０９ｂ及び８１
０ｂとしては、タングステン膜を用いる。これらの金属膜は相互に選択比が高いため、エ
ッチング条件を選択することにより図１３（Ｂ）に示すような構造とすることが可能であ
る。このエッチング条件については、本出願人による特開２００１−３１３３９７号公報
を参照すれば良い。
また、ゲート電極を覆う第１パッシベーション膜８１１として窒化シリコン膜もしくは
窒化酸化シリコン膜が設けられ、その上に感光性有機樹脂膜８１２（本実施の形態ではポ
ジ型感光性アクリル膜を用いる。）が設けられる。さらに、感光性有機樹脂膜８１２には
第１開口部（図１参照）を覆うように第２パッシベーション膜８１３が設けられ、第１開
口部の底面において第２開口部（図１参照）
が設けられる。本実施の形態では、第２パッシベーション膜８１３として窒化シリコン膜
もしくは窒化酸化シリコン膜を用いる。勿論、窒化アルミニウム膜や窒化酸化アルミニウ
ム膜等の他の窒化絶縁膜を用いることも可能である。
また、データ配線８５２は、第１開口部を介してソース領域８０４に接続され、ドレイ
ン配線８１５は、第２開口部を介してドレイン領域８０５に接続される。ドレイン配線８
１５は、容量部において保持容量を構成する電極として用いられると共に、画素電極８５
７と電気的に接続される。なお、本実施の形態では、画素電極８５７として可視光に対し
て透明な酸化物導電膜（代表的には、ＩＴＯ膜）を用いるが、これに限定されない。また
、これらデータ配線８５２及びドレイン配線８１５は、アルミニウムや銅といった低抵抗
な金属を主成分とする配線を他の金属膜で挟んだ構造やこれらの金属の合金膜を用いれば
良い。
ドレイン配線８１５は、ゲート電極と同時に形成された（即ち、ゲート電極と同一面に
形成された）容量配線８１６に第１パッシベーション膜８１１及び第２パッシベーション
膜８１３を介して対向すると共に保持容量８５４ａを形成している。さらに、容量配線８
１６は、半導体膜８１７にゲート絶縁膜８０８を介して対向すると共に保持容量８５４ｂ
を形成している。この半導体膜８１７は、ドレイン領域８０５と電気的に接続されている
ため、容量配線８１６に定電圧を印加することにより電極として機能する。このように、
容量部８５４は、保持容量８５４ａ及び８５４ｂを並列に接続した構成となるため、非常
に小さな面積で大容量を得られる。さらに、特に保持容量８５４ａは、誘電体として、比
誘電率の高い窒化シリコン膜を用いているため、大きな容量を確保できる。
以上の画素構成を有する液晶表示装置において、実際に液晶素子まで形成した例を図１
４に示す。図１４（Ａ）は、図１３（Ｃ）に示した断面に相当する図面であり、画素電極
８５７上に、液晶素子８５５を形成した状態を示している。ドレイン配線８１５上には有
機樹脂からなるスペーサ８２１が設けられ、その上から配向膜８２２が設けられている。
スペーサ８２１及び配向膜８２２の形成順序は逆でも良い。さらに、別の基板（対向基板
）８２３上に金属膜でなる遮光膜８２４、酸化物導電膜からなる対向電極８２５及び配向
膜８２６を設けて、シール材（図示せず）を用いて配向膜８２２と配向膜８２６が向かい
合うように貼り合わせる。さらに、シール材に設けられた液晶注入口から液晶８２７を注
入し、液晶注入口を封止して液晶表示装置が完成する。なお、スペーサ８２１の形成以降
の工程は、一般的な液晶のセル組み工程を適用すれば良いので、特に詳細な説明は行わな
い。
図１４（Ａ）に示した構造とした場合、光は、対向基板８２３側から入射し、液晶８２
７で変調されて、基板８０１側から出射する。このとき、透過光は、層間絶縁膜に用いた
感光性有機樹脂膜８１２を透過することになるため、感光性有機樹脂膜８１２に対して脱
色処理を十分に行って、十分に透明にしておく必要がある。
次に、図１４（Ｂ）は、画素電極８５７の代わりに反射性を有する金属膜からなるドレ
イン配線８３１をそのまま利用した例であり、反射性を有する金属膜としては、アルミニ
ウム膜（アルミニウム合金膜を含む。）もしくは少なくとも表面に銀薄膜を有した導電膜
を用いることができる。その他の図１４（Ａ）と同一の符号を付してある部分は、説明を
省略する。図１４（Ｂ）に示した構造とした場合、光は、対向基板８２３側から入射し、
液晶８２７で変調されて、再び対向基板８２３側から出射する。このとき、ドレイン配線
８３１の下方は光が透過することもないため、メモリ素子や抵抗素子等を設けても良いし
、感光性有機樹脂膜８１２が着色されていても構わない。そのため、設計の自由度が高く
、また製造工程を簡略化することもできるため、全体として製造コストの低減に寄与する
構造と言える。
〔実施の形態６〕 本実施の形態では、図９に示した発光装置の全体の構成について、
図１５を用いて説明する。図１５は、薄膜トランジスタが形成された素子基板をシーリン
グ材によって封止することによって形成された発光装置の上面図であり、図１５（Ｂ）は
、図９（Ａ）のＢ−Ｂ’における断面図、図１５（Ｃ）は、図１５（Ａ）
のＡ−Ａ’における断面図である。
基板４０１上には、画素部（表示部）４０２、該画素部４０２を囲むように設けられた
データ線駆動回路４０３、ゲート線駆動回路４０４ａ、４０４ｂ及び保護回路４０５が配
置され、これらを囲むようにしてシール材４０６が設けられている。画素部４０２の構造
については、図１０及びその説明を参照すれば良い。
シーリング材４０６としては、ガラス材、金属材（代表的にはステンレス材）、セラミッ
クス材、プラスチック材（プラスチックフィルムも含む）を用いることができるが、図１
０に示したように絶縁膜のみで封止することも可能である。また、ＥＬ素子からの光の放
射方向によっては、透光性材料を用いる必要がある。
このシール材４０６は、データ線駆動回路４０３、ゲート線駆動回路４０４ａ、４０４
ｂ及び保護回路４０５の一部に重畳させて設けても良い。そして、該シール材４０６を用
いてシーリング材４０７が設けられ、基板４０１、シール材４０６及びシーリング材４０
７によって密閉空間４０８が形成される。シーリング材４０７には予め凹部の中に吸湿剤
（酸化バリウムもしくは酸化カルシウム等）
４０９が設けられ、上記密閉空間４０８の内部において、水分や酸素等を吸着して清浄な
雰囲気に保ち、ＥＬ層の劣化を抑制する役割を果たす。この凹部は目の細かいメッシュ状
のカバー材４１０で覆われており、該カバー材４１０は、空気や水分は通し、吸湿剤４０
９は通さない。なお、密閉空間４０８は、窒素もしくはアルゴン等の希ガスで充填してお
けばよく、不活性であれば樹脂もしくは液体で充填することも可能である。
また、基板４０１上には、データ線駆動回路４０３及びゲート線駆動回路４０４ａ、４
０４ｂに信号を伝達するための入力端子部４１１が設けられ、該入力端子部４１１へはＦ
ＰＣ（フレキシブルプリントサーキット）４１２を介してビデオ信号等のデータ信号が伝
達される。入力端子部４１１の断面は、図１５（Ｂ）
の通りであり、ゲート配線もしくはデータ配線と同時に形成された配線４１３の上に酸化
物導電膜４１４を積層した構造の入力配線とＦＰＣ４１２側に設けられた配線４１５とを
、導電体４１６を分散させた樹脂４１７を用いて電気的に接続してある。なお、導電体４
１６としては、球状の高分子化合物に金もしくは銀といったメッキ処理を施したものを用
いれば良い。
また、図１５（Ｃ）において、点線で囲まれた領域４１８の拡大図を図１５（Ｄ）に示
す。保護回路４０５は、薄膜トランジスタ４１９やコンデンサ４２０を組み合わせて構成
すれば良く、公知の如何なる構成を用いても良い。本発明は、コンタクトホールの改善と
同時に、フォトリソ工程を増加させることなく容量形成が可能である点を特徴としており
、本実施の形態では、その特徴を活かしてコンデンサ４２０を形成しているのである。な
お、薄膜トランジスタ４１９及びコンデンサ４２０の構造については、図１０及びその説
明を参照すれば十分に理解できるので、ここでの説明は省略する。
本実施の形態において、保護回路４０５は入力端子部４１１とデータ線駆動回路４０３
との間に設けられ、両者の間に突発的なパルス信号等の静電気が入った際に、該パルス信
号を外部へ逃がす役割を果たす。その際、まず瞬間的に入る高電圧の信号をコンデンサ４
２０によって鈍らせ、その他の高電圧を薄膜トランジスタや薄膜ダイオードを用いて構成
した回路によって外部へと逃がすことができる。勿論、保護回路は、他の場所、例えば画
素部４０２とデータ線駆動回路４０３との間や画素部４０２とゲート線駆動回路４０４ａ
、４０４ｂの間などに設けても構わない。
以上のように、本実施の形態では、本発明を実施するにあたって、入力端子部に設けら
れた静電気対策等の保護回路に用いられるコンデンサを同時形成する例を示しており、他
の実施の形態１〜５のいずれの構成とも組み合わせて実施することが可能である。
〔実施の形態７〕 本発明の表示装置を表示部に用いた電子機器として、ビデオカメラ
、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲー
ションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パー
ソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携
帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital
Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを
備えた装置）などが挙げられる。それらの電子機器の具体例を図１６に示す。
図１６（Ａ）はテレビであり、筐体２００１、支持台２００２、表示部２００３、スピ
ーカー部２００４、ビデオ入力端子２００５等を含む。本発明は表示部２００３に適用す
ることができる。なお、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示
用のテレビが含まれる。
図１６（Ｂ）はデジタルカメラであり、本体２１０１、表示部２１０２、受像部２１０
３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明
は、表示部２１０２に適用することができる。
図１６（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２
、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウ
ス２２０６等を含む。本発明は、表示部２２０３に適用することができる。
図１６（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッ
チ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明は、表示部２３
０２に適用することができる。
図１６（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体
（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。
表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を
表示するが、本発明は表示部Ａ、Ｂ２４０３、２４０４に適用することができる。なお、
記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
図１６（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体
２５０１、表示部２５０２、アーム部２５０３を含む。本発明は、表示部２５０２に適用
することができる。
図１６（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、
外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０
７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明は、表示
部２６０２に適用することができる。
図１６（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声
入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、ア
ンテナ２７０８等を含む。本発明は、表示部２７０３に適用することができる。なお、表
示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えるこ
とができる。
以上の様に、本発明を実施して得た表示装置は、あらゆる電子機器の表示部として用い
ても良い。本発明により表示装置の動作性能の安定性を向上させ、かつ、回路設計におけ
る設計マージンの拡大を達成させることができるため、コストの低い表示装置を提供する
ことができ、電子機器の部品コストを低減することができる。なお、本実施の形態の電子
機器には、実施の形態１〜６に示したいずれの構成を有した表示装置を用いても良い。

Claims (15)

  1. 薄膜トランジスタと、
    前記薄膜トランジスタの上に設けられた第１窒化絶縁膜と、
    前記第１窒化絶縁膜の上に設けられた感光性有機樹脂膜と、
    前記感光性有機樹脂膜の上に設けられた第２窒化絶縁膜と、
    前記第２窒化絶縁膜の上に設けられた電極または配線と、を有し、
    前記感光性有機樹脂膜に設けられた第１開口部の内壁面が前記第２窒化絶縁膜に覆われており、
    前記第１開口部の底面において前記第１窒化絶縁膜と前記第２窒化絶縁膜が接する領域を有し、
    前記第１開口部の内側に、前記第１窒化絶縁膜及び前記第２窒化絶縁膜に設けられた第２開口部を有し、
    前記第２開口部を介して前記薄膜トランジスタを構成する島状の半導体膜と前記電極または前記配線とが電気的に接続され、
    前記感光性有機樹脂膜の表面の曲率半径は、前記第１開口部から離れるに従って連続的に長くなっていることを特徴とする半導体装置。
  2. 薄膜トランジスタと、
    前記薄膜トランジスタの上に設けられた第１窒化絶縁膜と、
    前記第１窒化絶縁膜の上に設けられた感光性有機樹脂膜と、
    前記感光性有機樹脂膜の上に設けられた第２窒化絶縁膜と、
    前記第２窒化絶縁膜の上に設けられた電極または配線と、を有し、
    前記感光性有機樹脂膜に設けられた第１開口部の内壁面が前記第２窒化絶縁膜に覆われており、
    前記第１開口部の底面において前記第１窒化絶縁膜と前記第２窒化絶縁膜が接する領域を有し、
    前記第１開口部の内側に、前記第１窒化絶縁膜及び前記第２窒化絶縁膜に設けられた第２開口部を有し、
    前記第２開口部を介して前記薄膜トランジスタを構成する島状の半導体膜と前記電極または前記配線とが電気的に接続され、
    前記感光性有機樹脂膜の表面の曲率半径は、３〜３０μｍの範囲内で連続的に変化しており、前記第１開口部から離れるに従って連続的に長くなっていることを特徴とする半導体装置。
  3. 請求項１または２において、前記第２窒化絶縁膜は、高周波放電によるスパッタ法で形成された窒化シリコン膜であることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、前記第２窒化絶縁膜の上に設けられ、前記電極または前記配線に電気的に接続されたＥＬ素子を有し、
    前記ＥＬ素子は、Ｌｉが添加された金属膜を一方の電極として有することを特徴とする半導体装置。
  5. 請求項１乃至請求項３のいずれか一において、前記第２窒化絶縁膜の上に設けられ、前記電極または前記配線に電気的に接続されたＥＬ素子を有し、
    前記ＥＬ素子は、前記第２窒化絶縁膜の上に設けられ、前記電極または前記配線に電気的に接続された画素電極を有し、
    前記画素電極の端部は前記感光性有機樹脂膜で覆われており、
    前記感光性有機樹脂膜の表面は第３窒化絶縁膜で覆われていることを特徴とする半導体装置。
  6. 請求項５において、前記第３窒化絶縁膜は、高周波放電によるスパッタ法で形成された窒化シリコン膜であることを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一において、
    前記第１開口部の下端部における接触角（θ）は、３０°＜θ＜６５°を満たすことを特徴とする半導体装置。
  8. 請求項１乃至請求項７のいずれか一において、
    前記第１開口部の直径φ１と、前記第２開口部の直径φ２とは、φ１＞φ２の関係を満たすことを特徴とする半導体装置。
  9. 請求項１乃至請求項８のいずれか一に記載の半導体装置を画素部に有する表示装置。
  10. 請求項１乃至請求項８のいずれか一に記載の半導体装置を画素部に有する表示装置を表示部に用いたビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置、パーソナルコンピュータ、ゲーム機器、携帯情報端末、画像再生装置、テレビまたは携帯電話。
  11. 薄膜トランジスタを覆うように第１窒化絶縁膜を形成し、
    前記第１窒化絶縁膜上に感光性有機樹脂膜を形成し、
    前記感光性有機樹脂膜に露光及び現像処理を施して、前記感光性有機樹脂膜に前記第１窒化絶縁膜の一部を露出する第１開口部を形成し、
    前記感光性有機樹脂膜の上面及び前記第１開口部の内壁面を覆うように第２窒化絶縁膜を形成し、
    前記第１窒化絶縁膜、及び前記第２窒化絶縁膜をエッチングして、前記第１開口部の内側に第２開口部を形成し、
    前記第２開口部を介して前記薄膜トランジスタを構成する島状の半導体膜と電気的に接続する電極または配線を形成し、
    前記感光性有機樹脂膜の表面の曲率半径は、前記第１開口部から離れるに従って連続的に長くなっていることを特徴とする半導体装置の作製方法。
  12. 請求項１１において、
    前記感光性有機樹脂膜に前記第１開口部を形成した後に焼成処理を行い、
    前記第１開口部を形成した後、前記焼成処理の前に、前記感光性有機樹脂膜の脱色処理を行うことを特徴とする半導体装置の作製方法。
  13. 請求項１１または１２において、前記第２窒化絶縁膜は、高周波放電によるスパッタ法で形成することを特徴とする半導体装置の作製方法。
  14. 請求項１１乃至請求項１３のいずれか一において、
    前記第１開口部の下端部における接触角（θ）は、３０°＜θ＜６５°を満たすことを特徴とする半導体装置の作製方法。
  15. 請求項１１乃至請求項１４のいずれか一において、
    前記第１開口部の直径φ１と、前記第２開口部の直径φ２とは、φ１＞φ２の関係を満たすことを特徴とする半導体装置の作製方法。
JP2010028349A 2002-04-09 2010-02-12 半導体装置の作製方法 Expired - Fee Related JP4602466B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010028349A JP4602466B2 (ja) 2002-04-09 2010-02-12 半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002107197 2002-04-09
JP2010028349A JP4602466B2 (ja) 2002-04-09 2010-02-12 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009140919A Division JP4515528B2 (ja) 2002-04-09 2009-06-12 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010126067A Division JP4652476B2 (ja) 2002-04-09 2010-06-01 半導体装置、液晶表示装置、テレビ、ノート型パーソナルコンピュータ及び携帯情報端末

Publications (3)

Publication Number Publication Date
JP2010153890A true JP2010153890A (ja) 2010-07-08
JP2010153890A5 JP2010153890A5 (ja) 2010-08-19
JP4602466B2 JP4602466B2 (ja) 2010-12-22

Family

ID=28672470

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2009140919A Expired - Fee Related JP4515528B2 (ja) 2002-04-09 2009-06-12 半導体装置
JP2009239128A Expired - Fee Related JP4652470B2 (ja) 2002-04-09 2009-10-16 表示装置
JP2010028349A Expired - Fee Related JP4602466B2 (ja) 2002-04-09 2010-02-12 半導体装置の作製方法
JP2010126067A Expired - Fee Related JP4652476B2 (ja) 2002-04-09 2010-06-01 半導体装置、液晶表示装置、テレビ、ノート型パーソナルコンピュータ及び携帯情報端末

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2009140919A Expired - Fee Related JP4515528B2 (ja) 2002-04-09 2009-06-12 半導体装置
JP2009239128A Expired - Fee Related JP4652470B2 (ja) 2002-04-09 2009-10-16 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010126067A Expired - Fee Related JP4652476B2 (ja) 2002-04-09 2010-06-01 半導体装置、液晶表示装置、テレビ、ノート型パーソナルコンピュータ及び携帯情報端末

Country Status (5)

Country Link
US (14) US7038239B2 (ja)
JP (4) JP4515528B2 (ja)
KR (5) KR101017226B1 (ja)
CN (1) CN100350628C (ja)
TW (1) TWI299571B (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753654B2 (en) * 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
TWI270919B (en) 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI272556B (en) * 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
TWI357616B (en) 2002-09-20 2012-02-01 Semiconductor Energy Lab Display device and manufacturing method thereof
JP4574158B2 (ja) * 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
KR100741966B1 (ko) * 2004-01-27 2007-07-23 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 제조방법
US7563658B2 (en) * 2004-12-27 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI279783B (en) * 2005-05-23 2007-04-21 Benq Corp Disc drive capable of decreasing noise
JP4713433B2 (ja) * 2006-05-15 2011-06-29 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ
US7507998B2 (en) * 2006-09-29 2009-03-24 Tpo Displays Corp. System for displaying images and method for fabricating the same
JP5512930B2 (ja) 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011501361A (ja) * 2007-10-15 2011-01-06 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 溶液処理された電子デバイス用のバックプレーン構造
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
EP2225776A4 (en) 2007-12-14 2013-01-16 Du Pont REAR PANEL STRUCTURES FOR ELECTRONIC DEVICES
KR101506264B1 (ko) * 2008-06-13 2015-03-30 삼성전자주식회사 발광 소자, 발광 장치 및 상기 발광 소자의 제조 방법
KR101213707B1 (ko) * 2008-07-08 2012-12-18 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터 및 그 제조방법
US8624239B2 (en) * 2010-05-20 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW202230814A (zh) 2011-05-05 2022-08-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101947163B1 (ko) * 2012-02-10 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104508548B (zh) 2012-07-20 2017-11-07 株式会社半导体能源研究所 显示装置
KR101971925B1 (ko) 2012-09-19 2019-08-19 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 유기 발광 표시 장치
JP6186697B2 (ja) 2012-10-29 2017-08-30 セイコーエプソン株式会社 有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器
KR20140070142A (ko) * 2012-11-30 2014-06-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6198434B2 (ja) 2013-04-11 2017-09-20 株式会社半導体エネルギー研究所 表示装置及び電子機器
GB201313140D0 (en) 2013-07-23 2013-09-04 Rolls Royce Engine Control Systems Ltd System for performing staging control of a multi-stage combustor
US20150349000A1 (en) * 2014-05-29 2015-12-03 Qualcomm Mems Technologies, Inc. Fabrication of transistor with high density storage capacitor
TWI553388B (zh) * 2014-09-11 2016-10-11 群創光電股份有限公司 液晶顯示裝置及其元件基板
CN104597640B (zh) * 2015-02-12 2017-06-27 深圳市华星光电技术有限公司 阵列基板及其断线修补方法
CN104766869B (zh) * 2015-04-07 2018-01-26 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示装置
KR20170027932A (ko) * 2015-09-02 2017-03-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JPWO2017085591A1 (ja) 2015-11-20 2018-09-06 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器
KR102642198B1 (ko) * 2016-04-04 2024-03-05 삼성디스플레이 주식회사 유기발광 디스플레이 장치
JP2017191183A (ja) * 2016-04-12 2017-10-19 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6768394B2 (ja) 2016-07-29 2020-10-14 株式会社ジャパンディスプレイ 電子機器
CN107240610B (zh) * 2017-06-16 2021-01-22 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示基板及制备方法、显示装置
KR20200030411A (ko) * 2018-09-12 2020-03-20 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
US20200176377A1 (en) * 2018-11-30 2020-06-04 Nanya Technology Corporation Electronic device and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04139828A (ja) * 1990-10-01 1992-05-13 Nec Corp 半導体装置の製造方法
JP2000312007A (ja) * 1999-02-23 2000-11-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002026331A (ja) * 2000-07-06 2002-01-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (309)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3597667A (en) 1966-03-01 1971-08-03 Gen Electric Silicon oxide-silicon nitride coatings for semiconductor devices
JPS5541703Y2 (ja) 1975-04-26 1980-09-30
JPS5758363Y2 (ja) 1978-09-14 1982-12-14
JPS5541703A (en) 1978-09-18 1980-03-24 Toshiba Corp Production of semiconductor device
JPS5837967Y2 (ja) 1978-11-28 1983-08-27 北村 眞造 ペンジユラム型ウエ−チング装置
JPS606040B2 (ja) 1979-06-07 1985-02-15 日本電気株式会社 集積回路
US4313782A (en) 1979-11-14 1982-02-02 Rca Corporation Method of manufacturing submicron channel transistors
JPS5681973U (ja) 1979-11-27 1981-07-02
JPS5681973A (en) 1979-12-06 1981-07-04 Toshiba Corp Manufacture of mos type semiconductor device
JPS56111258A (en) 1980-01-07 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Thin film semiconductor device
JPS56111258U (ja) 1980-01-28 1981-08-28
JPS56120166A (en) 1980-02-27 1981-09-21 Hitachi Ltd Semiconductor ic device and manufacture thereof
JPS5758363A (en) 1980-09-26 1982-04-08 Oki Electric Ind Co Ltd Manufacture of mos type semiconductor device
US4409724A (en) 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
JPS57104218U (ja) 1980-12-18 1982-06-26
JPS57104218A (en) 1980-12-19 1982-06-29 Nec Corp Fabrication of semiconductor device
US4342617A (en) 1981-02-23 1982-08-03 Intel Corporation Process for forming opening having tapered sides in a plasma nitride layer
JPS5837967A (ja) 1981-08-31 1983-03-05 Toshiba Corp Ｍｉｓ型半導体装置の製造方法
DE3146981A1 (de) 1981-11-26 1983-06-01 Siemens AG, 1000 Berlin und 8000 München Fototransistor in mos-duennschichttechnik, verfahren zu seiner herstellung und verfahren zu seinem betrieb.
US5365079A (en) 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
JPS58197761A (ja) * 1982-05-13 1983-11-17 Mitsubishi Electric Corp 半導体装置
US4566175A (en) 1982-08-30 1986-01-28 Texas Instruments Incorporated Method of making insulated gate field effect transistor with a lightly doped drain using oxide sidewall spacer and double implantations
US4447272A (en) 1982-11-22 1984-05-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating MNOS structures utilizing hydrogen ion implantation
JPS601846A (ja) * 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
JPS60136259A (ja) * 1983-12-24 1985-07-19 Sony Corp 電界効果型トランジスタの製造方法
JPS60136259U (ja) 1984-02-23 1985-09-10 日産自動車株式会社 操舵力制御装置
JPH0656839B2 (ja) 1984-03-28 1994-07-27 株式会社日立製作所 半導体装置の製造方法
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPH0320046Y2 (ja) 1984-09-25 1991-04-30
JPS6183477A (ja) 1984-09-29 1986-04-28 Honda Motor Co Ltd 気化器の作動制御装置
JPS61270313A (ja) 1984-11-27 1986-11-29 Sumitomo Special Metals Co Ltd 希土類合金紛末の製造方法
JPS61220341A (ja) 1985-03-26 1986-09-30 Nippon Telegr & Teleph Corp <Ntt> 半導体材料特性の制御方法
JPH0667210B2 (ja) 1985-03-30 1994-08-24 株式会社東芝 交直変換装置の過電圧抑制制御回路
FR2585167B1 (fr) 1985-07-19 1993-05-07 Gen Electric Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince
JPH0244769Y2 (ja) 1985-09-04 1990-11-28
JPS6284562A (ja) * 1985-10-08 1987-04-18 Seiko Epson Corp 半導体装置とその製造方法
JPS6296638A (ja) 1985-10-24 1987-05-06 Nippon Light Metal Co Ltd リ−ドフレ−ム用アルミニウム合金
JPH042102Y2 (ja) 1985-11-19 1992-01-24
JPS62130018A (ja) 1985-12-02 1987-06-12 Hitachi Ltd 半導体電子回路
JPH0239541Y2 (ja) 1986-02-08 1990-10-23
JPS62274729A (ja) 1986-05-23 1987-11-28 Seiko Epson Corp 半導体装置の製造方法
JPH0740711B2 (ja) 1986-06-20 1995-05-01 キヤノン株式会社 光センサの駆動方法及び画像入力装置
US5308996A (en) * 1986-09-25 1994-05-03 Canon Kabushiki Kaisha TFT device
JPS63314862A (ja) 1987-06-17 1988-12-22 Nec Corp 薄膜トランジスタの製造方法
JPS6454762A (en) 1987-08-26 1989-03-02 Toshiba Corp Insulated gate field effect transistor
KR100212098B1 (ko) 1987-09-19 1999-08-02 가나이 쓰도무 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법
JPS6454762U (ja) 1987-09-30 1989-04-04
JPH0654774B2 (ja) 1987-11-30 1994-07-20 株式会社東芝 半導体装置及びその製造方法
JPH01156725A (ja) 1987-12-15 1989-06-20 Seiko Epson Corp 表示装置
US4851370A (en) 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
JPH01156725U (ja) 1988-04-15 1989-10-27
NL8801379A (nl) 1988-05-30 1989-12-18 Imec Inter Uni Micro Electr Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor.
JPH0225024A (ja) 1988-07-13 1990-01-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0239541A (ja) 1988-07-29 1990-02-08 Ricoh Co Ltd 半導体装置
JPH0244769A (ja) 1988-08-05 1990-02-14 Hitachi Ltd 薄膜トランジスタ
JP2616976B2 (ja) 1988-10-07 1997-06-04 日本電信電話株式会社 アクティブマトリクスおよびその製作法
JP2934445B2 (ja) 1988-12-14 1999-08-16 ソニー株式会社 薄膜トランジスタの形成方法
JPH02214152A (ja) * 1989-02-15 1990-08-27 Olympus Optical Co Ltd 半導体装置及びその製造方法
JPH02234134A (ja) 1989-03-07 1990-09-17 Nec Corp 液晶表示装置用アクティブマトリクス基板
JPH0766946B2 (ja) 1989-03-31 1995-07-19 株式会社東芝 半導体装置及びその製造方法
US5113511A (en) 1989-06-02 1992-05-12 Atari Corporation System for dynamically providing predicted high/slow speed accessing memory to a processing unit based on instructions
JP2553704B2 (ja) 1989-06-16 1996-11-13 松下電子工業株式会社 半導体装置の製造方法
US4951100A (en) 1989-07-03 1990-08-21 Motorola, Inc. Hot electron collector for a LDD transistor
JP3009438B2 (ja) 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
US5191373A (en) 1989-08-31 1993-03-02 Asahi Kogaku Kogyo Kabushiki Kaisha Display system of a camera selective display system for a camera
JPH0395938A (ja) 1989-09-07 1991-04-22 Canon Inc 半導体装置の製造方法
JPH0395939A (ja) 1989-09-07 1991-04-22 Canon Inc 半導体装置の製造方法
JPH03126921A (ja) 1989-10-12 1991-05-30 Sony Corp 液晶表示装置
JP2714993B2 (ja) 1989-12-15 1998-02-16 セイコーエプソン株式会社 液晶表示装置
US5063378A (en) 1989-12-22 1991-11-05 David Sarnoff Research Center, Inc. Scanned liquid crystal display with select scanner redundancy
JPH0760807B2 (ja) 1990-03-29 1995-06-28 株式会社ジーティシー 半導体薄膜の製造方法
JP3070062B2 (ja) * 1990-03-29 2000-07-24 ソニー株式会社 液晶表示装置及びその製造方法
JP2622183B2 (ja) 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
JP2518714Y2 (ja) 1990-04-05 1996-11-27 札幌シートフレーム株式会社 横段葺積雪防止屋根
US5196685A (en) * 1990-05-02 1993-03-23 Eastman Kodak Company Bar code reader
EP0456199B1 (en) 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
US5198685A (en) 1990-08-01 1993-03-30 Canon Kabushiki Kaisha Photoelectric conversion apparatus with shock-absorbing layer
KR920010788B1 (ko) 1990-08-16 1992-12-17 주식회사 금성사 주방용 쓰레기 압축처리장치
US5234850A (en) 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
JPH04142740A (ja) 1990-10-03 1992-05-15 Oki Electric Ind Co Ltd コンタクトホールの形成方法
JP2695689B2 (ja) 1990-10-18 1998-01-14 シャープ株式会社 多層層間絶縁膜のエッチング方法
DE69126949T2 (de) 1990-11-15 1998-02-12 Canon Kk Verfahren zur Herstellung einer einkristallinen Schicht
JP2840434B2 (ja) 1990-11-15 1998-12-24 キヤノン株式会社 結晶の形成方法
KR930009549B1 (ko) 1990-11-28 1993-10-06 현대전자산업 주식회사 고저항용 다결정 실리콘의 저항치 유지방법
JPH04196328A (ja) 1990-11-28 1992-07-16 Casio Comput Co Ltd 電界効果型トランジスタ
US5424752A (en) 1990-12-10 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Method of driving an electro-optical device
JPH04239731A (ja) 1991-01-23 1992-08-27 Casio Comput Co Ltd 電界効果型トランジスタの製造方法
DE69228868D1 (de) 1991-01-30 1999-05-12 Minnesota Mining & Mfg Verfahren zur Herstellung eines Polysilizium-Dünnfilmtransistors
US5521107A (en) 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
US5468987A (en) 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US6562672B2 (en) * 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JPH0756190Y2 (ja) 1991-03-19 1995-12-25 積水化成品工業株式会社 複合構造の合成樹脂製品
JP3071851B2 (ja) * 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
US5680147A (en) 1991-05-20 1997-10-21 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JPH04358129A (ja) 1991-05-22 1992-12-11 Oki Electric Ind Co Ltd 薄膜トランジスタ型液晶表示装置
US5280280A (en) 1991-05-24 1994-01-18 Robert Hotto DC integrating display driver employing pixel status memories
US5414442A (en) 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US5414278A (en) 1991-07-04 1995-05-09 Mitsushibi Denki Kabushiki Kaisha Active matrix liquid crystal display device
JP2845303B2 (ja) 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
JP3483581B2 (ja) 1991-08-26 2004-01-06 株式会社半導体エネルギー研究所 半導体装置
KR960000225B1 (ko) 1991-08-26 1996-01-03 가부시키가이샤 한도오따이 에네루기 겐큐쇼 절연게이트형 반도체장치의 제작방법
US5650338A (en) 1991-08-26 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming thin film transistor
JP3187086B2 (ja) 1991-08-26 2001-07-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US6556257B2 (en) 1991-09-05 2003-04-29 Sony Corporation Liquid crystal display device
JPH0582442A (ja) 1991-09-18 1993-04-02 Sony Corp 多結晶半導体薄膜の製造方法
JP2781706B2 (ja) 1991-09-25 1998-07-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3116478B2 (ja) 1991-10-29 2000-12-11 ソニー株式会社 半導体メモリ装置
US5576655A (en) 1991-11-29 1996-11-19 Fuji Electric Co., Ltd. High-withstand-voltage integrated circuit for driving a power semiconductor device
JP2564725B2 (ja) 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
JPH05249478A (ja) 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05226364A (ja) 1992-02-14 1993-09-03 Fujitsu Ltd Ｍｉｓ型電界効果トランジスタの製造方法
JPH05259458A (ja) 1992-03-13 1993-10-08 G T C:Kk 半導体装置の製法
US6078316A (en) 1992-03-16 2000-06-20 Canon Kabushiki Kaisha Display memory cache
TW231343B (ja) 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
GB9206086D0 (en) 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
JPH05275373A (ja) 1992-03-25 1993-10-22 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
TW223178B (en) 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5343066A (en) 1992-03-30 1994-08-30 Sony Corporation Semiconductor device and method of manufacturing same
JP2704575B2 (ja) * 1992-04-20 1998-01-26 日本電信電話株式会社 容量素子の製造方法
US5674771A (en) 1992-04-20 1997-10-07 Nippon Telegraph And Telephone Corporation Capacitor and method of manufacturing the same
JPH05308128A (ja) 1992-04-30 1993-11-19 Fuji Electric Co Ltd 半導体装置およびその製造方法
US5612254A (en) 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
CN1196184C (zh) * 1992-07-06 2005-04-06 株式会社半导体能源研究所 半导体器件及其形成方法
US5808315A (en) 1992-07-21 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having transparent conductive film
JP2789284B2 (ja) 1992-08-20 1998-08-20 株式会社半導体エネルギー研究所 アクティブマトリクス液晶表示装置とその作製方法
JP3013624B2 (ja) 1992-09-01 2000-02-28 日本電気株式会社 半導体集積回路装置
TW255974B (ja) 1992-09-08 1995-09-01 Seiko Epson Corp
US5459596A (en) * 1992-09-14 1995-10-17 Kabushiki Kaisha Toshiba Active matrix liquid crystal display with supplemental capacitor line which overlaps signal line
US5292677A (en) 1992-09-18 1994-03-08 Micron Technology, Inc. Reduced mask CMOS process for fabricating stacked capacitor multi-megabit dynamic random access memories utilizing single etch stop layer for contacts
JP3127615B2 (ja) 1992-10-14 2001-01-29 セイコーエプソン株式会社 液晶装置の製造方法
JP2924506B2 (ja) 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
JPH06169086A (ja) 1992-11-30 1994-06-14 Sanyo Electric Co Ltd 多結晶シリコン薄膜トランジスタ
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3158749B2 (ja) * 1992-12-16 2001-04-23 ヤマハ株式会社 半導体装置
DE69332142T2 (de) 1992-12-25 2003-03-06 Sony Corp Substrat mit aktiver Matrix
JP3383047B2 (ja) 1992-12-25 2003-03-04 ソニー株式会社 アクティブマトリクス基板
TW435820U (en) 1993-01-18 2001-05-16 Semiconductor Energy Lab MIS semiconductor device
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JPH06232160A (ja) 1993-02-01 1994-08-19 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JP2897095B2 (ja) 1993-02-02 1999-05-31 富士通株式会社 キャパシタの製造方法
JPH06296023A (ja) * 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
WO1994018706A1 (en) 1993-02-10 1994-08-18 Seiko Epson Corporation Active matrix substrate and thin film transistor, and method of its manufacture
JP3355181B2 (ja) 1993-02-10 2002-12-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH06267210A (ja) 1993-03-11 1994-09-22 Toshiba Corp 磁気ディスク装置のヘッド移動装置
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JP3367618B2 (ja) 1993-03-30 2003-01-14 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
US5747355A (en) 1993-03-30 1998-05-05 Semiconductor Energy Laboratory Co., Ltd. Method for producing a transistor using anodic oxidation
JPH06291314A (ja) 1993-04-06 1994-10-18 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US5498562A (en) 1993-04-07 1996-03-12 Micron Technology, Inc. Semiconductor processing methods of forming stacked capacitors
JPH06308531A (ja) 1993-04-23 1994-11-04 Seiko Epson Corp 液晶表示装置
JPH06337436A (ja) 1993-05-27 1994-12-06 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
US6150692A (en) * 1993-07-13 2000-11-21 Sony Corporation Thin film semiconductor device for active matrix panel
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP3309509B2 (ja) 1993-08-12 2002-07-29 セイコーエプソン株式会社 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法
JPH07142743A (ja) 1993-09-22 1995-06-02 Sharp Corp 薄膜トランジスタの製造方法
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5426315A (en) 1993-10-04 1995-06-20 Motorola Inc. Thin-film transistor having an inlaid thin-film channel region
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
US5576231A (en) 1993-11-05 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
WO1995013625A1 (en) 1993-11-12 1995-05-18 Seiko Epson Corporation Structure and method for mounting semiconductor device and liquid crystal display device
JP2550906B2 (ja) * 1993-12-15 1996-11-06 日本電気株式会社 半導体装置およびその製造方法
JP3325992B2 (ja) 1994-01-08 2002-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5616935A (en) 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
JPH07273191A (ja) 1994-03-28 1995-10-20 Toyota Motor Corp 半導体装置及びその製造方法
JP3260975B2 (ja) 1994-06-02 2002-02-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
US5789762A (en) 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
JP3059915B2 (ja) 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
JP3097945B2 (ja) 1994-10-03 2000-10-10 シャープ株式会社 反射型液晶表示装置の製造方法
US5635423A (en) 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
JP3240858B2 (ja) 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
JPH08181214A (ja) 1994-12-26 1996-07-12 Nkk Corp 半導体装置
JP2900229B2 (ja) 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP3665095B2 (ja) 1995-01-27 2005-06-29 沖電気工業株式会社 パターン形成方法
JPH08250743A (ja) 1995-03-07 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5706064A (en) * 1995-03-31 1998-01-06 Kabushiki Kaisha Toshiba LCD having an organic-inorganic hybrid glass functional layer
KR100303134B1 (ko) 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
US5771110A (en) 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
KR0171102B1 (ko) 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
US5728608A (en) * 1995-10-11 1998-03-17 Applied Komatsu Technology, Inc. Tapered dielectric etch in semiconductor devices
US5917563A (en) 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
JPH09134973A (ja) 1995-11-07 1997-05-20 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
TW309633B (ja) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
US6026456A (en) * 1995-12-15 2000-02-15 Intel Corporation System utilizing distributed on-chip termination
KR100192370B1 (ko) 1996-01-10 1999-06-15 구자홍 액정표시장치의 제조방법
KR100386203B1 (ko) 1996-02-29 2003-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전기광학장치및그제조방법
US5866919A (en) 1996-04-16 1999-02-02 Lg Electronics, Inc. TFT array having planarized light shielding element
TW334581B (en) 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
US6037712A (en) * 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
US6288764B1 (en) 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
JP3126661B2 (ja) 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
JPH1039334A (ja) 1996-07-24 1998-02-13 Toshiba Corp アレイ基板および液晶表示装置
JP3410296B2 (ja) 1996-08-02 2003-05-26 シャープ株式会社 液晶表示装置及びその製造方法
JP3284262B2 (ja) 1996-09-05 2002-05-20 セイコーエプソン株式会社 液晶表示装置及びそれを用いた電子機器
KR100225097B1 (ko) * 1996-10-29 1999-10-15 구자홍 액정표시장치 및 그 제조방법
JP3123450B2 (ja) * 1996-11-26 2001-01-09 日本電気株式会社 半導体装置およびその製造方法
KR100232679B1 (ko) * 1996-11-27 1999-12-01 구본준 액정표시장치의 제조방법 및 그 구조
JPH10229197A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
TW477907B (en) * 1997-03-07 2002-03-01 Toshiba Corp Array substrate, liquid crystal display device and their manufacturing method
JPH10307305A (ja) 1997-03-07 1998-11-17 Toshiba Corp アレイ基板、液晶表示装置及びそれらの製造方法
JPH10268360A (ja) * 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JP2869721B2 (ja) 1997-05-12 1999-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6069443A (en) * 1997-06-23 2000-05-30 Fed Corporation Passive matrix OLED display
JPH1068972A (ja) 1997-07-04 1998-03-10 Semiconductor Energy Lab Co Ltd 電気光学装置
JPH11103069A (ja) 1997-07-29 1999-04-13 Sharp Corp 接続構造およびその製造方法
JP3156765B2 (ja) * 1997-08-29 2001-04-16 日本電気株式会社 半導体装置、および半導体装置の製造方法
TW408246B (en) 1997-09-12 2000-10-11 Sanyo Electric Co Semiconductor device and display device having laser-annealed semiconductor element
US6274516B1 (en) * 1997-10-27 2001-08-14 Canon Kabushiki Kaisha Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method
JPH11183929A (ja) 1997-12-24 1999-07-09 Toshiba Corp 液晶表示素子
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
KR100320007B1 (ko) * 1998-03-13 2002-01-10 니시무로 타이죠 표시장치용 어레이기판의 제조방법
JP3941901B2 (ja) 1998-04-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7141821B1 (en) 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
CN1244890C (zh) 1998-11-26 2006-03-08 精工爱普生株式会社 电光装置及其制造方法和电子装置
US6657230B1 (en) 1998-11-30 2003-12-02 Seiko Epson Corporation Electro-optical device having a symmetrically located contact hole and method of producing the same
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP3416545B2 (ja) * 1998-12-10 2003-06-16 三洋電機株式会社 チップサイズパッケージ及びその製造方法
US6306559B1 (en) 1999-01-26 2001-10-23 Mitsubishi Chemical Corporation Organic electroluminescent device comprising a patterned photosensitive composition and a method for producing same
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
JP3683463B2 (ja) 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6281552B1 (en) 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
JP3065077B2 (ja) 1999-05-19 2000-07-12 セイコーエプソン株式会社 半導体装置の製造方法
TWI232595B (en) 1999-06-04 2005-05-11 Semiconductor Energy Lab Electroluminescence display device and electronic device
JP3844913B2 (ja) 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001119029A (ja) 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
JP4727029B2 (ja) 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板
US6348420B1 (en) 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6573162B2 (en) * 1999-12-24 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method of fabricating a semiconductor device
JP3806596B2 (ja) 1999-12-27 2006-08-09 三洋電機株式会社 表示装置およびその製造方法
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP3365554B2 (ja) 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
US6274857B1 (en) * 2000-02-10 2001-08-14 Inductoheat, Inc. Induction heat treatment of complex-shaped workpieces
TW525305B (en) 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2001062275A1 (en) 2000-02-24 2001-08-30 The Board Of Trustees Of The Leland Stanford Junior University Adjuvant treatment by in vivo activation of dendritic cells
JP4776792B2 (ja) 2000-02-28 2011-09-21 株式会社半導体エネルギー研究所 発光装置および電気器具
TW521303B (en) 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
JP2001267578A (ja) 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
TWI226205B (en) 2000-03-27 2005-01-01 Semiconductor Energy Lab Self-light emitting device and method of manufacturing the same
TW521226B (en) 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
JP4889872B2 (ja) 2000-04-17 2012-03-07 株式会社半導体エネルギー研究所 発光装置及びそれを用いた電気器具
TW493282B (en) 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
TW531901B (en) 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TW536836B (en) 2000-05-22 2003-06-11 Semiconductor Energy Lab Light emitting device and electrical appliance
US6872604B2 (en) 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
JP4581187B2 (ja) 2000-06-13 2010-11-17 ソニー株式会社 表示装置の製造方法
US6528824B2 (en) 2000-06-29 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6828950B2 (en) 2000-08-10 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
US6605826B2 (en) 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
US6822629B2 (en) 2000-08-18 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6864628B2 (en) 2000-08-28 2005-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising light-emitting layer having triplet compound and light-emitting layer having singlet compound
US6739931B2 (en) 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
US6774578B2 (en) 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
US6599818B2 (en) 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
US6664732B2 (en) 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR100641732B1 (ko) 2000-12-29 2006-11-06 엘지.필립스 엘시디 주식회사 엑스-선 검출소자의 제조방법
JP4831874B2 (ja) 2001-02-26 2011-12-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
SG160191A1 (en) 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002258810A (ja) 2001-03-05 2002-09-11 Hitachi Ltd 液晶表示装置
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6737653B2 (en) * 2001-03-12 2004-05-18 Lg. Philips Lcd Co., Ltd. X-ray detector and method of fabricating therefore
KR100799463B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2004523924A (ja) 2001-03-21 2004-08-05 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子デバイス
JP3977997B2 (ja) * 2001-05-11 2007-09-19 松下電器産業株式会社 半導体装置およびその製造方法
JP2003017273A (ja) 2001-07-05 2003-01-17 Sony Corp 表示装置および表示装置の製造方法
JP4876341B2 (ja) * 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
CN1556976A (zh) * 2001-09-21 2004-12-22 ��ʽ����뵼����Դ�о��� 显示装置及其驱动方法
US6842660B2 (en) 2001-10-31 2005-01-11 Brooks Automation, Inc. Device and method for communicating data in a process control system
US7042024B2 (en) 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
CN100380673C (zh) 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
US20050132549A1 (en) 2001-11-16 2005-06-23 Wong-Cheng Shih Method for making metal capacitors with low leakage currents for mixed-signal devices
US6822264B2 (en) 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
SG113448A1 (en) 2002-02-25 2005-08-29 Semiconductor Energy Lab Fabrication system and a fabrication method of a light emitting device
US7038239B2 (en) * 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
TWI270919B (en) * 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
KR100915231B1 (ko) * 2002-05-17 2009-09-02 삼성전자주식회사 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US6969129B2 (en) * 2002-08-21 2005-11-29 Compx International, Inc. Anti-tip interlocking linkage mechanism for vertical cabinets
US6739108B2 (en) * 2002-09-30 2004-05-25 Allpax Products, Inc. Fragile container handling system for retort/sterilization processes
JP4574158B2 (ja) 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
US7494923B2 (en) 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04139828A (ja) * 1990-10-01 1992-05-13 Nec Corp 半導体装置の製造方法
JP2000312007A (ja) * 1999-02-23 2000-11-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002026331A (ja) * 2000-07-06 2002-01-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
US20190378861A1 (en) 2019-12-12
US20150137241A1 (en) 2015-05-21
KR20100086970A (ko) 2010-08-02
KR20100126251A (ko) 2010-12-01
US7999263B2 (en) 2011-08-16
US20100025688A1 (en) 2010-02-04
US10050065B2 (en) 2018-08-14
US20140138720A1 (en) 2014-05-22
JP2010072654A (ja) 2010-04-02
JP4652470B2 (ja) 2011-03-16
US7994504B2 (en) 2011-08-09
US20130049026A1 (en) 2013-02-28
JP4652476B2 (ja) 2011-03-16
US7038239B2 (en) 2006-05-02
CN1450659A (zh) 2003-10-22
KR101021052B1 (ko) 2011-03-15
US20100283067A1 (en) 2010-11-11
US10854642B2 (en) 2020-12-01
US20190043896A1 (en) 2019-02-07
JP2010206216A (ja) 2010-09-16
JP4515528B2 (ja) 2010-08-04
KR100995769B1 (ko) 2010-11-23
US9406806B2 (en) 2016-08-02
CN100350628C (zh) 2007-11-21
US20160322400A1 (en) 2016-11-03
US20030189207A1 (en) 2003-10-09
KR101017226B1 (ko) 2011-02-25
KR20030081104A (ko) 2003-10-17
KR101021054B1 (ko) 2011-03-15
US20210098508A1 (en) 2021-04-01
US20150318391A1 (en) 2015-11-05
US8120033B2 (en) 2012-02-21
KR20100086969A (ko) 2010-08-02
US20100285661A1 (en) 2010-11-11
KR100998859B1 (ko) 2010-12-08
JP2009267426A (ja) 2009-11-12
US20050282305A1 (en) 2005-12-22
US8946717B2 (en) 2015-02-03
US8502215B2 (en) 2013-08-06
US7955975B2 (en) 2011-06-07
TWI299571B (en) 2008-08-01
US20130313645A1 (en) 2013-11-28
JP4602466B2 (ja) 2010-12-22
TW200308097A (en) 2003-12-16
US8946718B2 (en) 2015-02-03
US9105727B2 (en) 2015-08-11
KR20090083299A (ko) 2009-08-03
US10700106B2 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
JP4652476B2 (ja) 半導体装置、液晶表示装置、テレビ、ノート型パーソナルコンピュータ及び携帯情報端末
JP4463493B2 (ja) 表示装置及びその作製方法
JP4409196B2 (ja) 半導体装置及びそれを用いた表示装置、並びに半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100604

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100604

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100929

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4602466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees