JP3410296B2

JP3410296B2 - 液晶表示装置及びその製造方法

Info

Publication number: JP3410296B2
Application number: JP20505796A
Authority: JP
Inventors: 康伸田草; 博石橋; 保裕若森; 俊彦広部
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-08-02
Filing date: 1996-08-02
Publication date: 2003-05-26
Anticipated expiration: 2016-08-02
Also published as: JPH1048668A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に関
し、特に、薄膜トランジスタ（以下ＴＦＴという）など
のスイッチング素子を備えたアクティブマトリクス型液
晶表示装置及びその製造方法に関する。

【０００２】

【従来の技術】アクティブマトリクス型液晶表示装置に
は、反射型及び透過型があり、コンピュータやテレビジ
ョン装置などのディスプレイに利用されている。透過型
液晶表示装置を例に従来のアクティブマトリクス型液晶
表示装置を説明する。

【０００３】図７は、従来の透過型のアクティブマトリ
クス型液晶表示装置６０の構成を示す模式図である。液
晶表示装置６０のアクティブマトリクス基板は、マトリ
クス状に形成された複数の画素容量１と複数の画素容量
１のそれぞれに設けられたスイッチング素子としてＴＦ
Ｔ２を有している。画素容量１は、アクティブマトリク
ス基板に形成された画素電極１ａと、対向基板に設けら
れた画素対向電極１ｂと、画素電極１ａと画素対向電極
１ｂとの間に狭持された液晶層とから構成される。画素
電極１ａは、ＴＦＴ２のドレイン電極と接続されてい
る。ＴＦＴ２のゲート電極は、走査信号供給ラインとし
てのゲート配線３に接続され、ゲート電極に入力される
ゲート信号によってＴＦＴ２が選択的にＯＮ状態にされ
る。また、ＴＦＴ２のソース電極はソース配線４に接続
されており、ＴＦＴ２が選択された時にＴＦＴ２を介し
て、データ（表示）信号が画素電極１ａに入力される。
各ゲート配線３とソース配線４とは、マトリクス状に配
列された画素電極１ａの周囲を通り、互いに交差するよ
うに設けられている。さらに、ＴＦＴ２のドレイン電極
は画素電極１ａおよび付加容量５の一方の電極（付加容
量電極）５ａに接続されており、この付加容量５の他方
の電極（付加容量対向電極）５ｂは共通配線６に接続さ
れ、画素対向電極１ｂと同じ電圧（Ｖcom）が印加され
る。

【０００４】図８は従来の液晶表示装置６０のアクティ
ブマトリクス基板のＴＦＴ部分の断面図である。透明絶
縁性基板１１上に、ゲート電極１２（ゲート配線３と連
続的に形成されている）が形成され、ゲート電極１２を
覆ってゲート絶縁膜１３が形成されている。さらにその
上にはゲート電極１２を覆うように半導体層１４が形成
され、半導体層１４の中央部上にチャネル保護層１５が
形成されている。

【０００５】チャネル保護層１５は、ゲート絶縁膜１３
及び半導体層１４を介して、ゲート電極１２と対向する
ように設けられている。半導体層１４のチャネル保護層
１５の下部にチャネル領域１４ａが形成され、チャネル
領域１４ａの両側にソース領域１４ｂ及びドレイン領域
１４ｃがそれぞれ形成されている。チャネル保護層１５
の端部と、ソース領域１４ｂ及びドレイン領域１４ｃと
をそれぞれ覆うように、微結晶ｎ⁺Ｓｉからなるソース
電極１６ａおよびドレイン電極１６ｂが形成されてい
る。

【０００６】ソース電極１６ａ上には、図７のソース配
線４となる金属層１７ａが形成され、ドレイン電極１６
ｂ上には金属層１７ｂが形成されており、この金属層１
７ｂによってドレイン電極１６ｂと画素電極１ａとが接
続されている。

【０００７】さらに、ＴＦＴ２、ゲート配線３およびソ
ース配線４の上部を覆って層間絶縁膜１８が形成されて
いる。この層間絶縁膜１８の上には、透明導電膜からな
る画素電極１ａが形成されている。画素電極１ａは、層
間絶縁膜１８を貫くコンタクトホール１９を介して、Ｔ
ＦＴ２のドレイン電極１６ｂと接続されている。

【０００８】このように、ゲート配線３およびソース配
線４と、画素電極１ａとの間に層間絶縁膜１８が形成さ
れているので、各配線に対して画素電極１ａをオーバー
ラップさせることができる。上述の様なアクティブマト
リクス型液晶表示装置は、例えば、特公平4-74714号公
報に開示されている。層間絶縁膜１８を介して、ゲート
配線３およびソース配線４の上部に画素電極１ａを形成
することによって、液晶表示装置の開口率を向上される
ことができると共に、画素電極によってゲート配線３及
びソース配線４からの電界をシールドすることができる
ので、ゲート配線３及びソース配線４からの電界によっ
て液晶分子の配向が影響を受けること起因するディスク
リネーションの発生を抑制することができる。

【０００９】ゲート絶縁膜１３あるいは層間絶縁膜１８
には、後工程等や各種条件（温度や化学処理に対する耐
性、積層膜の密着性、絶縁性、耐圧、信頼性及び歩留ま
り等）を考慮し、従来は、窒化シリコン（ＳｉＮ）や酸
化シリコン（ＳｉＯ₂）などからなる単層または多層の
無機膜を３００〜６００ｎｍ程度の膜厚に形成してい
た。

【００１０】単層の無機膜を用いた構成は、上述したよ
うに、特公平4-74714号公報に開示されている。また、
多層の無機膜を用いた構成は、特公平7-113729号公報や
特公平6-91255号公報に開示されている。

【００１１】

【発明が解決しようとする課題】しかしながら、上述の
特公平4-74714号公報に開示されている従来技術には下
記の問題点があった。

【００１２】ゲート絶縁膜１３あるいは層間絶縁膜１８
として、ＳｉＮ_xやＳｉＯ₂などをＣＶＤ法またはスパッ
タ法により成膜した場合、ゲート絶縁膜１３や層間絶縁
膜１８の表面形状は、これらの絶縁膜を形成する下地膜
の段差（凹凸）を反映する。成膜工程で絶縁膜中発生す
る残留応力は、この段差近傍で大きくなる（集中する）
傾向があり、ゲート絶縁膜１３や層間絶縁膜１８の厚さ
が、２００〜３００ｎｍより厚くなると、図８に示した
ように、段差部の近傍で絶縁膜１３または１８にクラッ
ク（ＡまたはＢ）が入る。

【００１３】その結果、絶縁膜１３または１８の上に形
成された半導体層１４やソース配線４（１７ａ）が絶縁
膜１３または１８とともに欠落して断線したり、下層の
ゲート配線３（１２）とソース配線４（１７ａ）とが短
絡する等の不良が増し、歩留まりを下げ（数％〜数１０
％低下）、コストアップあるいは製造後の信頼性が不安
定となる場合があった。上述の不良は、ゲート配線３上
にソース配線４が交差する箇所（図８では不図示）に於
いても発生する。

【００１４】また、層間絶縁膜１８上に形成される画素
電極１ａにおいて、層間絶縁膜１８の段差近傍に表面段
差が形成され、液晶分子の配向不良を引き起こすという
問題があった。

【００１５】この問題を解決するために、画素電極１ａ
を形成する部分を平坦化するためにポリイミドなどの有
機膜を塗布法などにより成膜した場合、上記無機膜を薄
膜堆積技術を用いて形成する場合に比較して、所望のパ
ターンを形成するためにフォトリソグラフィ工程を必要
とし、工程数が増加するという問題があった。また、製
造工程を簡略化するために、感光性ポリイミド膜を使用
する方法も考えられるが、感光性ポリイミド膜は、光透
過率が低いとともに着色しているので、透過型液晶表示
装置に用いると、表示輝度が低下したり、表示色の再現
性が悪くなる等の問題があった。

【００１６】特に、ゲート絶縁膜１３としてポリイミド
などの有機膜を用いる場合、ゲート絶縁膜は製造工程の
初期に成膜され、その後行われる種々の後工程の影響を
受けるので、以下のような問題がある。微小なコンタ
クトホールの形成が困難で、コンタクトホールの外径寸
法が大きくなり開口率が低下する。上層のソース配線
や半導体層を形成するための温度の上限が制限される
（高温成膜できない）。有機膜上に形成されたソース
配線や半導体層のエッチング速度のバラツキが大きくな
り、最適な製造条件を見出すのは困難である。後工程
の条件等によって、有機膜の密着性が低下し、信頼性の
低下、あるいは、パネルの周辺に実装する部品（ＴＡＢ
(Tape Automated Bonding)やＣＯＧ(Chip On Glass)ド
ライバーあるいはＦＰＣ(Flexible Printed Circuit Bo
ard）をリワーク交換する際等に、有機膜が剥れて、再
利用困難である。

【００１７】また、特公平7-113729号公報は、２層の絶
縁膜を用いた薄膜トランジスタを開示している。上記特
許公報に開示されているＴＦＴは、ゲート電極上を除い
た領域に第１絶縁膜を有し、ゲート電極と第１絶縁膜と
を覆うように第２絶縁膜を有している。この構成は、従
来の構成において、画素電極となるＩＴＯ層を一旦形成
し除去した面がゲート絶縁膜中に存在するために起因す
るＴＦＴの特性劣化の問題を解決する。しかしながら、
上記公告公報は、薄膜トランジスタにおける薄膜の積層
構造における段差による問題や膜厚による応力の問題を
認識していない。また、開口率を向上するための構成に
ついては何ら言及していない。

【００１８】上記公告公報に開示されている実施形態で
は、ゲート電極の厚さは僅か１００ｎｍなので、ゲート
配線の抵抗が高いので、上記構成のＴＦＴを３〜１０イ
ンチ以上の大型液晶表示装置を駆動するために用いるこ
とは困難である。また、仮に、ゲート電極の厚さを２０
０〜３００ｎｍにして、積層した後に実施形態のように
それより５０ｎｍ以上厚い絶縁膜を形成すると、先の段
差部等での残留応力が極めて大きくなってしまう。

【００１９】そして、上記公報の第１図に示される様に
ゲート絶縁膜の側部より少し内側に位置する部分の絶縁
膜を完全に除去しているので、ゲート絶縁膜のエッジの
段差部の欠落問題は解消されず、更にゲート絶縁膜の内
側（ゲート電極上）にも新たな段差部を形成している。
また、ゲート電極上の絶縁膜は第２絶縁膜のみ（一層構
造）からなっている為、信号透過率が高く、ゲート配線
上にソース配線が交差する所で寄生容量が大きくパネル
の駆動表示が困難である。また、ゲート配線上（あるい
は近傍）で画素電極を形成出来ず、開口率が低かった。
この構成によると、歩留まりは向上するものの、画素電
極とゲート電極との間には、一層の絶縁層しか存在しな
いので、画素電極のパターン残りや絶縁層のピンホール
等により、両電極間で短絡不良が生じやすく、歩留まり
は十分に向上しない。さらに、開口率を向上するため
に、画素電極を、ゲート電極（またはゲート配線）等に
近接または、平面的に重なるように構成すると、短絡不
良が増加し、歩留まりが低下し大幅なコストアップとな
った。

【００２０】また、特公平6-91255号公報に開示されて
いる２層構造のゲート絶縁膜は、ゲート電極（Ｔａ）を
陽極酸化することによって形成されるゲート絶縁膜（Ｔ
ａ₂Ｏ₅）が、ゲート絶縁膜上にアモルファスシリコンを
堆積する工程で損傷を受けて絶縁性が劣化するという問
題を解決するために、陽極酸化膜上にＳｉＮ等からなる
第２の絶縁膜をＣＶＤ法やスパッタ法で形成するもので
ある。この公報においても、薄膜トランジスタにおける
薄膜の積層構造における段差による問題や膜厚による応
力の問題は認識されていない。この公報に開示されてい
る２層構造のゲート絶縁膜の第１の絶縁膜はゲート電極
を陽極酸化して形成されるので、第１の絶縁膜の表面形
状はゲート電極の断面形状（段差）をそのまま反映する
ので、第２の絶縁膜に残留応力によるクラックが発生し
やすい。また、この公告公報は、開口率を向上するため
の構成について何ら言及していない。

【００２１】本発明は、上記従来の問題を解決するため
になされたものであり、信頼性が高く、且つ高開口率
で、表示品質の高いアクティブマトリクス型液晶表示装
置及びその製造方法を提供することを目的とする。

【００２２】

【課題を解決するための手段】本発明の液晶表示装置
は、ゲート配線と、ソース配線と、ゲート配線とソース
配線との交差部の近傍に設けられたスイッチング素子と
を有し、該スイッチング素子は該ゲート配線に接続され
たゲート電極と、該ソース配線に接続されたソース電極
と、液晶層に電圧を印加するための画素電極に接続され
たドレイン電極とを有する液晶表示装置であって、該ゲ
ート配線は、第１絶縁膜と該第１絶縁膜上に形成された
第２絶縁膜とによって覆われており、該ゲート配線上の
該第１絶縁膜の厚さは、それ以外の領域の該第１絶縁膜
の厚さよりも薄く、該ソース電極及び該画素電極は、該
第２絶縁膜の上部に形成されており、そのことによって
上記目的が達成される。前記ゲート電極を形成した後、
該ゲート配線を覆うように前記第１絶縁膜を形成する工
程と、該ゲート電極上の該第１絶縁膜の厚さを他の部分
の該第１絶縁膜の厚さより薄くする工程と、を更に包含
することが好ましい。前記ゲート電極上の前記第１絶縁
膜の厚さを他の部分の該第１絶縁膜の厚さより薄くする
工程は、該第１絶縁膜上に形成する樹脂膜を、該ゲート
電極上において、他の部分の樹脂膜の厚さより薄く形成
する工程と、該樹脂膜、及び、該ゲート配線上の該第１
絶縁膜の少なくとも一部をドライエッチングする工程
と、を包含することが好ましい。前記ゲートは配線上及
び／または前記ゲート配線上の前記第１絶縁膜の厚さを
他の部分の該第１絶縁膜の厚さより薄くする工程は、該
第１絶縁膜の平坦な表面を露出させる工程であることが
好ましい。前記スイッチング素子、前記ゲート配線、及
び前記ソース配線の上部に、無色透明な有機材料を用い
て層間絶縁膜を形成する工程と、少なくとも該ゲート配
線および該ソース配線のうちいずれかと、少なくとも一
部が重なるように、前記画素電極を形成する工程と、を
包含することが好ましい。前記液晶表示装置は、前記画
素電極と前記ドレイン電極とを接続する接続配線を更に
有し、前記層間絶縁膜は、該接続配線の上部にも形成さ
れており、該層間絶縁膜を貫いて該接続配線に達するコ
ンタクトホールを形成する工程と、該層間絶縁膜上およ
び該コンタクトホール内に、少なくとも該ゲート配線お
よびソース配線のうちいずれかと、少なくとも一部が重
なるように、該画素電極を形成する工程と、を包含する
ことが好ましい。前記無色透明な有機材料は、ポジ型感
光性透明アクリル系樹脂であって、前記コンタクトホー
ルを形成する工程は、該ポジ型感光性透明アクリル系樹
脂を露光および現像する工程を包含することが好まし
い。

【００２３】

【００２４】

【００２５】

【００２６】

【００２７】

【００２８】

【００２９】

【００３０】

【００３１】

【００３２】

【００３３】

【００３４】

【００３５】

【００３６】

【００３７】

【００３８】

【００３９】

【００４０】以下に、本発明の作用を説明する。

【００４１】本発明の液晶表示装置は、ゲート電極やゲ
ート配線（走査線）を覆って形成されている第１絶縁膜
の膜厚は、ゲート電極やゲート配線上で他の部分よりも
薄く形成されている。さらに、第１絶縁膜を覆って第２
絶縁膜が形成されている。その結果、第１絶縁膜上の段
差は比較的小さく、しかも、ゲート電極やゲート配線に
よる段差付近の第１絶縁膜中に生じる残留応力等による
クラックは第２絶縁膜によって覆われているので、第２
絶縁膜上に積層される半導体層、ソース配線（信号線）
や画素電極等が、クラックに起因する絶縁層のクラック
や欠落による不良（断線や短絡など）を引き起こすこと
が防止される。

【００４２】さらに、ゲート配線を覆う第１及び第２絶
縁膜は、十分に厚く形成されているので、画素電極をゲ
ート配線に重ねて或いは近傍に形成しても、ゲート配線
とソース配線及び画素電極との容量結合が抑制され、ゲ
ート配線に印加される電圧によって、ソース配線及び画
素電極の電位が影響を受けることを防止できる。すなわ
ち、ゲート配線に印加される電圧によって、画素領域内
の液晶分子の配向が乱されディスクリネーションライン
が発生することが抑制される。

【００４３】ゲート配線上の絶縁膜に無機材料を用いる
と、有機材料を用いるよりも薄い膜を高精度で形成でき
る。薄い膜を用いると、膜を貫通するコンタクトホール
等を小さくできるので、配線ロス等を低減でき、開口率
の低下を抑制できる。また、有機膜に比べて耐熱性が高
く、その上に半導体層や導電膜を形成する工程を３００
℃以上の高温で実施できるとともに、絶縁膜からの出ガ
スも少なく、半導体層や導電膜のエッチングバラツキも
小さいので、比較的容易に製造できる。更に、有機膜に
比べて、基板や上層の半導体層や導電膜との密着強度も
高いので、高信頼性でかつ周辺実装部品の交換も容易で
ある。

【００４４】また、少なくともゲート配線及びソース配
線と画素電極との間に、有機材料からなる層間絶縁膜を
形成することによって、ゲート配線及びソース配線と画
素電極との間の容量結合をさらに抑制することができ
る。これは、有機物の誘電率は、一般に、無機物（Ｓｉ
Ｏ₂やＳｉＮ）の誘電率に比べて小さいからである。有
機材料からなる層間絶縁膜を設けることによって、画素
電極をゲート配線だけでなくソース配線とも重なるよう
に形成することが可能となり、開口率を更に向上するこ
とができる。さらに、無色透明の材料を用いると、透過
型液晶表示装置に適用した場合にも、表示輝度の低下や
表示色の再現性の低下がない。

【００４５】

【発明の実施の形態】以下、本発明の実施形態を説明す
る。

【００４６】（実施形態１）本発明の実施形態１による
透過型液晶表示装置のアクティブマトリクス基板２００
の１画素部の構成の平面図を図１に示す。

【００４７】アクティブマトリクス基板２００には、複
数の画素電極２１がマトリクス状に設けられ、これらの
画素電極２１の周囲を通り、互いに直交するように、走
査信号供給ラインとしてのゲート配線２２と表示信号供
給ラインとしてのソース配線２３が設けられている。ゲ
ート配線２２とソース配線２３とは、いずれもその一部
が画素電極２１の外周部分と絶縁膜を介してオーバーラ
ップしている。

【００４８】これらの配線２２、２３の交差部分近傍
に、画素電極２１に印加する電圧をスイッチングするた
めのＴＦＴ２４が設けられている。このＴＦＴ２４のゲ
ート電極２４ａにはゲート配線２２が接続され、ゲート
電極２４ａに入力される信号によってＴＦＴ２４がのス
イッチングが制御される。また、ＴＦＴ２４のソース電
極２４ｂにはソース配線２３が接続され、ＴＦＴ２４の
ソース電極２４ｂにデータ信号が入力される。ＴＦＴ２
４のドレイン電極２４ｃは、接続配線２５を介してコン
タクトホール２６部で画素電極２１に接続されていると
ともに、接続配線２５を介して付加容量電極２５ａと接
続されている。この付加容量を形成する他方の電極（付
加容量対向電極）２７は、共通配線として複数の画素に
亘り接続されており、更に、画素対向電極に接続されて
いる（図７参照）。この構造は、一般に「Ｃｓ−Ｃｏｍ
ｍｏｎ」方式と呼ばれている。

【００４９】図２は、図１の透過型液晶表示装置におけ
るアクティブマトリクス基板のＣ−Ｃ’断面図である。
透明絶縁性基板３１上に、ゲート配線２２に接続された
ゲート電極２４ａ、付加容量対向電極２７、隣接する画
素のゲート配線２２が、いずれも同一の材料を使用して
同一の工程で形成されている。本実施形態では、金属材
料を用いてこれらを形成した。ゲート電極２４ａ、付加
容量対向電極２７及びゲート配線２２を覆って、第１絶
縁膜３３ａが設けられている。ゲート電極２４ａ、付加
容量対向電極２７とゲート配線２２の上部の第１絶縁膜
３３ａの厚さ（ｄ１）は、他の部分の厚さ（ｄ２）より
薄い（しかし、完全には除去されない）。また、ゲート
電極２４ａ、付加容量対向電極２７、ゲート配線２２の
エッジ近傍に形成された第１絶縁膜３３ａに、クラック
Ｄが見られる場合がある。第１絶縁膜３３ａを覆って基
板３１の全面に、第２絶縁膜３３ｂが形成されている。
第１絶縁膜３３ａの表面の段差は、約１００ｎｍ以下な
ので、第２絶縁膜３３ｂにクラックが発生しない。

【００５０】更に、第２絶縁膜３３ｂ上には、ゲート電
極２４ａを覆うように半導体層３４が設けられ、ゲート
電極３２ａに位置する半導体層３４のチャネル領域３４
ａ上にチャネル保護層３５が設けられている。半導体層
３４のチャネル領域３４ａの両側には、ソース領域３４
ｂ及びドレイン領域３４ｃがそれぞれ形成されている。
チャネル保護層３５の端部と、ソース領域３４ｂ及びド
レイン領域３４ｃをそれぞれ覆うように、微結晶ｎ⁺Ｓ
ｉからなるソース電極３６ａおよびドレイン電極３６ｂ
が形成されている。

【００５１】ソース電極３６ａの端部上には、透明導電
膜３７ａと金属層３７ｂとが設けられて、２層構造のソ
ース配線２３が形成されている。また、ドレイン電極３
６ｂ上にも、透明導電膜３７ａ’と金属層３７ｂ’とが
形成されている。透明導電膜３７ａ’は、接続配線２５
及び付加容量電極２５ａとして機能する。さらに、ＴＦ
Ｔ２４、ゲート配線２２およびソース配線２３、接続配
線２５等の上部を覆い層間絶縁膜３８が設けられてい
る。層間絶縁膜３８上には、画素電極２１となる第２の
透明導電膜が設けられ、層間絶縁膜３８を貫くコンタク
トホール２６を介して、付加容量電極２５ａに接続され
ている。コンタクトホール２６部は、遮光性を有する金
属膜で構成された付加容量対向電極２７上に形成されて
いるので、付加容量対向電極２７は、コンタクトホール
部２６の配向乱れを隠すための遮光層としても機能す
る。従って、上記の遮光層を別途形成する必要がなく、
製造工程を簡略化できるとともに、開口率の低下を抑制
できる。別途遮光膜を形成する場合には、マスクの位置
合わせマージンを考慮する必要があるので、遮光層の大
きさが大きくなる。

【００５２】本実施形態では、ゲート配線２７は３５０
ｎｍ厚程度のＴａＮ／Ｔａ／ＴａＮの３層構造、第１絶
縁膜３３ａとして３００ｎｍ厚程度のＳｉＮ_x膜（ゲー
ト配線上では、厚さ約１０ｎｍ〜１００ｎｍ）、第２絶
縁膜３３ｂとして、２００ｎｍ厚程度のＳｉＯ₂膜、層
間絶縁膜３８として３μｍ厚程度のポジ型感光性アクリ
ル系樹脂を使用した。ポジ型感光性アクリル系樹脂とし
ては、例えば、メタクリル酸とグリシジルメタクリレー
トとの共重合体からなるベースポリマーに、ナフトキノ
ンジアジド系ポジ型感光剤を混合した材料が好ましい。
この樹脂はグリシジル基を含むので、加熱によって架橋
（硬化）することができる。硬化後の物性として、誘電
率：約３．４程度、４００ｎｍ〜８００ｎｍの波長範囲
の光に対する透過率：９０％以上が得られる。また、ｉ
線（３６５ｎｍ）の紫外線を照射することより、短時間
で脱色することができる。また、パターニングには、ｉ
線以外の紫外線を用いることができる。

【００５３】本実施形態で使用した、感光性アクリル系
樹脂の耐熱温度は概ね２８０℃なので、約２５０℃〜２
８０℃以下の温度条件で、層間絶縁膜形成後の画素電極
の形成等のプロセスを行うことによって、層間絶縁膜の
劣化は抑制できる。

【００５４】最近、ＴＦＴ液晶パネル用に、アクリル系
樹脂やフッ素系ポリイミド樹脂が開発、市販されつつあ
る。これらの樹脂は、従来のアクリル系樹脂に比べて、
高透過率（無色透明）、高信頼性（高耐熱性）及び低誘
電率であり、本発明に用いられる。

【００５５】また、本実施形態では、ポジ型感光性アク
リル系樹脂を用いて層間絶縁膜を形成するので、所望の
パターンを有するマスクを用いてポジ型感光性アクリル
系樹脂を露光し、現像することによって容易にコンタク
トホールを形成できる。また、フォトレジストの塗布や
露光後剥離行程を削減出来、工程数が減って、歩留まり
も向上する。

【００５６】尚、有機膜のコンタクトホール部は無機膜
に比べて大きくなるが、埋め込みあるいは遮光性の金属
配線上にコンタクトホールを形成することにより、その
段差部分での配向不良は隠すことができ、開口率の低下
を抑制できる。また、ドレイン電極に接続配線を介して
画素電極に接続するコンタクトホールを形成すれば、Ｔ
ＦＴ部が小さくなった場合でも、上記のように、８〜１
６μｍ幅程度の付加容量対向電極などの遮光性を有する
配線上に、比較的大きなコンタクトホール（外径約５〜
１０数μｍ、テーパ角約０〜６０度）を形成できるの
で、開口率を低下することはない。また、テーパ角を大
きくする（テーパ角０度は基板に垂直）と、コンタクト
ホールの外径は大きくなるが、段差による断線が防止さ
れ、確実なコンタクトが得られるので、歩留まりが向上
する。

【００５７】層間絶縁膜として、アクリル系感光樹脂な
どの有機膜を用いると、従来用いられていた窒化シリコ
ン等の無機膜に比べて比誘電率が低く、透明度の高い良
質な膜を生産性良く得られ、各種材料が多層形成された
後でも十分平坦かつ画素電極と各配線間の信号透過率を
低くする様に厚膜形成できる。アクリル系の感光性樹脂
を用いると、スピンコート、ロールコート等の方法で塗
布し、露光およびパターニングにより、１〜数μｍとい
う膜厚の絶縁膜が生産性よく得ることができ、比誘電率
も低く、透明度や信頼性等も高い絶縁層を形成できる。
尚、アクリル系樹脂が着色している（透明度が低い）場
合、パターン形成した後、更に、ｉ線紫外線を照射する
等の光学処理あるいは化学処理により容易に透明化する
ことができる。

【００５８】なお、本実施形態では、付加容量対向電極
２７を画素電極２１の略中央に形成した。付加容量対向
電極２７をゲート配線２１と十分な間隔を設けて形成す
ることにより、付加容量対向電極２７とそれと同一層に
形成されるゲート配線２２との短絡不良を低減し、歩留
まりや信頼性等を向上することができる。

【００５９】（実施形態２）実施形態１（図１および図
２）では、「Cs-Common」方式の構造を例に説明した
が、本実施形態２では、付加容量対向電極として、画素
電極に隣接するゲート配線２２を利用する構成について
説明する。この構成は、「Cs-on-Gate」方式と呼ばれ
る。画素電極に隣接するゲート配線は、その画素電極に
接続されたＴＦＴに接続されているゲート配線（自段の
ゲート配線）及び／または隣接する画素に対応するゲー
ト配線（前段又は次段のゲート配線）である。なお、付
加容量対向電極として機能するゲート配線と対向する画
素電極が、付加容量電極として機能する。図５にその等
価回路構成図を示す。図５では、簡単のために、付加容
量４５の付加容量対向電極として、次段のゲート配線２
２のみを利用している場合を示している。

【００６０】実施形態２による透過型液晶表示装置のア
クティブマトリクス基板３００の１画素部の構成の平面
図を図３に示す。なお、図１および図２と同様の作用効
果を奏する部材には同一の符号を付けてその説明を省略
する。図３に示した様に、画素電極２１の一部２１ａは
自段のゲート配線２２と、画素電極２１の一部２１ａ’
は前段（または次段）のゲート配線２２と、それぞれ重
畳し、開口率を向上している。書き込み電圧保持容量を
大きくし、付加容量を形成するためには、画素電極２１
は、自段ゲート配線との重なりを小さくし、前段または
次段のゲート配線との重なりを大きくするのが望まし
い。この例では、画素電極２１はソース配線２３とは重
畳していないが、実施形態１の様に低誘電率の有機材料
等で層間絶縁膜を形成すると、ソース配線と画素電極間
との容量を小さくできるので、画素電極をソース配線と
も重畳させ、更に開口率を向上させることもできる。

【００６１】図３のアクティブマトリクス基板３００の
Ｅ−Ｅ’断面図を図４に示す。図４に示したように、画
素電極２１の一部を次段のゲート配線２２の一部に重畳
させて、付加容量を形成している。対向するゲート配線
２２と画素電極２１およびゲート配線２２と画素電極２
１との間に狭持された第１及び第２絶縁膜が、付加容量
を形成する。

【００６２】また、本実施形態では、半導体層３４の中
央部上にはチャネル保護層を形成していない。チャネル
保護層を省略することによって、製造工程の簡略化およ
び材料費の削減によって、コストダウンを図っている。
この様な構造は、ソース電極３６ａおよびドレイン電極
３６ｂとなる微結晶ｎ⁺Ｓｉ層と半導体層３４とのエッ
チング選択性（エッチング速度の違い）を利用すること
によって、形成することができる。また、半導体層３４
中のソース領域及びドレイン領域は、フォトレジストを
マスクとしてイオン注入して形成してもよい。

【００６３】また、本実施形態では、ソース配線３７
ｃ、ドレイン配線３７ｃ’および画素電極２１を同じ透
明導電性材料を用いて同じ工程で形成し、製造プロセス
を簡略化してコストダウンを図った。低抵抗のＩＴＯ
（インジウム錫酸化物）を用いることによりこの構造を
得ることが出来る。低抵抗のＩＴＯとしては、例えば、
SID 96 DIGEST p.93 に開示されている比抵抗が約４０
０μΩ・ｃｍ以下のＩＴＯを用いることができる。

【００６４】本実施形態ではゲート配線２２として２５
０ｎｍ厚程度のＴｉ／Ａｌの２層構造配線、第１絶縁膜
３３ｃとして３００ｎｍ厚程度のＳｉＮ_x膜、第２絶縁
膜３３ｄとして１５０ｎｍ厚程度のＳｉＮ_x膜を用いた
が、これらの材料、膜厚等に限定するものではない。

【００６５】アクティブマトリクス基板３００の第１絶
縁膜３３ｃの製造方法を図６（ａ）〜（ｄ）を参照しな
がら説明する。

【００６６】全面に下地膜を形成した絶縁基板３１上
に、Ｔｉからなる下層２２ｂとその上に形成されたＡｌ
からなる上層２２ａとを有する２層構造のゲート配線２
２を例えば、フォトリソグラフィ法でパターン形成す
る。下地膜は、絶縁基板３１としてガラス基板を用いた
場合に、ガラス基板からのイオンの拡散の防止や密着性
の向上のために形成されるが、省略することもできる。

【００６７】次に、ゲート配線２２を覆って基板３１の
全面に、ＣＶＤ法等で第１絶縁膜３３ｃを成膜する（図
６（ａ））。その後、基板３１の全面にスピンコート法
等で樹脂層３９を塗布する。必要に応じて、樹脂層３９
を加熱または光照射する。樹脂層３９の材料としては、
例えば、ポジ型フォトレジストを用いることができる。
尚、樹脂層２９はスピンコート法で形成されているの
で、ゲート配線２２上の樹脂層３９ａの厚さは、他の部
分より薄く形成される（図６（ｂ））。

【００６８】ドライエッチングで樹脂層３９を全面エッ
チングすると、まず膜厚の小さい部分の樹脂層３９ａが
先に除去される。その結果、樹脂層３９ａの下部にある
絶縁膜３３ｃが露出され、絶縁膜３３ｃの他の部分より
先に除去される（図６（ｃ））。

【００６９】樹脂層３９が実質的に除去されるまで、樹
脂層３９と絶縁層３３ｃとをエッチバックすることによ
って、絶縁膜３３ｃの平坦な表面を形成することができ
る。この時、樹脂層３９と絶縁層３３ｃのエッチング速
度は、ほぼ同じである。得られた絶縁膜３３ｃの露出さ
れた表面は実質的に平坦で、ゲート配線２２上の第１絶
縁膜３３ｃの厚さは、他の部分に比べて薄くなっている
（図６（ｄ））。ドライエッチング法を用いることによ
って、精度良く絶縁膜の膜厚を制御できる。

【００７０】また、図２に示した実施形態１の第１絶縁
膜３３ａも同様の方法で形成することができる。例え
ば、図６（ｃ）の工程の後、樹脂層３９がエッチングに
よって完全に除去される前に、エッチングを終了し、不
要な樹脂層３９を別途除去することによって、図２に示
した第１絶縁膜３３ａを形成することができる。ゲート
配線２２上の第１絶縁膜３３ａの厚さは、他の部分に比
べて薄くなっている。ゲート配線２２上の第１絶縁膜３
３ａの厚さは、約１０ｎｍ〜約１００ｎｍが好ましく、
約１０ｎｍ〜約５０ｎｍがさらに好ましく、第１絶縁膜
３３ａや第２絶縁膜３３ｂの膜厚や、誘電率、工程の歩
留まり、信頼性等の条件によって、適宜設定される。ま
た、ゲート配線２２上の絶縁膜の形成方法について説明
したが、ゲート電極上の絶縁膜も同様の方法で、また、
同一の工程で形成できる。

【００７１】アクティブマトリクス基板３００を形成す
る他の工程は、公知の方法を用いて実施することができ
る。

【００７２】上記実施形態で形成したアクティブマトリ
クス基板の断面を走査型電子顕微鏡を用いて観察した結
果、第１絶縁膜にはクラックが見られたが、第２絶縁膜
にはクラックの発生は認められなかった。

【００７３】なお、上記の実施形態においては、透過型
液晶表示装置について本発明を説明したが、本発明はこ
れに限られず、反射型液晶表示装置にも適用できる。

【００７４】

【発明の効果】本発明の液晶表示装置は、ゲート電極や
ゲート配線を覆って形成されている第１絶縁膜の膜厚
は、ゲート電極やゲート配線上で他の部分よりも薄く形
成されており、さらに、第１絶縁膜を覆って第２絶縁膜
が形成されている。その結果、第１絶縁膜上の段差は比
較的小さく、しかも、ゲート電極やゲート配線による段
差付近の第１絶縁膜中に生じる残留応力等によるクラッ
クは第２絶縁膜によって覆われているので、第２絶縁膜
上に積層される半導体層、ソース配線や画素電極等が、
クラックに起因する絶縁層のクラックや欠落による不良
（断線や短絡など）を引き起こすことが防止される。そ
の結果、高歩留まり、低コスト、かつ高信頼性の液晶表
示装置が提供される。

【００７５】また、ゲート配線（走査線）を覆う第１及
び第２絶縁膜は、十分に厚く形成されているので、画素
電極をゲート配線に重ねて或いは近傍に形成しても、ゲ
ート配線とソース配線及び画素電極との容量結合が抑制
され、開口率が高く、クロストークのない液晶表示装置
が提供される。さらに、少なくともゲート配線及びソー
ス配線と画素電極との間に、有機材料からなる層間絶縁
膜を形成することによって、ゲート配線及びソース配線
と画素電極との間の容量結合をさらに抑制し、クロスト
ークを防止することができるので、画素電極をゲート配
線だけでなくソース配線とも重なるように形成すること
が可能となり、開口率を更に向上することができる。ま
た、無色透明の材料を用いると、透過型液晶表示装置に
適用した場合にも、表示輝度の低下や表示色の再現性の
低下がない。従って、本発明によると、従来よりも明る
い、あるいは低消費電力（バックライトによる電力消費
を低減できる）表示品位高い液晶表示装置が提供され
る。

【図面の簡単な説明】

【図１】実施形態１による透過型液晶表示装置のアクテ
ィブマトリクス基板２００の１画素部の構成の平面図で
ある。

【図２】図１の透過型液晶表示装置におけるアクティブ
マトリクス基板のＣ−Ｃ’断面図である。

【図３】実施形態２による透過型液晶表示装置のアクテ
ィブマトリクス基板３００の１画素部の構成の平面図で
ある。

【図４】図３のアクティブマトリクス基板３００のＥ−
Ｅ’断面図である。

【図５】Ｃｓオンゲート構造の等価回路図である。

【図６】アクティブマトリクス基板３００の第１絶縁膜
３３ｃの製造方法を示す図である。

【図７】従来の透過型アクティブマトリクス型液晶表示
装置６０の構成（Ｃｓコモン構造）を示す模式図であ
る。

【図８】従来の液晶表示装置６０のアクティブマトリク
ス基板のＴＦＴ部分の断面図である。

【符号の説明】

１画素容量１ａ、２１画素電極１ｂ画素対向電極２、２４ＴＦＴ（スイッチング素子）３、２２ゲート配線４、２３ソース配線５付加容量５ａ付加容量電極５ｂ付加容量対向電極６共通配線１１透明絶縁性基板１２ゲート電極１３ゲート絶縁膜１４半導体層１４ａチャネル領域１４ｂソース領域１４ｃドレイン領域１５チャネル保護層１６ａソース電極１６ｂドレイン電極１７ａ、１７ｂ金属層１８層間絶縁膜１９コンタクトホール２４ａゲート電極２４ｂソース電極２４ｃドレイン電極２５接続配線２５ａ付加容量電極２６コンタクトホール２７付加容量対向電極３１透明絶縁性基板３３ａ、３３ｃ第１絶縁膜３３ｂ、３３ｄ第２絶縁膜３４半導体層３４ａチャネル領域３４ｂソース領域３４ｃドレイン領域３５チャネル保護層３６ａソース電極３６ｂドレイン電極３７ａ’ 透明導電膜３７ｂ’ 金属層３７ｃソース配線（透明導電膜）３７ｃ’ ドレイン配線（透明導電膜）３８層間絶縁膜３９樹脂層４５付加容量

───────────────────────────────────────────────────── フロントページの続き (72)発明者広部俊彦大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (56)参考文献特開平７−120784（ＪＰ，Ａ) 特開平１−229229（ＪＰ，Ａ) 特開平５−27261（ＪＰ，Ａ) 特開平４−307520（ＪＰ，Ａ) 特開平４−68318（ＪＰ，Ａ) 特開平１−124824（ＪＰ，Ａ) 特開平５−142570（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/13 - 1/141

Claims

(57)【特許請求の範囲】

【請求項１】ゲート配線と、ソース配線と、ゲート配
線とソース配線との交差部の近傍に設けられたスイッチ
ング素子とを有し、該スイッチング素子は該ゲート配線
に接続されたゲート電極と、該ソース配線に接続された
ソース電極と、液晶層に電圧を印加するための画素電極
に接続されたドレイン電極とを有する液晶表示装置の製
造方法であって、該ゲート配線を形成した後、該ゲート配線を覆うように
第１絶縁膜を形成する工程と、該ゲート配線上の該第１絶縁膜の厚さを他の部分の該第
１絶縁膜の厚さより薄くする工程と、該第１絶縁膜上に第２絶縁膜を形成する工程と、該第２絶縁膜上に該画素電極を形成する工程と、を包含し、該ゲート配線上の該第１絶縁膜の厚さを他の部分の該第
１絶縁膜の厚さより薄くする工程が、該第１絶縁膜上に
形成する樹脂膜を、該ゲート配線上において、他の部分
の樹脂膜の厚さより薄く形成する工程と、該樹脂膜、及
び、該ゲート配線上の該第１絶縁膜の少なくとも一部を
ドライエッチングする工程と、を包含し、該第１絶縁膜及び該第２絶縁膜に無機材料を用いて形成
する液晶表示装置の製造方法。
【請求項２】前記ゲート電極を形成した後、該ゲート
配線を覆うように前記第１絶縁膜を形成する工程と、該ゲート電極上の該第１絶縁膜の厚さを他の部分の該第
１絶縁膜の厚さより薄くする工程と、を更に包含する請求項１に記載の液晶表示装置の製造方
法。
【請求項３】前記ゲート電極上の前記第１絶縁膜の厚
さを他の部分の該第１絶縁膜の厚さより薄くする工程
は、該第１絶縁膜上に形成する樹脂膜を、該ゲート電極上に
おいて、他の部分の樹脂膜の厚さより薄く形成する工程
と、該樹脂膜、及び、該ゲート配線上の該第１絶縁膜の少な
くとも一部をドライエッチングする工程と、を包含する請求項２に記載の液晶表示装置の製造方法。
【請求項４】前記ゲートは配線上及び／または前記ゲ
ート配線上の前記第１絶縁膜の厚さを他の部分の該第１
絶縁膜の厚さより薄くする工程は、該第１絶縁膜の平坦
な表面を露出させる工程である請求項２または３に記載
の液晶表示装置の製造方法。
【請求項５】前記スイッチング素子、前記ゲート配
線、及び前記ソース配線の上部に、無色透明な有機材料
を用いて層間絶縁膜を形成する工程と、少なくとも該ゲート配線および該ソース配線のうちいず
れかと、少なくとも一部が重なるように、前記画素電極
を形成する工程と、を包含する請求項２〜４のいずれかに記載の液晶表示装
置の製造方法。
【請求項６】前記液晶表示装置は、前記画素電極と前
記ドレイン電極とを接続する接続配線を更に有し、前記
層間絶縁膜は、該接続配線の上部にも形成されており、該層間絶縁膜を貫いて該接続配線に達するコンタクトホ
ールを形成する工程と、該層間絶縁膜上および該コンタクトホール内に、少なく
とも該ゲート配線およびソース配線のうちいずれかと、
少なくとも一部が重なるように、該画素電極を形成する
工程と、を包含する請求項５に記載の液晶表示装置の製造方法。
【請求項７】前記無色透明な有機材料は、ポジ型感光
性透明アクリル系樹脂であって、前記コンタクトホールを形成する工程は、該ポジ型感光
性透明アクリル系樹脂を露光および現像する工程を包含
する請求項６に記載の液晶表示装置の製造方法。