JP3665095B2 - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP3665095B2 JP3665095B2 JP01147395A JP1147395A JP3665095B2 JP 3665095 B2 JP3665095 B2 JP 3665095B2 JP 01147395 A JP01147395 A JP 01147395A JP 1147395 A JP1147395 A JP 1147395A JP 3665095 B2 JP3665095 B2 JP 3665095B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- sog film
- insulating film
- photosensitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【産業上の利用分野】
本発明は、半導体装置などの製造で用いられるコンタクトホールやスルーホールの開口技術に関するものであり、特に露光装置の解像限界以下の微細領域にまで適用可能な絶縁膜のパターン形成方法に関するものである。
【０００２】
【従来の技術】
従来、このような分野の技術としては、例えば、次のような文献に記載されるものがあった。
文献１；特開平５−１７７０６９号公報
文献２；特開平５−２９２４７号公報
近年、半導体装置の高速化、高集積化に伴い、配線の多層化が進んでいる。そのため、基板上の段差を絶縁膜によって平坦化し、リソグラフィマージンを広げる手法や絶縁膜に微細コンタクトを形成する手法の開発が必要になってきている。
ＳＯＧ（ Spin-On-Glass 、塗布ガラス ) は、段差被膜性及び平坦化能力に優れるため絶縁膜材料としてしばしば用いられるが、コンタクトホールの側壁にＳＯＧ膜が露出すると、ＳＯＧ膜中の微量の水分や有機物が原因とみられるコンタクト不良などデバイスの信頼性を低下させる場合がある。
このようなプロセスの一つとして例えば、前記文献１に記載された技術がある。
【０００３】
図２（ａ）〜（ｇ）は、前記文献１に記載された従来のパターン形成方法を示す工程図である。
まず、図２（ａ）に示すように、基板１上に電極配線２を形成する。次に、図２（ｂ）に示すように、ＣＶＤ法によりＳｉＯ 2 膜（シリコン酸化膜）３を全面に形成する。その後、図２（ｃ）に示すように、ＳＯＧ膜４を塗布・形成する。次に、図２（ｄ）に示すように、ＣＶＤ法によりＰＳＧ（Phosphosicate Glass、リン酸ガラス）５を形成する。その後、図２（ｅ）に示すように、フォトリソグラフィにより、ＰＳＧ膜５のエッチングのマスクとなるレジストパターン６を形成する。
次に、図２（ｆ）に示すように、レジストパターン６をマスクとして、ＰＳＧ膜５、ＳＯＧ膜４、及びＳｉＯ2 膜３を開口してホール７を形成した後、レジストパターン６を除去する。
次に、図２（ｇ）に示すように、ホール側壁に露出したＳＯＧ膜４をＰＳＧ膜５で覆うために、ＰＳＧ膜５の表面をアルゴンイオン（Ａｒ+ ）でスパッタエッチングする。これにより、スパッタされたＰＳＧ膜５がホール側壁に堆積されてＳＯＧ膜４を覆ってしまう。
【０００４】
また、前記文献２に記載されている技術もある。
図３（ａ）〜（ｅ）は、前記文献２に記載された従来のパターン形成方法を示す工程図である。
まず、図３（ａ）に示すように、Ｐ型基板１１上にゲート絶縁膜１２、及びゲート電極１３を形成した後、低濃度拡散層、及びサイドウォールを形成する。次に、高濃度拡散層１４を形成した後、ＳｉＯ2 膜１５、ポリシリコン膜１６、Ｓｉ3 Ｎ4 膜１７、ポリシリンコン膜１８、ＳｉＯ2 膜１９、及びＳｉ3 Ｎ4 膜２０を順次形成する。
次に、図３（ｂ）に示すように、高濃度拡散層１４にコンタクトを形成するために、ＰＳＧ膜２１を形成する。その後、図３（ｃ）に示すように、ＰＳＧ膜２１上にフォトリソグラフィによりレジストパターン２２を形成し、これをマスクとして、フッ酸を用いて、ＰＳＧ膜２１を等方的にウェットエッチングして空洞部２３を作る。
次に、図３（ｄ）に示すように、レジストパターン２２の開口部を通してリン酸でウェットエッチングによりＳｉＮ4 膜２０を開口し、さらにＳｉＯ2 膜１９、ＳｉＮ4 膜１７、ＳｉＯ2 膜１５、及びゲート酸化膜１２を順次エッチングして、コンタクトホール２４を開口して、高濃度拡散層１４を露出する。そして、レジストパターン２２を剥離した後、図３（ｅ）に示すように、Ａｌ配線２５を形成する。
この方法では、ＰＳＧ膜２１の等方的エッチングとレジストパターン２２の上面規制のエッチングにより、Ａｌ配線２５のカバレッジが良くなるようにコンタクトホール２４を形成できる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のパターン形成方法においては、次のような課題（ａ）〜（ｃ）があった。
（ａ）前記文献１による方法では、Ａｒ+ スパッタによってホール７の側壁にＰＳＧ膜５を堆積するとしているが、これは物理的方法であるから必ずしもホール７の側壁にのみ選択的に付くとは限らず、ホール７のアスペクト比によってはホール底部にも堆積することが十分考えられる。
このような場合には、メタルを埋め込む際のコンタクト不良という重大な支障となる。また、微細なホール７の場合には、側壁の上部から底部まで必要十分な膜厚のＰＳＧ膜５が付かないか、あるいは全くつかないことも予想される。また、工程数も６工程あり、煩雑なプロセスとなりデバイスのコスト上昇や歩留まり低下の要因となり易い。
（ｂ）前記文献２による方法では、レジストパターン２２の開口部を通して、ウエットエッチング及びドライエッチングを行っているが、微細コンタクトホール２４を形成しようとすると、レジストパターン２２の開口部が小さくなるためにウェットエッチング液のＰＳＧ膜２１への供給、純水置換などが不十分になり易いという問題点がある。
また、ドライエッチングも狭いレジストパターン２２の開口部と空洞部２３を通して行うので、ドライエッチングの際にレジストパターン２２のエッチングによりコンタクト径が大きくなり、寸法変換差を生じ易いという問題点がある。
（ｃ）さらに今後の微細化によってコンタクトホール２４などのリソグラフィマージシンは極めて狭くなることが予想されるが、前述した二つの従来技術はこのような状況への対応が極めて困難と予想される。よって、これらの従来技術よりも簡便で、信頼性が高く、また微細化に容易に対応できる新規なパターン形成方法の開発が必要とされている。
【０００６】
【課題を解決するための手段】
前記課題を解決するために、本発明のパターン形成方法では、素子領域と電極配線とが形成された基板の全面に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、露光によりシリコン酸化膜に変化するポリ（ジ−ｔ−ブトキシシロキシサン）を主成分とする感光性ＳＯＧ膜を形成する工程と、前記感光性ＳＯＧ膜をステッパを用いて露光した後に現像し、前記感光性ＳＯＧ膜にホールを開口する工程と、前記感光性ＳＯＧ膜の側壁を覆うように、全面に第２の絶縁膜を形成する工程と、前記感光性ＳＯＧ膜の前記ホール開口領域を前記素子領域又は前記電極配線が露出するまで異方性エッチングにより前記第１及び第２の絶縁膜をエッチバックしてホールパターンを形成する工程と、を有している。
【０００７】
【作用】
本発明によれば、以上のようにパターン形成方法を構成したので、第１の絶縁膜上の感光性ＳＯＧ膜をステッパを用いて露光した後に現像し、そのＳＯＧ膜にホールを開口する。ＳＯＧ膜の露光された部分は、シリコン酸化膜になるので、デバイスに残っても不都合はない。その後、ホール開口領域のＳＯＧ膜の側壁を覆うように第２の絶縁膜を全面に形成する。これらの第１及び第２の絶縁膜を素子領域又は電極配線が露出するまで、異方性エッチングによりエッチバックする。このエッチングの異方性により、ＳＯＧ膜の側壁の第２の絶縁膜がエッチングされることがないので、ホールパターンのＳＯＧ膜の側壁は第２の絶縁膜に覆われたままである。また、ホールパターンの径は、第２の絶縁膜の膜厚により制御される。従って、前記課題を解決できるのである。
【０００８】
【実施例】
（第１の実施例）
図１（ａ）〜（ｇ）は、本発明の第１の実施例のパターン形成方法を示す工程図である。
以下、図１（ａ）〜（ｇ）を参照しつつ本発明の第１の実施例のパターン形成方法の説明をする。
（１） 図１（ａ）の工程
素子間分離法、イオン注入法などにより素子領域が形成されたシリコン基板５１を用意する。このシリコン基板５１上にＣＶＤ法、スパッタ法、及びフォトリソグラフィによりＴｉＮ／Ａｌ／ＴｉＮ構造の配線幅０．６μｍの第１層のＡｌ配線５２を形成する。
（２） 図１（ｂ）の工程
ＣＶＤ法により、ＴＥＯＳ（tetraethyl orthosilicate) ４００ｓｃｃｍ、Ｏ2 ４００ｓｃｃｍ、圧力９Ｐａ、パワー４００Ｗの条件で膜厚０．２μｍの第１の絶縁膜であるＰＥ−ＴＥＯＳ膜（Plasma Enhanced TEOS）５３を形成する。
【０００９】
（３） 図１（ｃ）の工程
ポリ（ジ−ｔ−ブトキシシロキシサン（組成：（−Ｓｉ−Ｏ−）n と二つのＯＣ4 Ｈ9 との結合））と微量のトリフェニルスルホニウムトリフラート（組成：Ｓ+ ＣＦ3 ＳＯ3 と三つのベンゼン環との結合）からなる感光性樹脂組成物である感光性ＳＯＧ膜５４を回転塗布して、膜厚０．６μｍに形成する。
この感光性樹脂組成物は、光または電子線を照射して加熱すると、トリフェニルスルホニウムトリフラートが触媒としてジ−ｔ−プトキシシロサンに対して働いて、露光部分がＳｉＯ2 に変化する物質である。
ＳＯＧ膜５４をＫｒＦエキシマステッパ（ＮＡ０．３５、１／５縮小）を用いて、露光量１０ｍＪ／ｃｍ2 で光照射し、１００℃／２ｍｉｎベーキングする。次に、アニソールで現像、キシレンでリンスし、２００℃／１０ｍｉｎポストベーキングする。このようにして、Ａｌ配線５２上にＰＥ−ＴＥＯＳ膜５３を介して、口径０．８μｍのホール５５を開口する。
【００１０】
（４） 図１（ｄ）の工程
ＣＶＤ法により、ＴＥＯＳ ４００ｓｃｃｍ、Ｏ2 ４００ｓｃｃｍ、圧力９Ｐａ、パワー４００Ｗの条件で膜厚０．４μｍの第２の絶縁膜であるＰＥ−ＴＥＯＳ膜５６を形成する。この時、ＳＯＧ膜５４のホール５５の開口部５７の口径は０．４μｍとなる。つまり、ＳＯＧ膜５４の側壁に０．２μｍのＰＥ−ＴＥＯＳ膜５６が堆積する。
（５） 図１（ｅ）の工程
全面をエッチングガスＣＨＦ3 、圧力１．０Ｐａの低圧で、ＰＥ−ＴＥＯＳ膜５６及びＰＥ−ＴＥＯＳ膜５３を異方性エッチングによりエッチバックして、ホールパターンとしてのビヤホール５８を開口して、Ａｌ配線５２を露出する。この時、ＳＯＧ膜５４の側壁のＰＥ−ＴＥＯＳ膜５６は、異方性エッチングによるためにエッチングされず、ＳＯＧ膜５４の側壁は、ＰＥ−ＴＥＯＳ５６に被膜されたままである。
（６） 図１（ｆ）の工程
ＣＶＤ法により、アルミニウムのスパイク防止のためにバリアメタル層として、膜厚０．１μｍのＴｉＮ５９を形成する。
【００１１】
（７） 図１（ｇ）の工程
バイアススパッタ法により、膜厚０．６μｍのＡｌ電極６０を形成する。
以上のように、本実施例では、以下の利点（ａ）〜（ｄ）がある。
（ａ）シリコン基板５１上にＰＥ−ＴＥＯＳ膜５３を形成する工程からビヤホール５８の開口まで４工程と少なく済むことである。これは、感光性ＳＯＧ膜５４を用いたことと、この感光性ＳＯＧ膜５４のパターンにＣＶＤ−ＳｉＯ2 のＰＥ−ＴＥＯＳ膜５６を被せてエッチバックと同時にビヤホール５８の開口を完了させる手法を併用することによって可能になった。これによって、製造コストの低減と歩留まりの向上が期待できる。
（ｂ）感光性ＳＯＧ膜５４をＰＥ−ＴＥＯＳ膜５６でコンフォーマルに覆うことから、エッチバックによりビヤホール５８の開口工程中は勿論のこと、開口を完了した構造においてもＳＯＧ膜５４が露出することはない。そのため、ＳＯＧ膜５４の露出によるデバイスの信頼性の低下を防止することができる。
（ｃ）ビヤ開口のためのフォトリソグラフィに対する寸法的な厳しさが緩和される。すなわち、リソグラフィによって開口したホール５５を次工程であるＰＥ−ＴＥＯＳ ＣＶＤとドライエッチングにより自己整合的に縮小できるので、フォトリソグラフィでは比較的大きなホール５５のパターンを形成すればよいことになる。特に、焦点深度の点で有利になる。
（ｄ）最終的なビヤ径はＰＥ−ＴＥＯＳ膜５６の膜厚により正確に制御・縮小できる。このため用いたステッパの解像限界以下のビヤホール５８の開口も可能となる。
【００１２】
（第２の実施例）
図４（ａ）〜（ｄ）は、本発明の第２の実施例のパターン形成方法を示す工程図である。
以下、図４（ａ）〜（ｄ）を参照しつつ、本発明の第２の実施例のパターン形成方法の説明をする。
（１） 図４（ａ）の工程
Ｐ型シリコン基板１０１に、素子領域を分離するために素子分離法によりフィールド酸化膜１０２、及び熱酸化法によりゲート酸化膜１０３を形成する。その後、ＣＶＤ法及びフォトリソグラフィによりゲート電極１０４を形成し、このゲート電極１０４をマスクとして自己整合的に低濃度拡散層を形成する。
次に、ＣＶＤ法及び異方性エッチングによりゲート電極１０４の側壁にサイドウォール１０５を形成して、このサイドウォール１０５をマスクとして自己整合的に高濃度拡散層１０６を形成して、ゲート電極１０４下のシリコン基板１０１、低濃度拡散層及び高濃度拡散層１０６を素子領域とする。
その後、第１の絶縁膜であるＳｉＯ2 膜１０７、ポリシリコン膜１０８、Ｓｉ3 Ｎ4 膜１０９、ポリシリコン膜１１０、ＳｉＯ2 膜１１１、及びＳｉ3 Ｎ4 膜１１２を順次形成する。
【００１３】
（２） 図４（ｂ）の工程
感光性のないＳＯＧ膜としてのＯＣＤ−Ｔ７（東京応化製）に光酸発生剤であるトリフェニルスルホニウムトリフラートを添加した感光性ＳＯＧ膜１１３を回転塗布して、膜厚０．６μｍに形成する。
ＳＯＧ膜１１３をＫｒＦエキシマステッパ（ＮＡ０．３５、１／５縮小）を用いて、露光量５ｍＪ／ｃｍ2 で光照射し、１００℃／２ｍｉｎベーキングする。次に、アニソールで現像、イソプロピルアルコールでリンスし、２００℃／１０ｍｉｎポストベーキングする。このようにして、口径０．８μｍのホール１１４を開口する。
（３） 図４（ｃ）の工程
ＣＶＤ法により、ＴＥＯＳ ４００ｓｃｃｍ、ＰＯＣｌ3 １００ｓｃｃｍ、Ｏ2 ４００ｓｃｃｍ、圧力９Ｐａ、パワー４００Ｗの条件で膜厚０．４μｍの第２の絶縁膜であるＰＳＧ膜１１５を形成する。この時、ＳＯＧ膜１１３のホール１１４の開口部１１６の口径は０．３５μｍとなる。
（４） 図４（ｄ）の工程
全面をエッチングガスＣＦ4 ／ＣＨＦ3 により、ＰＳＧ膜１１５、Ｓｉ3 Ｎ4 膜１１２、ＳｉＯ2 膜１１１、Ｓｉ3 Ｎ4 膜１０９、及びＳｉＯ2 膜１０７を異方性エッチングによりエッチバックして、ホールパターンであるコンタクトホール１１７を開口する。
【００１４】
以上説明したように、本第２の実施例では、以下の利点（ａ）〜（ｃ）がある。
（ａ）シリコン基板１０１上にＳｉ 3 Ｎ 4 膜１１２を形成する工程から開口部１１６の形成まで３工程と少なく済むことである。これは、感光性ＳＯＧ膜１１３を用いたことと、この感光性ＳＯＧ膜１１３のパターンにＣＶＤ−ＳｉＯ2 のＰＳＧ膜１１５を被せてエッチバックと同時にコンタクトホール１１７の開口を完了させる手法を併用することによって可能になった。これによって、製造コストの低減と歩留まりの向上が期待できる。
（ｂ）感光性ＳＯＧ膜１１３をＰＳＧ膜１１５で覆うことから、エッチバックによりコンタクトホール１１７の開口工程中は勿論のこと、開口を完了した構造においてもＳＯＧ膜１１３が露出することはない。そのため、ＳＯＧ膜１１３の露出によるデバイスの信頼性の低下を防止することができる。
（ｃ）最終的なコンタクト径はＰＳＧ膜１１５の膜厚で自己整合的に制御・縮小できるので、その分コンタクトホール１１７の開口のためのフォトリソグラフィに対する寸法的な厳しさが緩和されることである。実際、本実施例で使用したステッパと感光性ＳＯＧ膜１１３の組み合わせによるホールパターンの解像限界は０．５μｍであるので、これに比べて０．１５μｍも小さいホールパターン１１７を形成することができる。
なお、本発明は、上記実施例に限定されず種々の変形が可能である。その変形例としては、例えば次のようなものがある。
本実施例では、ＳＯＧ膜に感光性ＳＯＧ膜１１３を用いた例を説明したが、感光性のないＳＯＧ膜を塗布形成しておき、これをフォトリソグラフィによりパターニングする。そして、その後、ＣＶＤ ＳｉＯ 2 のエッチバックをすることによりビヤホールを形成しても、第１の実施例の（ｂ）〜（ｄ）と同様の利点がある。
【００１５】
【発明の効果】
以上詳細に説明したように、本発明によれば、第１の絶縁膜上に形成された、露光によりシリコン酸化膜に変化するポリ（ジ−ｔ−ブトキシシロキシサン）を主成分とする感光性ＳＯＧ膜を、ステッパを用いて露光した後に現像してホールを形成する際に、そのＳＯＧ膜の露光された部分がシリコン酸化膜になるので、デバイスに残っても不都合はない。そして、ホールの第２の絶縁膜による被膜、及び第１、第２の絶縁膜の異方性エッチングによるエッチバックをするので、ＳＯＧ膜が第２の絶縁膜に被膜された状態でホールパターンを形成できる。そのため、ＳＯＧ膜の露出による配線などの不具合が発生しないので、信頼性が向上する。その上、第１及び第２の絶縁膜のエッチバックによりホールパターンを形成するので、リソグラフィの解像限界よりも小さいホールパターンを形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例のパターン形成方法を示す工程図である。
【図２】従来のパターン形成方法を示す工程図である。
【図３】従来のパターン形成方法を示す工程図である。
【図４】本発明の第２の実施例のパターン形成方法を示す工程図である。
【符号の説明】
５１，１０１ シリコン基板
５２ Ａｌ電極
５３ ＰＥ−ＴＥＯＳ膜
５４，１１３ 感光性ＳＯＧ膜
５５，１１４ ホール
５６ ＰＥ−ＴＥＯＳ膜
５８ ビヤホール
１０６ 高濃度拡散層
１１５ ＰＳＧ膜
１１７ コンタクトホール
【産業上の利用分野】
本発明は、半導体装置などの製造で用いられるコンタクトホールやスルーホールの開口技術に関するものであり、特に露光装置の解像限界以下の微細領域にまで適用可能な絶縁膜のパターン形成方法に関するものである。
【０００２】
【従来の技術】
従来、このような分野の技術としては、例えば、次のような文献に記載されるものがあった。
文献１；特開平５−１７７０６９号公報
文献２；特開平５−２９２４７号公報
近年、半導体装置の高速化、高集積化に伴い、配線の多層化が進んでいる。そのため、基板上の段差を絶縁膜によって平坦化し、リソグラフィマージンを広げる手法や絶縁膜に微細コンタクトを形成する手法の開発が必要になってきている。
ＳＯＧ（ Spin-On-Glass 、塗布ガラス ) は、段差被膜性及び平坦化能力に優れるため絶縁膜材料としてしばしば用いられるが、コンタクトホールの側壁にＳＯＧ膜が露出すると、ＳＯＧ膜中の微量の水分や有機物が原因とみられるコンタクト不良などデバイスの信頼性を低下させる場合がある。
このようなプロセスの一つとして例えば、前記文献１に記載された技術がある。
【０００３】
図２（ａ）〜（ｇ）は、前記文献１に記載された従来のパターン形成方法を示す工程図である。
まず、図２（ａ）に示すように、基板１上に電極配線２を形成する。次に、図２（ｂ）に示すように、ＣＶＤ法によりＳｉＯ 2 膜（シリコン酸化膜）３を全面に形成する。その後、図２（ｃ）に示すように、ＳＯＧ膜４を塗布・形成する。次に、図２（ｄ）に示すように、ＣＶＤ法によりＰＳＧ（Phosphosicate Glass、リン酸ガラス）５を形成する。その後、図２（ｅ）に示すように、フォトリソグラフィにより、ＰＳＧ膜５のエッチングのマスクとなるレジストパターン６を形成する。
次に、図２（ｆ）に示すように、レジストパターン６をマスクとして、ＰＳＧ膜５、ＳＯＧ膜４、及びＳｉＯ2 膜３を開口してホール７を形成した後、レジストパターン６を除去する。
次に、図２（ｇ）に示すように、ホール側壁に露出したＳＯＧ膜４をＰＳＧ膜５で覆うために、ＰＳＧ膜５の表面をアルゴンイオン（Ａｒ+ ）でスパッタエッチングする。これにより、スパッタされたＰＳＧ膜５がホール側壁に堆積されてＳＯＧ膜４を覆ってしまう。
【０００４】
また、前記文献２に記載されている技術もある。
図３（ａ）〜（ｅ）は、前記文献２に記載された従来のパターン形成方法を示す工程図である。
まず、図３（ａ）に示すように、Ｐ型基板１１上にゲート絶縁膜１２、及びゲート電極１３を形成した後、低濃度拡散層、及びサイドウォールを形成する。次に、高濃度拡散層１４を形成した後、ＳｉＯ2 膜１５、ポリシリコン膜１６、Ｓｉ3 Ｎ4 膜１７、ポリシリンコン膜１８、ＳｉＯ2 膜１９、及びＳｉ3 Ｎ4 膜２０を順次形成する。
次に、図３（ｂ）に示すように、高濃度拡散層１４にコンタクトを形成するために、ＰＳＧ膜２１を形成する。その後、図３（ｃ）に示すように、ＰＳＧ膜２１上にフォトリソグラフィによりレジストパターン２２を形成し、これをマスクとして、フッ酸を用いて、ＰＳＧ膜２１を等方的にウェットエッチングして空洞部２３を作る。
次に、図３（ｄ）に示すように、レジストパターン２２の開口部を通してリン酸でウェットエッチングによりＳｉＮ4 膜２０を開口し、さらにＳｉＯ2 膜１９、ＳｉＮ4 膜１７、ＳｉＯ2 膜１５、及びゲート酸化膜１２を順次エッチングして、コンタクトホール２４を開口して、高濃度拡散層１４を露出する。そして、レジストパターン２２を剥離した後、図３（ｅ）に示すように、Ａｌ配線２５を形成する。
この方法では、ＰＳＧ膜２１の等方的エッチングとレジストパターン２２の上面規制のエッチングにより、Ａｌ配線２５のカバレッジが良くなるようにコンタクトホール２４を形成できる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のパターン形成方法においては、次のような課題（ａ）〜（ｃ）があった。
（ａ）前記文献１による方法では、Ａｒ+ スパッタによってホール７の側壁にＰＳＧ膜５を堆積するとしているが、これは物理的方法であるから必ずしもホール７の側壁にのみ選択的に付くとは限らず、ホール７のアスペクト比によってはホール底部にも堆積することが十分考えられる。
このような場合には、メタルを埋め込む際のコンタクト不良という重大な支障となる。また、微細なホール７の場合には、側壁の上部から底部まで必要十分な膜厚のＰＳＧ膜５が付かないか、あるいは全くつかないことも予想される。また、工程数も６工程あり、煩雑なプロセスとなりデバイスのコスト上昇や歩留まり低下の要因となり易い。
（ｂ）前記文献２による方法では、レジストパターン２２の開口部を通して、ウエットエッチング及びドライエッチングを行っているが、微細コンタクトホール２４を形成しようとすると、レジストパターン２２の開口部が小さくなるためにウェットエッチング液のＰＳＧ膜２１への供給、純水置換などが不十分になり易いという問題点がある。
また、ドライエッチングも狭いレジストパターン２２の開口部と空洞部２３を通して行うので、ドライエッチングの際にレジストパターン２２のエッチングによりコンタクト径が大きくなり、寸法変換差を生じ易いという問題点がある。
（ｃ）さらに今後の微細化によってコンタクトホール２４などのリソグラフィマージシンは極めて狭くなることが予想されるが、前述した二つの従来技術はこのような状況への対応が極めて困難と予想される。よって、これらの従来技術よりも簡便で、信頼性が高く、また微細化に容易に対応できる新規なパターン形成方法の開発が必要とされている。
【０００６】
【課題を解決するための手段】
前記課題を解決するために、本発明のパターン形成方法では、素子領域と電極配線とが形成された基板の全面に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、露光によりシリコン酸化膜に変化するポリ（ジ−ｔ−ブトキシシロキシサン）を主成分とする感光性ＳＯＧ膜を形成する工程と、前記感光性ＳＯＧ膜をステッパを用いて露光した後に現像し、前記感光性ＳＯＧ膜にホールを開口する工程と、前記感光性ＳＯＧ膜の側壁を覆うように、全面に第２の絶縁膜を形成する工程と、前記感光性ＳＯＧ膜の前記ホール開口領域を前記素子領域又は前記電極配線が露出するまで異方性エッチングにより前記第１及び第２の絶縁膜をエッチバックしてホールパターンを形成する工程と、を有している。
【０００７】
【作用】
本発明によれば、以上のようにパターン形成方法を構成したので、第１の絶縁膜上の感光性ＳＯＧ膜をステッパを用いて露光した後に現像し、そのＳＯＧ膜にホールを開口する。ＳＯＧ膜の露光された部分は、シリコン酸化膜になるので、デバイスに残っても不都合はない。その後、ホール開口領域のＳＯＧ膜の側壁を覆うように第２の絶縁膜を全面に形成する。これらの第１及び第２の絶縁膜を素子領域又は電極配線が露出するまで、異方性エッチングによりエッチバックする。このエッチングの異方性により、ＳＯＧ膜の側壁の第２の絶縁膜がエッチングされることがないので、ホールパターンのＳＯＧ膜の側壁は第２の絶縁膜に覆われたままである。また、ホールパターンの径は、第２の絶縁膜の膜厚により制御される。従って、前記課題を解決できるのである。
【０００８】
【実施例】
（第１の実施例）
図１（ａ）〜（ｇ）は、本発明の第１の実施例のパターン形成方法を示す工程図である。
以下、図１（ａ）〜（ｇ）を参照しつつ本発明の第１の実施例のパターン形成方法の説明をする。
（１） 図１（ａ）の工程
素子間分離法、イオン注入法などにより素子領域が形成されたシリコン基板５１を用意する。このシリコン基板５１上にＣＶＤ法、スパッタ法、及びフォトリソグラフィによりＴｉＮ／Ａｌ／ＴｉＮ構造の配線幅０．６μｍの第１層のＡｌ配線５２を形成する。
（２） 図１（ｂ）の工程
ＣＶＤ法により、ＴＥＯＳ（tetraethyl orthosilicate) ４００ｓｃｃｍ、Ｏ2 ４００ｓｃｃｍ、圧力９Ｐａ、パワー４００Ｗの条件で膜厚０．２μｍの第１の絶縁膜であるＰＥ−ＴＥＯＳ膜（Plasma Enhanced TEOS）５３を形成する。
【０００９】
（３） 図１（ｃ）の工程
ポリ（ジ−ｔ−ブトキシシロキシサン（組成：（−Ｓｉ−Ｏ−）n と二つのＯＣ4 Ｈ9 との結合））と微量のトリフェニルスルホニウムトリフラート（組成：Ｓ+ ＣＦ3 ＳＯ3 と三つのベンゼン環との結合）からなる感光性樹脂組成物である感光性ＳＯＧ膜５４を回転塗布して、膜厚０．６μｍに形成する。
この感光性樹脂組成物は、光または電子線を照射して加熱すると、トリフェニルスルホニウムトリフラートが触媒としてジ−ｔ−プトキシシロサンに対して働いて、露光部分がＳｉＯ2 に変化する物質である。
ＳＯＧ膜５４をＫｒＦエキシマステッパ（ＮＡ０．３５、１／５縮小）を用いて、露光量１０ｍＪ／ｃｍ2 で光照射し、１００℃／２ｍｉｎベーキングする。次に、アニソールで現像、キシレンでリンスし、２００℃／１０ｍｉｎポストベーキングする。このようにして、Ａｌ配線５２上にＰＥ−ＴＥＯＳ膜５３を介して、口径０．８μｍのホール５５を開口する。
【００１０】
（４） 図１（ｄ）の工程
ＣＶＤ法により、ＴＥＯＳ ４００ｓｃｃｍ、Ｏ2 ４００ｓｃｃｍ、圧力９Ｐａ、パワー４００Ｗの条件で膜厚０．４μｍの第２の絶縁膜であるＰＥ−ＴＥＯＳ膜５６を形成する。この時、ＳＯＧ膜５４のホール５５の開口部５７の口径は０．４μｍとなる。つまり、ＳＯＧ膜５４の側壁に０．２μｍのＰＥ−ＴＥＯＳ膜５６が堆積する。
（５） 図１（ｅ）の工程
全面をエッチングガスＣＨＦ3 、圧力１．０Ｐａの低圧で、ＰＥ−ＴＥＯＳ膜５６及びＰＥ−ＴＥＯＳ膜５３を異方性エッチングによりエッチバックして、ホールパターンとしてのビヤホール５８を開口して、Ａｌ配線５２を露出する。この時、ＳＯＧ膜５４の側壁のＰＥ−ＴＥＯＳ膜５６は、異方性エッチングによるためにエッチングされず、ＳＯＧ膜５４の側壁は、ＰＥ−ＴＥＯＳ５６に被膜されたままである。
（６） 図１（ｆ）の工程
ＣＶＤ法により、アルミニウムのスパイク防止のためにバリアメタル層として、膜厚０．１μｍのＴｉＮ５９を形成する。
【００１１】
（７） 図１（ｇ）の工程
バイアススパッタ法により、膜厚０．６μｍのＡｌ電極６０を形成する。
以上のように、本実施例では、以下の利点（ａ）〜（ｄ）がある。
（ａ）シリコン基板５１上にＰＥ−ＴＥＯＳ膜５３を形成する工程からビヤホール５８の開口まで４工程と少なく済むことである。これは、感光性ＳＯＧ膜５４を用いたことと、この感光性ＳＯＧ膜５４のパターンにＣＶＤ−ＳｉＯ2 のＰＥ−ＴＥＯＳ膜５６を被せてエッチバックと同時にビヤホール５８の開口を完了させる手法を併用することによって可能になった。これによって、製造コストの低減と歩留まりの向上が期待できる。
（ｂ）感光性ＳＯＧ膜５４をＰＥ−ＴＥＯＳ膜５６でコンフォーマルに覆うことから、エッチバックによりビヤホール５８の開口工程中は勿論のこと、開口を完了した構造においてもＳＯＧ膜５４が露出することはない。そのため、ＳＯＧ膜５４の露出によるデバイスの信頼性の低下を防止することができる。
（ｃ）ビヤ開口のためのフォトリソグラフィに対する寸法的な厳しさが緩和される。すなわち、リソグラフィによって開口したホール５５を次工程であるＰＥ−ＴＥＯＳ ＣＶＤとドライエッチングにより自己整合的に縮小できるので、フォトリソグラフィでは比較的大きなホール５５のパターンを形成すればよいことになる。特に、焦点深度の点で有利になる。
（ｄ）最終的なビヤ径はＰＥ−ＴＥＯＳ膜５６の膜厚により正確に制御・縮小できる。このため用いたステッパの解像限界以下のビヤホール５８の開口も可能となる。
【００１２】
（第２の実施例）
図４（ａ）〜（ｄ）は、本発明の第２の実施例のパターン形成方法を示す工程図である。
以下、図４（ａ）〜（ｄ）を参照しつつ、本発明の第２の実施例のパターン形成方法の説明をする。
（１） 図４（ａ）の工程
Ｐ型シリコン基板１０１に、素子領域を分離するために素子分離法によりフィールド酸化膜１０２、及び熱酸化法によりゲート酸化膜１０３を形成する。その後、ＣＶＤ法及びフォトリソグラフィによりゲート電極１０４を形成し、このゲート電極１０４をマスクとして自己整合的に低濃度拡散層を形成する。
次に、ＣＶＤ法及び異方性エッチングによりゲート電極１０４の側壁にサイドウォール１０５を形成して、このサイドウォール１０５をマスクとして自己整合的に高濃度拡散層１０６を形成して、ゲート電極１０４下のシリコン基板１０１、低濃度拡散層及び高濃度拡散層１０６を素子領域とする。
その後、第１の絶縁膜であるＳｉＯ2 膜１０７、ポリシリコン膜１０８、Ｓｉ3 Ｎ4 膜１０９、ポリシリコン膜１１０、ＳｉＯ2 膜１１１、及びＳｉ3 Ｎ4 膜１１２を順次形成する。
【００１３】
（２） 図４（ｂ）の工程
感光性のないＳＯＧ膜としてのＯＣＤ−Ｔ７（東京応化製）に光酸発生剤であるトリフェニルスルホニウムトリフラートを添加した感光性ＳＯＧ膜１１３を回転塗布して、膜厚０．６μｍに形成する。
ＳＯＧ膜１１３をＫｒＦエキシマステッパ（ＮＡ０．３５、１／５縮小）を用いて、露光量５ｍＪ／ｃｍ2 で光照射し、１００℃／２ｍｉｎベーキングする。次に、アニソールで現像、イソプロピルアルコールでリンスし、２００℃／１０ｍｉｎポストベーキングする。このようにして、口径０．８μｍのホール１１４を開口する。
（３） 図４（ｃ）の工程
ＣＶＤ法により、ＴＥＯＳ ４００ｓｃｃｍ、ＰＯＣｌ3 １００ｓｃｃｍ、Ｏ2 ４００ｓｃｃｍ、圧力９Ｐａ、パワー４００Ｗの条件で膜厚０．４μｍの第２の絶縁膜であるＰＳＧ膜１１５を形成する。この時、ＳＯＧ膜１１３のホール１１４の開口部１１６の口径は０．３５μｍとなる。
（４） 図４（ｄ）の工程
全面をエッチングガスＣＦ4 ／ＣＨＦ3 により、ＰＳＧ膜１１５、Ｓｉ3 Ｎ4 膜１１２、ＳｉＯ2 膜１１１、Ｓｉ3 Ｎ4 膜１０９、及びＳｉＯ2 膜１０７を異方性エッチングによりエッチバックして、ホールパターンであるコンタクトホール１１７を開口する。
【００１４】
以上説明したように、本第２の実施例では、以下の利点（ａ）〜（ｃ）がある。
（ａ）シリコン基板１０１上にＳｉ 3 Ｎ 4 膜１１２を形成する工程から開口部１１６の形成まで３工程と少なく済むことである。これは、感光性ＳＯＧ膜１１３を用いたことと、この感光性ＳＯＧ膜１１３のパターンにＣＶＤ−ＳｉＯ2 のＰＳＧ膜１１５を被せてエッチバックと同時にコンタクトホール１１７の開口を完了させる手法を併用することによって可能になった。これによって、製造コストの低減と歩留まりの向上が期待できる。
（ｂ）感光性ＳＯＧ膜１１３をＰＳＧ膜１１５で覆うことから、エッチバックによりコンタクトホール１１７の開口工程中は勿論のこと、開口を完了した構造においてもＳＯＧ膜１１３が露出することはない。そのため、ＳＯＧ膜１１３の露出によるデバイスの信頼性の低下を防止することができる。
（ｃ）最終的なコンタクト径はＰＳＧ膜１１５の膜厚で自己整合的に制御・縮小できるので、その分コンタクトホール１１７の開口のためのフォトリソグラフィに対する寸法的な厳しさが緩和されることである。実際、本実施例で使用したステッパと感光性ＳＯＧ膜１１３の組み合わせによるホールパターンの解像限界は０．５μｍであるので、これに比べて０．１５μｍも小さいホールパターン１１７を形成することができる。
なお、本発明は、上記実施例に限定されず種々の変形が可能である。その変形例としては、例えば次のようなものがある。
本実施例では、ＳＯＧ膜に感光性ＳＯＧ膜１１３を用いた例を説明したが、感光性のないＳＯＧ膜を塗布形成しておき、これをフォトリソグラフィによりパターニングする。そして、その後、ＣＶＤ ＳｉＯ 2 のエッチバックをすることによりビヤホールを形成しても、第１の実施例の（ｂ）〜（ｄ）と同様の利点がある。
【００１５】
【発明の効果】
以上詳細に説明したように、本発明によれば、第１の絶縁膜上に形成された、露光によりシリコン酸化膜に変化するポリ（ジ−ｔ−ブトキシシロキシサン）を主成分とする感光性ＳＯＧ膜を、ステッパを用いて露光した後に現像してホールを形成する際に、そのＳＯＧ膜の露光された部分がシリコン酸化膜になるので、デバイスに残っても不都合はない。そして、ホールの第２の絶縁膜による被膜、及び第１、第２の絶縁膜の異方性エッチングによるエッチバックをするので、ＳＯＧ膜が第２の絶縁膜に被膜された状態でホールパターンを形成できる。そのため、ＳＯＧ膜の露出による配線などの不具合が発生しないので、信頼性が向上する。その上、第１及び第２の絶縁膜のエッチバックによりホールパターンを形成するので、リソグラフィの解像限界よりも小さいホールパターンを形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例のパターン形成方法を示す工程図である。
【図２】従来のパターン形成方法を示す工程図である。
【図３】従来のパターン形成方法を示す工程図である。
【図４】本発明の第２の実施例のパターン形成方法を示す工程図である。
【符号の説明】
５１，１０１ シリコン基板
５２ Ａｌ電極
５３ ＰＥ−ＴＥＯＳ膜
５４，１１３ 感光性ＳＯＧ膜
５５，１１４ ホール
５６ ＰＥ−ＴＥＯＳ膜
５８ ビヤホール
１０６ 高濃度拡散層
１１５ ＰＳＧ膜
１１７ コンタクトホール
Claims (1)
- 素子領域と電極配線とが形成された基板の全面に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、露光によりシリコン酸化膜に変化するポリ（ジ−ｔ−ブトキシシロキシサン）を主成分とする感光性ＳＯＧ膜を形成する工程と、
前記感光性ＳＯＧ膜をステッパを用いて露光した後に現像し、前記感光性ＳＯＧ膜にホールを開口する工程と、
前記感光性ＳＯＧ膜の側壁を覆うように、全面に第２の絶縁膜を形成する工程と、
前記感光性ＳＯＧ膜の前記ホール開口領域を前記素子領域又は前記電極配線が露出するまで異方性エッチングにより前記第１及び第２の絶縁膜をエッチバックしてホールパターンを形成する工程と、
を有することを特徴とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01147395A JP3665095B2 (ja) | 1995-01-27 | 1995-01-27 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01147395A JP3665095B2 (ja) | 1995-01-27 | 1995-01-27 | パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08203876A JPH08203876A (ja) | 1996-08-09 |
| JP3665095B2 true JP3665095B2 (ja) | 2005-06-29 |
Family
ID=11779046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01147395A Expired - Fee Related JP3665095B2 (ja) | 1995-01-27 | 1995-01-27 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3665095B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163317A (ja) * | 1996-11-28 | 1998-06-19 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| KR100252533B1 (ko) * | 1996-12-30 | 2000-05-01 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
| US6174596B1 (en) * | 1997-02-13 | 2001-01-16 | Winbond Electronics Corp. | Process for fabricating dual damascene structure by applying an etch-differentiating technique on a light sensitive organic oxide layer |
| KR100308422B1 (ko) | 1999-04-15 | 2001-09-26 | 주식회사 동진쎄미켐 | 스핀-온-글라스 및 감광성 수지 제거용 씬너 조성물 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| JP3989763B2 (ja) | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7242021B2 (en) | 2002-04-23 | 2007-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display element using semiconductor device |
| JP4342831B2 (ja) * | 2002-04-23 | 2009-10-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
| TWI272556B (en) | 2002-05-13 | 2007-02-01 | Semiconductor Energy Lab | Display device |
| TWI263339B (en) | 2002-05-15 | 2006-10-01 | Semiconductor Energy Lab | Light emitting device and method for manufacturing the same |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| WO2010073425A1 (ja) * | 2008-12-24 | 2010-07-01 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP2015118950A (ja) * | 2012-04-04 | 2015-06-25 | パナソニック株式会社 | 半導体装置およびその製造方法 |
-
1995
- 1995-01-27 JP JP01147395A patent/JP3665095B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08203876A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023203A (en) | Method of patterning fine line width semiconductor topology using a spacer | |
| US6136679A (en) | Gate micro-patterning process | |
| JP3665095B2 (ja) | パターン形成方法 | |
| US5310626A (en) | Method for forming a patterned layer using dielectric materials as a light-sensitive material | |
| US5068711A (en) | Semiconductor device having a planarized surface | |
| JP2519819B2 (ja) | コンタクトホ―ルの形成方法 | |
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| US5930672A (en) | Manufacture of semiconductor device having reliable and fine connection hole | |
| JP3507271B2 (ja) | 半導体素子の開口部の形成方法と半導体素子の製造方法 | |
| JPH06216085A (ja) | 半導体装置のコンタクトホール形成方法 | |
| US5902133A (en) | Method of forming a narrow polysilicon gate with i-line lithography | |
| US6069077A (en) | UV resist curing as an indirect means to increase SiN corner selectivity on self-aligned contact etching process | |
| KR100632422B1 (ko) | 반도체 기판내에 구조를 형성하는 방법 | |
| JPH06177351A (ja) | 半導体装置の製造方法 | |
| US11887851B2 (en) | Method for forming and using mask | |
| JP2555958B2 (ja) | 半導体装置の製造方法 | |
| JP2874071B2 (ja) | 半導体装置の製造方法 | |
| KR100575871B1 (ko) | 반도체소자의 금속배선콘택 형성방법 | |
| JP3077752B2 (ja) | 半導体装置の製造方法 | |
| KR100413043B1 (ko) | 반도체 장치의 게이트 전극 형성 방법 | |
| KR100434962B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JPH1174355A (ja) | 半導体装置の製造方法 | |
| JPH0481323B2 (ja) | ||
| JPH0653333A (ja) | 半導体装置におけるコンタクト孔の形成方法 | |
| JPH05343515A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050331 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |