NL8801379A - Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor. - Google Patents

Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor. Download PDF

Info

Publication number
NL8801379A
NL8801379A NL8801379A NL8801379A NL8801379A NL 8801379 A NL8801379 A NL 8801379A NL 8801379 A NL8801379 A NL 8801379A NL 8801379 A NL8801379 A NL 8801379A NL 8801379 A NL8801379 A NL 8801379A
Authority
NL
Netherlands
Prior art keywords
source
thin film
film transistor
drain
layer
Prior art date
Application number
NL8801379A
Other languages
English (en)
Original Assignee
Imec Inter Uni Micro Electr
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imec Inter Uni Micro Electr filed Critical Imec Inter Uni Micro Electr
Priority to NL8801379A priority Critical patent/NL8801379A/nl
Priority to CA000600932A priority patent/CA1318417C/en
Priority to JP1137313A priority patent/JPH02177368A/ja
Priority to KR1019890007274A priority patent/KR0183964B1/ko
Priority to EP89201379A priority patent/EP0344863B1/en
Priority to AT89201379T priority patent/ATE141715T1/de
Priority to US07/358,952 priority patent/US5102813A/en
Priority to DE68926980T priority patent/DE68926980T2/de
Publication of NL8801379A publication Critical patent/NL8801379A/nl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Description

i
H AL/CP/8 IMEC
WERKWIJZE VOOR HET VERVAARDIGEN VAN EEN DUNNE-FILMTRANSISTOR EN EEN DERGELIJKE DUNNE-FILMTRANSISTOR
De onderhavige uitvinding betreft het vervaardigen van dunne-filmtransistors waarbij grote geleidbaarheid van source- en/of draingebieden daarvan gewenst is, bijvoorbeeld voor het aansturen van vloeibaar-kristalweergeeforganen 5 (LCD'S).
Volgens de algemene stand van de techniek wordt de gewenste geleidbaarheid, bijvoorbeeld gelijk aan of groter dan lcfir1, cm-1, van de source- en/of draingebieden veelal met behulp van ionenimplantatie bereikt. Dergelijke ionen-10 implantatie is bewerkelijk, kostbaar en moeilijk toepasbaar voor relatief grote oppervlakken.
Door de firma Canon uit Japan is reeds voorgesteld source- en/of draingebieden met behulp van PVCD-technieken aan te brengen. Voor het verkrijgen van een voldoende geleid-15 baarheid van de source- en/of draingebieden zijn metalen delen over het gehele oppervlak van deze gebieden aangebracht. Nadeel hierbij is dat bij het wegetsen van de niet gewenste delen van een metalen laag, delen onder de metalen laag van de source- en/of draingebieden eveneens (lateraal) 20 worden weggeëtst ("underetching").
De onderhavige uitvinding vermag bovengenoemde nadelen vermijden en verschaft daartoe een werkwijze volgens conclusie 1.
Source- en/of draingebieden, aangebracht volgens de 25 werkwijze als boven geschetst, vertonen een grote laterale geleidbaarheid; derhalve behoeven (metalen) source- en/of draincontacten zich slechts over een relatief beperkt gebied van de source- en/of draingebieden uit te strekken. Een en ander is vanzelfsprekend in het bijzonder van voordeel bij 30 afnemende grootte van de aan te brengen structuren.
De werkwijze volgens de uitvinding maakt het mogelijk een dunne-filmtransistor op een glasplaat aan te bren- .8801379 * -2- % gen, in plaats van een kwartsplaat, die volgens de stand van de techniek werd gebezigd, daar hierbij temperaturen optraden, waarbij alle glassoorten smelten. De werkwijze volgens de uitvinding kan onder 700°C worden uitgevoerd; er bestaan 5 glassoorten die hierbij niet smelten.
Indien de werkwijze volgens de uitvinding wordt gebruikt bij een LCD of een contactbeeldopnemer worden hybride technieken in aanzienlijke mate vermeden worden.
Door de chemische invloed van het fluor (F), die 10 hetzij door het inbrengen van SiE^Fj-gas of siF4~gas, hetzij door een dompeling in waterstoffluoride (HF-dip) voorafgaand aan het laten groeien van de laag waaruit de source- en/of draingebieden worden gevormd of afzonderlijk of in combinatie, kan worden bewerkstelligd. De source- en/of draingebie-15 den kunnen onder PCVD (Plasma Chemical Vapour Deposition)-condities worden aangebracht, waarbij de temperatuur laag gehouden kan worden..
Aan aanvraagster zijn voorts de volgende publicaties bekend: EP-0132076, EP-0200552, EP-0201270, EP-0206649, 20 EP-0206650, EP-0228295, EP-0228870, EP-0229518, EP-0229707, EP-0232148, EP-0234094, EP-0240305, EP-0240306, EP-0240314, EP-0241311, EP-0241316, EP-0241317, EP-0242207, EP-0243074; en het artikel "Very-Low-Temperature Silicon Epitaxy by Plasma-CVD Using SiH4-PH3-H2 Reactants for Bipolar Devices" 25 uit de Japanese Journal of Applied Physics, vol. 27, No. 4, april 1988, bladz. L493-L495.
Verdere kenmerken, details en voordelen van de onderhavige uitvinding zullen duidelijk worden aan de hand van beschrijvingen van voorkeursuitvoeringsvormen daarvan, 30 die geïllustreerd zijn aan de hand van de tekeningen, waarin tonen:
Fig. 1 een dwarsdoorsnede van een dunne-filmtran-sistor volgens de onderhavige uitvinding, vervaardigd volgens een werkwijze volgens de onderhavige uitvinding, 35 fig. 2 een grafiek van de geleidbaarheid van de source- en draingebieden van de dunne-filmtransistor uit fig. 1, uitgezet tegen de dikte van de volgens de uitvinding aangebrachte lagen, .8801379 * -3- fig. 3 een grafiek van de drainstroom, uitgezet tegen de gatespanning van de dunne-filmtransistor uit fig. 1, fig. 4 een grafiek van de drainstroom van de dunne-filmtransistor uit fig. 1, uitgezet tegen de drainspanning, 5 fig. 5 een grafiek van de geleidbaarheid van de source- en draingebieden van de dunne-filmtransistor uit fig. 1, vervaardigd volgens een andere voorkeursuitvoeringsvorm van de werkwijze volgens de onderhavige uitvinding.
Een op een glas- of kwartsplaat 1 (fig. 1) aange-10 brachte dunne-filmtransistor 2 wordt als volgt opgebouwd: - in een LPCVD (Low Pressure Chemical vapour Deposition)-reactor wordt een polykristallijne siliciumbulk-laag of siliciumsubstraat 8 aangebracht - op indirekte wijze kan eveneens eerst een amorfe siliciumlaag bij 550 °C worden 15 aangebracht, waarna deze op 630eC wordt ontlaten, waarbij een uiteindelijke korrelgrootte tot 400 nm wordt verkregen; vanzelfsprekend kan in een plasma-CVD-reactor een dergelijke polykristallijke laag worden aangebracht; - vervolgens ondergaat het polysilicumsubstraat 8 20 een dompeling in waterstoffluoride (HF-dip), in een hand- schoenkast onder ^-reiniging ten einde water- en zuurstof-vervuiling van het systeem te verminderen; - vervolgens wordt een laag onder amorfachtige, dan wel microkristallijnachtige neerslagcondities in een PCVD- 25 reactor aangebracht (Plasma Chemical Vapour Deposition); - vervolgens wordt deze laag selectief geëtst (Auto-Stop-Etsing), zodat het nauwkeurig bepaalde source- en draingebied 3 resp. 4 ontstaat; - dan wordt een gate-isolator 9 uit SiC>2 in een 30 APCVD-reactor (Atmospheric Pressure Chemical Vapour
Deposition) aangebracht; vanzelfsprekend kan ook een andere gate-isolator worden gebezigd; - hierop wordt dan een laag metaal, bijvoorbeeld chroom (Cr), aangebracht, waaruit na etsing het gatecontact 7 35 wordt vervaardigd; - daarna wordt een oxide-af deklaag 11 over het gatecontact en de gate-oxidelaag 9 aangebracht; .8801379 'f -4- \ - en tenslotte worden na het aanbrengen van gaten de metalen contacten voor aansluiting op de source-, drain-en/of gategebieden 3, 4 resp. 7 uit metaal, bijvoorbeeld aluminium (Al), aangebracht en worden contacten 5 resp. 6 ge-5 vormd.
De vorming van de source- en draingebieden vond plaats in een PD80-neerslagsysteem van Plasma Technology, bij omstandigheden, volgens bijgaande tabel.
10 amorf- microkristallijnachtig achtig gasstroming 1% PH3 in S1H4 sccm 5-40 3-6 gasstroming H2 sccm 0 150 rf-sterkte W 5-10 30-50 15 druk mTorr 50-100 70 temperatuur °C 250-450 250-450
Uit experimenten is gebleken, dat het aanbrengen va silicium onder microkristallijnachtige condities een geleid-20 baarheid van die laag geeft, die afhankelijk is van de daaronder liggende laag.
De krommen in fig. 2 illustreren dit: de krommen I en II geven de toename van de geleidbaarheid aan bij toenemende dikte van een op een glasplaat aangebrachte laag voor 25 verschillende groeisnelheden, te weten resp. 3,3 nm/minuut en 1,3 nm/minuut; de krommen III en IV geven deze experimenten onder microkristallijnachtige neerslagcondities in de plasma-reactor weer, met als ondergrond een poly-siliciumbulklaag, waarbij resp. weer de neerslagsnelheden van 3,3 en 1,3 30 nm/minuut werden toegepast. De punten V en VI geven twee afzonderlijke metingen aan een langzaam neergeslagen dunne laag weer en wel resp. met een snelheid van 0,12 nm/minuut resp. 0,2 nm/minuut. De weerstandsmetingen werden uitgevoerd met een vierpuntsprobe.
35 Een verklaring van het verschil in krommen uit fig. 2 is, dat een soort epitaxiale groei ontstaat en de polykristallijne informatie van het substraat aan de daarop aan te brengen laag wordt doorgegeven, waardoor een dienover- .8801379 « ί -5- eenkomstige kleinere weerstand van tenminste een eerste deel van die laag ontstaat.
Typische drain- en gatestroomkarakteristieken van een dunne-filmtransistor volgens de onderhavige uitvinding 5 leveren bevredigende resultaten (fig. 3 resp. 4); krommen a, b, c, d en e werden gemeten met een drainspanning van resp.
30, 20, 10, 6 en 2 V; krommen k, 1, m, n, o en p met een gatespanning van resp. 40, 35, 30, 25, 20 en 15 V, alvorens de laag gegroeid werd en vervolgens op 630eC ontlaten werd.
10 Een tweede voorkeursuitvoeringsvorm van de werkwij ze volgens de uitvinding voor het verkrijgen van drain- en/of sourcegebieden voor een opbouw zoals geschetst in fig. 1, maakt gebruik van amorfe neerslagcondities, waarna de aldus gevormde laag wordt ontlaten.
15 Bij een gestandaardiseerde voorkeursuitvoeringsvorm van de werkwijze volgens de uitvinding wordt een vermogen van 5W, een druk van SOmTorr, een SiH^-stroming van 20 sccm, een temperatuur van 300°C en 1% PH3 in de SiH4-stroom gebezigd.
Gedurende 10 minuten werd het substraat in de 10% HF-oplos-20 sing gedompeld, alvorens op 630eC ontlaten te worden. Deze temperatuur maakt het mogelijk een dunne-filmtransistor op Hoya-borosilicaatglas aan te brengen, dat vast blijft bij genoemde temperatuur. Fig. 4 geeft de verkregen geleidbaarheid C van de source- en draingebieden als functie van de 25 dikte weer.
Lijn i verbindt meetpunten van de geleidbaarheid direkt aangebracht op een glasplaat, lijn f meetpunten van een dergelijke laag na ontlating, lijn g de geleidbaarheid van een laag silicium neergeslagen op een polykristallijn 30 substraat na een HF-dompeling en lijn h de geleidbaarheid na opvolgende ontlating.
De bij de toenemende dikte afnemende geleidbaarheid duidt op een meer amorfe structuur van de laag op enige afstand van het polykristallljne substraat. Een bepaalde mini-35 male duur van de chemische invloed van F- en/of HF-ionen lijkt gewenst.
Een verklaring voor de verdere verbetering van de geleidbaarheid is gelegen in de veronderstelling dat onder .8801379 -6- 4 Λ amorfachtige neerslagcondities en na ontlating de source-en/of draingebieden grotere polykristallijne korrels kunnen vormen op afstand van het substraat dan bij microkristallijnachtige neerslagcondities.
5 De verkregen resultaten zijn bereikt met behulp van een relatief simpele plasma-CVD-reactor, die is afgedicht met O-ringen; er is geen ultrahoog vacuüm vereist; een dergelijke techniek is relatief niet duur.
De getoonde resultaten geven een indicatie dat bij 10 lagere groeisnelheid de geleidbaarheid toeneemt.
.8801379

Claims (5)

1. Werkwijze voor het vervaardigen van een dunne-filmtransistor, omvattende de volgende stappen: - het op een glas- of een kwartsplaat aanbrengen van een polysiliciumlaag; 5. het op de polysiliciumlaag aanbrengen van een laag gedoteerd siliciummateriaal, waarbij de polysiliciumlaag een waterstoffluoride-dompeling heeft ondergaan en/of SiFnH4„n (η * 1, 2, 3, 4) aan SiH4 in een reactor worden toegevoegd; 10. het direkt op uit genoemde laag siliciummateriaal gevormde source en/of draingebieden aanbrengen van source- en/of draincontacten uit metaal, bijvoorbeeld aluminium.
2. Werkwijze volgens conclusie 1, waarbij de polysiliciumlaag zowel in waterstoffluoride wordt gedompeld als
15 S1F2H2 aan SiH4 wordt toegevoegd.
3. Werkwijze volgens conclusie 1 of 2, waarbij de source- en/of draingebieden voorafgaand aan het aanbrengen van de source- en/of draincontacten, gedurende een voorafbepaalde tijd worden ontlaten.
4. Dunne filmtransistor vervaardigd volgens één van de werkwijzen uit conclusie l, 2 of 3.
5. Dunne filmtransistor volgens conclusie 3, waarbij de source en/of draingebieden een (laterale) geleidbaarheid van gelijk aan of groter dan 5 Siemens per centimeter 25 vertonen. .8801379
NL8801379A 1988-05-30 1988-05-30 Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor. NL8801379A (nl)

Priority Applications (8)

Application Number Priority Date Filing Date Title
NL8801379A NL8801379A (nl) 1988-05-30 1988-05-30 Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor.
CA000600932A CA1318417C (en) 1988-05-30 1989-05-29 Polycrystalline or microcrystalline thin film transistor
JP1137313A JPH02177368A (ja) 1988-05-30 1989-05-29 薄膜トランジスタ及びその製造方法
KR1019890007274A KR0183964B1 (ko) 1988-05-30 1989-05-30 박막트랜지스터의 제조방법
EP89201379A EP0344863B1 (en) 1988-05-30 1989-05-30 A method of producing a thin film transistor
AT89201379T ATE141715T1 (de) 1988-05-30 1989-05-30 Verfahren zur herstellung eines dünnfilmtransistors
US07/358,952 US5102813A (en) 1988-05-30 1989-05-30 Method of fabricating a thin film transistor
DE68926980T DE68926980T2 (de) 1988-05-30 1989-05-30 Verfahren zur Herstellung eines Dünnfilmtransistors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8801379 1988-05-30
NL8801379A NL8801379A (nl) 1988-05-30 1988-05-30 Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor.

Publications (1)

Publication Number Publication Date
NL8801379A true NL8801379A (nl) 1989-12-18

Family

ID=19852371

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8801379A NL8801379A (nl) 1988-05-30 1988-05-30 Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor.

Country Status (8)

Country Link
US (1) US5102813A (nl)
EP (1) EP0344863B1 (nl)
JP (1) JPH02177368A (nl)
KR (1) KR0183964B1 (nl)
AT (1) ATE141715T1 (nl)
CA (1) CA1318417C (nl)
DE (1) DE68926980T2 (nl)
NL (1) NL8801379A (nl)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366917A (en) * 1990-03-20 1994-11-22 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
US5623243A (en) * 1990-03-20 1997-04-22 Nec Corporation Semiconductor device having polycrystalline silicon layer with uneven surface defined by hemispherical or mushroom like shape silicon grain
US5318919A (en) * 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
US5403760A (en) * 1990-10-16 1995-04-04 Texas Instruments Incorporated Method of making a HgCdTe thin film transistor
US5372958A (en) * 1990-11-16 1994-12-13 Seiko Epson Corporation Process for fabricating a thin film semiconductor device
GB9114018D0 (en) * 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistor manufacture
US5424230A (en) * 1992-02-19 1995-06-13 Casio Computer Co., Ltd. Method of manufacturing a polysilicon thin film transistor
US5409851A (en) * 1992-05-04 1995-04-25 Goldstar Co., Ltd. Method of making a thin film transistor
CN1881620B (zh) * 1993-10-01 2010-06-23 株式会社半导体能源研究所 半导体器件及其制造方法
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
DE4435461C2 (de) * 1993-10-06 2001-09-20 Micron Technology Inc N D Ges Dünnfilmtransistor und dessen Herstellverfahren
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP3440291B2 (ja) * 1995-05-25 2003-08-25 独立行政法人産業技術総合研究所 微結晶シリコン薄膜トランジスタ
JP3416723B2 (ja) * 1995-05-25 2003-06-16 独立行政法人産業技術総合研究所 非晶質シリコン薄膜トランジスタ及びその製法
US6043507A (en) * 1997-09-24 2000-03-28 Micron Technology, Inc. Thin film transistors and methods of making
GB9817745D0 (en) * 1998-08-15 1998-10-14 Philips Electronics Nv Manufacture of electronic devices comprising thin-film circuit elements
US7402467B1 (en) * 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
DE19935046C2 (de) * 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
DE10052131C2 (de) 2000-10-20 2003-02-13 Advanced Micro Devices Inc Verfahren zur Herstellung von Feldeffekttransistoren mit einer vollständig selbstjustierenden Technologie
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4463493B2 (ja) 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
JP5594773B2 (ja) * 2010-09-30 2014-09-24 国立大学法人九州大学 選択成膜方法、成膜装置、及び構造体

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226898A (en) * 1978-03-16 1980-10-07 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process
JPS5767020A (en) * 1980-10-15 1982-04-23 Agency Of Ind Science & Technol Thin silicon film and its manufacture
US4523214A (en) * 1981-07-03 1985-06-11 Fuji Photo Film Co., Ltd. Solid state image pickup device utilizing microcrystalline and amorphous silicon
JPH0620122B2 (ja) * 1982-01-19 1994-03-16 キヤノン株式会社 半導体素子
JPS58219732A (ja) * 1982-06-16 1983-12-21 Tokyo Inst Of Technol フツ素含有アモルフアス半導体の製造方法
US4737379A (en) * 1982-09-24 1988-04-12 Energy Conversion Devices, Inc. Plasma deposited coatings, and low temperature plasma method of making same
JPH0693509B2 (ja) * 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
JPS60200523A (ja) * 1984-03-26 1985-10-11 Agency Of Ind Science & Technol シリコン薄膜の製造法
US4670763A (en) * 1984-05-14 1987-06-02 Energy Conversion Devices, Inc. Thin film field effect transistor
US4769338A (en) * 1984-05-14 1988-09-06 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US4597160A (en) * 1985-08-09 1986-07-01 Rca Corporation Method of fabricating a polysilicon transistor with a high carrier mobility
JPH0746729B2 (ja) * 1985-12-26 1995-05-17 キヤノン株式会社 薄膜トランジスタの製造方法
GB2185758B (en) * 1985-12-28 1990-09-05 Canon Kk Method for forming deposited film
JPS62271418A (ja) * 1986-05-20 1987-11-25 Matsushita Electric Ind Co Ltd 非晶質シリコン半導体素子の製造方法
US4762808A (en) * 1987-06-22 1988-08-09 Dow Corning Corporation Method of forming semiconducting amorphous silicon films from the thermal decomposition of fluorohydridodisilanes
GB2215126B (en) * 1988-02-19 1990-11-14 Gen Electric Co Plc Process for manufacturing a thin film transistor

Also Published As

Publication number Publication date
KR900019245A (ko) 1990-12-24
EP0344863A1 (en) 1989-12-06
EP0344863B1 (en) 1996-08-21
DE68926980T2 (de) 1997-01-16
US5102813A (en) 1992-04-07
DE68926980D1 (de) 1996-09-26
JPH02177368A (ja) 1990-07-10
ATE141715T1 (de) 1996-09-15
CA1318417C (en) 1993-05-25
KR0183964B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
NL8801379A (nl) Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor.
US6228692B1 (en) Thin film semiconductor device, method for fabricating the same and semiconductor device
US4977106A (en) Tin chemical vapor deposition using TiCl4 and SiH4
JPH0773101B2 (ja) プラズマ強化化学気相成長法
US5714415A (en) Method of forming thin semiconductor film
US6326226B1 (en) Method of crystallizing an amorphous film
JPS633463A (ja) 薄膜トランジスタの製造方法
EP0678907B1 (en) Method for fabricating reverse-staggered thin-film transistor
Sirringhaus et al. Self-passivated copper gates for amorphous silicon thin-film transistors
US7589031B2 (en) Method of avoiding haze formation on surfaces of silicon-containing PECVD-deposited thin films
EP0457601A2 (en) Thin film semi-conductor device and method of producing same
US6514803B1 (en) Process for making an amorphous silicon thin film semiconductor device
US6737307B2 (en) Method for forming amorphous silicon film on single crystal silicon and structure formed
KR100269021B1 (ko) 절연 게이트형 전계효과 반도체 장치 및 그 제조방법
JPH03289140A (ja) 半導体装置の製造方法
JP3006396B2 (ja) 半導体薄膜の形成方法
JP3025342B2 (ja) 薄膜トランジスタおよびその形成方法
JPS62219574A (ja) 半導体装置
JPH04318973A (ja) 薄膜トランジスタ及びその製造方法
KR20030007804A (ko) 실리콘 기판 위에 도핑된 에피택셜 실리콘을 형성하는 방법
JPH0653503A (ja) 薄膜トランジスタ及びその製造方法
JP3530540B2 (ja) 薄膜半導体装置の製造方法
JP3357347B2 (ja) 薄膜トランジスタを有する表示装置の作製方法
Lee et al. The Characterization of Bottom-gate Thin Film Transistors adapted Nanocrystalline Silicon as Active Layer by Catalytic CVD at Low Temperature
JPH03120872A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed