JPS633463A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS633463A JPS633463A JP14738186A JP14738186A JPS633463A JP S633463 A JPS633463 A JP S633463A JP 14738186 A JP14738186 A JP 14738186A JP 14738186 A JP14738186 A JP 14738186A JP S633463 A JPS633463 A JP S633463A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- film transistor
- trisilane
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000010408 film Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 claims abstract description 23
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910000077 silane Inorganic materials 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 15
- 239000001257 hydrogen Substances 0.000 claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000009832 plasma treatment Methods 0.000 claims description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000005979 thermal decomposition reaction Methods 0.000 abstract description 2
- 229910052721 tungsten Inorganic materials 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 229910052759 nickel Inorganic materials 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 238000000151 deposition Methods 0.000 description 11
- 230000008021 deposition Effects 0.000 description 11
- 239000007789 gas Substances 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000007664 blowing Methods 0.000 description 3
- 238000003795 desorption Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、液晶パネルのドライバー等に用いる経時変
化の少ない薄膜トランジスタの製造方法に関するもので
ある。
化の少ない薄膜トランジスタの製造方法に関するもので
ある。
この発明は、薄膜トランジスタのチャネル半導体膜に、
トリシラン以上の高次シランの熱ＣＶＤによるアモルフ
ァスシリコン膜を用いることにより、経時変化の少ない
薄膜トランジスタを製造するものである。
トリシラン以上の高次シランの熱ＣＶＤによるアモルフ
ァスシリコン膜を用いることにより、経時変化の少ない
薄膜トランジスタを製造するものである。
従来、薄膜トランジスタのチャネル半導体膜としてモノ
シランを原料としたプラズマＣＶＤによる水素化アモル
ファスシリコン膜が用いられてきた。これは、低温で比
較的Ｆ１単に成膜することができ、移動度の高い薄膜ト
ランジスタが実現されている。
シランを原料としたプラズマＣＶＤによる水素化アモル
ファスシリコン膜が用いられてきた。これは、低温で比
較的Ｆ１単に成膜することができ、移動度の高い薄膜ト
ランジスタが実現されている。
しかし、上記の従来例においてはバイアスを印加した直
後の比較的短時間でのオン電流の変化や、バイアスを長
時間印加した後でのしきい値電圧の変動や移動度の劣化
という問題があった。これらの劣化の原因は明らかにさ
れておらず実用的な安定性が得られていない。
後の比較的短時間でのオン電流の変化や、バイアスを長
時間印加した後でのしきい値電圧の変動や移動度の劣化
という問題があった。これらの劣化の原因は明らかにさ
れておらず実用的な安定性が得られていない。
そこで、この発明では安価なガラス基板が使用できる低
い温度で成膜でき、高い移動度で安定な動作をする薄膜
トランジスタを製造することを目的としている。
い温度で成膜でき、高い移動度で安定な動作をする薄膜
トランジスタを製造することを目的としている。
この発明では、チャネル半導体膜として、トリシラン以
上の高次シランを原料ガスに用いた熱ＣＶＤによるアモ
ルファスシリコン膜を用い、その製造条件と膜質の関係
を明確にすることにより問題を解決した。
上の高次シランを原料ガスに用いた熱ＣＶＤによるアモ
ルファスシリコン膜を用い、その製造条件と膜質の関係
を明確にすることにより問題を解決した。
トリシラン以上の高次シランの熱ＣＶＤによるアモルフ
ァスシリコン膜は荷電粒子によるダメージがなく、この
膜をチャネル半導体膜に用いると薄膜トランジスタのオ
ン電流の経時変化を小さく抑えることができる。
ァスシリコン膜は荷電粒子によるダメージがなく、この
膜をチャネル半導体膜に用いると薄膜トランジスタのオ
ン電流の経時変化を小さく抑えることができる。
まず、この発明により実現されるイ膜トランジスタの構
造例を第１図（ａｌ〜（Ｃ１により説明する。
造例を第１図（ａｌ〜（Ｃ１により説明する。
第１図＋Ｍｌは逆スタガード型の薄膜トランジスタで、
絶縁基板１上に蒸着、スパッタ等によるＮｌ。
絶縁基板１上に蒸着、スパッタ等によるＮｌ。
Ｗ、Ｍｏ等のゲート２を形成し、その上にＣＶＤ等によ
るシリコン酸化膜、シリコン窒化膜等のゲート絶縁膜３
を積む。この上に本発明のトリシラン以上の高次シラン
の熱ＣＶＤによるシリコン膜４を形成する。さらに、Ｐ
形あるいはｎ形の低抵抗半導体膜と金属膜の二層構造の
ソース５およびドレイン６を形成する。各店のバターニ
ングはフォトリングラフィ技術を用いる。
るシリコン酸化膜、シリコン窒化膜等のゲート絶縁膜３
を積む。この上に本発明のトリシラン以上の高次シラン
の熱ＣＶＤによるシリコン膜４を形成する。さらに、Ｐ
形あるいはｎ形の低抵抗半導体膜と金属膜の二層構造の
ソース５およびドレイン６を形成する。各店のバターニ
ングはフォトリングラフィ技術を用いる。
第１図（ｂｌはスタガード型の薄膜トランジスタで、各
層の形成は第１図（ａｌと同様である。
層の形成は第１図（ａｌと同様である。
第１図（Ｃ１は、低抵抗シリコン基板をゲート２として
用いたものである。ゲート絶縁膜３はＣＶＤ等のデポジ
ション膜以外に、低抵抗シリコン基板の熱酸化膜によっ
ても形成できる。このほかの層の形成は第１図（ａｌと
同様である。
用いたものである。ゲート絶縁膜３はＣＶＤ等のデポジ
ション膜以外に、低抵抗シリコン基板の熱酸化膜によっ
ても形成できる。このほかの層の形成は第１図（ａｌと
同様である。
次に、この発明のチャネル半導体膜の形成に用いる装置
例を第２図により説明する。
例を第２図により説明する。
第２図において、７はチャンバーで、内部に石英板、ガ
ラス板、ステンレス板、シリコンウェハー等が載せられ
（下向き等の場合には止め金具等で固定され）加熱され
る基板加熱手段８を有している。さらに基板加熱手段８
の近傍にガス吹出部９を形成し、ガス供給手段ｌＯとチ
ャンバー７内を排気する排気手段１１がチャンバー７に
接続されている。ガス供給手段１０からガス吹出部９ま
での系は、ヒーター等により原料ガスの沸点（トリシラ
ンでハ５３．１℃）以上の温度に保たれている。このほ
か、必要に応じてチャンバー７の側面に真空ゲージ、観
察窓等が設けられている。このような装置において、基
板温度を４００℃程度に加熱し、トリシラン以上の高次
シランをチャンバー７内に導入すると、基板上の熱分解
反応により、基板表面にアモルファスシリコン膜を形成
することができる。
ラス板、ステンレス板、シリコンウェハー等が載せられ
（下向き等の場合には止め金具等で固定され）加熱され
る基板加熱手段８を有している。さらに基板加熱手段８
の近傍にガス吹出部９を形成し、ガス供給手段ｌＯとチ
ャンバー７内を排気する排気手段１１がチャンバー７に
接続されている。ガス供給手段１０からガス吹出部９ま
での系は、ヒーター等により原料ガスの沸点（トリシラ
ンでハ５３．１℃）以上の温度に保たれている。このほ
か、必要に応じてチャンバー７の側面に真空ゲージ、観
察窓等が設けられている。このような装置において、基
板温度を４００℃程度に加熱し、トリシラン以上の高次
シランをチャンバー７内に導入すると、基板上の熱分解
反応により、基板表面にアモルファスシリコン膜を形成
することができる。
第３図は、１００％トリシランを用いた熱ＣＶＤによる
アモルファスシリコン膜のデポジションレートのデータ
の一例を示すものである。第３図で、横軸は基板温度の
逆数（１／Ｋ）、縦軸はデポジションレート（人／５ｉ
ｎ）であり、△９ロ、○、◇。
アモルファスシリコン膜のデポジションレートのデータ
の一例を示すものである。第３図で、横軸は基板温度の
逆数（１／Ｋ）、縦軸はデポジションレート（人／５ｉ
ｎ）であり、△９ロ、○、◇。
印はそれぞれ反応圧力が１． ２． ５．１０．１２．
”Ｔｏｒｒの場合である。
”Ｔｏｒｒの場合である。
第４図は１００％トリシランを用いて反応圧力５Ｔｏｒ
ｒの場合の光学バンドギャップと結合水素量の基板温度
依存性の一例を示したものである。基板温度が４８０℃
以下では光学バンドギャップは約１゜６５ｅＶ、結合水
素量は約７．５％でほぼ一定である。
ｒの場合の光学バンドギャップと結合水素量の基板温度
依存性の一例を示したものである。基板温度が４８０℃
以下では光学バンドギャップは約１゜６５ｅＶ、結合水
素量は約７．５％でほぼ一定である。
基板温度が４８０℃より高い温度では光学バンドギャッ
プ、結合水素量ともに減少する。これよりトリシラン以
上の熱ＣＶＤでは基板温度４８０℃より高い温度で水素
脱離が起こることを示している。
プ、結合水素量ともに減少する。これよりトリシラン以
上の熱ＣＶＤでは基板温度４８０℃より高い温度で水素
脱離が起こることを示している。
第５図は、１００％トリシランを用いて反応圧力５ Ｔ
ｏｒｒの場合の暗導電率（・印）とＡＭＩスペクトラム
６０ｍＷ／ｃ＋Ｊの光照射での光導電率（Ｏ印）の基板
温度依存性を示したものである。光導電率は高くないが
、光導電率と暗導電率の比は３桁以上ある。また、基板
温度４８０℃より高い温度では、水素脱離により光導電
率、暗導電率ともに低下す！７ 以上のデポジションのデータを利用して第１図ＦＣ＋の
構造の薄膜トランジスタを作成し、チャネル半導体膜の
基本特性を調べた。第１図ｆｃｌのゲート２は低抵抗Ｐ
型シリコン基板、ゲート絶縁膜３は前記シリコン基板を
１１００℃のｄｒｙ Ｏ□雰四囲中熱酸化した約９００
人の５ｉ（ｈ膜であり、その上にトリシラン以上の高次
シランを用いた熱ＣＶＤによるノンドープアモルファス
シリコン層４を形成し、さらにｎ９アモルファスシリコ
ン層とＮｉ等の金属層の二層より成るソース５及びドレ
イン６から成る薄膜トランジスタである。以下薄膜トラ
ンジスタの特性の詳細を示す。
ｏｒｒの場合の暗導電率（・印）とＡＭＩスペクトラム
６０ｍＷ／ｃ＋Ｊの光照射での光導電率（Ｏ印）の基板
温度依存性を示したものである。光導電率は高くないが
、光導電率と暗導電率の比は３桁以上ある。また、基板
温度４８０℃より高い温度では、水素脱離により光導電
率、暗導電率ともに低下す！７ 以上のデポジションのデータを利用して第１図ＦＣ＋の
構造の薄膜トランジスタを作成し、チャネル半導体膜の
基本特性を調べた。第１図ｆｃｌのゲート２は低抵抗Ｐ
型シリコン基板、ゲート絶縁膜３は前記シリコン基板を
１１００℃のｄｒｙ Ｏ□雰四囲中熱酸化した約９００
人の５ｉ（ｈ膜であり、その上にトリシラン以上の高次
シランを用いた熱ＣＶＤによるノンドープアモルファス
シリコン層４を形成し、さらにｎ９アモルファスシリコ
ン層とＮｉ等の金属層の二層より成るソース５及びドレ
イン６から成る薄膜トランジスタである。以下薄膜トラ
ンジスタの特性の詳細を示す。
第６図は、第１図［Ｃ１の構造の薄膜トランジスタのし
きい値電圧と電子移動度の基板温度依存性のデータの一
例を示したものである。この薄膜トランジスタはゲート
絶縁膜に５ｉＯｚを用い、ソース・ドレインのコンタク
ト抵抗が大きいので、しきい値電圧は多少高い、電子移
動度は０．１ ｃｄ／Ｖ・Ｓと高い、基板温度４８０℃
より高い温度で形成した場合、しきい値電圧が高くなり
電子移動度が低下する。この原因は、第４図で示したア
モルファスシリコン膜中の水素脱離によるものである。
きい値電圧と電子移動度の基板温度依存性のデータの一
例を示したものである。この薄膜トランジスタはゲート
絶縁膜に５ｉＯｚを用い、ソース・ドレインのコンタク
ト抵抗が大きいので、しきい値電圧は多少高い、電子移
動度は０．１ ｃｄ／Ｖ・Ｓと高い、基板温度４８０℃
より高い温度で形成した場合、しきい値電圧が高くなり
電子移動度が低下する。この原因は、第４図で示したア
モルファスシリコン膜中の水素脱離によるものである。
従って、薄膜トランジスタの基板温度は４８０℃以下に
する必要がある。
する必要がある。
第３図から、基板温度４８０℃におけるデポジションレ
ートの反応圧力依存性を示した図が第７図である。デポ
ジションレートは反応圧力のほぼ３７２乗に比例する。
ートの反応圧力依存性を示した図が第７図である。デポ
ジションレートは反応圧力のほぼ３７２乗に比例する。
第７図から分かる通り、基板温度４８０℃以下でデポジ
ションを行う場合、実用的なデポジションレートとして
１人／ｗｉｎ以上を得るには反応圧力を０．Ｉ Ｔｏｒ
ｒ以上にしなければならない。
ションを行う場合、実用的なデポジションレートとして
１人／ｗｉｎ以上を得るには反応圧力を０．Ｉ Ｔｏｒ
ｒ以上にしなければならない。
チャネル半導体膜にトリシラン以上の高次シランのｐｃ
ｖＤ膜を用いた薄膜トランジスタはアモルファスシリコ
ン膜厚が厚くなると、ソースおよびドレインの抵抗が高
くなり、ドレイン−ソース電圧をある程度高くしないと
、チャネルが形成されない領域がある。このチャネルが
形成されるのに必要なドレイン・ソース電圧（ドレイン
電流が流れ始める電圧）とアモルファスシリコン膜厚の
関係を示した図が第８図である。これよりアモルファス
シリコン膜の厚さを６００ Å以下にするとよい。
ｖＤ膜を用いた薄膜トランジスタはアモルファスシリコ
ン膜厚が厚くなると、ソースおよびドレインの抵抗が高
くなり、ドレイン−ソース電圧をある程度高くしないと
、チャネルが形成されない領域がある。このチャネルが
形成されるのに必要なドレイン・ソース電圧（ドレイン
電流が流れ始める電圧）とアモルファスシリコン膜厚の
関係を示した図が第８図である。これよりアモルファス
シリコン膜の厚さを６００ Å以下にするとよい。
以上が、トリシラン以上の高次シランの熱ｃ■Ｄによる
薄膜トランジスタの基本的な製造方法であるが、次に示
す処理によりその特性をさらに向上させることができる
。すなわち、第４図に示した通り熱ＣＶＤアモルファス
シリコン膜は結合水素量が低いので、膜形成後にその成
膜温度以下で水素プラズマ処理することにより、結合水
素量を増加させることができる。
薄膜トランジスタの基本的な製造方法であるが、次に示
す処理によりその特性をさらに向上させることができる
。すなわち、第４図に示した通り熱ＣＶＤアモルファス
シリコン膜は結合水素量が低いので、膜形成後にその成
膜温度以下で水素プラズマ処理することにより、結合水
素量を増加させることができる。
第９図は、水素プラズマ処理による膜特性の向上の一例
を示したドレイン電流対ゲート電圧特性図である。図中
破線は１００％トリシランを用いて、反応圧力５ Ｔｏ
ｒｒ、基板温度４３０℃で作成した第５図の構造の薄膜
トランジスタである。実線はこの薄膜トランジスタを基
板温度２４０℃、反応圧力ＩＴｏｒｒ、高周波電力２５
Ｗの条件で１時間の水素プラズマ処理を施したものであ
る。水素プラズマ処理により、ソース、ドレイン抵抗が
小さくなり、移動度も向上する。
を示したドレイン電流対ゲート電圧特性図である。図中
破線は１００％トリシランを用いて、反応圧力５ Ｔｏ
ｒｒ、基板温度４３０℃で作成した第５図の構造の薄膜
トランジスタである。実線はこの薄膜トランジスタを基
板温度２４０℃、反応圧力ＩＴｏｒｒ、高周波電力２５
Ｗの条件で１時間の水素プラズマ処理を施したものであ
る。水素プラズマ処理により、ソース、ドレイン抵抗が
小さくなり、移動度も向上する。
第１図ｆａｔ〜（Ｃ１に示す構造の薄膜トランジスタの
ソースおよびドレインの接触抵抗を下げるために挿入す
るＰ形あるいはｎ形の低抵抗半導体膜は、チャネル半導
体形成と連続させて、Ｐ形ドーパントのボロン、ｎ形ド
ーパントのリンあるいはヒ素等を含むドーピングガスを
トリシラン以上の高次シランに混合させた熱ＣＶＤによ
り形成することができる。しかし、熱ＣＶＤでは、基板
温度が４００℃以下では抵抗率をあまり低くできないの
で、ソース及びドレインをプラズマＣＶＤ、光ＣＶＤ。
ソースおよびドレインの接触抵抗を下げるために挿入す
るＰ形あるいはｎ形の低抵抗半導体膜は、チャネル半導
体形成と連続させて、Ｐ形ドーパントのボロン、ｎ形ド
ーパントのリンあるいはヒ素等を含むドーピングガスを
トリシラン以上の高次シランに混合させた熱ＣＶＤによ
り形成することができる。しかし、熱ＣＶＤでは、基板
温度が４００℃以下では抵抗率をあまり低くできないの
で、ソース及びドレインをプラズマＣＶＤ、光ＣＶＤ。
励起ＣＶＤ等の熱ＣＶＤ以外の製造方法で、チャネル半
導体膜の成膜温度より低い温度で形成させることもでき
る。この場合、熱ＣＶＤによるチャネル半導体膜の持つ
特性が阻害されることは殆どない。
導体膜の成膜温度より低い温度で形成させることもでき
る。この場合、熱ＣＶＤによるチャネル半導体膜の持つ
特性が阻害されることは殆どない。
第１０図は、ドレイン電流の時間変化を本発明の薄膜ト
ランジスタと従来のプラズマＣＶＤにより作成した同じ
構造の薄膜トランジスタについて比較したものである０
図中、実線が本発明による１００％トリシランの反応圧
力５ Ｔｏｒｒ＋ 基板温度４３０℃の熱ＣＶＤ試料で
、破線が従来の製造方法による熱ＣＶＤと同一のチャン
バーで反応圧力０．７Ｔｏｒｒ、基板温度３００℃、高
周波電力ＬＯＷの条件によるモノシランのプラズマＣＶ
Ｄ試料である。ドレイン電流１μＡを３時間流した場合
、従来のプラズマＣＶＤ試料では２０％程度減少するの
に対し、本発明の熱ＣＶＤ試料では１０％以下と安定で
ある。
ランジスタと従来のプラズマＣＶＤにより作成した同じ
構造の薄膜トランジスタについて比較したものである０
図中、実線が本発明による１００％トリシランの反応圧
力５ Ｔｏｒｒ＋ 基板温度４３０℃の熱ＣＶＤ試料で
、破線が従来の製造方法による熱ＣＶＤと同一のチャン
バーで反応圧力０．７Ｔｏｒｒ、基板温度３００℃、高
周波電力ＬＯＷの条件によるモノシランのプラズマＣＶ
Ｄ試料である。ドレイン電流１μＡを３時間流した場合
、従来のプラズマＣＶＤ試料では２０％程度減少するの
に対し、本発明の熱ＣＶＤ試料では１０％以下と安定で
ある。
〔発明の効果〕
以上説明したように、この発明は薄膜トランジスタのチ
ャネル半導体膜にトリシラン以上の高次シランの熱ＣＶ
Ｄによるシリコン膜を用いることにより、移動度が高く
安定な動作を行うことができる薄膜トランジスタを実現
した。
ャネル半導体膜にトリシラン以上の高次シランの熱ＣＶ
Ｄによるシリコン膜を用いることにより、移動度が高く
安定な動作を行うことができる薄膜トランジスタを実現
した。
また、この発明の薄膜トランジスタは光照射時のコンダ
クタンスが低いことから、遮光膜の不要な液晶パネルド
ライバーとして有効である。
クタンスが低いことから、遮光膜の不要な液晶パネルド
ライバーとして有効である。
さらに、この発明はプラズマ等の荷電粒子によるダメー
ジがなく、低温で製造できるので、ＬＳＩ等と組合せた
、三次元ＩＣや畜感度光センサーＩＣ等に利用するのに
有効である。
ジがなく、低温で製造できるので、ＬＳＩ等と組合せた
、三次元ＩＣや畜感度光センサーＩＣ等に利用するのに
有効である。
第１図ｆａｔ〜（Ｃ）はこの発明が適用される薄膜トラ
ンジスタの断面図の一例、第２図はこの発明の製造に用
いる装置の断面図の一例、第３図はこの発明による１０
０％トリシランを用いた熱ＣＶＤにおけるデポジション
レートの基板温度依存性を示す図、第４図は光学バンド
ギャップと結合水素量の基板温度依存性を示す図、第５
図は導電率の基板温度依存性を示す図、第６図は薄膜ト
ランジスタのしきい値電圧と電子移動度の基＋ｙｉ、温
度依存性を示す図、第７図は基板温度４８０℃における
デポジションレートの反応圧力依存性を示す図、第８図
はチャネル半導体のシリコン膜厚と最少ドレイン・ソー
ス電圧の関係を示す図、第９図は水素プラズマ処理の効
果を示す図、第１０図はドレイン電流の時間変化を示す
図である。 図中、１は絶縁基ヰ反、２はゲート、３はゲート絶縁膜
、４はシリコン膜、５はソース、６はドレイン、６はチ
ャンバー、８は基板加熱手段、９はガス吹出部、１０は
ガス供給手段である。 以上 第１ 図（ａ） 第１ 図（ｂ） 製ｊ１装置のご亡面図 第２凶 基板温度（°Ｃ） １０００／Ｔｓｕｂ （１／に） デボジシ３；、し一トのＡζ不ヴ」壱交右ＲタンじＬ下
図第３図 導 電 ｆｌ！ （Ｓ−ｃｍ−’） ＝ゴ 光？ハーニｔ”ｅ”ｒ−７（ｅＶ） ｐ合Ａｐ杖ｆ
１．！、（’／、）基板温度 （°Ｃ） しきいイ直電ｆｆｉビ■区）才り事カ崖の１１ス巨ツＶ
ざ４筺存性°ｇ示ず２第６図 ０．１ １ １０ １０
０反応圧力 （Ｔｏｒｒ） デ゛ポジションレートの反応・圧力涜Ｕ苫・隘も示す２
第 ７ 図 ドレインｔｊ糺 （Ａ）
ンジスタの断面図の一例、第２図はこの発明の製造に用
いる装置の断面図の一例、第３図はこの発明による１０
０％トリシランを用いた熱ＣＶＤにおけるデポジション
レートの基板温度依存性を示す図、第４図は光学バンド
ギャップと結合水素量の基板温度依存性を示す図、第５
図は導電率の基板温度依存性を示す図、第６図は薄膜ト
ランジスタのしきい値電圧と電子移動度の基＋ｙｉ、温
度依存性を示す図、第７図は基板温度４８０℃における
デポジションレートの反応圧力依存性を示す図、第８図
はチャネル半導体のシリコン膜厚と最少ドレイン・ソー
ス電圧の関係を示す図、第９図は水素プラズマ処理の効
果を示す図、第１０図はドレイン電流の時間変化を示す
図である。 図中、１は絶縁基ヰ反、２はゲート、３はゲート絶縁膜
、４はシリコン膜、５はソース、６はドレイン、６はチ
ャンバー、８は基板加熱手段、９はガス吹出部、１０は
ガス供給手段である。 以上 第１ 図（ａ） 第１ 図（ｂ） 製ｊ１装置のご亡面図 第２凶 基板温度（°Ｃ） １０００／Ｔｓｕｂ （１／に） デボジシ３；、し一トのＡζ不ヴ」壱交右ＲタンじＬ下
図第３図 導 電 ｆｌ！ （Ｓ−ｃｍ−’） ＝ゴ 光？ハーニｔ”ｅ”ｒ−７（ｅＶ） ｐ合Ａｐ杖ｆ
１．！、（’／、）基板温度 （°Ｃ） しきいイ直電ｆｆｉビ■区）才り事カ崖の１１ス巨ツＶ
ざ４筺存性°ｇ示ず２第６図 ０．１ １ １０ １０
０反応圧力 （Ｔｏｒｒ） デ゛ポジションレートの反応・圧力涜Ｕ苫・隘も示す２
第 ７ 図 ドレインｔｊ糺 （Ａ）
Claims (6)
- （１）基板、ゲート、ゲート絶縁膜、チャネル半導体膜
、ソース、ドレインなどから成る薄膜トランジスタにお
いて、チャネル半導体膜をトリシラン（Ｓｉ＿３Ｈ＿２
）以上の高次シランの熱ＣＶＤにより形成することを特
徴とする薄膜トランジスタの製造方法。 - （２）前記熱ＣＶＤにおいて成膜温度が４８０℃以下で
チャネル半導体膜を形成することを特徴とする特許請求
範囲第１項記載の薄膜トランジスタの製造方法。 - （３）前記熱ＣＶＤにおいてトリシランの分圧を０．１
Ｔｏｒｒ以上の反応圧力でチャネル半導体膜を形成する
ことを特徴とする特許請求範囲第１項記載の薄膜トラン
ジスタの製造方法。 - （４）前記チャネル半導体膜の膜厚を６００Å以下とし
た特許請求範囲第１項記載の薄膜トランジスタの製造方
法。 - （５）前記チャネル半導体膜を前記熱ＣＶＤの成膜温度
以下で水素プラズマ処理したことを特徴とする特許請求
範囲第１項乃至第４項のいずれかに記載の薄膜トランジ
スタの製造方法。 - （６）前記ソースおよびドレインは前記チャネル半導体
膜の形成後連続して、プラズマＣＶＤ、光ＣＶＤ、励起
種ＣＶＤ等の前記熱ＣＶＤ以外の方法により低抵抗のＰ
形あるいはｎ形の半導体膜で形成したことを特徴とする
特許請求範囲第１項乃至第４項のいずれかに記載の薄膜
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61147381A JP2592238B2 (ja) | 1986-06-24 | 1986-06-24 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61147381A JP2592238B2 (ja) | 1986-06-24 | 1986-06-24 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS633463A true JPS633463A (ja) | 1988-01-08 |
| JP2592238B2 JP2592238B2 (ja) | 1997-03-19 |
Family
ID=15428958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61147381A Expired - Lifetime JP2592238B2 (ja) | 1986-06-24 | 1986-06-24 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2592238B2 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170547A (ja) * | 1988-12-23 | 1990-07-02 | Toshiba Corp | 半導体集積回路 |
| US6101078A (en) * | 1997-09-12 | 2000-08-08 | Nec Corporation | Semiconductor device with protection circuit |
| US6716713B2 (en) | 2001-02-12 | 2004-04-06 | Asm America, Inc. | Dopant precursors and ion implantation processes |
| US6815007B1 (en) | 2002-03-04 | 2004-11-09 | Taiwan Semiconductor Manufacturing Company | Method to solve IMD-FSG particle and increase Cp yield by using a new tougher UFUN season film |
| US7005160B2 (en) | 2003-04-24 | 2006-02-28 | Asm America, Inc. | Methods for depositing polycrystalline films with engineered grain structures |
| US7026219B2 (en) | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
| US7092287B2 (en) | 2002-12-18 | 2006-08-15 | Asm International N.V. | Method of fabricating silicon nitride nanodots |
| US7186630B2 (en) | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| US7294582B2 (en) | 2002-07-19 | 2007-11-13 | Asm International, N.V. | Low temperature silicon compound deposition |
| US7297641B2 (en) | 2002-07-19 | 2007-11-20 | Asm America, Inc. | Method to form ultra high quality silicon-containing compound layers |
| US7427571B2 (en) | 2004-10-15 | 2008-09-23 | Asm International, N.V. | Reactor design for reduced particulate generation |
| US7553516B2 (en) | 2005-12-16 | 2009-06-30 | Asm International N.V. | System and method of reducing particle contamination of semiconductor substrates |
| US7629270B2 (en) | 2004-08-27 | 2009-12-08 | Asm America, Inc. | Remote plasma activated nitridation |
| US7674726B2 (en) | 2004-10-15 | 2010-03-09 | Asm International N.V. | Parts for deposition reactors |
| US7674728B2 (en) | 2004-09-03 | 2010-03-09 | Asm America, Inc. | Deposition from liquid sources |
| US7691757B2 (en) | 2006-06-22 | 2010-04-06 | Asm International N.V. | Deposition of complex nitride films |
| US7732350B2 (en) | 2004-09-22 | 2010-06-08 | Asm International N.V. | Chemical vapor deposition of TiN films in a batch reactor |
| US7833906B2 (en) | 2008-12-11 | 2010-11-16 | Asm International N.V. | Titanium silicon nitride deposition |
| US7851307B2 (en) | 2007-08-17 | 2010-12-14 | Micron Technology, Inc. | Method of forming complex oxide nanodots for a charge trap |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135968A (en) * | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
| JPS58171859A (ja) * | 1982-03-31 | 1983-10-08 | Canon Inc | 薄膜トランジスタの製造方法 |
| JPS5955441A (ja) * | 1982-09-24 | 1984-03-30 | Mitsui Toatsu Chem Inc | 水素化アモルフアスシリコン膜の形成方法 |
| JPS5978919A (ja) * | 1982-10-26 | 1984-05-08 | Mitsui Toatsu Chem Inc | アモルフアスシリコン膜の形成方法 |
-
1986
- 1986-06-24 JP JP61147381A patent/JP2592238B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135968A (en) * | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
| JPS58171859A (ja) * | 1982-03-31 | 1983-10-08 | Canon Inc | 薄膜トランジスタの製造方法 |
| JPS5955441A (ja) * | 1982-09-24 | 1984-03-30 | Mitsui Toatsu Chem Inc | 水素化アモルフアスシリコン膜の形成方法 |
| JPS5978919A (ja) * | 1982-10-26 | 1984-05-08 | Mitsui Toatsu Chem Inc | アモルフアスシリコン膜の形成方法 |
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170547A (ja) * | 1988-12-23 | 1990-07-02 | Toshiba Corp | 半導体集積回路 |
| US6101078A (en) * | 1997-09-12 | 2000-08-08 | Nec Corporation | Semiconductor device with protection circuit |
| US7285500B2 (en) | 2001-02-12 | 2007-10-23 | Asm America, Inc. | Thin films and methods of making them |
| US7026219B2 (en) | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
| US6716713B2 (en) | 2001-02-12 | 2004-04-06 | Asm America, Inc. | Dopant precursors and ion implantation processes |
| US7790556B2 (en) | 2001-02-12 | 2010-09-07 | Asm America, Inc. | Integration of high k gate dielectric |
| US6821825B2 (en) * | 2001-02-12 | 2004-11-23 | Asm America, Inc. | Process for deposition of semiconductor films |
| US6900115B2 (en) | 2001-02-12 | 2005-05-31 | Asm America, Inc. | Deposition over mixed substrates |
| US6958253B2 (en) | 2001-02-12 | 2005-10-25 | Asm America, Inc. | Process for deposition of semiconductor films |
| US6962859B2 (en) | 2001-02-12 | 2005-11-08 | Asm America, Inc. | Thin films and method of making them |
| US6716751B2 (en) | 2001-02-12 | 2004-04-06 | Asm America, Inc. | Dopant precursors and processes |
| US7585752B2 (en) | 2001-02-12 | 2009-09-08 | Asm America, Inc. | Process for deposition of semiconductor films |
| US6743738B2 (en) | 2001-02-12 | 2004-06-01 | Asm America, Inc. | Dopant precursors and processes |
| US7186582B2 (en) | 2001-02-12 | 2007-03-06 | Asm America, Inc. | Process for deposition of semiconductor films |
| US7273799B2 (en) | 2001-02-12 | 2007-09-25 | Asm America, Inc. | Deposition over mixed substrates |
| US6815007B1 (en) | 2002-03-04 | 2004-11-09 | Taiwan Semiconductor Manufacturing Company | Method to solve IMD-FSG particle and increase Cp yield by using a new tougher UFUN season film |
| US7297641B2 (en) | 2002-07-19 | 2007-11-20 | Asm America, Inc. | Method to form ultra high quality silicon-containing compound layers |
| US7294582B2 (en) | 2002-07-19 | 2007-11-13 | Asm International, N.V. | Low temperature silicon compound deposition |
| US7186630B2 (en) | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| US8921205B2 (en) | 2002-08-14 | 2014-12-30 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| US7092287B2 (en) | 2002-12-18 | 2006-08-15 | Asm International N.V. | Method of fabricating silicon nitride nanodots |
| US7005160B2 (en) | 2003-04-24 | 2006-02-28 | Asm America, Inc. | Methods for depositing polycrystalline films with engineered grain structures |
| US7629270B2 (en) | 2004-08-27 | 2009-12-08 | Asm America, Inc. | Remote plasma activated nitridation |
| US7674728B2 (en) | 2004-09-03 | 2010-03-09 | Asm America, Inc. | Deposition from liquid sources |
| US7732350B2 (en) | 2004-09-22 | 2010-06-08 | Asm International N.V. | Chemical vapor deposition of TiN films in a batch reactor |
| US7966969B2 (en) | 2004-09-22 | 2011-06-28 | Asm International N.V. | Deposition of TiN films in a batch reactor |
| US7674726B2 (en) | 2004-10-15 | 2010-03-09 | Asm International N.V. | Parts for deposition reactors |
| US7427571B2 (en) | 2004-10-15 | 2008-09-23 | Asm International, N.V. | Reactor design for reduced particulate generation |
| US7553516B2 (en) | 2005-12-16 | 2009-06-30 | Asm International N.V. | System and method of reducing particle contamination of semiconductor substrates |
| US7691757B2 (en) | 2006-06-22 | 2010-04-06 | Asm International N.V. | Deposition of complex nitride films |
| US7851307B2 (en) | 2007-08-17 | 2010-12-14 | Micron Technology, Inc. | Method of forming complex oxide nanodots for a charge trap |
| US8203179B2 (en) | 2007-08-17 | 2012-06-19 | Micron Technology, Inc. | Device having complex oxide nanodots |
| US7833906B2 (en) | 2008-12-11 | 2010-11-16 | Asm International N.V. | Titanium silicon nitride deposition |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2592238B2 (ja) | 1997-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS633463A (ja) | 薄膜トランジスタの製造方法 | |
| US4849797A (en) | Thin film transistor | |
| JPH05235034A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05283691A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS633414A (ja) | シリコン膜の製造方法 | |
| JPH0449788B2 (ja) | ||
| JPH05304171A (ja) | 薄膜トランジスタ | |
| JP3125931B2 (ja) | 半導体作製方法 | |
| JPS6066864A (ja) | Ｍｉｓ型薄膜トランジスタ | |
| JPS6315468A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01115162A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2987531B2 (ja) | 液晶表示装置 | |
| JPS60117781A (ja) | 薄膜素子 | |
| JP3097254B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
| JPH0367350B2 (ja) | ||
| JP3130661B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0770726B2 (ja) | 炭化珪素を用いた電界効果トランジスタ | |
| JP3038898B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH01227475A (ja) | アモルファスシリコン薄膜トランジスタ | |
| JPS63219172A (ja) | 薄膜トランジスタ | |
| KR970010689B1 (ko) | 액정표시소자용 박막트랜지스터 | |
| JP3016486B2 (ja) | 薄膜トランジスタ | |
| JPH0653503A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS61232675A (ja) | 多結晶薄膜トランジスタとその製造方法 | |
| JPH05129331A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |