JPH0367350B2 - - Google Patents
Info
- Publication number
- JPH0367350B2 JPH0367350B2 JP22620682A JP22620682A JPH0367350B2 JP H0367350 B2 JPH0367350 B2 JP H0367350B2 JP 22620682 A JP22620682 A JP 22620682A JP 22620682 A JP22620682 A JP 22620682A JP H0367350 B2 JPH0367350 B2 JP H0367350B2
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- hydrogen
- thin film
- diaphragm
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 39
- 229910052739 hydrogen Inorganic materials 0.000 claims description 24
- 239000001257 hydrogen Substances 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 14
- 239000010408 film Substances 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 5
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 238000000137 annealing Methods 0.000 description 9
- 150000002431 hydrogen Chemical class 0.000 description 8
- 238000000354 decomposition reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910008284 Si—F Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は薄膜電界効果トランジスタに関する。
〔従来技術とその問題点〕
近年、薄膜トランジスタアレイを用いたデイス
プレイパネルの研究が各所で行なわれている。ア
モルフアスシリコンには多数の未結合手が存在す
るが、未結合手を水素により結合させることが通
常行なわれる。水素を添加したアモルフアスシリ
コンは、その特性の良さ及び単結晶シリコンで蓄
積された技術が容易に適用できることにより、薄
膜トランジスタ用の半導体材料として適してい
る。
プレイパネルの研究が各所で行なわれている。ア
モルフアスシリコンには多数の未結合手が存在す
るが、未結合手を水素により結合させることが通
常行なわれる。水素を添加したアモルフアスシリ
コンは、その特性の良さ及び単結晶シリコンで蓄
積された技術が容易に適用できることにより、薄
膜トランジスタ用の半導体材料として適してい
る。
ところで、アモルフアスシリコン中に添加され
た水素は非常に大きな拡散係数をもち、300℃以
上の温度で膜中より離脱することが知られてい
る。又、本発明者等の検討の結果ゲート金属−酸
化膜−半導体（MOS）構造において、水素が拡
散により酸化膜中に入りイオン化すると、トラン
ジスタの閾値電圧Vthを変動させ、素子の安定性
を著しく損なう事が判つた。従つてアモルフアス
シリコンではその構成元素に水素を含んでいるた
め、酸化膜中に水素イオンが入るのを防ぐ必要が
ある。
た水素は非常に大きな拡散係数をもち、300℃以
上の温度で膜中より離脱することが知られてい
る。又、本発明者等の検討の結果ゲート金属−酸
化膜−半導体（MOS）構造において、水素が拡
散により酸化膜中に入りイオン化すると、トラン
ジスタの閾値電圧Vthを変動させ、素子の安定性
を著しく損なう事が判つた。従つてアモルフアス
シリコンではその構成元素に水素を含んでいるた
め、酸化膜中に水素イオンが入るのを防ぐ必要が
ある。
本発明は、水素の拡散係数がアモルフアスシリ
コンよりも小さい薄い隔膜を介在させることによ
り、アモルフアスシリコン中の水素のゲート酸化
膜中への移動を防ぎ、水素を添加したアモルフア
スシリコンを用いた薄膜トランジスタの信頼性を
向上させることを目的とする。
コンよりも小さい薄い隔膜を介在させることによ
り、アモルフアスシリコン中の水素のゲート酸化
膜中への移動を防ぎ、水素を添加したアモルフア
スシリコンを用いた薄膜トランジスタの信頼性を
向上させることを目的とする。
本発明は、水素添加アモルフアスシリコン中の
水素のゲート酸化膜中への移動を防ぐために、ア
モルフアスシリコンとゲート酸化膜との間に薄い
アモルフアスの隔膜を介在させることを特徴とす
る。この薄い隔膜は、水素に対しての拡散係数が
アモルフアスシリコンの中よりも小さく、又、電
子に対してのポテンシヤルがアモルフアスシリコ
ンよりも高いために電子に対しての障壁になるこ
とを特徴とする。このため、電子はアモルフアス
シリコン中に留まり、アモルフアスシリコンの中
を走行する。
水素のゲート酸化膜中への移動を防ぐために、ア
モルフアスシリコンとゲート酸化膜との間に薄い
アモルフアスの隔膜を介在させることを特徴とす
る。この薄い隔膜は、水素に対しての拡散係数が
アモルフアスシリコンの中よりも小さく、又、電
子に対してのポテンシヤルがアモルフアスシリコ
ンよりも高いために電子に対しての障壁になるこ
とを特徴とする。このため、電子はアモルフアス
シリコン中に留まり、アモルフアスシリコンの中
を走行する。
本発明によれば、ゲート酸化膜中へのアモルフ
アスシリコン中の水素の移動が防げるために、ゲ
ート酸化膜中の水素イオンによる薄膜トランジス
タのVth変動を防ぐことができるため、高い信頼
性を持つ水素添加アモルフアスシリコンを半導体
とする薄膜電界効果トランジスタが得られる。
アスシリコン中の水素の移動が防げるために、ゲ
ート酸化膜中の水素イオンによる薄膜トランジス
タのVth変動を防ぐことができるため、高い信頼
性を持つ水素添加アモルフアスシリコンを半導体
とする薄膜電界効果トランジスタが得られる。
以下に本発明の具体的な実施例を説明する。第
１図は本発明の一実施例の薄膜トランジスタの断
面図である。透明ガラス基板（コーニング社7059
ガラス）上にAlを約1000Å蒸着し、通常の写真
食刻技術により、ゲート電極１２を形成し、次に
スパツタにより約3500Åのゲート絶縁膜SiO2１
３を堆積させる。次に、SiF2とB2H6ガスのグロ
ー放電分解により、厚さ100ÅのＰ形アモルフア
スシリコン１４を堆積した後に、SiH4ガスのグ
ロー放電分解により厚さ4000Åのアモルフアスシ
リコン１５を堆積し、次にSiH4ガスとPH3の混
合ガスのグロー放電分解により厚さ500Åのｎ形
アモルフアスシリコン１６ａを堆積させる。写真
食刻技術によりアモルフアスシリコン１４，１
５，１６ａをパターン形成した後に、Moを500
Åスパツターし、Alを7000Å蒸着する。写真食
刻技術によりAl、Moをパターン形成し、ソー
ス・ドレインを形成する。次にソース・ドレイン
電極をマスクとして、ｎ形アモルフアスシリコン
１６ａをケミカルドライエツチングにより除去し
て、薄膜トランジスタが完成する。なお、ｐ形フ
ツ素添加アモルフアスシリコンを具備しない通常
の薄膜トランジスタを第２図に示す。形成プロセ
スは第１図のフツ素添加アモルフアスシリコンを
具備した薄膜トランジスタと同様である。
１図は本発明の一実施例の薄膜トランジスタの断
面図である。透明ガラス基板（コーニング社7059
ガラス）上にAlを約1000Å蒸着し、通常の写真
食刻技術により、ゲート電極１２を形成し、次に
スパツタにより約3500Åのゲート絶縁膜SiO2１
３を堆積させる。次に、SiF2とB2H6ガスのグロ
ー放電分解により、厚さ100ÅのＰ形アモルフア
スシリコン１４を堆積した後に、SiH4ガスのグ
ロー放電分解により厚さ4000Åのアモルフアスシ
リコン１５を堆積し、次にSiH4ガスとPH3の混
合ガスのグロー放電分解により厚さ500Åのｎ形
アモルフアスシリコン１６ａを堆積させる。写真
食刻技術によりアモルフアスシリコン１４，１
５，１６ａをパターン形成した後に、Moを500
Åスパツターし、Alを7000Å蒸着する。写真食
刻技術によりAl、Moをパターン形成し、ソー
ス・ドレインを形成する。次にソース・ドレイン
電極をマスクとして、ｎ形アモルフアスシリコン
１６ａをケミカルドライエツチングにより除去し
て、薄膜トランジスタが完成する。なお、ｐ形フ
ツ素添加アモルフアスシリコンを具備しない通常
の薄膜トランジスタを第２図に示す。形成プロセ
スは第１図のフツ素添加アモルフアスシリコンを
具備した薄膜トランジスタと同様である。
第３図に、この二種の薄膜トランジスタを空気
中で200℃３時間アニールしたときのアニール前、
後の特徴を示す。通常のトランジスタでは（図中
ａはアニール前、ｂはアニール後を示す）、約
10VVthが減少しているが、フツ素添加アモルフ
アスシリコンを具備したトランジスタ（同、ｃ，
ｄ）ではVth変動が約1/3になつている。第４図
に、ゲート・ソース間に30Vの電圧を印加した状
態で100℃10時間アニールしたときの前後の特性
を示す。通常のトランジスタ（図中ａはアニール
前、ｂはアニール後を示す）では約15VのVthの
増加がみられたが、フツ素添加アモルフアスシリ
コン具備したトランジスタ（同、ｃ，ｄ）では
Vth変動が約1/2以下になつている。以上述べたよ
うにフツ素を添加したアモルフアスシリコン層を
具備することにより、特性変動が大幅に改善し、
信頼性が向上することがわかる。
中で200℃３時間アニールしたときのアニール前、
後の特徴を示す。通常のトランジスタでは（図中
ａはアニール前、ｂはアニール後を示す）、約
10VVthが減少しているが、フツ素添加アモルフ
アスシリコンを具備したトランジスタ（同、ｃ，
ｄ）ではVth変動が約1/3になつている。第４図
に、ゲート・ソース間に30Vの電圧を印加した状
態で100℃10時間アニールしたときの前後の特性
を示す。通常のトランジスタ（図中ａはアニール
前、ｂはアニール後を示す）では約15VのVthの
増加がみられたが、フツ素添加アモルフアスシリ
コン具備したトランジスタ（同、ｃ，ｄ）では
Vth変動が約1/2以下になつている。以上述べたよ
うにフツ素を添加したアモルフアスシリコン層を
具備することにより、特性変動が大幅に改善し、
信頼性が向上することがわかる。
なお、本発明は上記実施例に限定されない。薄
膜トランジスタの構造としては、第１図のものに
限らず、第５図のように上下逆の形のもの、第６
図のようにソース・ドレインの電極がゲート電極
と同じ側にある形のものでも良い。ゲート酸化膜
はプラズマCVD、常圧CVD等で形成しても良
い。アモルフアスシリコンは、グロー放電分解に
限らず、スパツター等の方法で形成しても良い。
ｎ形のアモルフアスシリコンは良好なオーミツク
コンタクトが取れればなくても良いものである。
尚、第７図に本発明のバンド構造図を示す。図
中、ａはアモルフアスシリコンの伝導体、ｂは価
電子帯、Efははフエルミ準位を示す。又ｅは電子
を示す。
膜トランジスタの構造としては、第１図のものに
限らず、第５図のように上下逆の形のもの、第６
図のようにソース・ドレインの電極がゲート電極
と同じ側にある形のものでも良い。ゲート酸化膜
はプラズマCVD、常圧CVD等で形成しても良
い。アモルフアスシリコンは、グロー放電分解に
限らず、スパツター等の方法で形成しても良い。
ｎ形のアモルフアスシリコンは良好なオーミツク
コンタクトが取れればなくても良いものである。
尚、第７図に本発明のバンド構造図を示す。図
中、ａはアモルフアスシリコンの伝導体、ｂは価
電子帯、Efははフエルミ準位を示す。又ｅは電子
を示す。
水素の拡散防止用の隔膜はｐ形フツ素添加アモ
ルフアスシリコンに限らず、第７図に示すよう
に、この隔膜の伝導帯がアモルフアスシリコンよ
り高いアモルフアス物質であり、水素の拡散係数
がアモルフアスシリコンよりも小さいものであれ
ば何でも良い。通常このような隔膜中での電子の
移動度はアモルフアスシリコン中よりも小さい。
電子は、隔膜のポテンシヤルにさえぎられて移動
度の大きなアモルフアス中を流れる。電界効果を
大きくするためには隔膜を薄くしてキヤパシタン
スを大きくした方が良いが余り薄いと水素拡散を
防止する効果が小さい。厚い場合はキヤパシタン
スが大きくなり、大きなゲート電圧が必要にな
り、充分な電荷蓄積層を形成する為には余り厚く
はできない。以上の理由により隔膜は50〜1000Å
の範囲で選ぶのが好ましい。隔膜としては、水素
との結合エネルギーがSiよりも大きい原子を含む
アモルフアスのSiC、BN等がある。結合エネル
ギーはSi−Ｆが129.3cal／mol、Ｃ−Ｆが105.4、
Ｃ−Ｈが98.8、であり、これらはSi−Ｈの70.4よ
りも十分に大きい。SiC、BN等は水素、フツ素
を含んでいても良い。これらの物質からは水素の
脱離がしにくいものである。
ルフアスシリコンに限らず、第７図に示すよう
に、この隔膜の伝導帯がアモルフアスシリコンよ
り高いアモルフアス物質であり、水素の拡散係数
がアモルフアスシリコンよりも小さいものであれ
ば何でも良い。通常このような隔膜中での電子の
移動度はアモルフアスシリコン中よりも小さい。
電子は、隔膜のポテンシヤルにさえぎられて移動
度の大きなアモルフアス中を流れる。電界効果を
大きくするためには隔膜を薄くしてキヤパシタン
スを大きくした方が良いが余り薄いと水素拡散を
防止する効果が小さい。厚い場合はキヤパシタン
スが大きくなり、大きなゲート電圧が必要にな
り、充分な電荷蓄積層を形成する為には余り厚く
はできない。以上の理由により隔膜は50〜1000Å
の範囲で選ぶのが好ましい。隔膜としては、水素
との結合エネルギーがSiよりも大きい原子を含む
アモルフアスのSiC、BN等がある。結合エネル
ギーはSi−Ｆが129.3cal／mol、Ｃ−Ｆが105.4、
Ｃ−Ｈが98.8、であり、これらはSi−Ｈの70.4よ
りも十分に大きい。SiC、BN等は水素、フツ素
を含んでいても良い。これらの物質からは水素の
脱離がしにくいものである。
第１図は本発明の実施例である水素の拡散を防
止する隔膜付のアモルフアスシリコン薄膜トラン
ジスタの断面図、第２図は隔膜の付いていない通
常の薄膜トランジスタの断面図、第３図はアニー
ル前後の隔膜付トランジスタの特性を隔膜の付い
ている通常のトランジスタの特性と比較した特性
図、第４図は電圧を印加しながらアニールしたと
きのアニール前後の二種類のトランジスタの特性
を比較した特性図、第５図、第６図は実施例の他
の構造を示す断面図、第７図は隔膜を付けた場合
のバンド構造図である。 図において、１１……ガラス基板、１２……ゲ
ート電極、１３……ゲート絶縁膜、１４……水素
拡散防止用隔膜、１５……水素を含むアモルフア
スシリコン、１６……ソース・ドレイン電極、１
６ａ……ｎ形アモルフアスシリコン、１６ｂ……
Mo電極、１６ｃ……Al電極。
止する隔膜付のアモルフアスシリコン薄膜トラン
ジスタの断面図、第２図は隔膜の付いていない通
常の薄膜トランジスタの断面図、第３図はアニー
ル前後の隔膜付トランジスタの特性を隔膜の付い
ている通常のトランジスタの特性と比較した特性
図、第４図は電圧を印加しながらアニールしたと
きのアニール前後の二種類のトランジスタの特性
を比較した特性図、第５図、第６図は実施例の他
の構造を示す断面図、第７図は隔膜を付けた場合
のバンド構造図である。 図において、１１……ガラス基板、１２……ゲ
ート電極、１３……ゲート絶縁膜、１４……水素
拡散防止用隔膜、１５……水素を含むアモルフア
スシリコン、１６……ソース・ドレイン電極、１
６ａ……ｎ形アモルフアスシリコン、１６ｂ……
Mo電極、１６ｃ……Al電極。
Claims (1)
- 【特許請求の範囲】 １ 水素を添加した非晶質シリコン膜の１方の面
に、水素の拡散係数がこの非晶質シリコンよりも
小さく、伝導帯よりフエルミエネルギーまでのエ
ネルギーがこの非晶質シリコンの伝導帯よりフエ
ルミエネルギーまでのエネルギーよりも大きい非
晶質半導体の薄い膜が設けられ、この非晶質半導
体にゲート絶縁膜を介してゲート電極が設けら
れ、非晶質シリコン膜のゲートと同じ側の面又は
他方の面にソースおよびドレイン電極が設けられ
てなる薄膜電界効果トランジスタ。 ２ 非晶質半導体がフツ素を添加したアモルフア
スシリコン、フツ素を添加したアモルフアスシリ
コンカーボン、水素を添加したアモルフアスシリ
コンカーボン、である前記特許請求の範囲第１項
記載の薄膜電界効果トランジスタ。 ３ 非晶質半導体の厚さが50〜1000Åである前記
特許請求の範囲第２項記載の薄膜電界効果トラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22620682A JPS59117265A (ja) | 1982-12-24 | 1982-12-24 | 薄膜電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22620682A JPS59117265A (ja) | 1982-12-24 | 1982-12-24 | 薄膜電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59117265A JPS59117265A (ja) | 1984-07-06 |
| JPH0367350B2 true JPH0367350B2 (ja) | 1991-10-22 |
Family
ID=16841550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22620682A Granted JPS59117265A (ja) | 1982-12-24 | 1982-12-24 | 薄膜電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59117265A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0166261A3 (en) * | 1984-06-27 | 1989-01-11 | Energy Conversion Devices, Inc. | Static field-induced semiconductor devices |
| JPH0682839B2 (ja) * | 1984-08-21 | 1994-10-19 | セイコー電子工業株式会社 | 表示用パネルの製造方法 |
| JPH01244664A (ja) * | 1988-03-25 | 1989-09-29 | Sanyo Electric Co Ltd | 薄膜トランジスタ |
| JP2794071B2 (ja) * | 1989-06-30 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 電界効果型半導体装置 |
-
1982
- 1982-12-24 JP JP22620682A patent/JPS59117265A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59117265A (ja) | 1984-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823180A (en) | Photo-transistor in MOS thin-film technology and method for production and operation thereof | |
| JPS60160170A (ja) | 薄膜トランジスタ | |
| JPH0449788B2 (ja) | ||
| JPS633463A (ja) | 薄膜トランジスタの製造方法 | |
| JP3054862B2 (ja) | ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法 | |
| JPH0566747B2 (ja) | ||
| JPH08242005A (ja) | 非晶質シリコン薄膜トランジスタ及びその製造方法 | |
| US4916510A (en) | Thin film mesa transistor of field effect type with superlattice | |
| JPH0367350B2 (ja) | ||
| JPH01309378A (ja) | 薄膜半導体素子 | |
| JP2631476B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0564862B2 (ja) | ||
| JPS631072A (ja) | 薄膜電界効果トランジスタ | |
| JPS62141776A (ja) | 薄膜トランジスタ | |
| JPS59163871A (ja) | ダブルゲ−ト型薄膜トランジスタ | |
| JPH0346980B2 (ja) | ||
| JPH04221854A (ja) | 薄膜半導体装置 | |
| JP2523536B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01149480A (ja) | 薄膜半導体素子 | |
| JP2635950B2 (ja) | 半導体装置の製造方法 | |
| JP2756121B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02244676A (ja) | 薄膜トランジスタ | |
| JP2959015B2 (ja) | アモルファスシリコンデバイスのオーミックコンタクト電極 | |
| JPH01309379A (ja) | 薄膜半導体素子 | |
| JPS6226861A (ja) | 非晶質シリコン薄膜トランジスタ |