JPH02244676A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH02244676A JPH02244676A JP6656789A JP6656789A JPH02244676A JP H02244676 A JPH02244676 A JP H02244676A JP 6656789 A JP6656789 A JP 6656789A JP 6656789 A JP6656789 A JP 6656789A JP H02244676 A JPH02244676 A JP H02244676A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sin
- gate insulating
- insulating film
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 13
- 239000010408 film Substances 0.000 claims abstract description 124
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 41
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 abstract description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000203 mixture Substances 0.000 abstract description 2
- 230000001419 dependent effect Effects 0.000 abstract 1
- 238000005546 reactive sputtering Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 31
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- LKJPSUCKSLORMF-UHFFFAOYSA-N Monolinuron Chemical compound CON(C)C(=O)NC1=CC=C(Cl)C=C1 LKJPSUCKSLORMF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- JMOHEPRYPIIZQU-UHFFFAOYSA-N oxygen(2-);tantalum(2+) Chemical compound [O-2].[Ta+2] JMOHEPRYPIIZQU-UHFFFAOYSA-N 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
アモルファスシリコン層を動作半導体層とする薄膜トラ
ンジスタのゲート絶縁膜の構成に関し、二層にしたこと
によるピンホール低減効果を失うことなく、絶縁膜内の
電荷トラップを制御可能として、素子特性と電圧ストレ
スに対する安定性を向上し得るゲート絶縁膜の構成を提
供することを目的とし、 動作半導体層の対向する二つの主面の一方の側に窒化シ
リコン膜からなるゲート絶縁膜を介してゲート電極を、
他方の側にソース・ドレイン電極を配設した薄膜トラン
ジスタの構成において、前記窒化シリコン膜のエネルギ
・バンドギャップが、前記ゲート電極との界面側より前
記動作半導体層との界面側の方が大きい構成とする。
ンジスタのゲート絶縁膜の構成に関し、二層にしたこと
によるピンホール低減効果を失うことなく、絶縁膜内の
電荷トラップを制御可能として、素子特性と電圧ストレ
スに対する安定性を向上し得るゲート絶縁膜の構成を提
供することを目的とし、 動作半導体層の対向する二つの主面の一方の側に窒化シ
リコン膜からなるゲート絶縁膜を介してゲート電極を、
他方の側にソース・ドレイン電極を配設した薄膜トラン
ジスタの構成において、前記窒化シリコン膜のエネルギ
・バンドギャップが、前記ゲート電極との界面側より前
記動作半導体層との界面側の方が大きい構成とする。
本発明は、アモルファスシリコン薄膜トランジスタのゲ
ート絶縁膜の構成に関する。
ート絶縁膜の構成に関する。
薄膜トランジスタを液晶セルの駆動に用いる薄膜トラン
ジスタマトリクス型の液晶表示装置は、フラットで低消
費電力、且つフルカラー表示が可能等の利点を有するこ
とから、ボケッ）ＴＶや各種ＯＡ機器の表示装置として
、各方面で開発が進められている。
ジスタマトリクス型の液晶表示装置は、フラットで低消
費電力、且つフルカラー表示が可能等の利点を有するこ
とから、ボケッ）ＴＶや各種ＯＡ機器の表示装置として
、各方面で開発が進められている。
この薄膜トランジスタを用いた液晶表示装置の主な課題
は、製造歩留りを向上させること、及び裂朋使用による
特性変化を抑制することにある。
は、製造歩留りを向上させること、及び裂朋使用による
特性変化を抑制することにある。
製造歩留りの向上の手段としては、ゲート絶縁膜を酸化
タンタル（ＴａＯつ）膜と窒化シリコン（ＳｉＮ）膜、
或いは酸化シリコン（Ｓ ｔ Ｏｚ ）膜と窒化シリコ
ン膜とを二層化し、た構成が試みられている。しかし上
記構成とした場合には、薄膜トランジスタ（ＴＰＴ）の
素子特性が、ゲート電極側に配設するＴａｇＸ膜や５ｉ
Ｏｚ膜の特性によって大きく影響され、且つ二層絶縁膜
間に新たに電荷トラップ等の欠陥が形成され、電圧スト
レスにより敏感に変化する。そのため、Ｔ ａ Ｏｙ＜
膜やＳｉＯ□膜の成膜条件を厳しく最適化することが必
要となる。
タンタル（ＴａＯつ）膜と窒化シリコン（ＳｉＮ）膜、
或いは酸化シリコン（Ｓ ｔ Ｏｚ ）膜と窒化シリコ
ン膜とを二層化し、た構成が試みられている。しかし上
記構成とした場合には、薄膜トランジスタ（ＴＰＴ）の
素子特性が、ゲート電極側に配設するＴａｇＸ膜や５ｉ
Ｏｚ膜の特性によって大きく影響され、且つ二層絶縁膜
間に新たに電荷トラップ等の欠陥が形成され、電圧スト
レスにより敏感に変化する。そのため、Ｔ ａ Ｏｙ＜
膜やＳｉＯ□膜の成膜条件を厳しく最適化することが必
要となる。
〔発明が解決しようとする課題］
しかし、Ｔａｇ、やｓｉｏ、を用いてゲート絶縁膜を二
層構造とした場合、二層にしたことによるピンホールの
低減効果は認められるものの、所望の素子特性および電
圧ストレスる対する安定性が得られないという問題があ
る。
層構造とした場合、二層にしたことによるピンホールの
低減効果は認められるものの、所望の素子特性および電
圧ストレスる対する安定性が得られないという問題があ
る。
本発明は、二層にしたことによるピンホール低減効果を
失うことなく、絶縁膜内の電荷トラップを制御可能とし
て、素子特性と電圧ストレスに対する安定性を向」−シ
得るゲート絶縁膜の構成を提供することを目的とする。
失うことなく、絶縁膜内の電荷トラップを制御可能とし
て、素子特性と電圧ストレスに対する安定性を向」−シ
得るゲート絶縁膜の構成を提供することを目的とする。
第１図は本発明の構成説明図である。図中１は絶縁性基
板、２はゲート・電極、３はゲート絶縁膜で、膜の膜特
性の異なるＳｉＮ膜３１と３２との積層膜であり、４は
動作半導体層としてのａ−３ｉ層、５はオーミックコン
タクト層、６はソース・ドレイン電極、７はチャネル保
護膜である。
板、２はゲート・電極、３はゲート絶縁膜で、膜の膜特
性の異なるＳｉＮ膜３１と３２との積層膜であり、４は
動作半導体層としてのａ−３ｉ層、５はオーミックコン
タクト層、６はソース・ドレイン電極、７はチャネル保
護膜である。
本発明では上記ゲート絶縁膜３のエネルギバンドギャッ
プを、ゲート電極２との界面側（参照符号３１で示す）
より動作半導体層４との界面側（参照符号３２で示す）
の方を大きくする。
プを、ゲート電極２との界面側（参照符号３１で示す）
より動作半導体層４との界面側（参照符号３２で示す）
の方を大きくする。
〔作 用］
ト述ゲート絶縁膜３を形成するには、ゲート電極側のＳ
ｉＮ膜３１とａ−３ｉ半導体層側のＳｉＮ膜３２の膜形
成条件を変えることによって実現できる。このように構
成したゲート絶縁膜３」二にａＳｉ層４を形成した薄膜
トランジスタの特性は、そのゲート絶縁膜のＳｉＮ膜３
１の形成条件に大きく依存する。以下その理由を説明す
る。
ｉＮ膜３１とａ−３ｉ半導体層側のＳｉＮ膜３２の膜形
成条件を変えることによって実現できる。このように構
成したゲート絶縁膜３」二にａＳｉ層４を形成した薄膜
トランジスタの特性は、そのゲート絶縁膜のＳｉＮ膜３
１の形成条件に大きく依存する。以下その理由を説明す
る。
膜形成時の反応雰囲気の組成比を、例えばアンモニア（
ＮＨ３）１０に対してシラン（ＳｉＨｉ）を１と一定に
して、Ｒ，Ｆパワーを５０Ｗとした場合と４００Ｗとし
た場合の、ＳｉＮ膜とａ−３ｉ層との界面準位を含む状
態密度の変化を第２図に示す。
ＮＨ３）１０に対してシラン（ＳｉＨｉ）を１と一定に
して、Ｒ，Ｆパワーを５０Ｗとした場合と４００Ｗとし
た場合の、ＳｉＮ膜とａ−３ｉ層との界面準位を含む状
態密度の変化を第２図に示す。
上記２つの例は、ａ−３ｉ層の反応雰囲気および成長条
件は同じであるにもかかわらず、ＳｉＮ膜成膜時のＲＦ
パワーを変化させることにより、界面準位分布が図示の
ように大きく変化する。
件は同じであるにもかかわらず、ＳｉＮ膜成膜時のＲＦ
パワーを変化させることにより、界面準位分布が図示の
ように大きく変化する。
この界面準位の多いもの、即ち成膜時のＲＦパワーが低
いＳｉＮ膜は、ＲＦパワーが高い条件下で成膜されたＳ
ｉＮ膜と比較して、膜中への電荷の注入が起こりにくく
、電圧ストレスに対して鈍感な膜となる。但し、界面準
位密度を多く含む低いＲＦパワーで成膜したＳｉＮ膜を
使用した場合には、ＴＰＴ素子特性は劣ったものとなる
。
いＳｉＮ膜は、ＲＦパワーが高い条件下で成膜されたＳ
ｉＮ膜と比較して、膜中への電荷の注入が起こりにくく
、電圧ストレスに対して鈍感な膜となる。但し、界面準
位密度を多く含む低いＲＦパワーで成膜したＳｉＮ膜を
使用した場合には、ＴＰＴ素子特性は劣ったものとなる
。
素子特性はＳｉＮ膜とａ−３ｉ層４との界面側の膜特性
に依存し、電圧ストレスに対する敏悪さはゲート電極２
側との界面側の膜特性に強く依存し、いずれか一方によ
って決定されるものではない。
に依存し、電圧ストレスに対する敏悪さはゲート電極２
側との界面側の膜特性に強く依存し、いずれか一方によ
って決定されるものではない。
そこで、上述のように、ａ−３ｉ層４側に大きいＲＦパ
ワーを加えて成膜したＳｉＮ膜３２を配設し、ゲート電
極２側に低いＲＦパワーで成膜したＳ ｉ Ｎ３１膜を
形成して、改質の異なるＳｉＮ膜を組み合わせることに
より、素子特性が良好で且−っ電圧スト・レスに鈍感な
ＴＦＴ素子を構成できる。
ワーを加えて成膜したＳｉＮ膜３２を配設し、ゲート電
極２側に低いＲＦパワーで成膜したＳ ｉ Ｎ３１膜を
形成して、改質の異なるＳｉＮ膜を組み合わせることに
より、素子特性が良好で且−っ電圧スト・レスに鈍感な
ＴＦＴ素子を構成できる。
以下本発明の一実施例を第１図〜第３図により説明する
。
。
第１図は本発明一実施例のＴＰＴの断面を示す構成説明
図である。図中１は絶縁性基板で例えばガラス基板、２
はゲート電極、３はゲート絶縁膜で、膜の膜特性の異な
るＳｉＮ膜３１と３２との積層膜であり、４は動作半導
体層としてのａ−３ｉ層、５はオーミックコンタクト層
、６はソース・ドレイン電極、７はチャネル保護膜であ
る。
図である。図中１は絶縁性基板で例えばガラス基板、２
はゲート電極、３はゲート絶縁膜で、膜の膜特性の異な
るＳｉＮ膜３１と３２との積層膜であり、４は動作半導
体層としてのａ−３ｉ層、５はオーミックコンタクト層
、６はソース・ドレイン電極、７はチャネル保護膜であ
る。
上記ゲート絶縁膜３は合計厚さが３０００人のＳｉＮ膜
で、その形成条件は、反応雰囲気をＮＨ３とＳｉＨ，の
組成比を１０：１と一定とし、符号３１で示すゲート電
極２界面側部分は、ＲＦパワーを５０Ｗとして凡そ２５
００人の厚さに形成し、次いでＲＦパワーを４００Ｗと
して動作半導体層４との界面側部分３２を約５００人の
厚さに形成した。
で、その形成条件は、反応雰囲気をＮＨ３とＳｉＨ，の
組成比を１０：１と一定とし、符号３１で示すゲート電
極２界面側部分は、ＲＦパワーを５０Ｗとして凡そ２５
００人の厚さに形成し、次いでＲＦパワーを４００Ｗと
して動作半導体層４との界面側部分３２を約５００人の
厚さに形成した。
ＲＦパワー５０Ｗで形成した厚さ３０００人のＳｉＮ膜
をゲート絶縁膜として使用したＴＰＴでは、ドレイン電
流１Ｂのゲート電圧Ｖ、特性の立ち上がり特性、即ちド
レイン電流が１０−”Ａから１０−’Ａに変化するのに
要するゲート電圧の振り幅ΔＶが凡そｌＯ〜１２Ｖ、電
圧ストレスとしてｖａ＝＋３０Ｖの電圧を１分間印加し
たときのΔＶの変化量ΔＶ゛が０． ２〜０．３Ｖであ
る。
をゲート絶縁膜として使用したＴＰＴでは、ドレイン電
流１Ｂのゲート電圧Ｖ、特性の立ち上がり特性、即ちド
レイン電流が１０−”Ａから１０−’Ａに変化するのに
要するゲート電圧の振り幅ΔＶが凡そｌＯ〜１２Ｖ、電
圧ストレスとしてｖａ＝＋３０Ｖの電圧を１分間印加し
たときのΔＶの変化量ΔＶ゛が０． ２〜０．３Ｖであ
る。
これに対し、ゲート絶縁膜としてＲＦパワーを４００Ｗ
として成膜した厚さ３０００人のＳｉＮ膜を使用したＴ
ＰＴでは、ΔＶが凡そ５〜ＴＶ。
として成膜した厚さ３０００人のＳｉＮ膜を使用したＴ
ＰＴでは、ΔＶが凡そ５〜ＴＶ。
電圧ストレスに対するΔ■の変化量Δ■°は約３Ｖとな
る。
る。
ゲート絶縁膜３をこの２種類のＳｉＮ膜３１．３２を組
み合わせた積層膜とした本実施例では、Δ■が凡そ５〜
７ｖとＲＦパワー４００Ｗで形成したＳｆＮ膜単層を使
用場合と同一であり、Δ■“は凡そ０．ＴＶとなり、Ｒ
Ｆパワー５０ＷのＳｉＮ膜単層を使用した場合の値に近
づく。
み合わせた積層膜とした本実施例では、Δ■が凡そ５〜
７ｖとＲＦパワー４００Ｗで形成したＳｆＮ膜単層を使
用場合と同一であり、Δ■“は凡そ０．ＴＶとなり、Ｒ
Ｆパワー５０ＷのＳｉＮ膜単層を使用した場合の値に近
づく。
上記ＳｉＮ膜の成膜条件が、ＴＰＴ特性および電圧スト
レスに影響を及ぼす理由は次のように解される。
レスに影響を及ぼす理由は次のように解される。
上記２種類のＳｉＮ膜３１．３２を比較すると、エネル
ギバンドギャップはＲＦパワーが４００Ｗで成膜したＳ
ｔＮ膜３２の方が大きいが、界面準位を含む状態密度は
第２図に示す如（、ＲＦパワーが５０Ｗで成膜したＳｉ
Ｎ膜３１を用いた方が、凡そ１桁程多い。これは第３図
の曲線■で示すように、ＲＦパワーが５０Ｗで形成した
場合には、５ｉ−Ｈ結合量が約２．５ｘｌＯ” （ａｍ
−’）であるのに対し、ＲＦパワーが４００Ｗで形成し
た場合には、５ｉ−Ｈ結合量は凡そ０．５Ｘ１０” （
ｃ ｍ−３）であることによる。
ギバンドギャップはＲＦパワーが４００Ｗで成膜したＳ
ｔＮ膜３２の方が大きいが、界面準位を含む状態密度は
第２図に示す如（、ＲＦパワーが５０Ｗで成膜したＳｉ
Ｎ膜３１を用いた方が、凡そ１桁程多い。これは第３図
の曲線■で示すように、ＲＦパワーが５０Ｗで形成した
場合には、５ｉ−Ｈ結合量が約２．５ｘｌＯ” （ａｍ
−’）であるのに対し、ＲＦパワーが４００Ｗで形成し
た場合には、５ｉ−Ｈ結合量は凡そ０．５Ｘ１０” （
ｃ ｍ−３）であることによる。
このようにＳｉＮ膜を形成するＳｉ原子と水素（）（）
原子との結合量の差が、状態密度の差として表れ、同じ
量の電荷が注入された場合に、状態密度が大きい膜では
状態密度の小さい膜に比較して変化の割合が相対的に小
さいことが、電圧ストレスに対する鈍感さとなるものと
考えられる。
原子との結合量の差が、状態密度の差として表れ、同じ
量の電荷が注入された場合に、状態密度が大きい膜では
状態密度の小さい膜に比較して変化の割合が相対的に小
さいことが、電圧ストレスに対する鈍感さとなるものと
考えられる。
なお、同図の曲線■は、Ｎ（窒素）−Ｈ（水素）結合量
を示す。また、因みに、膜応力はＳｔＮ膜３２は４〜５
Ｘ１０’ ｄｙｎ／ｃｍ” 、Ｓ ｉＮ膜３１はほぼ０
である。
を示す。また、因みに、膜応力はＳｔＮ膜３２は４〜５
Ｘ１０’ ｄｙｎ／ｃｍ” 、Ｓ ｉＮ膜３１はほぼ０
である。
しかしＴＰＴの素子特性に対しては、エネルギバンドギ
ャップの大きい膜が動作半導体層４と接していることが
望ましく、上記一実施例において、ＳｉＮ膜３２を動作
半導体層４との界面側に配設したのはこの理由による。
ャップの大きい膜が動作半導体層４と接していることが
望ましく、上記一実施例において、ＳｉＮ膜３２を動作
半導体層４との界面側に配設したのはこの理由による。
但し、ＳｉＮ膜３２はエネルギバンドギャップの大きい
反面、前述の如（Ｓｉ−Ｈ結合量が少ないので電圧スト
レスに対して敏怒である。従って、ゲート電極との界面
側にはエネルギバンドギャップは小さいが、５ｔ−Ｈ結
合量が多いＳｉＮ膜３１を配設したものである。
反面、前述の如（Ｓｉ−Ｈ結合量が少ないので電圧スト
レスに対して敏怒である。従って、ゲート電極との界面
側にはエネルギバンドギャップは小さいが、５ｔ−Ｈ結
合量が多いＳｉＮ膜３１を配設したものである。
なお、上述の一実施例では、膜厚を２５００人と５００
人としたが、これは−例であって、その他の組合せも可
能である。また、上記説明では説明の便宜上、ゲート絶
縁膜３を２種類のＳｉＮ膜３１と３２との積層膜として
説明したが、これは、この２つの膜間で膜特性が必ずし
も階段状に画然と変化すること意味するものではなく、
膜特性は階段状に変化するものであっても、連続的に変
化するものであってもよい。
人としたが、これは−例であって、その他の組合せも可
能である。また、上記説明では説明の便宜上、ゲート絶
縁膜３を２種類のＳｉＮ膜３１と３２との積層膜として
説明したが、これは、この２つの膜間で膜特性が必ずし
も階段状に画然と変化すること意味するものではなく、
膜特性は階段状に変化するものであっても、連続的に変
化するものであってもよい。
更に上記ゲート絶縁膜３は、その成膜五程において、成
長条件を成■８途中で変化させて連続的に成膜してもよ
く、或いは、途中で一旦膜成長を停止させ、そのにに成
長条件を変えた膜を成膜することにより、複数層の膜の
積層構造とすることもできる。但し、８この積層構造と
する場合にも、ＲＦパワーを一旦とめ、条件を変更して
ＲＦパワーの供給を再開すればよく、反応室の真空を破
る必要はなく、また基板を反応室外に取り出す必要もな
いので、膜特性の異なる膜間の界面が汚染される危険は
ない。このようにしてＳｉＮ膜を複数層の積層膜とした
場合には、ピンホールが連続する確率はきわめて低いの
でピンホールを減少させることができる。
長条件を成■８途中で変化させて連続的に成膜してもよ
く、或いは、途中で一旦膜成長を停止させ、そのにに成
長条件を変えた膜を成膜することにより、複数層の膜の
積層構造とすることもできる。但し、８この積層構造と
する場合にも、ＲＦパワーを一旦とめ、条件を変更して
ＲＦパワーの供給を再開すればよく、反応室の真空を破
る必要はなく、また基板を反応室外に取り出す必要もな
いので、膜特性の異なる膜間の界面が汚染される危険は
ない。このようにしてＳｉＮ膜を複数層の積層膜とした
場合には、ピンホールが連続する確率はきわめて低いの
でピンホールを減少させることができる。
−１−記ＳｉＮ膜３を一実施例では膜特性の異なる２種
類の膜を使用した例を説明したが、これは３種類以上で
あってもよく、従って、ＲＦパワーや反応雰囲気の組成
等のＳｉＮ膜の成膜条件も１、上記−実施例の条件に限
定されるものではなく、種々選択し得るものである。
類の膜を使用した例を説明したが、これは３種類以上で
あってもよく、従って、ＲＦパワーや反応雰囲気の組成
等のＳｉＮ膜の成膜条件も１、上記−実施例の条件に限
定されるものではなく、種々選択し得るものである。
以上説明した如く本発明によれば、ＴＰＴ素子において
ゲート絶縁膜として用いるＳｉＮ膜を、ゲート電極界面
側と動作半導体層界面側とで膜特性を変えることにより
、ＴＰＴの素子特性を維持しつつ、電圧ストレスに対し
て鈍感とすることができ、ＴＰＴ素子のｆδ頼外性向上
よび素子特性向−トに寄与する。また、ゲート絶縁膜を
上記膜特性の異なる複数層のＳｉＮ膜からなる多層膜す
るとこにより、ピンホールを減少することもできる。
ゲート絶縁膜として用いるＳｉＮ膜を、ゲート電極界面
側と動作半導体層界面側とで膜特性を変えることにより
、ＴＰＴの素子特性を維持しつつ、電圧ストレスに対し
て鈍感とすることができ、ＴＰＴ素子のｆδ頼外性向上
よび素子特性向−トに寄与する。また、ゲート絶縁膜を
上記膜特性の異なる複数層のＳｉＮ膜からなる多層膜す
るとこにより、ピンホールを減少することもできる。
第１図は本発明一実施例の構成を示す断面図、第２図は
ＳｉＮ膜の成膜条件によるＳｉＮ／ａＳｉの界面特性の
変化を示す図、 第３図はＳｉＮ膜の成膜条件によるＳ ｉ −Ｈ結合量
およびＮ−Ｈ結合量の変化を示す図である。 図において、１は絶縁性基板、２はゲート電極、３はゲ
ート絶縁膜、４は動作半導体層、５はオーミンクコンタ
クト層、６はソース・ドレイン電極、７はチャネル保護
膜、３１はエネルギバンドギャップの小さいＳｉＮ膜、
３２はエネルギバンドギャップの大きいＳｉＮ膜を示す
。
ＳｉＮ膜の成膜条件によるＳｉＮ／ａＳｉの界面特性の
変化を示す図、 第３図はＳｉＮ膜の成膜条件によるＳ ｉ −Ｈ結合量
およびＮ−Ｈ結合量の変化を示す図である。 図において、１は絶縁性基板、２はゲート電極、３はゲ
ート絶縁膜、４は動作半導体層、５はオーミンクコンタ
クト層、６はソース・ドレイン電極、７はチャネル保護
膜、３１はエネルギバンドギャップの小さいＳｉＮ膜、
３２はエネルギバンドギャップの大きいＳｉＮ膜を示す
。
Claims (1)
- 【特許請求の範囲】 動作半導体層（４）の対向する二つの主面の一方の側に
窒化シリコン膜からなるゲート絶縁膜（３）を介してゲ
ート電極（２）を、他方の側にソース・ドレイン電極（
６）を配設した薄膜トランジスタの構成において、 前記窒化シリコン膜（３）のエネルギ・バンドギャップ
が前記ゲート電極（２）との界面側より前記動作半導体
層（４）との界面側の方が大きいことを特徴とする薄膜
トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6656789A JPH02244676A (ja) | 1989-03-16 | 1989-03-16 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6656789A JPH02244676A (ja) | 1989-03-16 | 1989-03-16 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02244676A true JPH02244676A (ja) | 1990-09-28 |
Family
ID=13319662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6656789A Pending JPH02244676A (ja) | 1989-03-16 | 1989-03-16 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02244676A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007138301A (ja) * | 1998-10-07 | 2007-06-07 | Lg Philips Lcd Co Ltd | 薄膜成膜装置 |
| WO2010038886A1 (ja) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置 |
| US7709844B2 (en) | 1998-07-16 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and processes for production thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63117469A (ja) * | 1986-11-05 | 1988-05-21 | Sumitomo Metal Ind Ltd | 薄膜半導体装置 |
-
1989
- 1989-03-16 JP JP6656789A patent/JPH02244676A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63117469A (ja) * | 1986-11-05 | 1988-05-21 | Sumitomo Metal Ind Ltd | 薄膜半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7709844B2 (en) | 1998-07-16 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and processes for production thereof |
| JP2007138301A (ja) * | 1998-10-07 | 2007-06-07 | Lg Philips Lcd Co Ltd | 薄膜成膜装置 |
| WO2010038886A1 (ja) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kobayashi et al. | Plasma-enhanced chemical vapor deposition of silicon nitride | |
| JPH02218166A (ja) | 薄膜トランジスタ | |
| JPH05129608A (ja) | 半導体装置 | |
| US20010012650A1 (en) | Method of manufacturing thin film transistor | |
| US5053354A (en) | Method of fabricating a reverse staggered type silicon thin film transistor | |
| US9391169B2 (en) | Thin film transistor and manufacturing method thereof and display comprising the same | |
| Matsui et al. | Amorphous silicon thin-film transistors employing photoprocessed tantalum oxide films as gate insulators | |
| JPS59141271A (ja) | 薄膜トランジスタ | |
| JPH0566747B2 (ja) | ||
| JPH0348671B2 (ja) | ||
| JPH02244676A (ja) | 薄膜トランジスタ | |
| JPH01309378A (ja) | 薄膜半導体素子 | |
| US4979006A (en) | Reverse staggered type silicon thin film transistor | |
| Thompson et al. | Thin-film transistors on a-Si: H | |
| JPH01268060A (ja) | 薄膜トランジスタ | |
| Cheng et al. | The reliability of amorphous silicon thin film transistors for LCD under DC and AC stresses | |
| JPH0227771A (ja) | 薄膜半導体素子 | |
| JPS63117469A (ja) | 薄膜半導体装置 | |
| JP2635950B2 (ja) | 半導体装置の製造方法 | |
| JPH05129286A (ja) | 窒化シリコン膜 | |
| JPH0367350B2 (ja) | ||
| JPH0412330A (ja) | アクティブマトリクス型液晶ディスプレイ装置 | |
| JPH05129331A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2568037B2 (ja) | 液晶表示素子用アモルファスシリコン半導体装置 | |
| JPH02150067A (ja) | 薄膜半導体装置 |