JPH0227771A

JPH0227771A - 薄膜半導体素子

Info

Publication number: JPH0227771A
Application number: JP17766788A
Authority: JP
Inventors: Akira Miki; 明三城
Original assignee: Sumitomo Metal Industries Ltd
Current assignee: Nippon Steel Corp
Priority date: 1988-07-15
Filing date: 1988-07-15
Publication date: 1990-01-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は非晶質性の絶縁膜層５非晶質シリコンからなる
半導体層等から構成される薄膜半導体素子に関するもの
である。

〔従来の技術〕

近年、ガラス等の基板上に非晶質シリコン（以下ａ−５
ｉという）等の半導体層、絶縁膜等を積層して形成され
るトランジスタ（Ｔｈｉｎ　Ｆｉｌｎ＋　Ｔｒａｎｓｉ
ｓｔｏｒ）等の薄膜半導体素子が実用化されている。こ
の種の薄膜半導体素子は、アクティブマトリックス型液
晶デイスプレィの駆動素子として好適である。

アクティブマトリックス型液晶デイスプレィでは、各画
素夫々を独立駆動して表示制御するので、各画素夫々を
比較的大電力にて駆動でき、画素のコントラスト比が大
きくなるので美しい画面表示が可能である。そして特に
アクティブマトリックス型液晶デイスプレィの駆動素子
として、低コストにて製作できるという利点を有するａ
−５ｉを使用した薄膜トランジスタ（以下ａ−５ｉ　Ｔ
ＦＴという）が利用されている。

第３図は従来のａ−５ｉ　ＴＮＴの１素子の断面構造図
であり、図中１はガラス基板、２はガラス基板１上にパ
ターン形成されたゲート電極を示す。ゲート電極２表面
を含んでガラス基板ｌ上面には、第１の非晶質性絶縁膜
としてのゲート絶縁膜３．ａ−５ｉ半導体層４及びｎ”
ａ−３ｉオ一ミツクコンタクト層５がこの順に積層形成
されている。ｎ″ａ−Ｓｉオーミックコンタクト層５は
ゲート電極２上の部分が欠除されており、この部分のａ
−５ｉ半導体層４上面には第２の非晶質性絶縁膜として
の保護層６が形成されている。またｎ”ａ−３ｉオーミ
ツクコンタクトＮ５の上面には適宜幅のギャップ（この
ギヤツブ間に前記保護層６が位置している）を隔ててソ
ース電極７．ドレイン電極８が形成されている。

なおこのような構成のａ−Ｓｉ　ＴＦＴの製造工程は以
下の如くである。ガラス基板ｌにゲート電極２をパター
ン形成した後、プラズマＣＶＤ装置に装着して基板温度
を３００℃前後に上昇させ、ガラス基板１上にゲート絶
縁膜３．ａ−３ｔ半導体層４及び保護層６を連続成膜す
る０次いでフォトエツチングによりチャンネル部以外の
保護層６を除去した後、再びプラズマＣＶＤ装置に装着
してｎ’ａ−５ｉオ一ミツクコンタクト層５を成膜する
。その後基板をプラズマＣＶＤ装置から取り出し、最後
にＣｒ／ＡＩ等の金属をｎ″ａ−３ｉオ一ミツクコンタ
クト層５に蒸着して、ソース電極７及びドレイン電極８
を形成する。

〔発明が解決しようとする課題〕

ａ−５ｉ　ＴＰＴの性能及び安定性の向上（ドレイン電
流の安定化）には、ａ−５ｉ半導体層、ゲート絶縁膜の
膜質、またはこれらを接合構造にした際の界面特性が重
要である。ａ−９ｔ半導体層中には、そのエネルギギャ
ップ中に連続した局在準位が存在し、これがキャリアの
走行性を阻止している。また電界効果によってゲート絶
縁膜とａ−５ｉ半導体層との界面に沿って誘起されるキ
ャリアが移動することを利用して、ａ−Ｓｉ　ＴＦＴを
動作させているので、界面に界面準位が多く存在する場
合には、これらがキャリア捕獲準位となって電界効果移
動度を低下させる。またこれらのキャリアの捕獲・放出
過程がＴＰＴのドレイン電流の安定性、信頼性を低下さ
せることになる。

ところでａ−５ｉ　ＴＦＴの性能及び安定性の向上には
、ａ−Ｓｔ半導体層上のチャン矛ル部に形成される保護
層の膜質が関与する。保護層は前述したように、プラズ
マＣＶＤ法により、原料ガスとしてシラン系のガス例え
ばモノシランガス（Ｓｉｌｌ＜）　、アンモニアガス（
ＮＨ３）、窒素ガス（Ｎり等を使用してａ−５ｉ半導体
層上に形成される。従って、保護層を形成する際に、ａ
−５ｔ半導体層はプラズマによってその上部が容易に窒
化される。これはプラズマ中の窒素原子を含むラジカル
がａ−５ｉ半導体層に衝突することにより、ａ−５ｉ半
導体層表面のＳｉと反応して結合することが原因である
と考えられる。

このようにチャンネル部のａ−Ｓｔ半導体層上部が窒化
された場合には、ａ−５ｉ半導体層の厚みは通常ｔｏｏ
ｏ人程度であるので、チャンネル部で誘起されたキャリ
アの走行性が阻止されることがある。つまりａ−３ｉ半
導体層表面の一部が窒化されることにより、チャンネル
部が簡抵抗となってしかもキャリアが捕獲されて、電界
効果移動度が低下することがある。

ａ−５ｉ半専体層とゲート絶縁膜との界面の特性につい
ては、例えばゲート絶縁膜の膜質を改善し、更に界面に
おける構成原子の急峻性を高めるような成膜方法を改良
することにより、向上させることができる。そこで保護
層の成膜の際に、ａ−５ｉ半導体層が窒化されないよう
なａ−５ｉ　ＴＦＴを製造することが必要である。

本発明はかかる事情に鑑みてなされたものであり、保護
層のシリコン含有量をａ−５ｉ半導体層との界面から離
隔するに従って減少させる構成とすることにより、ａ−
Ｓｔ半導体層表面側のプラズマ窒化に伴う電界効果移動
度の低下を防止して、安定性。

信頼性に優れた薄膜半導体素子を提供することを目的と
する。

〔課題を解決するための手段〕

本発明に係る薄膜半導体素子は、シリコン原子を母体と
する半導体層と、該半導体層上に積層形成され、非晶質
絶縁層からなる保護層とを有する薄膜半導体素子におい
て、前記保護層は、前記半導体層との界面から離隔する
につれてシリコン原子の含有量が減少していることを特
徴とする。

〔作用〕

本発明に係る薄膜半導体素子の保護層にあっては、半導
体層側のシリコン含有量が大きい。このような構成を得
るために、ａ−５ｉ半導体層の形成に続いて保護層を形
成する際、形成の初期には例えば原料ガスであるアンモ
ニアガス、窒素ガスの流量を少なくし、次第にそれらの
流量を増加させていき、所定のシリコン含有比を有する
保護層を得る。そうするとａ−３ｉ半導体層に近接する
部分はシリコン過剰となって、ａ−３ｉ半導体層上面の
窒化が防止される。またａ−Ｓｉ半導体層との界面から
離隔するにつれてシリコンの含有量が増加しているので
、保護層としての機能も達成できる。

〔実施例〕

以下、本発明をその実施例を示す図面に基づいて説明す
る。

第１図は本発明に係る薄膜半導体素子の断面構造図であ
り、図中１はガラス基板を示す。ガラス基板１上面には
、Ｃｒからなるゲート電極２がパターン形成されている
。ゲート電極２の層厚は３００〜３０００人とし、より
望ましくは５００〜１５００人とする。なおゲート電極
２はＭｏ、Ｔａ、ＡＩＪｉ−Ｃｒまたはこれらの積層体
から形成されてもよい。

ゲート電極２表面を含んでガラス基板１上面には、Ｓｉ
Ｎｘからなるゲート絶縁膜３が形成されている。ゲート
毎色縁膜３の膜厚は５００〜５０００人とし、より望ま
しくは１０００〜３０００人とする。また、その膜特性
としては、光学的バンドギャップ（Ｅ９）が４　、　Ｏ
ｅＶ以上、暗比抵抗（ρ６）が１０１２Ω・１以上、Ｎ
／Ｓｉ比は１．０以上であることが望ましい。

ゲート絶縁膜３としてＳｉＮｘ膜を使用する場合には、
成膜時における基板温度が膜特性に大きな影響を与え、
通常は２５０℃以上とし、望ましくは３００℃程度とす
る。なおゲート絶縁膜３はＳｉＯｘ、　ＳｉＯｘＮｙ。

Ｔａ２０５．Ａ１ｚＯ＊またはこれらの積層体から形成
されてもよい。

ゲート絶縁膜３上面にはａ−Ｓｉ半導体層４が積層形成
されている。ａ−３ｉ半導体層４の膜厚は、ＴＰＴのオ
フ電流及び光照射時の電流量に大きく影響するが、通常
は２００〜５０００人とし、より望ましくは５００〜３
０００人とする。また成膜温度は、良好な膜特性を得る
ためには、１００〜４００℃とし、より望ましくは２０
０〜３００℃とする。

ａ−５ｉ半導体層４の上面には、ゲート電極２が形成さ
れている部分を除いてｎ″ａ−Ｓｉオーミックコンタク
ト層５が積層形成されている。ｎ″ａ−Ｓｉオーミック
コンタクト層５は、キャリアである電子の走行性を容易
にし、正孔の流れを阻止する目的にて形成されるもので
あり、その膜厚は通常は１００〜１ｏｏｏ人とし、より
望ましくは１００〜５００人とする。またそのρ４は通
常は１０Ｓ−１０Ω・値とし、より望ましくはＩＯ４〜
１０２　Ω・値とする。

ｎ″ａ−５ｊオ一ミツクコンタクト層５が形成されてい
ない部分のａ−５ｉ半導体層４の上面には、ＳｉＮ膜か
らなる保護層６が形成されている。保ｊｉ層６では、そ
の膜厚方向においてシリコンの含有量が異なっており、
、　ａ−５ｉ半導体層４との界面から離隔するにつれて
、シリコンの含有量が減少するように形成されている。

つまり具体的には、Ｎ／Ｓｉ比が互いに異なる３層構造
をなしており、各層におけるＮ／Ｓｉ比は、ａ−５ｉ半
導体層４表面の窒化を防止すると共に保護層としての機
能も維持できるように設定されている。ａ−３ｉ半導体
層４に隣接する第１の層のＮ／Ｓｉ比は、通常はＯ〜１
とし、より望ましくはＯ〜０．５とする。一方ａ−５ｉ
半導体層４から最も離隔した第３の層のＮ／Ｓｉ比は、
通常は０．５〜２．０とし、より望ましくは１．０〜１
．５とする。またこれらの層の中間の第２の層のＮ／Ｓ
ｔ比は、両者の層のＮ／Ｓｉ比の中間値である。なお、
保護層６の膜厚は通常は５００〜３０００人とし、より
望ましくは１０００〜２０００人とする。またその表面
側の膜特性としては、Ｅ、が４．ＯｅＶ以上、ρ、がＩ
Ｑ１！Ω・１以上であることが望ましい。

なお保護層６はＳｉＮ膜以外に、ＳｉＣ膜、　ＳｉＣ膜
を用いてもよく、これらの膜を構成する原子が混合され
た絶縁膜を用いてもよい。ＳｉＮ膜以外の膜を使用する
場合にあっても、保護層の膜厚及び膜厚方向のシリコン
含有量については前述のＳｉＮ膜の場合と同様にすれば
よい。

ｎ”ａ−５ｉオ一ミツクコンタクト層５の上面には、適
宜幅のギャップを隔てて、何れも下層からＣｒ層２０、
　ＡＩ層２１の積層構造からなるソース電極７及びドレ
イン電極８が形成されている。ソース電極７及びドレイ
ン電極８は、通常は高融点金属とＡＩとの積層構造から
なり、上述のＣｒ／ＡＩ以外にＭｏ／Ａｌ。

Ｔｉ／ＡＩ等の組合せが用いられる。高融点金属の膜厚
は１００〜１０００人、より望ましくは１００〜５００
人とし、八１のｎｔｉ、厚は２０００人〜２μｍ、より
望ましくは５０００人〜１．５μｍとする。

次にこのような構成のａ−５ｉ　ＴＰＴの製造方法につ
いて、その工程を示す第２図に基づき説明する。

充分に洗浄された５インチ角のガラス基板ｌに、Ｃｒを
厚さ１０００人にて蒸着し、フォトエツチング加工によ
りゲート電極２をパターン形成する（第２図（ａ））。

なおＴＰＴのチャンネル長を８μｍ、チャンネル幅を１
６０ｃｒｍとする。

ゲート電極２が形成されたガラス基板りをプラズマＣＶ
Ｄ装置内に装着し、拡散ポンプによりＣＶＤ装置内を排
気すると共に、ガラス基板１を加熱して３００℃に調節
する。ＣＶＤ装置内の真空度が１ｘ１０−’Ｔｏｒｒ以
下になった時点で、拡散ポンプからメカニカルブースタ
ポンプに切換えると共に、マスフローコントローラを介
してＣＶＤ装置内に１００％モノシランガスを８５ｃｃ
ｔａ、アンモニアガスを５０ｓｅｃｍ。

窒素ガスを１０１００５ｅ導入し、反応圧力が０．５Ｔ
ｏｒｒになるように調節する。このようにガス流量及び
内部圧力が安定した状態で１３．５６Ｍ１ｌｚのＲＦパ
ワーを５０Ｗに維持して２０分間に互って印加し、ゲー
ト絶縁膜３を積層形成する。このようにして得られるゲ
ート絶縁膜３は屈折率が１，８２、Ｅ、が５．２ｅν、
比誘電率が６．２であり、またｌＩｘ厚は３０００人で
ある。

次いで同一のプラズマＣＶＤ装置内でゲート絶縁膜３上
に、ａ−Ｓｉ半導体層４を積層形成する。この際の形成
条件は、１００％モノシランガスの流量が１５ｓｅｃｍ
、アルゴンガス（Ａｒ）の流量が１０１００５ｅ。

反応圧力が０．５Ｔｏｒｒ、　ＲＦパワーが５０Ｗであ
り印加時間は８分間である。このようにして得られるａ
−５ｉ半導体層４の電気的特性は、ρ４が３Ｘ１０Ｉ０
Ω・ｃｍ、活性化エネルギ（Ｅ、）が０．７ｅＶ、光学
的特性はＥ、が１．７６ｅＶであり、膜厚は２０００人
である。

次に同一のプラズマＣＶＤ装置内でａ−５ｉ半導体層４
上に、ＳｉＮ絶縁膜１６を形成する（第２図（ｂｌ）。

この際の成膜条件は、以下に示すような３段階とする。

まず、ａ−５ｉ半導体層４に接する側での成膜条件（第
１の層）は、１００％モノシランガスの流量が８３ＣＣ
Ｉｍ％窒素ガスの流量が５５ｃｃｔｓ、反応圧力が０．
５Ｔｏｒｒ、ＲＦパワーが５０Ｗであって印加時間は５
分間である。このようにして得られるＳｉＮ絶縁膜の特
性は、Ｎ／Ｓｉ比が０．３、Ｅ、が２．　ＯｅＶ、比誘
電率が９であり、膜厚は５００人である。

次の成膜条件（第２の層）は、１００％モノシランガス
の流量が８３ｃｃ１１１窒素ガスの流量が２０ｓｅｃ＋
ｗ。

反応圧力が０．５Ｔｏｒｒ、　ＲＦパワーが５０Ｗであ
って印加時間は５分間である。このようにして得られる
ＳｉＮ絶縁膜の特性は、Ｎ　／　Ｓ　ｉ比が０．９、Ｅ
、が３．５ｅＶ、比誘電率が８．３であり、膜厚は７０
０人である。

最後（ａ−５ｉ半導体層４から最も離隔した部分の成膜
条件（第３の層）は、１００％モノシランガスの流量が
８　ｓｅｃ＋ｓ、窒素ガスの流量が４０ｓｃｃｔｍ、反
応圧力が０．５Ｔｏｒｒ、　ＲＦパワーが５０Ｗであっ
て印加時間は１０分間である。このようにして得られる
ＳｉＮ絶縁膜の特性は、Ｎ／Ｓｉ比が１．４、Ｅ、が５
．ＯｅＶ、比誘電率が６．３であり、膜厚は１２００人
である。

以上のようにして、ゲート絶縁１１ｆｆ３．ａ−ｓ；半
導体層４及びＳｉＮ絶縁膜１６を形成した後、試料をプ
ラズマＣＶＤ装置から取り出し、ＳｉＮ絶縁膜１６にフ
ォトレジスト０を塗着した後、フォトエツチングにより
ソース・ドレイン電極部分のＳｉＮ絶縁膜１６を除去し
て保護層６を形成する（第２図（Ｃ））。

次いで試料を再びプラズマＣＶＤ装置内に装着し、基板
温度を１２０℃に安定させた状態にてｎ″ａ−Ｓｉオー
ミンクコンタクト層５を、全面に積層形成する。この際
の形成条件は、１００％モノシランガスの流量が８５Ｃ
Ｃ１ｌＳ１％水素ガス（Ｈ２）ベースのホスフィンガス
（ＰＨ３’）の流量が３０ｓｃｃｎ＋、反応圧力が０．
２Ｔｏｒｒ、　ＲＦパワーが１００Ｗであって印加時間
を３分間とする。このようにして得られるｎ″ａＳｉａ
Ｓｉオーミツクコンタクト層５、暗比抵抗が２００Ω’
Ｃａｔ、Ｅｌが１．６５ｅＶであり、膜厚は３００人で
ある。

以上の処理が施された試料をプラズマＣＶＤ装置内から
取り出して真空蒸着装置内に装着し、Ｃｒを全面に厚さ
３００人にて蒸着する（第２図（ｄ））。次いでリフト
オフにより、ソース・トレイン電極部分以外のフォトレ
ジスト１０．　　ｎ″ａ−５ｉオ一ミツクコンタクト層
５及びＣｒ層２０を除去する。再び真空蒸着装置内に試
料を装着し、ＡＩを厚さ１．０μｍにて蒸着する。その
後真空蒸着装置から試料を取り出し、フォトエツチング
により、ソース・ドレイン電極部分以外のＡ１層を除去
して、Ｃｒ層２０．４１層２１からなるソース電極７及
びドレイン電極８を形成する（第２図（ｅ））。

なお、本実施例では保護層６は３段階のＮ／Ｓｉ比を有
する構成としたが、これに限らず２段階のＮ／Ｓｉ比を
有する構成または４段階以上のＮ／Ｓｉ比を有する構成
としてもよいことは勿論であり、また半導体層から離隔
するにつれて連続的にシリコン含有量が減少する構成で
あってもよいことは言うまでもない。

〔発明の効果〕

以上のようにして製造された本発明のａ−５ｉ　ＴＦＴ
について、窒素ガス雰囲気中にて２００℃１１時間のア
ニール処理を行った後の諸特性を測定した結果、電界効
果移動度（μ）が０．６ｃａｌ／Ｖｓｅｃ、しきい値電
圧（Ｖ７）が１．５■であり、またゲート電圧（Ｖ、）
がＯＶと２０Ｖとテノオン／オフ比は１０’であり、ド
レイン電圧（ｖｏ　）　＝１０Ｖ、　　ＶＧ　＝−１０
Ｖにおけるオフ電流は５　Ｘｌ０−１３Ａとなり、良好
な特性を示した。

ところで、保護層６を以下に示す成膜条件とする以外は
、上述した本発明例と同様の条件にてａ−５ｉ　ＴＦＴ
　（なお保護層の膜厚は２０００人）を製造した。

保護層の成膜条件は、１００％モノシランガスの流量が
８５ＣＣＩアンモニアガスの流量が４０ｓｃｃｍ、窒素
ガスの流量が８０ｓｅｃｍ、反応圧力が０．５Ｔｏｒｒ
、　ＲＦパワーが５０Ｗであって印加時間は１７分４０
秒間である。このようにして製造されたａ−３ｔ　ＴＦ
Ｔ　（比較例１）について、本発明例と同様の条件にて
アニールした後、諸特性を測定した結果、μが０．３ｃ
ｄ　／　Ｖｓｅｃ、■、が３ｖであり、また■６が０■
と２０Ｖとでのオン／オフ比は１０″であり、Ｖｏ　−
１０Ｖ、　　Ｖｃ　＝　　ＩＯＶにおけるオフ電流は３
　Ｘｌ０−１３Ａとなり、本発明例に比して、μ、■ア
、及びオン／オフ比が低下している。

また、保護層形成前に以下に示すようなプラズマ処理を
行う以外は、上述した比較例１と同様の条件にてａ−５
ｔ　ＴＦＴ　（比較例２）を製造した。つまりこの比較
例２では、保護層形成前にプラズマＣＶＯ装置内でａ−
５ｉ半導体層表面に、アンモニアガスの！Ｉが６０ｓｅ
ｃｍ、反応圧力が０．５Ｔｏｒｒ、　ＲＦパワーが１０
０Ｗであって印加時間は５分間にわたるプラズマ処理を
施すこととし、その後比較例１と同様の条件にて保護層
を形成することとした。このようにして製造されたａ−
５ｔ　ＴＦＴ　（比較例２）について、本発明例と同様
の条件にてアニールした後、諸特性を測定した結果、μ
がＱ、２ｃ＋Ｊ　／　Ｖｓｅｃ、　Ｖ　ｒが４■であり
、またＶ、がＯｖと２０Ｖとでのオン／オフ比は１０”
であり、ＶＤ　＝ｌＯＶ、ＶＧ　−−１０Ｖにおけるオ
フ電流はＩ　Ｘｌ０−１３Ａとなり、オフ電流は低減し
ているが、他のトランジスタ特性は低下している。

なお上述した３例における諸特性の結果をまとめて示す
と、下記第１表の如くなる。

第　　　１　　　表以上詳述した如く本発明の薄膜半導体素子では、電界効
果移動度が高く、しきい値電圧が低く、オン／オフ比が
高いという優れた特性を有することができる。

【図面の簡単な説明】

第１図は本発明に係る薄膜半導体素子の断面構造図、第
２図はその製造工程を示す模式図、第３図は従来の薄膜
半導体素子の断面構造図である。ｌ・・・ガラス基板　２・・・ゲート電極　３・・・ゲ
ート絶縁膜　４・・・ａ−Ｓｉ半導体層　５・・・ｎ’
ａ−５ｉオ一ミツクコンタクト層　６・・・保護層　７
・・・ソース電梅８・・・ドレイン電極手続補正書（自発）

Claims

【特許請求の範囲】１、シリコン原子を母体とする半導体層と、該半導体層
上に積層形成され、非晶質絶縁層からなる保護層とを有
する薄膜半導体素子において、前記保護層は、前記半導体層との界面から離隔するにつれてシリコン原子の含有量が減少している
ことを特徴とする薄膜半導体素子。