JPH02150060A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH02150060A JPH02150060A JP30370888A JP30370888A JPH02150060A JP H02150060 A JPH02150060 A JP H02150060A JP 30370888 A JP30370888 A JP 30370888A JP 30370888 A JP30370888 A JP 30370888A JP H02150060 A JPH02150060 A JP H02150060A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- ratio
- surface protection
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 20
- 239000010408 film Substances 0.000 claims description 80
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 3
- 239000007789 gas Substances 0.000 abstract description 20
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 abstract description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 9
- 229910000069 nitrogen hydride Inorganic materials 0.000 abstract description 3
- 229910021529 ammonia Inorganic materials 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract description 2
- 229910000077 silane Inorganic materials 0.000 abstract description 2
- 230000032683 aging Effects 0.000 abstract 3
- 230000001681 protective effect Effects 0.000 abstract 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、液晶表示板の駆動回路等に用いられている薄
膜トランジスタ、特にその表面保護絶縁膜に関するもの
である。
膜トランジスタ、特にその表面保護絶縁膜に関するもの
である。
第１図は薄膜トランジスタの断面構造を示す図である。
第１図において、１はガラス等の絶縁基板、２はゲート
電極、３はゲート絶縁膜、４はａ−３ｉ活性層、５は表
面保護絶縁膜、６はソース電極、７はドレイン電極であ
る。 すなわち、ガラス等の絶縁基板１上にｃｒ等によりゲー
ト電極２が形成されている。その上に順にシリコン窒化
膜よりなるゲート絶縁膜３、アモルファスシリコン（ａ
−５ｉ）活性層４、シリコン窒化膜よりなる表面保護絶
縁膜５、ソース電極６、およびドレイン電極７が形成さ
れている。 このような薄膜トランジスタにおいては、ゲート電極２
にゲート電圧が印加されると、ａ−５ｉ活性層４の内部
でゲート絶縁膜３との界面に沿って電荷が誘起される。 この誘起された電荷は、ソース電極６とドレイン電極７
との間に印加されたドレイン電圧により、ａ−５ｉ活性
層４とゲート絶縁膜３との界面を移動する。このように
して、ゲート電圧とドレイン電圧とにより制御されたド
レイン電流が流れる。 そして、表面保護絶縁膜５はａ−３ｉ活性層４が大気に
触れて劣化するのを防ぐと共に、ａ−Ｓｉ活性層４をエ
ツチング除去してパターンを形成する際に、チャネル領
域のａ−３ｉ活性層４をエツチングから守るマスクの働
きもする。 このような薄膜トランジスタにあっては、動作時間の経
過とともに、しきい値電圧（■い）が変化してしまう（
徐々に増大）という現象があり、そのために動作の信顧
性が低下してしまうという欠点があることは、良く知ら
れている。 動作中にしきい値電圧が低下してくると、例えば薄膜ト
ランジスタを液晶デイスプレィに使用している場合など
には画質の悪化を来たしたりする。 そこで、前記欠点を克服すべく種々の提案がなされてい
る０例えば、特開昭６３−４２１７６号公報に示される
ように、ゲート絶縁膜の膜質に着目したものがある。 これはゲート絶縁膜のシリコン窒化膜を形成する際、そ
の形成材料ガスの混合割合を適当な値に調整することに
より、ゲート絶縁膜中のシリコン原子Ｓｉと窒素原子Ｎ
との比を調整し、しきい値電圧■いの変化が小さくなる
ようにするものである。 なお、ゲート絶縁膜の製造方法に関する他の文献として
は、特開昭６２−２９１０６４号公報等がある。
電極、３はゲート絶縁膜、４はａ−３ｉ活性層、５は表
面保護絶縁膜、６はソース電極、７はドレイン電極であ
る。 すなわち、ガラス等の絶縁基板１上にｃｒ等によりゲー
ト電極２が形成されている。その上に順にシリコン窒化
膜よりなるゲート絶縁膜３、アモルファスシリコン（ａ
−５ｉ）活性層４、シリコン窒化膜よりなる表面保護絶
縁膜５、ソース電極６、およびドレイン電極７が形成さ
れている。 このような薄膜トランジスタにおいては、ゲート電極２
にゲート電圧が印加されると、ａ−５ｉ活性層４の内部
でゲート絶縁膜３との界面に沿って電荷が誘起される。 この誘起された電荷は、ソース電極６とドレイン電極７
との間に印加されたドレイン電圧により、ａ−５ｉ活性
層４とゲート絶縁膜３との界面を移動する。このように
して、ゲート電圧とドレイン電圧とにより制御されたド
レイン電流が流れる。 そして、表面保護絶縁膜５はａ−３ｉ活性層４が大気に
触れて劣化するのを防ぐと共に、ａ−Ｓｉ活性層４をエ
ツチング除去してパターンを形成する際に、チャネル領
域のａ−３ｉ活性層４をエツチングから守るマスクの働
きもする。 このような薄膜トランジスタにあっては、動作時間の経
過とともに、しきい値電圧（■い）が変化してしまう（
徐々に増大）という現象があり、そのために動作の信顧
性が低下してしまうという欠点があることは、良く知ら
れている。 動作中にしきい値電圧が低下してくると、例えば薄膜ト
ランジスタを液晶デイスプレィに使用している場合など
には画質の悪化を来たしたりする。 そこで、前記欠点を克服すべく種々の提案がなされてい
る０例えば、特開昭６３−４２１７６号公報に示される
ように、ゲート絶縁膜の膜質に着目したものがある。 これはゲート絶縁膜のシリコン窒化膜を形成する際、そ
の形成材料ガスの混合割合を適当な値に調整することに
より、ゲート絶縁膜中のシリコン原子Ｓｉと窒素原子Ｎ
との比を調整し、しきい値電圧■いの変化が小さくなる
ようにするものである。 なお、ゲート絶縁膜の製造方法に関する他の文献として
は、特開昭６２−２９１０６４号公報等がある。
しかしながら、前記した従来の技術は、ゲート絶縁膜の
膜質のみの改善によって、しきい値電圧■いの変化を減
少させようとするものであるが、それだけでは必ずしも
充分なものとは言えなかった。 本発明は、そのような問題点を解決することを課題とす
るものである。
膜質のみの改善によって、しきい値電圧■いの変化を減
少させようとするものであるが、それだけでは必ずしも
充分なものとは言えなかった。 本発明は、そのような問題点を解決することを課題とす
るものである。
前記課題を解決するため、本発明では、表面保護絶縁膜
の膜質および膜厚も、しきい値電圧ＶＬｈの変化に影響
を及ぼしていることを発見し、次のような手段を講じた
。 即ち、絶縁基板上に、ゲート電極、ゲート絶縁膜、アモ
ルファスシリコンからなる活性層、ソース電極、ドレイ
ン電極、およびシリコン窒化膜からなる表面保護絶縁膜
が順に形成された薄膜トランジスタにおいて、該表面保
護絶縁膜中の窒素原子とシリコン原子との比Ｎ／Ｓｔを
１．０以上とすることとした。 また、前記表面保護絶縁膜の膜厚に関しては、その厚さ
を１１００ｎ以上とすることとした。
の膜質および膜厚も、しきい値電圧ＶＬｈの変化に影響
を及ぼしていることを発見し、次のような手段を講じた
。 即ち、絶縁基板上に、ゲート電極、ゲート絶縁膜、アモ
ルファスシリコンからなる活性層、ソース電極、ドレイ
ン電極、およびシリコン窒化膜からなる表面保護絶縁膜
が順に形成された薄膜トランジスタにおいて、該表面保
護絶縁膜中の窒素原子とシリコン原子との比Ｎ／Ｓｔを
１．０以上とすることとした。 また、前記表面保護絶縁膜の膜厚に関しては、その厚さ
を１１００ｎ以上とすることとした。
表面保護絶縁膜中の窒素原子とシリコン原子との比（Ｎ
／Ｓｉ比）を１． ０以上、あるいはまた膜厚をＩＱＯ
ｎｍ以上にすると、しきい値電圧ｖｔｈの経時的変化は
極めて小さくなる。 そのため、動作の信鎖性の高い薄膜トランジスタを得る
ことができる。
／Ｓｉ比）を１． ０以上、あるいはまた膜厚をＩＱＯ
ｎｍ以上にすると、しきい値電圧ｖｔｈの経時的変化は
極めて小さくなる。 そのため、動作の信鎖性の高い薄膜トランジスタを得る
ことができる。
以下、本発明の実施例を図面に基づいて詳細に説明する
。 本発明にかかわる薄膜トランジスタの断面構造も第１図
と同様である。 前述したように、従来は、しきい値電圧ＶＬｈの経時的
変化の改善のため、ゲート絶縁膜３の膜質には注目し、
種々の提案がなされていたが、表面保護絶縁膜５につい
てはなんら考慮されていなかった。 しかし、本発明者は、表面保護絶縁膜５の膜質および膜
厚も、しきい値電圧ＶＬｈの経時的変化に関係している
という事実を見出した。本発明は、この事実に基づき、
シリコン窒化膜より成る表面保護絶縁膜５中のＮ／Ｓｉ
比を調節することにより、或いはまた表面保護絶縁膜５
の膜厚を調節することにより、しきい値電圧Ｖｔｈの経
時的変化を小さくしたものである。 以下、表面保護絶縁膜５の膜質および膜厚にわけて、説
明する。 （１）表面保護絶縁膜５の膜質としきい値電圧の経時的
変化量Δ■いとの関係について 本発明における表面保護絶縁膜５は、平行平板型プラグ
７ ＣＶ Ｄ （Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅ
ｐｏｓｉｔｉｏｎ）装置を用い、その原料ガスとしてシ
ラン（ＳｉＨ４）およびアンモニア（ＮＨｔ）を用いて
形成される。 成膜条件として、Ｎ Ｈｙ ／ Ｓ ＋ Ｈ−ガス流量
比、絶縁基板温度、ガス圧力、または放電パワー等があ
るが、これらを適宜選ぶことにより膜中のＮ／Ｓｉ比を
変えることが可能である。 ここでは、ＮＨ，／Ｓ＋Ｈ４ガス流量比を変化させ、他
の条件は一定（例、絶縁基板温度−２５０°Ｃ，ガス圧
力＝０． ２Ｔｏｒｒ、放電パワー＝１００Ｗ）にし、
また表面保護絶縁膜５の膜厚は１１００ｎとして、種々
の膜！（つまり種々のＮ／Ｓｉ比）の表面保護絶縁膜を
成膜した場合について説明する。 第２図は、ＮＨ，／ＳｉＨ，ガス流量比と、しきい値電
圧の経時的変化量ΔＶいとの関係を示すグラフである。 横軸は、上記成膜時におけるＮＨ、／ＳｉＨ，ガス流量
比を示し、縦軸は薄膜トランジスタを温度４０度の実動
作条件下で、３００時間動作させた後の、しきい値電圧
■いの経時的変化！（ΔＶｔｈ）を示す。Δ■いの単位
は■（ボルト）である。 このグラフは、［＋−１ｆｆ、／５ｉｔ（４ガス流量比
をいくらにして表面保護絶縁膜を形成すれば、その薄膜
トランジスタのΔＶいはいくらになるかということを示
している。実験により得られた第２”回のグラフからは
、ＮＨｘ／ＳｉＨ４の比が５以下になるとΔ■いが急激
に大きくなり、５以上になると小となり安定することが
読み取れる。 これよりＮＨ，／Ｓ ｉ Ｈ，のガス流量比を変化させ
て成膜した場合、前記の比を５以上にすることによって
しきい値電圧■いの経時的変化を小にすることができる
。 このような条件下で成膜された表面保護絶縁膜における
Ｎ／Ｓｉ比を分析した結果、第３図のような関係がある
ことが判明した。 第３図は、Ｎ Ｈｓ ／ Ｓ ｉＨａガス流量比と表面
保護絶縁膜中のＮ、ｌ！：Ｓｉの原子数比の関係を示す
グラフである。これによれば、ＮＨ，／ＳｉＨ４比が５
以上で成膜した時は、その膜中におけるＮ／Ｓｉ比は１
以上となっている。 第２図および第３図の関係を併せ考えれば、表面保護絶
縁膜のＮ／Ｓｉ比を１以上にすることによって、薄膜ト
ランジスタのΔＶいを低く押えることができることが分
る。 従って、ＮＨ３／ＳｉＨ４ガス流量比、絶縁基板温度、
ガス圧力、放電パワー等の成膜条件を適宜調節して、表
面保護絶縁膜中のＮ／Ｓｉ比を１゜０以上にすることに
より、しきい値電圧■いの経時的変化の小さな薄膜トラ
ンジスタを得ることが可能である。 （２）表面保護絶縁膜５の膜厚としきい値電圧の経時的
変化量Δ■、との関係について 第４図は、表面保護絶縁膜５の膜厚としきい値電圧Ｖい
の経時的変化量ΔＶいとの関係を示すグラフである。横
軸は表面保護絶縁膜５の膜厚を示し、縦軸はしきい値電
圧■いの経時的変化量Δ■ｌを示す。 表面保護絶縁膜５の膜厚以外の成膜条件は、次の一定値
に保ったまま、種々の膜厚のものをつくった。絶縁基板
温度−２５０’Ｃ，ガス圧力−０．２７０ｒｒ＋放電パ
ワー−１００Ｗ、 ＮＨ，／Ｓ ｉ Ｈ４比−５゜ そして、各膜厚のものについて温度４０度の実動作条件
下で、３００時間動作させた後の、しきい値電圧■いの
経時的変化量（Δ■い）を測定した。Δ■いの単位はＶ
（ボルト）である。 従って、このグラフは、表面保護絶縁膜５の膜厚をどの
位の厚さにすれば、その薄膜トランジスタのΔＶいはい
くらになるかということを示している。 第４図によれば、略１１００ｎ以上の厚さにすると、し
きい値電圧の経時的変化量Δ■いが小になることを示し
ている。
。 本発明にかかわる薄膜トランジスタの断面構造も第１図
と同様である。 前述したように、従来は、しきい値電圧ＶＬｈの経時的
変化の改善のため、ゲート絶縁膜３の膜質には注目し、
種々の提案がなされていたが、表面保護絶縁膜５につい
てはなんら考慮されていなかった。 しかし、本発明者は、表面保護絶縁膜５の膜質および膜
厚も、しきい値電圧ＶＬｈの経時的変化に関係している
という事実を見出した。本発明は、この事実に基づき、
シリコン窒化膜より成る表面保護絶縁膜５中のＮ／Ｓｉ
比を調節することにより、或いはまた表面保護絶縁膜５
の膜厚を調節することにより、しきい値電圧Ｖｔｈの経
時的変化を小さくしたものである。 以下、表面保護絶縁膜５の膜質および膜厚にわけて、説
明する。 （１）表面保護絶縁膜５の膜質としきい値電圧の経時的
変化量Δ■いとの関係について 本発明における表面保護絶縁膜５は、平行平板型プラグ
７ ＣＶ Ｄ （Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅ
ｐｏｓｉｔｉｏｎ）装置を用い、その原料ガスとしてシ
ラン（ＳｉＨ４）およびアンモニア（ＮＨｔ）を用いて
形成される。 成膜条件として、Ｎ Ｈｙ ／ Ｓ ＋ Ｈ−ガス流量
比、絶縁基板温度、ガス圧力、または放電パワー等があ
るが、これらを適宜選ぶことにより膜中のＮ／Ｓｉ比を
変えることが可能である。 ここでは、ＮＨ，／Ｓ＋Ｈ４ガス流量比を変化させ、他
の条件は一定（例、絶縁基板温度−２５０°Ｃ，ガス圧
力＝０． ２Ｔｏｒｒ、放電パワー＝１００Ｗ）にし、
また表面保護絶縁膜５の膜厚は１１００ｎとして、種々
の膜！（つまり種々のＮ／Ｓｉ比）の表面保護絶縁膜を
成膜した場合について説明する。 第２図は、ＮＨ，／ＳｉＨ，ガス流量比と、しきい値電
圧の経時的変化量ΔＶいとの関係を示すグラフである。 横軸は、上記成膜時におけるＮＨ、／ＳｉＨ，ガス流量
比を示し、縦軸は薄膜トランジスタを温度４０度の実動
作条件下で、３００時間動作させた後の、しきい値電圧
■いの経時的変化！（ΔＶｔｈ）を示す。Δ■いの単位
は■（ボルト）である。 このグラフは、［＋−１ｆｆ、／５ｉｔ（４ガス流量比
をいくらにして表面保護絶縁膜を形成すれば、その薄膜
トランジスタのΔＶいはいくらになるかということを示
している。実験により得られた第２”回のグラフからは
、ＮＨｘ／ＳｉＨ４の比が５以下になるとΔ■いが急激
に大きくなり、５以上になると小となり安定することが
読み取れる。 これよりＮＨ，／Ｓ ｉ Ｈ，のガス流量比を変化させ
て成膜した場合、前記の比を５以上にすることによって
しきい値電圧■いの経時的変化を小にすることができる
。 このような条件下で成膜された表面保護絶縁膜における
Ｎ／Ｓｉ比を分析した結果、第３図のような関係がある
ことが判明した。 第３図は、Ｎ Ｈｓ ／ Ｓ ｉＨａガス流量比と表面
保護絶縁膜中のＮ、ｌ！：Ｓｉの原子数比の関係を示す
グラフである。これによれば、ＮＨ，／ＳｉＨ４比が５
以上で成膜した時は、その膜中におけるＮ／Ｓｉ比は１
以上となっている。 第２図および第３図の関係を併せ考えれば、表面保護絶
縁膜のＮ／Ｓｉ比を１以上にすることによって、薄膜ト
ランジスタのΔＶいを低く押えることができることが分
る。 従って、ＮＨ３／ＳｉＨ４ガス流量比、絶縁基板温度、
ガス圧力、放電パワー等の成膜条件を適宜調節して、表
面保護絶縁膜中のＮ／Ｓｉ比を１゜０以上にすることに
より、しきい値電圧■いの経時的変化の小さな薄膜トラ
ンジスタを得ることが可能である。 （２）表面保護絶縁膜５の膜厚としきい値電圧の経時的
変化量Δ■、との関係について 第４図は、表面保護絶縁膜５の膜厚としきい値電圧Ｖい
の経時的変化量ΔＶいとの関係を示すグラフである。横
軸は表面保護絶縁膜５の膜厚を示し、縦軸はしきい値電
圧■いの経時的変化量Δ■ｌを示す。 表面保護絶縁膜５の膜厚以外の成膜条件は、次の一定値
に保ったまま、種々の膜厚のものをつくった。絶縁基板
温度−２５０’Ｃ，ガス圧力−０．２７０ｒｒ＋放電パ
ワー−１００Ｗ、 ＮＨ，／Ｓ ｉ Ｈ４比−５゜ そして、各膜厚のものについて温度４０度の実動作条件
下で、３００時間動作させた後の、しきい値電圧■いの
経時的変化量（Δ■い）を測定した。Δ■いの単位はＶ
（ボルト）である。 従って、このグラフは、表面保護絶縁膜５の膜厚をどの
位の厚さにすれば、その薄膜トランジスタのΔＶいはい
くらになるかということを示している。 第４図によれば、略１１００ｎ以上の厚さにすると、し
きい値電圧の経時的変化量Δ■いが小になることを示し
ている。
以上述べた如く本発明によれば、表面保護絶縁膜の膜質
または膜厚を調節することによって、しきい値電圧■い
の経時的変化量を小さくすることが出来、動作信頬性の
高い薄膜トランジスタを得ることができるようになった
。 その結果、液晶デイスプレィ等に使用した場合、画質が
長時間にわたって良好に維持される。 ずグラフ 第４図・・・表面保護絶縁膜の膜厚としきい値電圧の経
時的変化量ΔＶｔｈとの関係を示すグラフ 図において、１は絶縁基板、２はゲート電極、３はゲー
ト絶縁膜、４はａ−３ｉ活性層、５は表面保護絶縁膜、
６はソース電極、７はドレイン電極である。 特許出願人 富士ゼロックス株式会社代理人弁理士
本 庄 富 雄
または膜厚を調節することによって、しきい値電圧■い
の経時的変化量を小さくすることが出来、動作信頬性の
高い薄膜トランジスタを得ることができるようになった
。 その結果、液晶デイスプレィ等に使用した場合、画質が
長時間にわたって良好に維持される。 ずグラフ 第４図・・・表面保護絶縁膜の膜厚としきい値電圧の経
時的変化量ΔＶｔｈとの関係を示すグラフ 図において、１は絶縁基板、２はゲート電極、３はゲー
ト絶縁膜、４はａ−３ｉ活性層、５は表面保護絶縁膜、
６はソース電極、７はドレイン電極である。 特許出願人 富士ゼロックス株式会社代理人弁理士
本 庄 富 雄
第１図・・・薄膜トランジスタの断面構造図第２図・・
・ＮＨｓ／５ｉＨｎガス流量比としきい値電圧の経時的
変化量ΔＶいとの関係を示すグラフ 第３図・・・ＮＨｓ／ＳｉＨ４ガス流量比と表面保護絶
縁膜中のＮ／Ｓｉ原子数比の関係を示素面保護絶縁膜 へ 一一◆ＮＨ＆／ＳＩＨ，比 ５０ Ｚｏｏ １５０ ２００
２５０−ｍ−〉 膜 厚 （ユｍ） 石 図 ＮＨ３５ＩＨ４比
・ＮＨｓ／５ｉＨｎガス流量比としきい値電圧の経時的
変化量ΔＶいとの関係を示すグラフ 第３図・・・ＮＨｓ／ＳｉＨ４ガス流量比と表面保護絶
縁膜中のＮ／Ｓｉ原子数比の関係を示素面保護絶縁膜 へ 一一◆ＮＨ＆／ＳＩＨ，比 ５０ Ｚｏｏ １５０ ２００
２５０−ｍ−〉 膜 厚 （ユｍ） 石 図 ＮＨ３５ＩＨ４比
Claims (2)
- （１）絶縁基板上に、ゲート電極、ゲート絶縁膜、アモ
ルファスシリコンからなる活性層、ソース電極、ドレイ
ン電極、および窒化シリコンからなる表面保護絶縁膜が
順に形成された薄膜トランジスタにおいて、該表面保護
絶縁膜中の窒素原子とシリコン原子との比Ｎ／Ｓｉを１
．０以上としたことを特徴とする薄膜トランジスタ。 - （２）絶縁基板上に、ゲート電極、ゲート絶縁膜、アモ
ルファスシリコンからなる活性層、ソース電極、ドレイ
ン電極、および窒化シリコンからなる表面保護絶縁膜が
順に形成された薄膜トランジスタにおいて、該表面保護
絶縁膜の膜厚を１００ｎｍ以上としたことを特徴とする
薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63303708A JP2743415B2 (ja) | 1988-11-30 | 1988-11-30 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63303708A JP2743415B2 (ja) | 1988-11-30 | 1988-11-30 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02150060A true JPH02150060A (ja) | 1990-06-08 |
| JP2743415B2 JP2743415B2 (ja) | 1998-04-22 |
Family
ID=17924293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63303708A Expired - Lifetime JP2743415B2 (ja) | 1988-11-30 | 1988-11-30 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2743415B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330591A (ja) * | 1995-05-30 | 1996-12-13 | Nec Corp | 薄膜トランジスタ |
| JP2007311542A (ja) * | 2006-05-18 | 2007-11-29 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226668A (ja) * | 1986-03-27 | 1987-10-05 | Sharp Corp | 薄膜トランジスタ |
| JPH0227771A (ja) * | 1988-07-15 | 1990-01-30 | Sumitomo Metal Ind Ltd | 薄膜半導体素子 |
-
1988
- 1988-11-30 JP JP63303708A patent/JP2743415B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226668A (ja) * | 1986-03-27 | 1987-10-05 | Sharp Corp | 薄膜トランジスタ |
| JPH0227771A (ja) * | 1988-07-15 | 1990-01-30 | Sumitomo Metal Ind Ltd | 薄膜半導体素子 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330591A (ja) * | 1995-05-30 | 1996-12-13 | Nec Corp | 薄膜トランジスタ |
| JP2007311542A (ja) * | 2006-05-18 | 2007-11-29 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2743415B2 (ja) | 1998-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090261331A1 (en) | Low temperature thin film transistor process, device property, and device stability improvement | |
| US8372697B2 (en) | Digital oxide deposition of SiO2 layers on wafers | |
| JPH05235034A (ja) | 薄膜トランジスタの製造方法 | |
| US6689646B1 (en) | Plasma method for fabricating oxide thin films | |
| US6849908B2 (en) | Semiconductor device and method of manufacturing the same | |
| EP0678907B1 (en) | Method for fabricating reverse-staggered thin-film transistor | |
| US5923050A (en) | Amorphous silicon TFT | |
| JPH02150060A (ja) | 薄膜トランジスタ | |
| JPH0395939A (ja) | 半導体装置の製造方法 | |
| Ibaraki | a-Si TFT technologies for large-size and high-pixel-density AM-LCDs | |
| JPH1051009A (ja) | 多層活性膜を含む薄膜スイッチング素子及びその製造方法 | |
| US5998270A (en) | Formation of oxynitride and polysilicon layers in a single reaction chamber | |
| JPH10261801A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
| JPH01268060A (ja) | 薄膜トランジスタ | |
| US6967384B2 (en) | Structure and method for ultra-small grain size polysilicon | |
| Hastas et al. | Effect of interface roughness on gate bias instability of polycrystalline silicon thin-film transistors | |
| JP2005303265A (ja) | 低温ポリシリコンｔｆｔゲート酸化膜の形成方法 | |
| JPH088440A (ja) | 薄膜トランジスタとその製造方法 | |
| Hiranaka et al. | Amorphous silicon thin-film transistors with SiOxNy/SiNx gate insulators | |
| Ugai et al. | A simple ohmic-contact formation technology using phosphine plasma treatment for top-gate amorphous-silicon thin-film transistors | |
| JPH09205209A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS63228757A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03263323A (ja) | プラズマｃｖｄ窒化珪素膜の形成方法 | |
| JP2838464B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3483043B2 (ja) | 薄膜トランジスタ及び成膜方法 |