JP2838464B2 - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JP2838464B2 JP2838464B2 JP3181193A JP3181193A JP2838464B2 JP 2838464 B2 JP2838464 B2 JP 2838464B2 JP 3181193 A JP3181193 A JP 3181193A JP 3181193 A JP3181193 A JP 3181193A JP 2838464 B2 JP2838464 B2 JP 2838464B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- film
- active layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明はＬＳＩや液晶ディスプ
レイに用いられる薄膜トランジスタおよびその製造方法
に関するものである。
レイに用いられる薄膜トランジスタおよびその製造方法
に関するものである。
【０００２】
【従来の技術】図５は、例えば特開昭６０−１３６２５
９号公報に開示されたこの種従来の薄膜トランジスタ
（以下、ＴＦＴと略称する）の構造を示す断面図であ
る。図において、１は基板、２は絶縁膜、３はゲート電
極、４はゲート絶縁膜、５ａはチャネルポリシリコン層
５中に形成されたソース領域、５ｂは活性層であるチャ
ネル領域、５ｃはドレイン領域で、以上の３〜５ｃがＴ
ＦＴ領域となる。６はシリコン酸化膜で、リンやボロン
を含んだ平坦化膜である。７はＴＦＴの保護膜としてシ
リコン酸化膜６の上にプラズマＣＶＤ法により０．５〜
１．０μｍの厚さに形成されたプラズマシリコン窒化膜
（以下、Ｐ−ＳｉＮ膜と略称する）である。
９号公報に開示されたこの種従来の薄膜トランジスタ
（以下、ＴＦＴと略称する）の構造を示す断面図であ
る。図において、１は基板、２は絶縁膜、３はゲート電
極、４はゲート絶縁膜、５ａはチャネルポリシリコン層
５中に形成されたソース領域、５ｂは活性層であるチャ
ネル領域、５ｃはドレイン領域で、以上の３〜５ｃがＴ
ＦＴ領域となる。６はシリコン酸化膜で、リンやボロン
を含んだ平坦化膜である。７はＴＦＴの保護膜としてシ
リコン酸化膜６の上にプラズマＣＶＤ法により０．５〜
１．０μｍの厚さに形成されたプラズマシリコン窒化膜
（以下、Ｐ−ＳｉＮ膜と略称する）である。
【０００３】次にＰ−ＳｉＮ膜７の役割について説明す
る。Ｐ−ＳｉＮ膜７は上記の通り、本来はＴＦＴの保護
膜として形成されるものであるが、プラズマＣＶＤ法で
形成されることからその膜中に水素を多く含み、膜形成
後のアニール処理によって上述した水素がシリコン酸化
膜６を通過してＴＦＴのチャネル領域５ｂに入り込む。
これにより、チャネル領域をなすポリシリコン中のトラ
ップ準位が入り込んだ水素原子によって終端されトラッ
プ密度が減少する（水素化という）。結果として、図６
に示すように、ＴＦＴのオフ電流（Ｖd＜０，Ｖg＝０の
条件）が低減し、オン電流（Ｖg＝Ｖd＜０の条件）が増
大してＴＦＴとしては好ましい特性が得られる。
る。Ｐ−ＳｉＮ膜７は上記の通り、本来はＴＦＴの保護
膜として形成されるものであるが、プラズマＣＶＤ法で
形成されることからその膜中に水素を多く含み、膜形成
後のアニール処理によって上述した水素がシリコン酸化
膜６を通過してＴＦＴのチャネル領域５ｂに入り込む。
これにより、チャネル領域をなすポリシリコン中のトラ
ップ準位が入り込んだ水素原子によって終端されトラッ
プ密度が減少する（水素化という）。結果として、図６
に示すように、ＴＦＴのオフ電流（Ｖd＜０，Ｖg＝０の
条件）が低減し、オン電流（Ｖg＝Ｖd＜０の条件）が増
大してＴＦＴとしては好ましい特性が得られる。
【０００４】次に、信頼性を評価するため、バイアス高
温ストレス試験（以下、ＢＴストレスと略称する）を加
えてドレイン電流−ゲート電圧特性がどの程度変化する
かを調べた結果について説明する。図７はその特性結果
で、ＢＴストレスによってＶth（しきい値電圧）が負方
向に変動しオン電流が減少する。このＶth変動をＰ−Ｓ
ｉＮ膜７からの水素化有無で比較すると、図８に示すよ
うに、水素化を行ったＴＦＴの方がＶth変動が大きいこ
とが判った。このことから、Ｖth変動は、ＴＦＴのチャ
ネルポリシリコン中のＳｉ−Ｈ結合が解離してゲート電
極のシリコン酸化膜の酸素原子と反応しＯＨ分子となっ
て拡散していくとともに、界面に正の固定電荷と界面準
位を生成するために生じると考えられる。
温ストレス試験（以下、ＢＴストレスと略称する）を加
えてドレイン電流−ゲート電圧特性がどの程度変化する
かを調べた結果について説明する。図７はその特性結果
で、ＢＴストレスによってＶth（しきい値電圧）が負方
向に変動しオン電流が減少する。このＶth変動をＰ−Ｓ
ｉＮ膜７からの水素化有無で比較すると、図８に示すよ
うに、水素化を行ったＴＦＴの方がＶth変動が大きいこ
とが判った。このことから、Ｖth変動は、ＴＦＴのチャ
ネルポリシリコン中のＳｉ−Ｈ結合が解離してゲート電
極のシリコン酸化膜の酸素原子と反応しＯＨ分子となっ
て拡散していくとともに、界面に正の固定電荷と界面準
位を生成するために生じると考えられる。
【０００５】
【発明が解決しようとする課題】従来のＴＦＴは以上の
ように、Ｐ−ＳｉＮ膜７を設けることによりいわゆる水
素化の現象でオフ電流が減少しオン電流が増大するとい
う良好な特性を有するが、反面、ＢＴストレスによる特
性変化が大きくなり、長期信頼性で劣るという問題点が
あった。
ように、Ｐ−ＳｉＮ膜７を設けることによりいわゆる水
素化の現象でオフ電流が減少しオン電流が増大するとい
う良好な特性を有するが、反面、ＢＴストレスによる特
性変化が大きくなり、長期信頼性で劣るという問題点が
あった。
【０００６】この発明は以上のような問題点を解消する
ためになされたもので、特性を損なわずしかも長期信頼
性の高いＴＦＴおよびその製造方法を得ることを目的と
する。
ためになされたもので、特性を損なわずしかも長期信頼
性の高いＴＦＴおよびその製造方法を得ることを目的と
する。
【０００７】
【課題を解決するための手段】この発明は、チャネルと
なる活性層、ゲート絶縁膜、ゲート電極、ソース領域お
よびドレイン領域からなるトランジスタ領域と、上記活
性層の上方にプラズマＣＶＤ法で形成された第１のシリ
コン窒化膜とを備え、第１シリコン窒化膜中の水素を活
性層中に移動させることによって活性層の水素化を行な
う薄膜トランジスタである。上述のような薄膜トランジ
スタにおいて、請求項１に記載の発明の特徴は、活性層
と第１シリコン窒化膜との間にＬＰＣＶＤ法で形成され
た第２のシリコン窒化膜を設けたことにある。請求項２
に記載の発明の特徴は、活性層と第１のシリコン窒化膜
との間に水素の通過を抑制する第２のシリコン窒化膜を
設けたことにある。第２シリコン窒化膜の膜厚は、好ま
しくは、５０〜１５０オングストロームである。１つの
実施例では、活性層と第２のシリコン窒化膜との間にシ
リコン酸化膜を含む。シリコン酸化膜の膜厚は、好まし
くは、１０〜１５０オングストロームである。このシリ
コン酸化膜は、好ましくは、熱酸化法で形成される。請
求項７に記載の薄膜トランジスタの製造方法は、基板の
上にゲート電極を形成する工程と、ゲート電極を覆うよ
うに基板の上にゲート絶縁膜を形成する工程と、ゲート
絶縁膜を間に介在させて、ゲート電極を覆うように、チ
ャネルとなる活性層および該活性層を両側から挟むソー
ス領域とドレイン領域とからなる半導体層を形成する工
程と、半導体層の上に、減圧化学気相成長法によりＬＰ
ＣＶＤシリコン窒化膜を形成する工程と、ＬＰＣＶＤシ
リコン窒化膜の上にシリコン酸化膜を形成する工程と、
上記シリコン酸化膜の上にプラズマ化学気相成長法によ
り、プラズマシリコン窒化膜を形成する工程と、プラズ
マシリコン窒化膜中の水素をＬＰＣＶＤシリコン窒化膜
を通過させて活性層中に移動させることによって活性層
の水素化を行なう工程とを備える。１つの実施例では、
半導体層を形成した後、ＬＰＣＶＤシリコン窒化膜を形
成するのに先立ち、半導体層の表面を熱酸化しそれによ
って半導体層の表面に酸化膜を形成する工程をさらに備
える。
なる活性層、ゲート絶縁膜、ゲート電極、ソース領域お
よびドレイン領域からなるトランジスタ領域と、上記活
性層の上方にプラズマＣＶＤ法で形成された第１のシリ
コン窒化膜とを備え、第１シリコン窒化膜中の水素を活
性層中に移動させることによって活性層の水素化を行な
う薄膜トランジスタである。上述のような薄膜トランジ
スタにおいて、請求項１に記載の発明の特徴は、活性層
と第１シリコン窒化膜との間にＬＰＣＶＤ法で形成され
た第２のシリコン窒化膜を設けたことにある。請求項２
に記載の発明の特徴は、活性層と第１のシリコン窒化膜
との間に水素の通過を抑制する第２のシリコン窒化膜を
設けたことにある。第２シリコン窒化膜の膜厚は、好ま
しくは、５０〜１５０オングストロームである。１つの
実施例では、活性層と第２のシリコン窒化膜との間にシ
リコン酸化膜を含む。シリコン酸化膜の膜厚は、好まし
くは、１０〜１５０オングストロームである。このシリ
コン酸化膜は、好ましくは、熱酸化法で形成される。請
求項７に記載の薄膜トランジスタの製造方法は、基板の
上にゲート電極を形成する工程と、ゲート電極を覆うよ
うに基板の上にゲート絶縁膜を形成する工程と、ゲート
絶縁膜を間に介在させて、ゲート電極を覆うように、チ
ャネルとなる活性層および該活性層を両側から挟むソー
ス領域とドレイン領域とからなる半導体層を形成する工
程と、半導体層の上に、減圧化学気相成長法によりＬＰ
ＣＶＤシリコン窒化膜を形成する工程と、ＬＰＣＶＤシ
リコン窒化膜の上にシリコン酸化膜を形成する工程と、
上記シリコン酸化膜の上にプラズマ化学気相成長法によ
り、プラズマシリコン窒化膜を形成する工程と、プラズ
マシリコン窒化膜中の水素をＬＰＣＶＤシリコン窒化膜
を通過させて活性層中に移動させることによって活性層
の水素化を行なう工程とを備える。１つの実施例では、
半導体層を形成した後、ＬＰＣＶＤシリコン窒化膜を形
成するのに先立ち、半導体層の表面を熱酸化しそれによ
って半導体層の表面に酸化膜を形成する工程をさらに備
える。
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【作用】この発明に係るＴＦＴにおいては、上層の第１
のシリコン窒化膜であるＰ−ＳｉＮ膜から下方へ拡散し
てくる水素が活性層との間に設けた第２のシリコン窒化
膜であるＬＰＣＶＤシリコン窒化膜によって適当に調整
され、特にその膜厚を５０〜１５０オンク゛ストロームの範囲に
設定することによりオフ電流の低減とＶth変動の抑制と
が共に満足される。
のシリコン窒化膜であるＰ−ＳｉＮ膜から下方へ拡散し
てくる水素が活性層との間に設けた第２のシリコン窒化
膜であるＬＰＣＶＤシリコン窒化膜によって適当に調整
され、特にその膜厚を５０〜１５０オンク゛ストロームの範囲に
設定することによりオフ電流の低減とＶth変動の抑制と
が共に満足される。
【００１３】また、新たに設けたシリコン酸化膜がＬＰ
ＣＶＤ窒化膜の活性層への接触を防ぎ、その界面特性を
改善する。特に、シリコン酸化膜の膜厚を１０〜１５０
オンク゛ストロームの範囲に設定することにより、オフ電流の増
大が効果的に防止される。また、このシリコン酸化膜
を、活性層の表面を熱酸化することにより形成すること
により、活性層の結晶性が良好となり、その厚さも減少
してオフ電流が減少する。
ＣＶＤ窒化膜の活性層への接触を防ぎ、その界面特性を
改善する。特に、シリコン酸化膜の膜厚を１０〜１５０
オンク゛ストロームの範囲に設定することにより、オフ電流の増
大が効果的に防止される。また、このシリコン酸化膜
を、活性層の表面を熱酸化することにより形成すること
により、活性層の結晶性が良好となり、その厚さも減少
してオフ電流が減少する。
【００１４】
【実施例】実施例１．図１はこの発明の一実施例による
ＴＦＴの構造を示す断面図である。図において、１〜７
は従来と同様のものであり、重複する説明は省略する。
８はチャネルポリシリコン層５の上部に形成された第２
のシリコン酸化膜（ここでは６を第１のシリコン酸化膜
とする）で、その詳細は後述する。９は更に第２のシリ
コン酸化膜８の上部に形成された層間シリコン窒化膜で
ある。
ＴＦＴの構造を示す断面図である。図において、１〜７
は従来と同様のものであり、重複する説明は省略する。
８はチャネルポリシリコン層５の上部に形成された第２
のシリコン酸化膜（ここでは６を第１のシリコン酸化膜
とする）で、その詳細は後述する。９は更に第２のシリ
コン酸化膜８の上部に形成された層間シリコン窒化膜で
ある。
【００１５】先ず、この層間シリコン窒化膜９について
説明する。層間シリコン窒化膜９は７００〜８００℃の
ＬＰＣＶＤ法により形成され、同じシリコン窒化膜でも
Ｐ−ＳｉＮ膜７とは異なり、水素原子をほとんど含ま
ず、更に水素原子を通過させにくいというＰ−ＳｉＮ膜
７とは対称的な性質を有している。従って、この対称的
な特性を有する層間シリコン窒化膜９をＰ−ＳｉＮ膜７
とチャネル領域５ｂとの間に介在させることにより、Ｐ
−ＳｉＮ膜７からチャネル領域５ｂへ拡散入り込む水素
原子の量を制御することができる。もっとも、水素原子
の供給源であるＰ−ＳｉＮ膜７の膜厚を変化させること
によっても、チャネル領域５ｂへの水素原子の量をある
程度調整することは可能であるが、Ｐ−ＳｉＮ膜７は本
来ＴＦＴの保護膜としての機能を担っているものであ
り、その膜厚調整には自ずと限度があり、ＴＦＴの特性
と信頼性とのバランスをとるといった微妙な調整手段と
しては適していない。
説明する。層間シリコン窒化膜９は７００〜８００℃の
ＬＰＣＶＤ法により形成され、同じシリコン窒化膜でも
Ｐ−ＳｉＮ膜７とは異なり、水素原子をほとんど含ま
ず、更に水素原子を通過させにくいというＰ−ＳｉＮ膜
７とは対称的な性質を有している。従って、この対称的
な特性を有する層間シリコン窒化膜９をＰ−ＳｉＮ膜７
とチャネル領域５ｂとの間に介在させることにより、Ｐ
−ＳｉＮ膜７からチャネル領域５ｂへ拡散入り込む水素
原子の量を制御することができる。もっとも、水素原子
の供給源であるＰ−ＳｉＮ膜７の膜厚を変化させること
によっても、チャネル領域５ｂへの水素原子の量をある
程度調整することは可能であるが、Ｐ−ＳｉＮ膜７は本
来ＴＦＴの保護膜としての機能を担っているものであ
り、その膜厚調整には自ずと限度があり、ＴＦＴの特性
と信頼性とのバランスをとるといった微妙な調整手段と
しては適していない。
【００１６】次に、図２により層間シリコン窒化膜９の
膜厚をどう設定するかについて説明する。図２に示すよ
うに、層間シリコン窒化膜９の膜厚が薄いと、従来のよ
うに、Ｐ−ＳｉＮ膜７によるいわゆる水素化の効果が大
きく、オフ電流は十分小さくなるが反面Ｖth変動は増大
して長期信頼性が低下する。反対に、層間シリコン窒化
膜９の膜厚が厚いと、Ｖth変動は減少するがオフ電流が
増加して特性が悪化する。
膜厚をどう設定するかについて説明する。図２に示すよ
うに、層間シリコン窒化膜９の膜厚が薄いと、従来のよ
うに、Ｐ−ＳｉＮ膜７によるいわゆる水素化の効果が大
きく、オフ電流は十分小さくなるが反面Ｖth変動は増大
して長期信頼性が低下する。反対に、層間シリコン窒化
膜９の膜厚が厚いと、Ｖth変動は減少するがオフ電流が
増加して特性が悪化する。
【００１７】今、このＴＦＴが４メガビットスタティッ
クランダムアクセスメモリ（４Ｍ−ＳＲＡＭ）の負荷素
子として使用される場合を想定すると、スタンバイ電流
は０．４μＡ程度以下に抑える必要があり、これは、Ｔ
ＦＴのオフ電流１００ｆＡ以下に相当する。また、４Ｍ
−ＳＲＡＭの使用電圧が３〜５Ｖであることから、必要
な長期信頼性を確保するためには、ＢＴストレスによる
Ｖth変動を０．５Ｖ以下に抑える必要がある。そして、
メモリの容量が更に増大した場合を考えると、バッテリ
容量の制約等の条件からスタンバイ時の消費電力は増大
させ得ないのでオフ電流は上記値より更に小さく抑える
必要がある。また、使用電圧も低減していく方向にある
ので、Ｖth変動も増やすことができない。従って、両者
の制限条件、即ち、オフ電流１００ｆＡ以下で、かつＶ
th変動０．５Ｖ以下の条件を満足する層間シリコン窒化
膜９の膜厚として、図２から５０〜１５０オンク゛ストロームの
範囲が求められる。
クランダムアクセスメモリ（４Ｍ−ＳＲＡＭ）の負荷素
子として使用される場合を想定すると、スタンバイ電流
は０．４μＡ程度以下に抑える必要があり、これは、Ｔ
ＦＴのオフ電流１００ｆＡ以下に相当する。また、４Ｍ
−ＳＲＡＭの使用電圧が３〜５Ｖであることから、必要
な長期信頼性を確保するためには、ＢＴストレスによる
Ｖth変動を０．５Ｖ以下に抑える必要がある。そして、
メモリの容量が更に増大した場合を考えると、バッテリ
容量の制約等の条件からスタンバイ時の消費電力は増大
させ得ないのでオフ電流は上記値より更に小さく抑える
必要がある。また、使用電圧も低減していく方向にある
ので、Ｖth変動も増やすことができない。従って、両者
の制限条件、即ち、オフ電流１００ｆＡ以下で、かつＶ
th変動０．５Ｖ以下の条件を満足する層間シリコン窒化
膜９の膜厚として、図２から５０〜１５０オンク゛ストロームの
範囲が求められる。
【００１８】以上のように、層間シリコン窒化膜９は電
気特性と信頼性との両者を満足させる機能を有するが、
その機械的特質から弊害を生じ得る。即ち、層間シリコ
ン窒化膜９は熱膨張係数が、熱酸化で形成したシリコン
酸化膜やシリコン薄膜よりも大きく、形成後の膜内応力
が極めて大きい。従って、この層間シリコン窒化膜９が
チャネルポリシリコン層５に直接接触すると、ポリシリ
コンに応力を加えて結晶性に歪を与え、ＴＦＴのリーク
電流を増大させてしまう。また、シリコンとシリコン窒
化膜との界面は、シリコンとシリコン酸化膜との界面に
比較して未結合手が多く、これもオフ電流を増加させる
要因となる。
気特性と信頼性との両者を満足させる機能を有するが、
その機械的特質から弊害を生じ得る。即ち、層間シリコ
ン窒化膜９は熱膨張係数が、熱酸化で形成したシリコン
酸化膜やシリコン薄膜よりも大きく、形成後の膜内応力
が極めて大きい。従って、この層間シリコン窒化膜９が
チャネルポリシリコン層５に直接接触すると、ポリシリ
コンに応力を加えて結晶性に歪を与え、ＴＦＴのリーク
電流を増大させてしまう。また、シリコンとシリコン窒
化膜との界面は、シリコンとシリコン酸化膜との界面に
比較して未結合手が多く、これもオフ電流を増加させる
要因となる。
【００１９】そこで、図１の実施例では、層間シリコン
窒化膜９とチャネルポリシリコン層５との間に第２のシ
リコン酸化膜８を挿入することで、上記問題を解決して
いる。即ち、この第２のシリコン酸化膜８によって層間
シリコン窒化膜９からの応力を緩和すると同時に、チャ
ネルポリシリコン層５の界面をシリコン酸化膜で覆うこ
とで界面の特性を向上させることができる。
窒化膜９とチャネルポリシリコン層５との間に第２のシ
リコン酸化膜８を挿入することで、上記問題を解決して
いる。即ち、この第２のシリコン酸化膜８によって層間
シリコン窒化膜９からの応力を緩和すると同時に、チャ
ネルポリシリコン層５の界面をシリコン酸化膜で覆うこ
とで界面の特性を向上させることができる。
【００２０】次に、図３により第２のシリコン酸化膜８
の膜厚をどう設定するかについて説明する。層間シリコ
ン窒化膜９による応力を緩和するという目的では、第２
のシリコン酸化膜８の膜厚は厚いほど良い。しかし、一
般に、シリコン酸化膜はその膜内に未結合手を持った多
くのシリコン原子や酸素原子を含んでおり、水素原子が
拡散してくるとそれらが水素トラップとして働き、水素
原子を捕獲固定してしまう。従って、シリコン酸化膜
は、シリコン窒化膜ほどではないが水素の拡散係数が小
さく、第２のシリコン酸化膜８の膜厚が大幅に増えると
Ｐ−ＳｉＮ膜７の水素がＴＦＴへ拡散するのを阻害して
水素化の効果が低減しオフ電流が増大する。従って、第
２のシリコン酸化膜８の膜厚とオフ電流との関係は、図
３に示すように、下に凸で極小値を持つ曲線の形とな
る。ここでも、ＴＦＴのオフ電流を１００ｆＡ以下にす
るとすると、図３から、第２のシリコン酸化膜８の膜厚
は１０〜１５０オンク゛ストロームの範囲に設定すればよいこと
になる。
の膜厚をどう設定するかについて説明する。層間シリコ
ン窒化膜９による応力を緩和するという目的では、第２
のシリコン酸化膜８の膜厚は厚いほど良い。しかし、一
般に、シリコン酸化膜はその膜内に未結合手を持った多
くのシリコン原子や酸素原子を含んでおり、水素原子が
拡散してくるとそれらが水素トラップとして働き、水素
原子を捕獲固定してしまう。従って、シリコン酸化膜
は、シリコン窒化膜ほどではないが水素の拡散係数が小
さく、第２のシリコン酸化膜８の膜厚が大幅に増えると
Ｐ−ＳｉＮ膜７の水素がＴＦＴへ拡散するのを阻害して
水素化の効果が低減しオフ電流が増大する。従って、第
２のシリコン酸化膜８の膜厚とオフ電流との関係は、図
３に示すように、下に凸で極小値を持つ曲線の形とな
る。ここでも、ＴＦＴのオフ電流を１００ｆＡ以下にす
るとすると、図３から、第２のシリコン酸化膜８の膜厚
は１０〜１５０オンク゛ストロームの範囲に設定すればよいこと
になる。
【００２１】次に、この第２のシリコン酸化膜８を形成
する方法としては、ＣＶＤ法と熱酸化法とがある。前者
のＣＶＤ法は、２０〜９００℃の常圧または真空状態で
Ｎ2ＯとＳｉＨ4を化学反応させてＳｉＯ2膜を堆積させ
る方法であり、後者の熱酸化法は、７００〜１１００℃
の酸化性ガス（Ｏ2，Ｈ2Ｏ等）中にさらすことによりチ
ャネルポリシリコン層の表面に熱酸化膜を形成する方法
である。
する方法としては、ＣＶＤ法と熱酸化法とがある。前者
のＣＶＤ法は、２０〜９００℃の常圧または真空状態で
Ｎ2ＯとＳｉＨ4を化学反応させてＳｉＯ2膜を堆積させ
る方法であり、後者の熱酸化法は、７００〜１１００℃
の酸化性ガス（Ｏ2，Ｈ2Ｏ等）中にさらすことによりチ
ャネルポリシリコン層の表面に熱酸化膜を形成する方法
である。
【００２２】これらいずれの方法によっても、上述した
応力緩和の効果を奏する訳であるが、ここでは、以下に
示す理由により熱酸化法による方法が優れている。即
ち、ポリシリコンに熱酸化を施すことによりポリシリコ
ンの結晶性が向上してオフ電流が低減する。これは、実
験で確認されており、熱酸化の際に、シリコンと熱酸化
膜との界面から放出される格子間シリコン原子が、ポリ
シリコン中の欠陥を構成している空孔を減少させるため
である。また、チャネルポリシリコン層が熱酸化によっ
て消費され、その分膜厚が薄くなり、オフ電流の発生個
所であるドレイン端のＰＮ接合の面積が小さくなり、こ
れもオフ電流減少の因子として働く。
応力緩和の効果を奏する訳であるが、ここでは、以下に
示す理由により熱酸化法による方法が優れている。即
ち、ポリシリコンに熱酸化を施すことによりポリシリコ
ンの結晶性が向上してオフ電流が低減する。これは、実
験で確認されており、熱酸化の際に、シリコンと熱酸化
膜との界面から放出される格子間シリコン原子が、ポリ
シリコン中の欠陥を構成している空孔を減少させるため
である。また、チャネルポリシリコン層が熱酸化によっ
て消費され、その分膜厚が薄くなり、オフ電流の発生個
所であるドレイン端のＰＮ接合の面積が小さくなり、こ
れもオフ電流減少の因子として働く。
【００２３】更に、熱酸化法が優れている理由がある。
即ち、ＣＶＤ法では、２種類のガスの反応を用いている
のに対し、熱酸化法では１種類のガスを用いて常圧中で
行われるため反応速度を決めるパラメータが少なく、結
果として膜厚制御性や再現性の点でＣＶＤ法より有用で
ある。
即ち、ＣＶＤ法では、２種類のガスの反応を用いている
のに対し、熱酸化法では１種類のガスを用いて常圧中で
行われるため反応速度を決めるパラメータが少なく、結
果として膜厚制御性や再現性の点でＣＶＤ法より有用で
ある。
【００２４】次に、この発明の一実施例によるＴＦＴの
製造方法について説明する。ここでは、以上の点を考慮
して第２のシリコン酸化膜８の形成は熱酸化法によって
いる。図４（ａ）〜（ｄ）はその各製造工程を示す断面
側面図で、図１とは直角の、トランジスタのＷ方向の断
面について示した図である。
製造方法について説明する。ここでは、以上の点を考慮
して第２のシリコン酸化膜８の形成は熱酸化法によって
いる。図４（ａ）〜（ｄ）はその各製造工程を示す断面
側面図で、図１とは直角の、トランジスタのＷ方向の断
面について示した図である。
【００２５】図において、１〜４は従来と同一のもの
で、従来からの方法により形成される。次に、そのシリ
コン酸化膜からなるゲート絶縁膜４の上に、４００〜７
００℃のＣＶＤ法により０．００５〜１μｍ厚のポリシ
リコン膜５を堆積する（図４（ａ））。次に、このポリ
シリコン膜５を、写真製版技術とエッチング技術により
トランジスタのチャネルとなる所定のパターンに加工す
る（図４（ｂ））。次に、上述した７００〜１１００℃
の熱酸化法により、チャネルポリシリコン層５の表面に
１０〜１５０オンク゛ストロームの第２のシリコン酸化膜８を形
成する（図４（ｃ））。次に、この第２のシリコン酸化
膜８上に、７００〜８００℃のＬＰＣＶＤ法により５０
〜１５０オンク゛ストロームのシリコン窒化膜９を堆積した後、
その上に室温〜５００℃の常圧ＣＶＤ法により０．１〜
２μｍの第１のシリコン酸化膜６を堆積し、更にその上
に、プラズマＣＶＤ法によりＰ−ＳｉＮ膜７を堆積しそ
の後アニール処理して該当部分の製造工程を完了する
（図４（ｄ））。
で、従来からの方法により形成される。次に、そのシリ
コン酸化膜からなるゲート絶縁膜４の上に、４００〜７
００℃のＣＶＤ法により０．００５〜１μｍ厚のポリシ
リコン膜５を堆積する（図４（ａ））。次に、このポリ
シリコン膜５を、写真製版技術とエッチング技術により
トランジスタのチャネルとなる所定のパターンに加工す
る（図４（ｂ））。次に、上述した７００〜１１００℃
の熱酸化法により、チャネルポリシリコン層５の表面に
１０〜１５０オンク゛ストロームの第２のシリコン酸化膜８を形
成する（図４（ｃ））。次に、この第２のシリコン酸化
膜８上に、７００〜８００℃のＬＰＣＶＤ法により５０
〜１５０オンク゛ストロームのシリコン窒化膜９を堆積した後、
その上に室温〜５００℃の常圧ＣＶＤ法により０．１〜
２μｍの第１のシリコン酸化膜６を堆積し、更にその上
に、プラズマＣＶＤ法によりＰ−ＳｉＮ膜７を堆積しそ
の後アニール処理して該当部分の製造工程を完了する
（図４（ｄ））。
【００２６】実施例２．なお、上記実施例では層間シリ
コン窒化膜９に加えて第２のシリコン酸化膜８を形成す
るようにしたが、Ｐ−ＳｉＮ膜７からの水素原子の拡散
を制御するという点では、この第２のシリコン酸化膜は
必ずしも設ける必要はない。また、その形成する方法
も、既述した通り、上記製造方法として説明した熱酸化
法に限定されるものではない。更に、層間シリコン窒化
膜９や第２のシリコン酸化膜８の膜厚についても、ＴＦ
Ｔとしての要求仕様によっては必ずしも上記実施例で説
明した範囲に限定されるものではない。
コン窒化膜９に加えて第２のシリコン酸化膜８を形成す
るようにしたが、Ｐ−ＳｉＮ膜７からの水素原子の拡散
を制御するという点では、この第２のシリコン酸化膜は
必ずしも設ける必要はない。また、その形成する方法
も、既述した通り、上記製造方法として説明した熱酸化
法に限定されるものではない。更に、層間シリコン窒化
膜９や第２のシリコン酸化膜８の膜厚についても、ＴＦ
Ｔとしての要求仕様によっては必ずしも上記実施例で説
明した範囲に限定されるものではない。
【００２７】
【発明の効果】この発明は以上のように、活性層と第１
のシリコン窒化膜としてのプラズマシリコン窒化膜との
間に水素含有量が上記プラズマシリコン窒化膜より小さ
い第２のシリコン窒化膜としてのＬＰＣＶＤシリコン窒
化膜を設けたので、上層のプラズマシリコン窒化膜から
活性層に到達する水素原子の量が適当な値に調整され
る。特に、そのＬＰＣＶＤシリコン窒化膜の膜厚を５０
〜１５０オンク゛ストロームの範囲に設定することにより、オフ
電流、Ｖth変動が共に小さい良好なＴＦＴが得られる。
のシリコン窒化膜としてのプラズマシリコン窒化膜との
間に水素含有量が上記プラズマシリコン窒化膜より小さ
い第２のシリコン窒化膜としてのＬＰＣＶＤシリコン窒
化膜を設けたので、上層のプラズマシリコン窒化膜から
活性層に到達する水素原子の量が適当な値に調整され
る。特に、そのＬＰＣＶＤシリコン窒化膜の膜厚を５０
〜１５０オンク゛ストロームの範囲に設定することにより、オフ
電流、Ｖth変動が共に小さい良好なＴＦＴが得られる。
【００２８】また、加えてＬＰＣＶＤシリコン窒化膜と
活性層との間にシリコン酸化膜を設けた場合は、ＬＰＣ
ＶＤシリコン窒化膜の活性層への接触が防止されその界
面特性が改善される。特に、そのシリコン酸化膜の膜厚
を１０〜１５０オンク゛ストロームの範囲に設定することによ
り、オフ電流を増大することなくＬＰＣＶＤシリコン窒
化膜からの悪影響を除くことができる。
活性層との間にシリコン酸化膜を設けた場合は、ＬＰＣ
ＶＤシリコン窒化膜の活性層への接触が防止されその界
面特性が改善される。特に、そのシリコン酸化膜の膜厚
を１０〜１５０オンク゛ストロームの範囲に設定することによ
り、オフ電流を増大することなくＬＰＣＶＤシリコン窒
化膜からの悪影響を除くことができる。
【００２９】更に、上記シリコン酸化膜を熱酸化法で形
成することによりＴＦＴの性能が向上するとともに、そ
の膜厚の制御性も良好となる。
成することによりＴＦＴの性能が向上するとともに、そ
の膜厚の制御性も良好となる。
【図１】この発明の実施例１によるＴＦＴの構造を示す
断面図である。
断面図である。
【図２】層間シリコン窒化膜の膜厚を変化させた場合の
ＴＦＴのオフ電流とＢＴストレスによるＶth変動の特性
を示す図である。
ＴＦＴのオフ電流とＢＴストレスによるＶth変動の特性
を示す図である。
【図３】第２のシリコン酸化膜の膜厚を変化させた場合
のＴＦＴのオフ電流の特性を示す図である。
のＴＦＴのオフ電流の特性を示す図である。
【図４】この発明の実施例１によるＴＦＴの製造方法を
示す断面図である。
示す断面図である。
【図５】従来のＴＦＴの構造を示す断面図である。
【図６】Ｐ−ＳｉＮ膜からの水素化有無におけるドレイ
ン電流−ゲート電圧特性を示す図である。
ン電流−ゲート電圧特性を示す図である。
【図７】ＢＴストレス前後におけるドレイン電流−ゲー
ト電圧特性を示す図である。
ト電圧特性を示す図である。
【図８】Ｐ−ＳｉＮ膜からの水素化有無におけるＶth変
動の時間特性を示す図である。
動の時間特性を示す図である。
３ ゲート電極 ４ ゲート絶縁膜 ５ チャネルポリシリコン層 ５ｂ 活性層（チャネル領域） ６ 第１のシリコン酸化膜 ７ Ｐ−ＳｉＮ膜 ８ 第２のシリコン酸化膜 ９ 層間シリコン窒化膜（ＬＰＣＶＤシリコン窒化膜）
Claims (8)
- 【請求項１】 チャネルとなる活性層、ゲート絶縁膜、
ゲート電極、ソース領域およびドレイン領域からなるト
ランジスタ領域と、上記活性層の上方にプラズマＣＶＤ
法で形成された第１のシリコン窒化膜とを備え、前記第
１シリコン窒化膜中の水素を前記活性層中に移動させる
ことによって活性層の水素化を行なう薄膜トランジスタ
において、 上記活性層と第１のシリコン窒化膜との間にＬＰＣＶＤ
法で形成された第２のシリコン窒化膜を設けたことを特
徴とする、薄膜トランジスタ。 - 【請求項２】 チャネルとなる活性層、ゲート絶縁膜、
ゲート電極、ソース領域およびドレイン領域からなるト
ランジスタ領域と、上記活性層の上方に第１のシリコン
窒化膜とを備え、前記第１シリコン窒化膜中の水素を前
記活性層中に移動させることによって活性層の水素化を
行なう薄膜トランジスタにおいて、 上記活性層と第１のシリコン窒化膜との間に水素の通過
を抑制する第２のシリコン窒化膜を設けたことを特徴と
する、薄膜トランジスタ。 - 【請求項３】 第２のシリコン窒化膜の膜厚を５０〜１
５０オングストロームとしたことを特徴とする、請求項
１または２に記載の薄膜トランジスタ。 - 【請求項４】 活性層と第２のシリコン窒化膜との間に
形成されたシリコン酸化膜を設けたことを特徴とする、
請求項１〜３のいずれかに記載の薄膜トランジスタ。 - 【請求項５】 シリコン酸化膜の膜厚を１０〜１５０オ
ングストロームとしたことを特徴とする、請求項４に記
載の薄膜トランジスタ。 - 【請求項６】 シリコン酸化膜は熱酸化法で形成された
ものとしたことを特徴とする、請求項４または５に記載
の薄膜トランジスタ。 - 【請求項７】 基板の上にゲート電極を形成する工程
と、上記ゲート電極を覆うように上記基板の上にゲート
絶縁膜を形成する工程と、上記ゲート絶縁膜を間に介在
させて、上記ゲート電極を覆うように、チャネルとなる
活性層および該活性層を両側から挟むソース領域とドレ
イン領域とからなる半導体層を形成する工程と、上記半
導体層の上に、減圧化学気相成長法によりＬＰＣＶＤシ
リコン窒化膜を形成する工程と、上記ＬＰＣＶＤシリコ
ン窒化膜の上にシリコン酸化膜を形成する工程と、上記
シリコン酸化膜の上にプラズマ化学気相成長法により、
プラズマシリコン窒化膜を形成する工程と、上記プラズ
マシリコン窒化膜中の水素をＬＰＣＶＤシリコン窒化膜
を通過させて上記活性層中に移動させることによって活
性層の水素化を行なう工程とを備えたことを特徴とす
る、薄膜トランジスタの製造方法。 - 【請求項８】 半導体層を形成した後、ＬＰＣＶＤシリ
コン窒化膜を形成するのに先立ち、上記半導体層の表面
を熱酸化しそれによって上記半導体層の表面に酸化膜を
形成する工程をさらに備えることを特徴とする、請求項
７に記載の薄膜トランジスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3181193A JP2838464B2 (ja) | 1993-02-22 | 1993-02-22 | 薄膜トランジスタおよびその製造方法 |
| US08/198,058 US5440168A (en) | 1993-02-22 | 1994-02-18 | Thin-film transistor with suppressed off-current and Vth |
| US09/004,169 US5885858A (en) | 1993-02-22 | 1998-01-02 | Method of manufacturing thin-film transistor |
| US09/228,234 US6103556A (en) | 1993-02-22 | 1999-01-11 | Thin-film transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3181193A JP2838464B2 (ja) | 1993-02-22 | 1993-02-22 | 薄膜トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244421A JPH06244421A (ja) | 1994-09-02 |
| JP2838464B2 true JP2838464B2 (ja) | 1998-12-16 |
Family
ID=12341483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3181193A Expired - Lifetime JP2838464B2 (ja) | 1993-02-22 | 1993-02-22 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2838464B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011043163A1 (en) | 2009-10-05 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
1993
- 1993-02-22 JP JP3181193A patent/JP2838464B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06244421A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440168A (en) | Thin-film transistor with suppressed off-current and Vth | |
| US6380014B1 (en) | Manufacture method of semiconductor device with suppressed impurity diffusion from gate electrode | |
| US6703267B2 (en) | Method of manufacturing thin film transistor | |
| US5470763A (en) | Method for manufacturing thin film transistor with short hydrogen passivation time | |
| US8183135B2 (en) | Method for manufacturing thin film transistor having hydrogen feeding layer formed between a metal gate and a gate insulating film | |
| US6869834B2 (en) | Method of forming a low temperature polysilicon thin film transistor | |
| US6274413B1 (en) | Method for fabricating a polysilicon thin film transistor | |
| JP2838464B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US5466641A (en) | Process for forming polycrystalline silicon film | |
| JP2796049B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3494304B2 (ja) | 薄膜半導体装置の製造方法 | |
| US6018182A (en) | Insulating gate field effect semiconductor device and method of manufacturing the same | |
| US5827772A (en) | Fabrication process for thin film transistor | |
| US6100119A (en) | Thin film transistor and method for fabricating the same | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| US6399959B1 (en) | Thin film transistor with reduced metal impurities | |
| JP2508601B2 (ja) | 電界効果型薄膜トランジスタ | |
| JP3167797B2 (ja) | 半導体装置の製造方法 | |
| JP2629601B2 (ja) | 半導体装置 | |
| JP3208604B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04214673A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3444815B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
| Liu et al. | P‐7.18: Effect of gate materials and stack structure on threshold voltage of ADS Pro TFT | |
| JP3123182B2 (ja) | 半導体装置及びその製造方法 | |
| KR100269604B1 (ko) | 반도체장치의 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980908 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071016 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101016 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111016 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |