JPH09205209A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH09205209A JPH09205209A JP1182996A JP1182996A JPH09205209A JP H09205209 A JPH09205209 A JP H09205209A JP 1182996 A JP1182996 A JP 1182996A JP 1182996 A JP1182996 A JP 1182996A JP H09205209 A JPH09205209 A JP H09205209A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- silicon nitride
- tft
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタが水分等によって徐々に
性能低下を起こすことを防止する。 【解決手段】薄膜トランジスタ（ＴＦＴ）の最上層に設
けられる保護膜としての窒化ケイ素膜７を成膜する際
の、プラズマＣＶＤ（プラズマ化学気相堆積）装置の設
定条件を最適化する。すなわち、水素原子含有量が少な
く、これにより、水分等の遮蔽性能の優れた窒化ケイ素
膜７とする。特に、基板温度を３００〜３５０℃の範囲
に設定するとともに、被覆される半導体層が損傷を受け
ない成膜条件とした。
性能低下を起こすことを防止する。 【解決手段】薄膜トランジスタ（ＴＦＴ）の最上層に設
けられる保護膜としての窒化ケイ素膜７を成膜する際
の、プラズマＣＶＤ（プラズマ化学気相堆積）装置の設
定条件を最適化する。すなわち、水素原子含有量が少な
く、これにより、水分等の遮蔽性能の優れた窒化ケイ素
膜７とする。特に、基板温度を３００〜３５０℃の範囲
に設定するとともに、被覆される半導体層が損傷を受け
ない成膜条件とした。
Description
【０００１】
【発明の属する技術分野】本発明は、保護膜として窒化
ケイ素膜を備えた薄膜トランジスタに関する。
ケイ素膜を備えた薄膜トランジスタに関する。
【０００２】
【従来の技術】液晶表示装置のガラス基板上に形成され
る薄膜トランジスタ（以後ＴＦＴと呼ぶ）や、多層構造
を持つ半導体集積回路の最上層に、保護膜（パッシベー
ション膜）として窒化ケイ素膜を設けることが広く行わ
れている。これは、窒化ケイ素膜が、半導体素子に悪影
響を及ぼす水分やナトリウムイオンを阻止する効果が高
いこと、比較的低い温度で成膜が可能なことなどの理由
による。
る薄膜トランジスタ（以後ＴＦＴと呼ぶ）や、多層構造
を持つ半導体集積回路の最上層に、保護膜（パッシベー
ション膜）として窒化ケイ素膜を設けることが広く行わ
れている。これは、窒化ケイ素膜が、半導体素子に悪影
響を及ぼす水分やナトリウムイオンを阻止する効果が高
いこと、比較的低い温度で成膜が可能なことなどの理由
による。
【０００３】液晶表示装置におけるガラス基板上のＴＦ
Ｔは、通常、以下のように積層して形成される。ガラス
基板上に、まず、スパッタリング法によりＴＦＴのゲー
ト電極が形成され、次に、プラズマＣＶＤ（プラズマ化
学気相堆積）法により、ゲート絶縁膜、半導体として例
えば非晶質ケイ素層およびオーミックコンタクト層が連
続して形成される。そして、再度スパッタリング法によ
りソース電極およびドレイン電極が作られる。
Ｔは、通常、以下のように積層して形成される。ガラス
基板上に、まず、スパッタリング法によりＴＦＴのゲー
ト電極が形成され、次に、プラズマＣＶＤ（プラズマ化
学気相堆積）法により、ゲート絶縁膜、半導体として例
えば非晶質ケイ素層およびオーミックコンタクト層が連
続して形成される。そして、再度スパッタリング法によ
りソース電極およびドレイン電極が作られる。
【０００４】最後に、ＴＦＴの最上層に配される保護膜
がプラズマＣＶＤ法により窒化ケイ素膜として形成され
る。このとき、被覆される半導体層の破損といった悪影
響を与えないため基板温度は３００℃以下に設定され
る。特に、半導体層として非晶質ケイ素層が用いられる
場合、過熱により水素脱離が進行し変成してしまうため
に、２００〜３００℃に設定することが当然と考えられ
そのように行われている。
がプラズマＣＶＤ法により窒化ケイ素膜として形成され
る。このとき、被覆される半導体層の破損といった悪影
響を与えないため基板温度は３００℃以下に設定され
る。特に、半導体層として非晶質ケイ素層が用いられる
場合、過熱により水素脱離が進行し変成してしまうため
に、２００〜３００℃に設定することが当然と考えられ
そのように行われている。
【０００５】上記のように従来の方法で得られたＴＦＴ
（本発明の比較例）は、次に述べるように、高温高湿下
での耐久性が必ずしも十分でない。近年、液晶表示装置
が普及するに伴い、用途によってはかなり過酷な状態で
の使用が予定されるに至っており、又、優れた表示性能
を求める要求も一層高まっているからである。
（本発明の比較例）は、次に述べるように、高温高湿下
での耐久性が必ずしも十分でない。近年、液晶表示装置
が普及するに伴い、用途によってはかなり過酷な状態で
の使用が予定されるに至っており、又、優れた表示性能
を求める要求も一層高まっているからである。
【０００６】上記のようにして得られたＴＦＴ素子につ
いて、温度９０℃、湿度５０％に設定した恒温恒湿機中
に３００時間放置することにより促進劣化試験を行い、
その前後におけるＴＦＴ特性（ゲート電圧−ドレイン・
ソース電流特性）を測定した。その結果を図５にそれぞ
れ実線および破線で示す。この図からもわかるようにゲ
ート電圧を０Ｖよりも小さく設定してもドレイン・ソー
ス電流が大きい。すなわち、過酷な使用条件においては
スイッチ素子としての特性が変化することがわかる。
いて、温度９０℃、湿度５０％に設定した恒温恒湿機中
に３００時間放置することにより促進劣化試験を行い、
その前後におけるＴＦＴ特性（ゲート電圧−ドレイン・
ソース電流特性）を測定した。その結果を図５にそれぞ
れ実線および破線で示す。この図からもわかるようにゲ
ート電圧を０Ｖよりも小さく設定してもドレイン・ソー
ス電流が大きい。すなわち、過酷な使用条件においては
スイッチ素子としての特性が変化することがわかる。
【０００７】このことは、上記ＴＦＴ素子をマトリック
ス型液晶表示装置のスイッチ素子として用いた場合に、
スイッチオフ時に、画素容量にたくわえられた電荷のリ
ークが大きくなることを意味する。したがって、図６に
模式的に示すように、一旦設定された表示状態を保持す
る性能が図６中の曲線(a）から(b) へ低下する。
ス型液晶表示装置のスイッチ素子として用いた場合に、
スイッチオフ時に、画素容量にたくわえられた電荷のリ
ークが大きくなることを意味する。したがって、図６に
模式的に示すように、一旦設定された表示状態を保持す
る性能が図６中の曲線(a）から(b) へ低下する。
【０００８】液晶表示装置の表示画面にあっては、水分
の侵入によるこのような性能低下が液晶セルの周縁部近
傍の画素において先におこるため、液晶セル中央部に近
い画素との表示色調に差が生じる。この差が大きくなる
と表示ムラが観察され、均一表示性能不良と判定され
る。
の侵入によるこのような性能低下が液晶セルの周縁部近
傍の画素において先におこるため、液晶セル中央部に近
い画素との表示色調に差が生じる。この差が大きくなる
と表示ムラが観察され、均一表示性能不良と判定され
る。
【０００９】
【発明が解決しようとする課題】本発明は、高温多湿の
過酷な使用条件にあっても、トランジスタ特性に劣化を
生じないＴＦＴ、及び、均一表示性能を低下させない液
晶表示装置を与える。また、それらの製造方法を与え
る。
過酷な使用条件にあっても、トランジスタ特性に劣化を
生じないＴＦＴ、及び、均一表示性能を低下させない液
晶表示装置を与える。また、それらの製造方法を与え
る。
【００１０】
【課題を解決するための手段】本発明の請求項１の薄膜
トランジスタは、薄膜トランジスタの半導体層の最上層
に保護膜として窒化ケイ素膜が配される薄膜トランジス
タにおいて、前記窒化ケイ素膜の化学組成におけるＮ−
Ｈ／Ｓｉ−Ｈの化学結合比が０．１３以下であり、Ｓｉ
−Ｈ／Ｓｉ−Ｎの化学結合比が０．０２６以下であるこ
とを特徴とする。
トランジスタは、薄膜トランジスタの半導体層の最上層
に保護膜として窒化ケイ素膜が配される薄膜トランジス
タにおいて、前記窒化ケイ素膜の化学組成におけるＮ−
Ｈ／Ｓｉ−Ｈの化学結合比が０．１３以下であり、Ｓｉ
−Ｈ／Ｓｉ−Ｎの化学結合比が０．０２６以下であるこ
とを特徴とする。
【００１１】保護膜中の水素原子含有量が十分に少ない
ため、半導体層への水分、ナトリウムイオンなどの侵入
を阻止する性能に優れる。
ため、半導体層への水分、ナトリウムイオンなどの侵入
を阻止する性能に優れる。
【００１２】請求項２の薄膜トランジスタは、請求項１
に記載のものにおいて、前記半導体層が非晶質ケイ素層
であることを特徴とする。
に記載のものにおいて、前記半導体層が非晶質ケイ素層
であることを特徴とする。
【００１３】請求項３の薄膜トランジスタは、請求項２
に記載のものにおいて、前記窒化ケイ素膜が前記非晶質
ケイ素層を直接被覆することを特徴とする。
に記載のものにおいて、前記窒化ケイ素膜が前記非晶質
ケイ素層を直接被覆することを特徴とする。
【００１４】請求項４の薄膜トランジスタの製造方法
は、薄膜トランジスタの半導体層の最上層に保護膜とし
ての窒化ケイ素膜をプラズマＣＶＤ法により成膜する薄
膜トランジスタの製造方法において、前記窒化ケイ素膜
が成膜される際の基板の温度を３００〜３５０℃に設定
して行われることを特徴とする。
は、薄膜トランジスタの半導体層の最上層に保護膜とし
ての窒化ケイ素膜をプラズマＣＶＤ法により成膜する薄
膜トランジスタの製造方法において、前記窒化ケイ素膜
が成膜される際の基板の温度を３００〜３５０℃に設定
して行われることを特徴とする。
【００１５】請求項５の液晶表示装置は、請求項１に記
載の薄膜トランジスタを液晶表示装置における画素のス
イッチ素子として用いたことを特徴とする。
載の薄膜トランジスタを液晶表示装置における画素のス
イッチ素子として用いたことを特徴とする。
【００１６】
【発明の実施の形態】以下、本発明にかかる実施例を図
１〜４及び表１〜２に基づいて説明する。
１〜４及び表１〜２に基づいて説明する。
【００１７】図１には、液晶表示装置のスイッチング素
子として用いられる非晶質ケイ素薄膜トランジスタ（a-
SiＴＦＴ）の積層構造が断面の模式図で表されている。
子として用いられる非晶質ケイ素薄膜トランジスタ（a-
SiＴＦＴ）の積層構造が断面の模式図で表されている。
【００１８】ガラス基板１上に、まずＴＦＴのゲート電
極２がスパッタリング法によりタンタル(Ta)やアルミニ
ウム(Al)といった金属あるいは Mo-Ta、Mo-W等の合金で
もって厚さ３００ｎｍに形成される。ここではゲート電
極をMo-Ta 合金で構成した。次に、ゲート絶縁膜３がプ
ラズマＣＶＤ（プラズマ化学気相堆積）法により窒化ケ
イ素膜を厚さ４００ｎｍに形成した。さらに、同じくプ
ラズマＣＶＤ法によりゲート絶縁膜３に連続して、非晶
質ケイ素層４を厚さ３００ｎｍに形成し、続いて、オー
ミックコンタクト層５としてホスフィンがドーピングさ
れて成るｎ＋型非晶質ケイ素（ｎ＋: ａ−Ｓｉ）を厚さ
３００ｎｍに形成した。この後、フォトリソグラフィ法
により不要な非晶質ケイ素層並びにｎ＋型非晶質ケイ素
を除去してから、スパッタリングにより金属アルミニウ
ム（Al）を厚さ５００ｎｍに堆積し、しかる後に金属ア
ルミニウム（Al）をパターニングしてソース電極６およ
びドレイン電極６を形成する。さらにソース・ドレイン
電極に沿ってｎ＋型非晶質ケイ素をパターニングしてオ
ーミックコンタクト層５を形成する。
極２がスパッタリング法によりタンタル(Ta)やアルミニ
ウム(Al)といった金属あるいは Mo-Ta、Mo-W等の合金で
もって厚さ３００ｎｍに形成される。ここではゲート電
極をMo-Ta 合金で構成した。次に、ゲート絶縁膜３がプ
ラズマＣＶＤ（プラズマ化学気相堆積）法により窒化ケ
イ素膜を厚さ４００ｎｍに形成した。さらに、同じくプ
ラズマＣＶＤ法によりゲート絶縁膜３に連続して、非晶
質ケイ素層４を厚さ３００ｎｍに形成し、続いて、オー
ミックコンタクト層５としてホスフィンがドーピングさ
れて成るｎ＋型非晶質ケイ素（ｎ＋: ａ−Ｓｉ）を厚さ
３００ｎｍに形成した。この後、フォトリソグラフィ法
により不要な非晶質ケイ素層並びにｎ＋型非晶質ケイ素
を除去してから、スパッタリングにより金属アルミニウ
ム（Al）を厚さ５００ｎｍに堆積し、しかる後に金属ア
ルミニウム（Al）をパターニングしてソース電極６およ
びドレイン電極６を形成する。さらにソース・ドレイン
電極に沿ってｎ＋型非晶質ケイ素をパターニングしてオ
ーミックコンタクト層５を形成する。
【００１９】最後に、ＴＦＴの最上層に配される保護膜
７（パッシベーション膜）がプラズマＣＶＤ法により窒
化ケイ素膜として厚さ５００ｎｍに形成される。
７（パッシベーション膜）がプラズマＣＶＤ法により窒
化ケイ素膜として厚さ５００ｎｍに形成される。
【００２０】図１には、保護膜７を形成するプラズマＣ
ＶＤ工程について、ごく模式的に示されている。
ＶＤ工程について、ごく模式的に示されている。
【００２１】ここで、保護膜７形成を表１に示す条件で
行った。この成膜条件は、ＣＶＤ工程を最適にするため
鋭意検討を行った結果に得られたものである。ＣＶＤ工
程による半導体層の毀損が一切ないとともに、後述する
ように、半導体層の保護膜として非常に優れた性能が得
られた。表１の中程に示すように、特に、保護膜の成膜
温度を３３０℃としている。
行った。この成膜条件は、ＣＶＤ工程を最適にするため
鋭意検討を行った結果に得られたものである。ＣＶＤ工
程による半導体層の毀損が一切ないとともに、後述する
ように、半導体層の保護膜として非常に優れた性能が得
られた。表１の中程に示すように、特に、保護膜の成膜
温度を３３０℃としている。
【００２２】
【表１】 プラズマＣＶＤにおける反応ガスおよびキャリアガスと
しては、最も典型的な、シラン（ＳｉＨ４）、アンモニ
ア、窒素を用いている。基板温度と反応ガスの構成以外
にも、ガス流量、ガス圧力、高周波電力、および電極間
距離がＣＶＤにおける重要なパラメーターであるが、こ
れらは互いに関連しあっているため、窒化ケイ素膜の性
状に対する影響は複雑である。本実施例においては、温
度を従来技術の範囲よりかなり高い３３０℃に設定し、
他の装置条件をＣＶＤ工程が半導体層に悪影響を与えな
いようにすることに成功した。
しては、最も典型的な、シラン（ＳｉＨ４）、アンモニ
ア、窒素を用いている。基板温度と反応ガスの構成以外
にも、ガス流量、ガス圧力、高周波電力、および電極間
距離がＣＶＤにおける重要なパラメーターであるが、こ
れらは互いに関連しあっているため、窒化ケイ素膜の性
状に対する影響は複雑である。本実施例においては、温
度を従来技術の範囲よりかなり高い３３０℃に設定し、
他の装置条件をＣＶＤ工程が半導体層に悪影響を与えな
いようにすることに成功した。
【００２３】表１の条件により得られた窒化ケイ素保護
膜について、赤外線吸収スペクトル（ＩＲ）測定による
吸光度比を求め、従来技術の窒化ケイ素保護膜（比較
例）と比較した。その結果を表２に示すが、Ｎ−Ｈ／Ｓ
ｉ−Ｈ（窒素−水素／ケイ素−水素）の化学結合比およ
びＳｉ−Ｈ／Ｓｉ−Ｎ（ケイ素−水素／ケイ素−窒素）
の化学結合比がともに減少していることが知られる。こ
こで、比較例は成膜時の基板温度だけを２９０℃とした
ものである。
膜について、赤外線吸収スペクトル（ＩＲ）測定による
吸光度比を求め、従来技術の窒化ケイ素保護膜（比較
例）と比較した。その結果を表２に示すが、Ｎ−Ｈ／Ｓ
ｉ−Ｈ（窒素−水素／ケイ素−水素）の化学結合比およ
びＳｉ−Ｈ／Ｓｉ−Ｎ（ケイ素−水素／ケイ素−窒素）
の化学結合比がともに減少していることが知られる。こ
こで、比較例は成膜時の基板温度だけを２９０℃とした
ものである。
【００２４】
【表２】 ３５０℃より高い基板温度を設定することは半導体層の
損傷の問題から困難であり、基板温度を３００℃より低
い温度に設定したのでは本実施例の効果を得ることが困
難である。３００℃より低い基板温度で本実施例の効果
を得ようとすれば、高周波電力強度、反応ガス構成比な
どを詳細に検討する必要があると思われる。
損傷の問題から困難であり、基板温度を３００℃より低
い温度に設定したのでは本実施例の効果を得ることが困
難である。３００℃より低い基板温度で本実施例の効果
を得ようとすれば、高周波電力強度、反応ガス構成比な
どを詳細に検討する必要があると思われる。
【００２５】次に、上記のようにして製造したＴＦＴ素
子について、その高温高湿下での耐久性を調べた。温度
９０℃、湿度５０％に設定した恒温恒湿機中に３００時
間放置することにより促進劣化試験を行った。図３に、
促進劣化試験の前後におけるＴＦＴ特性（ゲート電圧−
ドレイン・ソース電流特性）を、それぞれ実線および破
線で示す。このとき、用いたＴＦＴ素子のサイズは、幅
２０μｍ、長さ１０μｍであり、ドレイン−ソース電圧
（Ｖds）は１５Ｖに設定した。この図からわかるように
ゲート電圧を０Ｖよりも小さく設定した場合、ドレイン
・ソース電流が従来よりも大きく上昇することがなく、
上記のような過酷な条件にあっても、スイッチ素子特性
の劣化がないことが知られる。本発明の効果は、従来技
術のＴＦＴについて同様に測定した図５の結果と比べ顕
著である。
子について、その高温高湿下での耐久性を調べた。温度
９０℃、湿度５０％に設定した恒温恒湿機中に３００時
間放置することにより促進劣化試験を行った。図３に、
促進劣化試験の前後におけるＴＦＴ特性（ゲート電圧−
ドレイン・ソース電流特性）を、それぞれ実線および破
線で示す。このとき、用いたＴＦＴ素子のサイズは、幅
２０μｍ、長さ１０μｍであり、ドレイン−ソース電圧
（Ｖds）は１５Ｖに設定した。この図からわかるように
ゲート電圧を０Ｖよりも小さく設定した場合、ドレイン
・ソース電流が従来よりも大きく上昇することがなく、
上記のような過酷な条件にあっても、スイッチ素子特性
の劣化がないことが知られる。本発明の効果は、従来技
術のＴＦＴについて同様に測定した図５の結果と比べ顕
著である。
【００２６】さらに、上記ＴＦＴを用いて液晶表示素子
を製作し、その均一表示性能の耐久性を調べた。温度１
２０℃、湿度８０％、圧力１．６気圧の下に、０〜３０
時間放置した後、均一表示性能の指標となる限界フレー
ム数を測定した。図４に、本実施例の結果（○）を、従
来技術（比較例）の結果（△）とともに示す。
を製作し、その均一表示性能の耐久性を調べた。温度１
２０℃、湿度８０％、圧力１．６気圧の下に、０〜３０
時間放置した後、均一表示性能の指標となる限界フレー
ム数を測定した。図４に、本実施例の結果（○）を、従
来技術（比較例）の結果（△）とともに示す。
【００２７】ここで、限界フレーム数とは、液晶表示装
置を駆動するフレーム周波数に対応する周期、すなわち
各画素容量の保持期間を８０ｍｓから１０ｍｓまで徐々
に短縮させて、表示ムラが目視により発生しなくなると
きの周期（ｍｓ単位）を測定したものである。
置を駆動するフレーム周波数に対応する周期、すなわち
各画素容量の保持期間を８０ｍｓから１０ｍｓまで徐々
に短縮させて、表示ムラが目視により発生しなくなると
きの周期（ｍｓ単位）を測定したものである。
【００２８】図４に示されるように、本実施例の表示装
置は上記の過酷な条件においても、常に限界フレーム数
８０以上であって、均一表示性能の低下（表示ムラ発
生）が全く観察されなかった。
置は上記の過酷な条件においても、常に限界フレーム数
８０以上であって、均一表示性能の低下（表示ムラ発
生）が全く観察されなかった。
【００２９】これに対して、従来技術の表示装置では、
１０時間後から均一表示性能の低下が観察され、１６時
間後には均一表示性不良と判定される限界フレーム数１
０以下の水準にまで低下した。
１０時間後から均一表示性能の低下が観察され、１６時
間後には均一表示性不良と判定される限界フレーム数１
０以下の水準にまで低下した。
【００３０】本実施例のＴＦＴ素子および表示装置の優
れた耐久性は、窒化ケイ素保護膜中の水素原子含有量が
減少（表２）したことによって得られたものである。保
護膜中の欠陥が少なくなり、高温高湿の過酷な条件下で
も半導体層への水分やナトリウムイオンの侵入が阻止さ
れたので、バックチャネル部分での電荷の滞留が防止さ
れたものと考えられる。
れた耐久性は、窒化ケイ素保護膜中の水素原子含有量が
減少（表２）したことによって得られたものである。保
護膜中の欠陥が少なくなり、高温高湿の過酷な条件下で
も半導体層への水分やナトリウムイオンの侵入が阻止さ
れたので、バックチャネル部分での電荷の滞留が防止さ
れたものと考えられる。
【００３１】上記実施例ではバックチャネル型ＴＦＴを
用いたが、エッチングストッパー型のＴＦＴを用いても
全く同様であることは明らかである。
用いたが、エッチングストッパー型のＴＦＴを用いても
全く同様であることは明らかである。
【００３２】
【発明の効果】本発明によると、成膜条件を最適化した
保護膜を用いることにより、ＴＦＴが水分等によって徐
々に性能低下を起こすことを防止する。
保護膜を用いることにより、ＴＦＴが水分等によって徐
々に性能低下を起こすことを防止する。
【図１】ＴＦＴ素子における半導体の多層構造と保護膜
形成を模式的に示す縦断面図である。
形成を模式的に示す縦断面図である。
【図２】本実施例の窒化ケイ素保護膜の赤外線吸収スペ
クトルを、従来技術によって得られた比較例とともに示
すチャートである。
クトルを、従来技術によって得られた比較例とともに示
すチャートである。
【図３】本実施例のＴＦＴ素子のＴＦＴ特性について、
高温高湿による促進劣化試験の前後で示すグラフであ
る。
高温高湿による促進劣化試験の前後で示すグラフであ
る。
【図４】本実施例および比較例にかかる表示装置の均一
表示性能について、高温高湿加圧下での経時変化を示す
グラフである。
表示性能について、高温高湿加圧下での経時変化を示す
グラフである。
【図５】従来技術のＴＦＴ素子のＴＦＴ特性について、
高温高湿による促進劣化試験の前後で示すグラフであ
る。
高温高湿による促進劣化試験の前後で示すグラフであ
る。
【図６】ＴＦＴ型液晶表示装置における画素電位の保持
特性の低下、およびそれによる表示性能の低下について
示す模式図である。
特性の低下、およびそれによる表示性能の低下について
示す模式図である。
２ ゲート電極 ４ 非晶質ケイ素層 ６ ソース電極およびドレイン電極 ７ 窒化ケイ素保護膜
Claims (5)
- 【請求項１】薄膜トランジスタの最上層に保護膜として
窒化ケイ素膜が配される薄膜トランジスタにおいて、前
記窒化ケイ素膜の化学組成におけるＮ−Ｈ／Ｓｉ−Ｈの
化学結合比が０．１３以下であり、Ｓｉ−Ｈ／Ｓｉ−Ｎ
の化学結合比が０．０２６以下であることを特徴とする
薄膜トランジスタ。 - 【請求項２】前記薄膜トランジスタの半導体層が非晶質
ケイ素層であることを特徴とする請求項１記載の薄膜ト
ランジスタ。 - 【請求項３】前記窒化ケイ素膜が前記非晶質ケイ素層を
直接被覆することを特徴とする請求項２記載の薄膜トラ
ンジスタ。 - 【請求項４】薄膜トランジスタの最上層に保護膜として
の窒化ケイ素膜をプラズマＣＶＤ法により成膜する薄膜
トランジスタの製造方法において、前記窒化ケイ素膜が
成膜される際の基板の温度を３００〜３５０℃に設定し
て行われることを特徴とする薄膜トランジスタの製造方
法。 - 【請求項５】請求項１に記載の薄膜トランジスタを液晶
表示装置における画素のスイッチ素子として用いたこと
を特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182996A JPH09205209A (ja) | 1996-01-26 | 1996-01-26 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1182996A JPH09205209A (ja) | 1996-01-26 | 1996-01-26 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09205209A true JPH09205209A (ja) | 1997-08-05 |
Family
ID=11788656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1182996A Pending JPH09205209A (ja) | 1996-01-26 | 1996-01-26 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09205209A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004100273A1 (ja) * | 2003-05-09 | 2004-11-18 | Shin-Etsu Handotai Co., Ltd. | 太陽電池及びその製造方法 |
| US7274038B2 (en) | 2003-06-30 | 2007-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film, a semiconductor device, a display device and a method for manufacturing a silicon nitride film |
| KR20160130912A (ko) * | 2015-05-04 | 2016-11-15 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
-
1996
- 1996-01-26 JP JP1182996A patent/JPH09205209A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004100273A1 (ja) * | 2003-05-09 | 2004-11-18 | Shin-Etsu Handotai Co., Ltd. | 太陽電池及びその製造方法 |
| US8030223B2 (en) | 2003-05-09 | 2011-10-04 | Shin-Etsu Chemical Co., Ltd. | Solar cell and method of fabricating the same |
| US7274038B2 (en) | 2003-06-30 | 2007-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film, a semiconductor device, a display device and a method for manufacturing a silicon nitride film |
| US8227805B2 (en) | 2003-06-30 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film, a semiconductor device, a display device and a method for manufacturing a silicon nitride film |
| US8535965B2 (en) | 2003-06-30 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film, a semiconductor device, a display device and a method for manufacturing a silicon nitride film |
| KR20160130912A (ko) * | 2015-05-04 | 2016-11-15 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8624254B2 (en) | Thin film transistor | |
| US7253041B2 (en) | Method of forming a thin film transistor | |
| US6753550B2 (en) | Liquid crystal display device having a thin film transistor element including an amorphous film containing a low-defect density layer and a high-defect densisty layer | |
| US8487309B2 (en) | Thin film transistor with a semiconductor layer that includes a microcrystalline semiconductor layer and display device | |
| WO2012172617A1 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| US8378348B2 (en) | Semiconductor element and method for manufacturing the same | |
| US10483286B2 (en) | Array substrate, liquid crystal display, thin film transistor, and manufacturing method of array substrate | |
| US6395652B2 (en) | Method of manufacturing thin film transistor | |
| US20060051903A1 (en) | Method of manufacturing thin film semiconductor device, and thin film semiconductor device | |
| US7893509B2 (en) | Transistor and CVD apparatus used to deposit gate insulating film thereof | |
| US5808316A (en) | Microcrystal silicon thin film transistor | |
| EP0744776A2 (en) | Amorphous silicon thin film transistor and method preparing same | |
| JPH09205209A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04349637A (ja) | アモルファスシリコン薄膜トランジスタアレイ基板の製造方法 | |
| KR920006076B1 (ko) | 박막 트랜지스터 배열 및 이것을 사용한 액정 표시장치 | |
| JPH0897436A (ja) | 薄膜半導体素子とその製造方法 | |
| JP4286738B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPH09232586A (ja) | 被膜作製方法 | |
| JPH0996836A (ja) | 液晶表示装置 | |
| JP3489217B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3609314B2 (ja) | 薄膜トランジスタ及びアクティブマトリクス回路 | |
| KR100370451B1 (ko) | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 | |
| JPH1073840A (ja) | アクティブマトリクス基板、液晶表示素子およびその製造方法 | |
| JPH0277164A (ja) | 薄膜半導体素子 | |
| JP2962977B2 (ja) | 薄膜トランジスタの製造方法 |