JP3609314B2 - 薄膜トランジスタ及びアクティブマトリクス回路 - Google Patents
薄膜トランジスタ及びアクティブマトリクス回路 Download PDFInfo
- Publication number
- JP3609314B2 JP3609314B2 JP2000035740A JP2000035740A JP3609314B2 JP 3609314 B2 JP3609314 B2 JP 3609314B2 JP 2000035740 A JP2000035740 A JP 2000035740A JP 2000035740 A JP2000035740 A JP 2000035740A JP 3609314 B2 JP3609314 B2 JP 3609314B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- wiring
- semiconductor layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明は、液晶表示装置等の静電表示装置に用いられるアクティブマトリクス回路に関する。特にアクティブマトリクス回路のスイッチング素子として、活性層が結晶性の半導体薄膜である薄膜トランジスタを用いたものに関する。
【0002】
【従来の技術】
液晶ディスプレイ駆動のためにアクティブマトリクス回路を用いる方式が注目されている。アクティブマトリクス回路は、画素電極と対向電極の間に液晶をはさんだコンデンサーを形成して、薄膜トランジスタ(TFT)によって、このコンデンサーに出入りする電荷を制御するものであった。画像を安定に表示するためには、このコンデンサーの両極間の電圧が一定に保たれることが要求されていたが、いくつかの理由によって困難があった。
【0003】
最大の問題は、TFTがオフ状態でもコンデンサーから電荷がリークすることであった。その他にも、コンデンサー内部のリークもあったが、一般には前者のTFTからのリークの方が1桁程度大きかった。そして、このリークがはなはだしい場合には、フレーム周波数と同じ周期で画像の明暗が変化するフリッカーとよばれる現象が生じた。特に、活性層が結晶性の半導体被膜で構成されたTFTにおいては、このリーク電流が著しく大きく、その対策が必要であった。
【0004】
この問題を解決するには、画素容量に平行に補助の容量(付加容量とも言う)を付けることがなされてきた。これは、回路図で表せば図1(A)のようになる。すなわち、このような補助容量によって、画素容量の電荷の放電の時定数が増加させ、画素電極のコンデンサーからの電荷の減少を抑制することができた。厳密には補助容量Cは必ずしも対向電極と同じ電位に保たれる必要はなく、多くの時間が一定の電位であればよい。
実際には、図1(B)に示すように補助容量に専用の配線Xn を設け、これを特定の電位に保つ方式や、図1(C)に示すように補助容量の電極を次段のゲイト配線Xn+1 (あるいは、Xn−1 )と同電位に保つ方式が用いられている。
【0005】
【発明が解決しようとする課題】
例えば、図1(B)の回路を作製するために、従来は、図2に示すように、補助容量201をゲイト配線205(Xn )と同時に形成され、ゲイト配線と概略平行な補助容量専用の配線202(Xn ’)と画素電極203との間に、層間絶縁膜204を誘電体として挟んだ構造として形成されていた。
【0006】
しかしながら、層間絶縁物204を誘電体とした場合、層間絶縁物204の膜厚が5000Å以上と厚いため、極板間が広くなり容量が小さくなる原因であった。層間絶縁物204は、ゲイト配線202、205とソース配線206との間の寄生容量を低減する目的で設けられるものであるので、このように厚くすることが必要とされたのである。また、層間絶縁物204として、酸化珪素が用いられた場合には、誘電率が4程度と小さいため、このことも容量が小さくなる原因であった。
【0007】
以上の理由により、品質の高い画像を表示するために十分な容量を得るためには、ゲイト配線202の面積を大きくすることが必要であったが、そのために画素の多くの部分が容量のためにとられてしまい、画素の開口率が低下し、画面が暗くなるという問題があった。本発明はこのような問題に鑑みてなされたものであり、補助容量として、新しい構成を提案するものである。
【0008】
【問題を解決するための手段】
本発明においては、補助容量として、ソース配線と同時に形成される配線と画素電極の間に形成される容量を用いるものである。そして、該配線材料としては、少なくとも表面が陽極酸化されたアルミニウムを主成分とする金属被膜によって少なくとも表面が被覆された被膜を用い、かつ、該配線と画素電極の間には窒化珪素を主成分とする被膜(以下、第2の層間絶縁物という)を設け、これを誘電体とすることを特徴とする。
【0009】
アルミニウムを主成分とする金属被膜には、微量のシリコンや銅、スカンジウム(Sc)を含んでいてもよい。特に断らない限り、以下、アルミニウムとは、10重量%以下の不純物を含有するものを意味する。
本発明においては、配線材料として、アルミニウムの単層膜だけでなく、チタンやその他の金属とアルミニウムの多層膜も用いられる。例えば、TFTの活性層に用いられるシリコンや他の配線のアルミニウムとのオーム接触性を得るために、アルミニウム膜の下に50〜300nmのチタンもしくは窒化チタンを形成するとよい。
【0010】
特に、本発明においてはアルミニウム膜は陽極酸化されるのであるが、陽極酸化時のヒロック(結晶の異常成長による表面の凹凸)を避けるために上記のような添加物を5重量%以下の濃度で混入することが好ましく、例えば、得られる陽極酸化物被膜の均一性はスカンジウムを0.1〜0.5重量%混入したもので良好であった。
さらに、アルミニウム膜中の酸素の濃度の小さいものほどヒロック発生を抑制する効果があった。本発明においては、ヒロックは可能な限り抑制されることが望まれた。これは、アルミニウム膜の凹凸によってその上の画素電極と導通してしまうためである。
また、誘電体として使用される窒化珪素を主成分とする被膜は、プラズマCVD法によって形成され、窒素と珪素を主成分とし、窒素/珪素比が1〜1.34の範囲にあるものが好ましく、珪素に対して、10原子%以下の水素や酸素、炭素を含有していても構わない。
本発明において、第2の層間絶縁物として窒化珪素を用いることは、その下のアルミニウム膜のヒロック発生を抑制する上で有効である。これは、特にアルミニウム膜に酸素が添加されるとヒロックが発生しやすいことと関係があり、アルミニウム膜表面を窒化珪素で被覆すると、ヒロックの発生が抑制された。
【0011】
本発明の代表的な構成は図3に示されるものである。ここで、ゲイト配線Xn に概略垂直にソース配線Ym が設けられ、ゲイト配線Xn とソース配線Ym の間には従来と同様に層間絶縁物(以下、第1の層間絶縁物という)が設けられる。この構成自体は図2に示した従来のものと同様である。これに加えて、本発明ではソース配線Ym と概略平行に補助容量専用の配線Ym ’が設けられる。配線Ym ’はソース配線Ym と同時に形成されるもので、同じ層内に形成される。ソース配線Ym と配線Ym ’の上には第2の層間絶縁物が形成され、第2の層間絶縁物を介して、配線Ym ’の一部は画素電極と重なり、配線Ym ’と画素電極の間において、容量Cを構成する。
図2においては、1本のソース配線に対して、1本の補助容量専用の配線が設けられている。しかし、隣接する画素において、補助容量の配線を共有することにより、2本のソース配線に対して、1本の補助容量専用を割り当てることも可能である。
【0012】
本発明において、第2の層間絶縁物の厚さは、従来の層間絶縁物(例えば、図2の204)のように厚くする必要はない。すなわち、図2における層間絶縁物204はゲイト配線とソース配線の間の寄生容量を低減する必要から十分な厚さが要求されたのであるが、本発明においては、画素電極は配線Ym ’以外の配線(例えば、ソース配線Ym )と交差することはないので、画素電極と配線Ym ’との間の容量は大きければ大きいほど好ましい。このため、画素電極と配線Ym ’の間の第2の層間絶縁物は、絶縁性が保たれ、かつ、画素電極が配線Ym ’を乗り越える部分で断線しない範囲において、薄い方が好ましく、典型的には、500〜400nmとされる。加えて、窒化珪素は誘電率が9程度と酸化珪素の誘電率よりも大きいため、図2の例に比較して、面積当たりの静電容量を大きくすることができる。
【0013】
本発明においては、上記のように第2の層間絶縁物を薄くすることによって、十分な静電容量を得ることができるが、このことは、画素電極と配線Ym ’の間に十分な絶縁性が要求されることをも意味する。そのため、第2の層間絶縁物にピンホール等が発生することは避けねばならない。しかし、プラズマCVD法によって形成された被膜では、薄い膜で十分な絶縁性を示すものを得ることが極めて難しかった。本発明において、配線Ym ’の表面を陽極酸化するのは、このようなピンホールによる導通の防止を意図したためでもある。
【0014】
本発明において陽極酸化物には、厚さ5〜200nmのバリヤ型の陽極酸化物を形成する。バリヤ型の陽極酸化物は硬度が高く、緻密であるため層間の導通を抑制させるのに好適である。バリヤ型の陽極酸化物を形成するには、実質的に中性で適切な電解溶液中において、陽極酸化すべきものを正電極に接続し、電圧を上昇させつつ、電流を印加すればよい。
【0015】
例えば、電解溶液としては、L−酒石酸をエチレングリコールに1〜5%の濃度で希釈し、アンモニアを用いてpHを7前後に調整したものなどが用いられる。この溶液中に基板を浸し、定電流源の+側を基板上のアルミニウム膜もしくはアルミニウムの配線に接続し、−側には白金等の電極を接続して定電流状態で電圧を印加し、5〜150V程度の電圧に達するまで酸化を継続する。さらに、所定の電圧に達したのち、定電圧状態で電流を加え、ほとんど電流が流れなくなるまで酸化を継続してもよい。この結果、アルミニウム膜表面に酸化アルミニウム被膜が得られる。酸化アルミニウム被膜の厚さは印加した電圧にほぼ比例し、電圧が高くなるほど厚い被膜が得られる。
【0016】
ここで、酸化アルミニウム被膜の膜厚が厚いほど良好なバリヤとして機能するが、膜厚を厚くするためには印加電圧を高くする必要がある。しかし、印加電圧を高くすると、素子を破壊する恐れがある。そのため、素子を破壊しない程度の電圧とすることが好ましい。
【0017】
本発明においては、配線Ym ’の陽極酸化はアルミニウム膜をエッチングした後でもよいし、エッチング前のアルミニウム膜の状態でもよい。前者の場合には、配線Ym ’の上面のみならず、側面にも陽極酸化物被膜が形成され、絶縁性が向上する。前者の方法を実施するには、図3のように配線Ym ’を終端において、統合し、これに電流を印加するという方法を採用すればよい。また、ソース配線Ym 上の第2の層間絶縁物の絶縁性を高めるために、配線Ym ’の陽極酸化と同様に陽極酸化をおこなってもよい。ただし、その際にはソース配線Ym がTFTの活性層にコンタクトしていることに注意が必要である。
【0018】
すなわち、図3より明らかなように、配線Ym ’は他の配線や素子とコンタクトを有しない上に、ゲイト配線Xn とは第1の層間絶縁物を介して分離されているので、第1の層間絶縁物が十分な厚さであれば、陽極酸化の際に、比較的高い電圧(30〜150V)を印加しても他の配線や素子に対して悪影響を及ぼす可能性は極めて低い。一方、ソース配線Ym のようにTFTの活性層とコンタクトを有している場合には、陽極酸化電圧が、ソース配線Ym からTFTの活性層、さらにはゲイト絶縁膜にも及び、TFT特性の悪化を招く。
【0019】
後者の方法(アルミニウム膜の状態で陽極酸化をおこなう)を採用する場合には、上記のソース配線Ym と同様にアルミニウム膜がTFTの活性層にコンタクトしていることを考慮して、陽極酸化電圧は比較的低く(5〜30V)抑えることが必要である。また、後者の方法を採用すると、配線Ym ’の側面には陽極酸化物が形成されないので、画素電極との絶縁性がやや悪化する。そのため、第2の層間絶縁物は厚めにすることが望ましい。
なお、この場合においても、側面の露出したアルミニウム膜を覆って、窒化珪素膜が形成されるので、横方向のヒロックの発生は十分に抑制される。
【0020】
本発明においては、上記の2通りの方法を組み合わせてもよい。例えば、アルミニウム膜を比較的低い電圧で陽極酸化した後、エッチングして、ソース配線Ym と配線Ym ’を形成し、その後、配線Ym ’を高い電圧で陽極酸化するという方法では、配線Ym ’の上面と側面に陽極酸化物を形成できるので、画素電極との絶縁性が向上し、かつ、ソース配線の上面には薄いながらも陽極酸化物が形成されているので、第2の層間絶縁物の絶縁性を向上せしめることができる。
【0021】
本発明のアクティブマトリクス回路を液晶表示装置のように対向電極間の距離が短いものに用いる場合には、配線Ym ’のみならず、ソース配線Ym 上の第2の層間絶縁物の絶縁性も重要である。液晶表示装置では、対向基板とアクティブマトリクス基板の空隙が5μm程度しかなく、第2の層間絶縁物の絶縁性が不十分であれば、何らかの理由により、対向基板とショートする可能性が高いためである。そのため、本発明においてはソース配線Ym の上面も陽極酸化物で被覆されていることが望ましい。また、かくすることにより配線と対向電極との導通を抑制できるので、良品率を向上させることができる。
【0022】
本発明はTFTの活性層から延在させた不純物半導体領域を用いることによって、より大きな効果を得ることができる。すなわち、図5(A)に示すように、画素電極と実質的に同じ電位に保たれる不純物半導体領域と本発明の配線Ym ’との間に第1の層間絶縁物を誘電体とする第1の容量C1 を、また、配線Ym ’と画素電極との間に第2の層間絶縁物を誘電体とする第2の容量C2 を形成すれば、C1 とC2 は並列の容量であり、C1 とC2 が可能な限り重なるようにすれば、開口率を低下させることなく、より大きな容量を得ることが可能である。
【0023】
第1の層間絶縁物が第2の層間絶縁物と同様な窒化珪素を主成分とする被膜で構成されていると誘電率が高くより好ましい。ただし、その場合には、ゲイト配線Xn とソース配線Ym の間の寄生容量が増大する。また、C1 をより大きな静電容量とするためには、ゲイト絶縁膜もしくはそれと同じ層内の絶縁膜を除去し、不純物半導体領域と配線Ym ’の間隔を狭めることが効果的である。
【0024】
【実施例】
〔実施例1〕
図3に本実施例で作製した補助容量を有する回路の上面からみた概略図(図3(A))および回路図(図3(B))を示す。図において、Xn はゲイト配線である。また、Ym はソース配線であり、Ym ’は補助容量の専用配線である。配線Ym ’は適当な電位に保たれている。CLCは画素容量(画素電極とその上に存在すべき対向電極との間の容量)を示し、CはYm ’と画素電極との重なりでできる補助容量である。
図6に本実施例の工程を示す。図6(A−1)、(B−1)、(C−1)、(D−1)は断面図であり、(A−2)、(B−2)、(C−2)、(D−2)は上面図である。
【0025】
まず、基板601上に下地の酸化珪素膜602をプラズマCVD法によって100〜500nm、例えば、400nmに成膜した。これは、酸化珪素と窒化珪素の多層膜でもかまわない。
そして、活性層を形成するための非晶質珪素膜をプラズマCVD法によって30〜150nm、例えば、50nmに形成し、熱アニールやレーザーアニールを施して結晶化せしめた。さらに、この珪素膜をパターニングして島状領域603を形成した。そして、ゲイト絶縁膜604として酸化珪素膜をプラズマCVD法によって、100nm形成した。
【0026】
その後、厚さ100nm〜3μm、例えば、500nmの多結晶シリコン膜を減圧CVD法によって形成して、これをパターニングしてゲイト電極・配線(Xn に該当)605を形成した。多結晶シリコン膜には導電性を向上せしめるために、微量(1×1020〜2×1021原子/cm3 )の燐を添加した。
その後、イオンドーピング法によって、島状領域603にゲイト電極をマスクとして自己整合的に不純物を導入した。ここでは、不純物として硼素を導入した。この場合、ドーズ量を1×1015原子/cm2 、加速電圧を65kVとした。この結果、P型の不純物領域606(ソース/ドレイン)が形成された。さらに、KrFエキシマレーザー(波長248nm、パルス幅20nsec)を照射して、不純物領域606の活性化をおこなった。(図6(A−1)、(A−2))
【0027】
次に、第1の層間絶縁膜607として、プラズマCVD法によって酸化珪素膜を600nm形成した。ここで、図6(B−2)には示されてないが、第1の層間絶縁膜607は全面に積層している。(図6(B−1)、(B−2))
そして、第1の層間絶縁膜607とゲイト絶縁膜604をエッチングして、TFTのソース領域606にコンタクトホールを形成した。
【0028】
その後、スパッタリング法によって、スカンジウムを0.1〜0.5重量%、好ましくは、0.15〜0.3重量%、例えば、0.18重量%含有するアルミニウム膜を形成した。アルミニウム膜の厚さは200〜600nmが好ましい。本実施例では300nmとした。また、TFTの活性層のシリコンとのオーム接触性を得るためにアルミニウム膜の下に50〜300nmのチタン膜を形成してもよい。
【0029】
その後、アルミニウム膜に陽極酸化をおこなって膜表面に陽極酸化膜を形成した。この陽極酸化は、アンモニアによってpH≒7に調整した1〜3%の酒石酸のエチレングリコール溶液に基板を浸し、白金を陰極、このアルミニウム膜を陽極として陽極酸化をおこなった。陽極酸化は、最初一定電流で20Vまで電流を上げ、さらに、20Vで定電圧状態で加え0.1mA以下になるまで酸化を継続した。このようにして、厚さ約30nmの陽極酸化物を形成した。
【0030】
このようにして表面に陽極酸化膜が形成されたアルミニウム膜をエッチングして、ソース電極・配線(Ym に該当)608、および補助容量を形成するアルミニウム配線(Ym ’に該当)609を形成した。従来のの容量配線は、ゲイト線と同時に形成されるため、図2に示してあるようにゲイト線と概略平行に形成されてあったが、本実施例の容量配線はソース配線608と同時に形成されるため、ゲイト配線と概略直角に形成されていることが特徴である。(図6(C−1)、(C−2))
【0031】
その後、第2の層間絶縁物610として、プラズマCVD法によって窒化珪素膜を200nm形成した。ここでは、NH3 /SiH4 /H2 混合ガスを用いた。成膜時の基板温度は250〜350℃であった。一般に、アルミニウム膜上に直接、窒化珪素膜を形成すると、成膜時の温度上昇のために、アルミニウム表面にヒロックが発生するが、本実施例では、アルミニウム膜上に陽極酸化膜が形成されているため、ヒロックの発生が抑制された。
こうして成膜した窒化珪素膜をエッチングして、TFTのドレインにコンタクトホールを形成した。ここで図6(D−2)において第2の層間絶縁物610は示されていないが、実際には画素電極611の下層に積層してある。その後、画素電極611をITOで形成した。
【0032】
以上の工程により、アルミニウムの配線609と画素電極611の重なる部分において、補助容量Cが形成された。(図6(D−1)、(D−2))
このようにして、形成された補助容量Cは、誘電体として誘電率が大きい窒化珪素膜が用いられて、しかも、極板間が従来のものに比べて約1/3と狭くなって容量が大きくなったので、2層目アルミニウム配線を微細化することが可能となり、画素の開口率を上げることができた。
【0033】
〔実施例2〕
図4に本実施例で作製した補助容量を有する回路の上面からみた概略図(図4(A))および回路図(図4(B))を示す。図において、Xn はゲイト配線である。また、Xn+1 は次行のゲイト配線である。また、Ym はデータ線(ソース配線)である。CLCは画素容量(画素電極とその上に存在すべき対向電極との間の容量)を示し、Cは補助容量である。本実施例では、実施例1と異なり、容量専用の配線は設けずに、補助容量の一方の電極は次行のゲイト配線Xn+1 に接続されている。
【0034】
図7に本実施例の工程を示す。図7(A−1)、(B−1)、(C−1)、(D−1)は断面図であり、(A−2)、(B−2)、(C−2)、(D−2)は上面図である。
まず、基板701上に下地の酸化珪素膜702をプラズマCVD法によって300nm形成した。そして、活性層を形成するための非晶質珪素膜をプラズマCVD法によって50nmに形成し、熱アニールやレーザーアニールを施して結晶化せしめた。さらに、この珪素膜をパターニングして島状領域703を形成した。そして、ゲイト絶縁膜704として酸化珪素膜をプラズマCVD法によって、120nm形成した。
【0035】
その後、300〜800nm、例えば、600nmのアルミニウム膜をスパッタリング法によって形成して、これをパターニングしてゲイト電極・配線(Xn に該当)705と次行のゲイト配線(Xn+1 に該当)706を形成した。
その後、イオンドーピング法によって、島状領域703にゲイト電極705をマスクとして自己整合的に不純物として硼素を導入した。この場合、ドーズ量を1×1014原子/cm2 、加速電圧を70kVとした。この結果、P型の不純物領域707(ソース/ドレイン)が形成された。さらに、KrFエキシマレーザー(波長248nm、パルス幅20nsec)を照射して、不純物領域707の活性化をおこなった。(図7(A−1)、(A−2))
【0036】
その後、第1の層間絶縁物708として、酸化珪素膜をプラズマCVD法によって600nm形成した。(図7(B−1)、(B−2))
そして、第1の層間絶縁物708とゲイト絶縁膜704をエッチングして、TFTのソース領域707にコンタクトホールを形成した。また、このエッチング工程と独立に、あるいは同時、補助容量を形成するためのアルミニウムの配線と次行のゲイト配線706とを接続するために、次行のゲイト配線706にもコンタクトホール713を形成した。
【0037】
その後、スカンジウムを0.18重量%含む厚さ300nmのアルミニウム膜をスパッタ法によって成膜した。そして、実施例1と同様に陽極酸化をおこなってアルミニウム膜の表面に陽極酸化物を形成した。本実施例では、陽極酸化は、最初一定電流で15Vまで電流を上げ、その状態で1時間保持して終了させた。このようにして、厚さ約20nmの陽極酸化物を形成した。
このように陽極酸化物を表面に形成したアルミニウム膜をエッチングしてソース電極(Ym に該当)709および補助容量を形成するアルミニウムの配線710を形成した。(図7(C−1)、(C−2))
【0038】
その後、第2の層間絶縁物711として、プラズマCVD法によって窒化珪素膜を100nm形成した。ここでは、NH3 /SiH4 /N2 O/H2 混合ガスを用いた。これをエッチングしてTFTのドレインにコンタクトホールを形成した。さらに、画素電極712をITOで形成した。
以上の工程により、アルミニウムの配線710と画素電極712の重なる部分において、補助容量Cが形成された。(図7(D−1)、(D−2))
【0039】
〔実施例3〕
図5に本実施例で作製した補助容量を有する回路の上面からみた概略図(図5(A))および回路図(図5(B))を示す。図において、Xn はゲイト配線である。また、Ym はデータ線(ソース配線)であり、Ym ’は補助容量の専用配線である。CLCは画素容量(画素電極とその上に存在すべき対向電極との間の容量)を示し、Cは補助容量である。
図8に本実施例の工程を示す。図8(A−1)、(B−1)、(C−1)、(D−1)は断面図であり、(A−2)、(B−2)、(C−2)、(D−2)は上面図である。
【0040】
まず、基板801上に下地の酸化珪素膜802を厚さ200nm形成し、さらに、厚さ50nmの結晶性珪素の島状領域(活性層)803を形成した。本実施例では、島状領域803はTFTの活性層であるとともに、補助容量C1 の電極としても利用する。このため、他の実施例のものに比較して大きく形成し、また、補助容量C1 のもう一方の電極であるアルミニウム配線Ym ’にあわせて、概略L字型となっている。
活性層上には、ゲイト絶縁膜804として酸化珪素膜をプラズマCVD法によって、100nm形成した。
【0041】
その後、300〜800nm、例えば、400nmのアルミニウム膜をスパッタリング法によって形成して、これをパターニングしてゲイト電極・配線(Xn に該当)805を形成した。アルミニウム膜にはスカンジウムを0.18重量%含有せしめた。次に基板を、アンモニアでpH≒7に調整した1〜3%の酒石酸のエチレングリコール溶液に浸し、白金を陰極、このゲイト配線805を陽極として陽極酸化をおこなった。陽極酸化は、最初一定電流で150Vまで電圧を上げ、その状態で1時間保持して終了させた。この結果、ゲイト配線805の周囲に陽極酸化物が約200nm得られた。
【0042】
その後、イオンドーピング法によって、島状領域803にゲイト電極805およびその側面の陽極酸化物をマスクとして自己整合的に不純物として燐を導入した。この場合、ドーズ量を1×1015原子/cm2 、加速電圧を80kVとした。この結果、N型の不純物領域806(ソース/ドレイン)が形成された。(図8(A−1)、(A−2))
【0043】
その後、ゲイト電極805下部のゲイト絶縁膜804を残して、エッチングをおこないゲイト絶縁膜を取り除き、島状の半導体領域803を露出させた。このエッチングにはドライエッチングを採用することが好ましい。ドライエッチング法においては、陽極酸化物(酸化アルミニウム)はほとんどエッチングされず、したがって、ゲイト電極805は全くダメージを受けることなく、ゲイト絶縁膜804のみをエッチングすることができる。
【0044】
このようにゲイト絶縁膜をエッチングするのは、後に補助容量C1 を形成した際に、電極間を狭くして容量を大きくするためである。さらに、KrFエキシマレーザー(波長248nm、パルス幅20nsec)を照射して、不純物領域806の活性化をおこなった。
その後、第1の層間絶縁膜807として、窒化珪素膜をプラズマCVD法によって400nm形成した。(図8(B−1)、(B−2))
そして、第1の層間絶縁膜807をエッチングして、TFTのソース領域806にコンタクトホールを形成した。
【0045】
その後、スカンジウムを0.18重量%含む厚さ300nmのアルミニウム膜をスパッタ法によって成膜した。そして、実施例1と同様に、陽極酸化をおこなって膜表面に陽極酸化膜を形成した。本実施例では、陽極酸化は、最初一定電流で20Vまで電流を上げ、その状態で10分保持して終了させた。このようにして、厚さ約30nmの陽極酸化物を形成した。このようにして表面に陽極酸化物が形成されたアルミニウム膜をエッチングしてソース電極・配線(Ym に該当)808および補助容量を形成するアルミニウム配線(Ym ’に該当)809を形成した。(図8(C−1)、(C−2))
【0046】
第2の層間絶縁物810として、プラズマCVD法によって窒化珪素膜を150nm形成し、これをエッチングしてTFTのドレインにコンタクトホールを形成した。その後、画素電極811をITOで形成した。(図8(D−1)、(D−2))
以上のような結果、アルミニウム配線809と島状の半導体領域803の重なる部分からなる補助容量C1 、および、アルミニウム配線809と画素電極811の重なる部分からなる補助容量C2 が形成された。このとき、2つの補助容量は並列につながっており、補助容量を大きくすることができた。さらに、いずれの補助容量も誘電率の高い窒化珪素膜であり、特にC1 に関しては、ゲイト絶縁膜804を除去したことによって、容量の大幅な改善が可能であった。
【0047】
また、本実施例において、島状領域803を概略L字型に形成したため、2つの補助容量を概略同じ位置に形成することができ、面積当たりの容量を向上させることができた。このことにより、開口率を低下させることなく、容量を大きくすることができた。
以上の例においては、画素電極811とアルミニウム配線809、半導体領域803の重なりは概略L字型であったが、図8(A−3)、(D−3)に示すように概略T字型とすることもできる。その場合には、図8(A−3)に示すように、半導体領域803を概略T字型に形成した後、これに重なるようにアルミニウム配線809を形成すればよい。(図8(D−3))
同様に画素電極811とアルミニウム配線809、半導体領域803の重なりを概略十字型とすることもできる。
【0048】
【発明の効果】
本発明のように、誘電率が高い窒化珪素を主成分とする第2の層間絶縁物を誘電体とし、表面に陽極酸化膜が形成されたアルミニウムの配線と画素電極を用いた容量を補助容量として用いることにより、アクティブマトリクス回路の特性を向上せしめること、あるいは、開口率を向上せしめることが可能となった。
また、本発明を実施するに必要な投資規模は小さく、有害物質の発生もない。以上のように、本発明は工業上有益である。
【図面の簡単な説明】
【図1】画素容量に並列に補助容量を付けた回路図を示す。
【図2】従来の補助容量を形成したTFTの断面図を示す。
【図3】実施例1で作製したアクティブマトリクス回路を上面からみた概略図および回路図を示す。
【図4】実施例2で作製したアクティブマトリクス回路を上面からみた概略図および回路図を示す。
【図5】実施例3で作製したアクティブマトリクス回路を上面からみた概略図および回路図を示す。
【図6】実施例1のアクティブマトリクス回路の作製工程を示す。
【図7】実施例2のアクティブマトリクス回路の作製工程を示す。
【図8】実施例3のアクティブマトリクス回路の作製工程を示す。
【符号の説明】
601・・・・基板
602・・・・下地膜
603・・・・島状の半導体領域(活性層)
604・・・・ゲイト絶縁膜
605・・・・ゲイト電極
606・・・・不純物領域(ソース/ドレイン)
607・・・・第1の層間絶縁物
608・・・・ソース電極・配線
609・・・・補助容量を形成する配線
610・・・・第2の層間絶縁物
611・・・・画素電極
Claims (35)
- ソース及びドレインが設けられた半導体層とゲイト配線を有し、絶縁表面上に形成された薄膜トランジスタにおいて、
前記半導体層には、アルミニウムを主成分とする膜を有する配線が接続され、
前記薄膜トランジスタの前記半導体層及び前記ゲイト配線は、前記アルミニウムを主成分とする膜を有する配線上に設けられた窒素と珪素を主成分とする膜に覆われ、
前記窒素と珪素を主成分とする膜は窒素/珪素の組成比が1〜1.34であり、酸素を含み、前記酸素の濃度は、珪素に対して10原子%を超えないことを特徴とする薄膜トランジスタ。 - ソース及びドレインが設けられた半導体層とゲイト配線を有し、絶縁表面上に形成された薄膜トランジスタにおいて、
前記ゲイト配線及び前記半導体層は酸化珪素膜に覆われ、
前記半導体層には、前記酸化珪素膜上に設けられたアルミニウムを主成分とする膜を有する配線が接続され、
前記薄膜トランジスタの前記半導体層及び前記ゲイト配線は、前記アルミニウムを主成分とする膜を有する配線上に設けられた窒素と珪素を主成分とする膜に覆われ、
前記窒素と珪素を主成分とする膜は窒素/珪素の組成比が1〜1.34であり、酸素を含み、前記酸素の濃度は、珪素に対して10原子%を超えないことを特徴とする薄膜トランジスタ。 - ソース及びドレインが設けられた半導体層とゲイト配線を有し、絶縁表面上に形成された薄膜トランジスタにおいて、
前半導体層には、アルミニウムを主成分とする膜とチタン膜との多層膜を有する配線が接続され、
前記薄膜トランジスタの前記半導体層及び前記ゲイト配線は、前記多層膜を有する配線上に設けられた窒素と珪素を主成分とする膜に覆われ、
前記窒素と珪素を主成分とする膜は窒素/珪素の組成比が1〜1.34であり、酸素を含み、前記酸素の濃度は、珪素に対して10原子%を超えないことを特徴とする薄膜トランジスタ。 - ソース及びドレインが設けられた半導体層とゲイト配線を有し、絶縁表面上形成された薄膜トランジスタにおいて、
前記ゲイト配線及び前記半導体層は酸化珪素膜に覆われ、
前記半導体層には、前記酸化珪素膜上に設けられたアルミニウムを主成分とする膜とチタン膜との多層膜を有する配線が接続され、
前記薄膜トランジスタの前記半導体層及び前記ゲイト配線は、前記多層膜を有する配線上に設けられた窒素と珪素を主成分とする膜に覆われ、
前記窒素と珪素を主成分とする膜は窒素/珪素の組成比が1〜1.34であり、酸素を含み、前記酸素の濃度は、珪素に対して10原子%を超えないことを特徴とする薄膜トランジスタ。 - 請求項3又は4において、前記多層膜を有する配線のチタン膜は、前記半導体層に接していることを特徴とする薄膜トランジスタ。
- ソース及びドレインが設けられた半導体層とゲイト配線を有し、絶縁表面上に形成された薄膜トランジスタにおいて、
前記半導体層には、アルミニウムを主成分とする膜と窒化チタン膜との多層膜を有する配線が接続され、
前記薄膜トランジスタの前記半導体層及び前記ゲイト配線は、前記多層膜を有する配線上に設けられた窒素と珪素を主成分とする膜に覆われ、
前記窒素と珪素を主成分とする膜は窒素/珪素の組成比が1〜1.34であり、酸素を含み、前記酸素の濃度は、珪素に対して10原子%を超えないことを特徴とする薄膜トランジスタ。 - 絶縁表面上形成され、ソース及びドレインが設けられた半導体層とゲイト配線を有する薄膜トランジスタにおいて、
前記ゲイト配線及び前記半導体層は酸化珪素膜に覆われ、
前記半導体層には、前記酸化珪素膜上に設けられたアルミニウムを主成分とする膜と窒化チタン膜との多層膜を有する配線が接続され、
前記薄膜トランジスタの前記半導体層及び前記ゲイト配線は、前記多層膜を有する配線上に設けられた窒素と珪素を主成分とする膜に覆われ、
前記窒素と珪素を主成分とする膜は窒素/珪素の組成比が1〜1.34であり、酸素を含み、前記酸素の濃度は、珪素に対して10原子%を超えないことを特徴とする薄膜トランジスタ。 - 請求項6又は7において、前記多層膜を有する配線の窒化チタン膜は、前記半導体層に接していることを特徴とする薄膜トランジスタ。
- 請求項1乃至8のいずれか一において、前記窒素と珪素を主成分とする膜は前記配線のアルミニウムを主成分とする膜と接していることを特徴とする薄膜トランジスタ。
- 請求項1乃至9のいずれか一において、前記配線のアルミニウムを主成分とする膜の表面はアルミニウムを主成分とする金属の陽極酸化物でなることを特徴とする薄膜トランジスタ。
- 請求項1乃至10のいずれか一において、前記配線のアルミニウムを主成分とする膜はスカンジウムを含むことを特徴とする薄膜トランジスタ。
- 請求項1乃至11のいずれか一において、前記窒素と珪素を主成分とする膜は、水素を含むことを特徴とする薄膜トランジスタ。
- 請求項12において、前記水素の濃度は、珪素に対して10原子%を超えないことを特徴とする薄膜トランジスタ。
- 請求項1乃至13のいずれか一において、前記窒素と珪素を主成分とする膜は、NH3、SiH4及びN2Oを少なくとも含む混合ガスを用いて、プラズマCVD法により形成された膜であることを特徴とする薄膜トランジスタ。
- 絶縁表面上に設けられた薄膜トランジスタを複数有するアクティブマトリクス回路において、
前記薄膜トランジスタはソース及びドレインが設けられた半導体層とゲイト配線を有し、
前記半導体層には、アルミニウムを主成分とする膜を有するソース配線が接続され、
前記薄膜トランジスタの前記半導体層及び前記ゲイト配線は前記ソース配線上に設けられた窒素と珪素を主成分とする膜に覆われ、
前記窒素と珪素を主成分とする膜は窒素/珪素の組成比が1〜1.34であり、酸素を含み、前記酸素の濃度は、珪素に対して10原子%を超えないことを特徴とするアクティブマトリクス回路。 - 絶縁表面上に設けられた薄膜トランジスタを複数有するアクティブマトリクス回路において、
前記薄膜トランジスタはソース及びドレインが設けられた半導体層とゲイト配線を有し、
前記ゲイト配線及び前記半導体層は酸化珪素膜に覆われ、
前記半導体層には前記酸化珪素膜上に設けられたアルミニウムを主成分とする膜を有するソース配線が接続され、
前記薄膜トランジスタの前記半導体層及び前記ゲイト配線は、前記ソース配線上に設けられた窒素と珪素を主成分とする膜に覆われ、
前記窒素と珪素を主成分とする膜は窒素/珪素の組成比が1〜1.34であり、酸素を含み、前記酸素の濃度は、珪素に対して10原子%を超えないことを特徴とするアクティブマトリクス回路。 - 絶縁表面上に設けられた薄膜トランジスタを複数有するアクティブマトリクス回路において、
前記薄膜トランジスタはソース及びドレインが設けられた半導体層とゲイト配線を有し、
前半導体層には、アルミニウムを主成分とする膜とチタン膜との多層膜を有するソース配線が接続され、
前記薄膜トランジスタの前記半導体層及び前記ゲイト配線は、前記ソース配線上に設けられた窒素と珪素を主成分とする膜に覆われ、
前記窒素と珪素を主成分とする膜は窒素/珪素の組成比が1〜1.34であり、酸素を含み、前記酸素の濃度は、珪素に対して10原子%を超えないことを特徴とするアクティブマトリクス回路。 - 絶縁表面上に設けられた薄膜トランジスタを複数有するアクティブマトリクス回路において、
前記薄膜トランジスタはソース及びドレインが設けられた半導体層とゲイト配線を有し、
前記ゲイト配線及び前記半導体層は酸化珪素膜に覆われ、
前記半導体層には、前記酸化珪素膜上に設けられたアルミニウムを主成分とする膜とチタン膜との多層膜を有するソース配線が接続され、
前記薄膜トランジスタの前記半導体層及び前記ゲイト配線は、前記ソース配線上に設けられた窒素と珪素を主成分とする膜に覆われ、
前記窒素と珪素を主成分とする膜は窒素/珪素の組成比が1〜1.34であり、酸素を含み、前記酸素の濃度は、珪素に対して10原子%を超えないことを特徴とするアクティブマトリクス回路。 - 請求項17又は18において、前記ソース配線のチタン膜は、前記半導体層に接していることを特徴とするアクティブマトリクス回路。
- 絶縁表面上に設けられた薄膜トランジスタを複数有するアクティブマトリクス回路において、
前記薄膜トランジスタはソース及びドレインが設けられた半導体層とゲイト配線を有し、
前記半導体層には、アルミニウムを主成分とする膜と窒化チタン膜との多層膜を有するソース配線が接続され、
前記薄膜トランジスタの前記半導体層及び前記ゲイト配線は、前記ソース配線上に設けられた窒素と珪素を主成分とする膜に覆われ、
前記窒素と珪素を主成分とする膜は窒素/珪素の組成比が1〜1.34であり、酸素を含み、前記酸素の濃度は、珪素に対して10原子%を超えないことを特徴とするアクティブマトリクス回路。 - 絶縁表面上の薄膜トランジスタを複数有するアクティブマトリクス回路において、
前記薄膜トランジスタはソース及びドレインが設けられた半導体層とゲイト配線を有し、
前記ゲイト配線及び前記半導体層は酸化珪素膜に覆われ、
前記半導体層には、前記酸化珪素膜上に設けられたアルミニウムを主成分とする膜と窒化チタン膜との多層膜を有するソース配線が接続され、
前記薄膜トランジスタの前記半導体層及び前記ゲイト配線は、前記ソース配線上に設けられた窒素と珪素を主成分とする膜に覆われ、
前記窒素と珪素を主成分とする膜は窒素/珪素の組成比が1〜1.34であり、酸素を含み、前記酸素の濃度は、珪素に対して10原子%を超えないことを特徴とするアクティブマトリクス回路。 - 請求項20又は21において、前記ソース配線の窒化チタン膜が前記半導体層に接していることを特徴とするアクティブマトリクス回路。
- 請求項15乃至22のいずれか一において、前記窒素と珪素を主成分とする膜は前記ソース配線のアルミニウムを主成分とする膜と接していることを特徴とするアクティブマトリクス回路。
- 請求項15乃至23のいずれか一において、前記ソース配線のアルミニウムを主成分とする膜の表面はアルミニウムを主成分とする金属の陽極酸化物でなることを特徴とするアクティブマトリクス回路。
- 請求項15乃至24のいずれか一において、前記ソース配線のアルミニウムを主成分とする膜はスカンジウムを含むことを特徴とするアクティブマトリクス回路。
- 請求項15乃至25のいずれか一において、前記窒素と珪素を主成分とする膜は、水素を含むことを特徴とするアクティブマトリクス回路。
- 請求項26において、前記水素の濃度は、珪素に対して10原子%を超えないことを特徴とするアクティブマトリクス回路。
- 請求項15乃至27のいずれか一において、前記窒素と珪素を主成分とする膜は、NH3、SiH4及びN2Oを少なくとも含む混合ガスを用いて、プラズマCVD法により形成された膜であることを特徴とするアクティブマトリクス回路。
- 絶縁表面上に設けられた薄膜トランジスタを複数有するアクティブマトリクス回路において、
前記絶縁表面上に、前記薄膜トランジスタのソース及びドレインが設けられた半導体層とゲイト配線とが形成され、
前記半導体層及び前記ゲイト配線を覆って第1の絶縁膜が形成され、
前記第1の絶縁膜上であって、同じ層にアルミニウムを主成分とする膜を有する第1の配線及び第2の配線が形成され、
前記第1の配線及び前記第2の配線を覆って、窒素と珪素を主成分とする第2の絶縁膜が形成され、
前記第1の配線は、前記半導体層に接続されており、
前記第2の配線は、前記第1の絶縁膜を介して前記半導体層の一部と重なっており、
前記第2の絶縁膜は、窒素/珪素の組成比が1〜1.34であり、酸素を含み、前記酸素の濃度は、珪素に対して10原子%を超えないことを特徴とするアクティブマトリクス回路。 - 絶縁表面上に設けられた薄膜トランジスタを複数有するアクティブマトリクス回路において、
前記絶縁表面上に、前記薄膜トランジスタのソース及びドレインが設けられた半導体層とゲイト配線とが形成され、
前記半導体層及び前記ゲイト配線を覆って、第1の絶縁膜が形成され、
前記第1の絶縁膜上であって、同じ層にアルミニウムを主成分とする膜を有する第1の配線及び第2の配線が形成され、
前記第1の配線及び前記第2の配線を覆って、窒素と珪素を主成分とする第2の絶縁膜が形成され、
前記第2の絶縁膜上に、前記半導体層に接続された画素電極が形成され、
前記第1の配線は、前記半導体層に接続されており、
前記第2の配線は、前記第1の絶縁膜を介して前記半導体層の一部と重なり、かつ、前記第2の絶縁膜を介して画素電極と重なっており、
前記第2の絶縁膜は、窒素/珪素の組成比が1〜1.34であり、酸素を含み、前記酸素の濃度は、珪素に対して10原子%を超えないことを特徴とするアクティブマトリクス回路。 - 請求項29または30において、前記第1の絶縁膜は、窒素と珪素を主成分とし、窒素/珪素の組成比が1〜1.34であり、かつ、酸素を含み、前記酸素の濃度は、珪素に対して10原子%を超えないことを特徴とするアクティブマトリクス回路。
- 請求項29乃至31のいずれか一において、前記半導体層の一部において前記第2の配線と重なっている部分にN型の不純物が導入されていることを特徴とするアクティブマトリクス回路。
- 請求項29乃至32のいずれか一において、前記窒素と珪素を主成分とする膜は、水素を含むことを特徴とするアクティブマトリクス回路。
- 請求項33において、前記水素の濃度は、珪素に対して10原子%を超えないことを特徴とするアクティブマトリクス回路。
- 請求項15乃至34のいずれか一に記載のアクティブマトリクス回路を用いたことを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000035740A JP3609314B2 (ja) | 1994-07-30 | 2000-02-14 | 薄膜トランジスタ及びアクティブマトリクス回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19751594A JP3137839B2 (ja) | 1994-07-30 | 1994-07-30 | アクティブマトリクス回路 |
JP2000035740A JP3609314B2 (ja) | 1994-07-30 | 2000-02-14 | 薄膜トランジスタ及びアクティブマトリクス回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19751594A Division JP3137839B2 (ja) | 1994-07-30 | 1994-07-30 | アクティブマトリクス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000216403A JP2000216403A (ja) | 2000-08-04 |
JP3609314B2 true JP3609314B2 (ja) | 2005-01-12 |
Family
ID=34117723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000035740A Expired - Lifetime JP3609314B2 (ja) | 1994-07-30 | 2000-02-14 | 薄膜トランジスタ及びアクティブマトリクス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3609314B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100364110C (zh) * | 2003-06-07 | 2008-01-23 | 统宝光电股份有限公司 | 薄膜晶体管阵列基板结构 |
WO2011105210A1 (en) | 2010-02-26 | 2011-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61174510A (ja) * | 1985-01-29 | 1986-08-06 | Seiko Instr & Electronics Ltd | 液晶表示装置 |
JPS61183971A (ja) * | 1985-02-08 | 1986-08-16 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
JPS63185066A (ja) * | 1987-01-28 | 1988-07-30 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ− |
JP2714606B2 (ja) * | 1988-05-16 | 1998-02-16 | 日本電信電話株式会社 | 配線層及びその製法 |
JP2846351B2 (ja) * | 1989-07-27 | 1999-01-13 | 株式会社日立製作所 | 液晶表示装置 |
JP2622183B2 (ja) * | 1990-04-05 | 1997-06-18 | シャープ株式会社 | アクティブマトリクス表示装置 |
JPH04146672A (ja) * | 1990-10-09 | 1992-05-20 | Seiko Epson Corp | 薄膜半導体装置 |
JP2834928B2 (ja) * | 1991-09-10 | 1998-12-14 | シャープ株式会社 | 半導体素子 |
JP3021996B2 (ja) * | 1991-09-30 | 2000-03-15 | 松下電器産業株式会社 | アルミニウム配線およびその形成方法 |
JPH05107560A (ja) * | 1991-10-21 | 1993-04-30 | Hitachi Ltd | 液晶表示装置とその製造方法 |
JPH05315616A (ja) * | 1992-05-08 | 1993-11-26 | Hitachi Ltd | 半導体装置及び薄膜トランジスタ |
JPH06160897A (ja) * | 1992-11-17 | 1994-06-07 | Hitachi Ltd | 液晶表示装置 |
JPH06175117A (ja) * | 1992-12-04 | 1994-06-24 | Ricoh Co Ltd | SiN膜形成プラスチック基板およびそれを使用したMIM素子 |
JP2914336B2 (ja) * | 1997-02-19 | 1999-06-28 | 株式会社日立製作所 | 液晶表示装置 |
-
2000
- 2000-02-14 JP JP2000035740A patent/JP3609314B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000216403A (ja) | 2000-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3277892B2 (ja) | ディスプレイ基板の製造方法 | |
KR100288039B1 (ko) | 표시장치 및 전기광학장치 | |
US6914642B2 (en) | Active matrix display device | |
JP3335757B2 (ja) | 陽極酸化方法 | |
JPH10198292A (ja) | 半導体装置およびその作製方法 | |
JP3926879B2 (ja) | アクティブマトリクス方式の液晶表示装置及びその製造方法 | |
EP0506117A2 (en) | Thin-film transistor | |
JP3137839B2 (ja) | アクティブマトリクス回路 | |
US20120043543A1 (en) | Semiconductor device and manufacturing method therefor | |
JPH09197390A (ja) | 表示装置 | |
JPH08213627A (ja) | アクティブマトリクス表示装置 | |
JP3609314B2 (ja) | 薄膜トランジスタ及びアクティブマトリクス回路 | |
JP3265622B2 (ja) | 液晶表示装置の製造方法 | |
JP3535428B2 (ja) | アクティブマトリクス回路の作製方法 | |
JP3510876B2 (ja) | アクティブマトリクス表示装置 | |
JP3161668B2 (ja) | アクティブマトリクス表示装置 | |
JPH08201852A (ja) | アクティブマトリクス表示装置 | |
JP3297666B2 (ja) | アクティブマトリクス表示装置 | |
JPH06104437A (ja) | 半導体装置 | |
JPH07326766A (ja) | 半導体装置およびその作製方法 | |
JP2007298992A (ja) | 半導体装置 | |
JP3289979B2 (ja) | 半導体装置 | |
JPH0682822A (ja) | 液晶表示素子およびその製造方法 | |
JP3489217B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2817737B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041013 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |