JP3926879B2 - アクティブマトリクス方式の液晶表示装置及びその製造方法 - Google Patents
アクティブマトリクス方式の液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP3926879B2 JP3926879B2 JP7908097A JP7908097A JP3926879B2 JP 3926879 B2 JP3926879 B2 JP 3926879B2 JP 7908097 A JP7908097 A JP 7908097A JP 7908097 A JP7908097 A JP 7908097A JP 3926879 B2 JP3926879 B2 JP 3926879B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- liquid crystal
- crystal display
- active matrix
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、薄膜トランジスタ(Thin Film Transistor:以下『ＴＦＴ』と称する)を有する液晶表示装置（以下『ＬＣＤ』と称する）の製造方法とＬＣＤの構造、及び、特に、二回の陽極酸化されたゲート電極を有するＴＦＴの製造方法に関する。
【０００２】
【従来の技術】
ＬＣＤは、他の種類の表示装置と比べて見ると低消費電力で駆動ができるので、電池の使用が可能であり、超小形ＴＶ、携帯用コンピュター等の小形表示装置にも有望である。
【０００３】
ＬＣＤは、液晶パネルとカラーフィルタとを組み合わせることによりカラー表示が可能であり、最近は、カラ−表示装置に焦点が集められ、その結果、市場にカラ−ＬＣＤ表示装置が量産されている。一般的なＬＣＤ表示装置は、アクティブマトリクス方式で駆動され、スイッチング素子としてＴＦＴを使用している。このようなアクティブマトリクス方式液晶表示装置（以下、『 ＡＭＬＣＤ 』と称する）は、ＣＲＴ(Cathode Ray Tube: 陰極線管)に代わるディスプレイの一つとして期待されている。
【０００４】
図１は、スイッチング素子としてＴＦＴを使用するＡＭＬＣＤの平面図であり、基板上に各々図において横方向と縦方向に延びるゲートバス配線13及びソースバス配線11がそれぞれ縦方向と横方向に複数間隔を置いて並べられている。
【０００５】
各々のソースバス配線11とゲートバス配線13が交差する部分の近傍には、ゲートバス配線13から分岐するゲート電極 3が形成され、これにはソースバス配線11から分岐するソース電極 1が一方の側から重なるように形成されている。又、ゲート電極 3の他方側にはドレイン電極17がソース電極 1と向かい合うように形成されている。従って、ソースバス配線11とゲートバス配線13が交差する各々の部分には、ゲート電極 3、ソース電極 1、そしてドレイン電極17から成る薄膜トランジスタ15が形成される。
【０００６】
一方、多数のソースバス配線11と多数のゲートバス配線13が交差して成す長方形の領域は表示装置の“画素”に成り、該画素領域に前記ドレイン電極17と電気的に接触する画素電極19が形成されている。
【０００７】
図２は、図１のII−II線に沿った断面図であり、ＴＦＴ１５と画素電極が形成されている部分を示す。これに示すように、透明ガラス基板21上にゲート電極 3が形成されており、ゲート電極の絶縁特性の向上のため、ゲート電極 3の表面には陽極酸化膜33が形成されている。ゲート電極 3の上はゲート絶縁膜23で覆われ、その上にa-Siからなる半導体層25が形成されている。前記半導体層２５の選択された部分にn+ a-Siの不純物半導体層 8が形成されている。その上にソース電極 1とドレイン電極17が各々不純物半導体層 8と画素電極19に接触し、形成されている。
【０００８】
図３は、図１のIII−III線に沿った断面図であり、保持容量電極部を示す。図４は、保持容量電極部の構造を理解するために示した図１のIV−IV線による断面図である。図３に示すように、画素電極19とゲートバス配線13とが重ねられた部分に保持容量Csを有する保持容量電極13’が形成されている。
【０００９】
画素電極の電荷を保持するために、保持容量電極13’が設置される。特に、ＴＦＴ15がＯＦＦである時、ソース電極 1とドレイン電極17とは完全な絶縁状態とは成らず、かなり高い抵抗値をもつ抵抗素子と等価な状態に成る。それ故に、画素電極19に電荷が蓄積された状態でＴＦＴ素子15をＯＦＦさせると、画素電極に蓄積された電荷はそのまま貯蔵された状態ではなく、その時定数の特性曲線に沿って徐々に漏れる。
【００１０】
このため、定期的にリフレッシュ(refresh)、又は、画素電極19に電荷を蓄積する必要がある。しかしながら、リフレッシュ動作の周期が短いと、ＬＣＤの性能が低下する。従って、可能な限りリフレッシュ動作の回数を少なくすることがＬＣＤの質の向上につながる。保持容量電極を設置することにより頻繁なリフレッシュなくしに、漏れた電荷を画素電極19に補うことができる。
【００１１】
以下、前述べた薄膜トランジスタと保持容量電極とを有する従来のＬＣＤの製造工程について、製造工程の段階の図２、図３に対応する断面図である図５及び図６を参照して説明する。
【００１２】
図５（ａ）のように、ガラス基板21の全面にアルミニウム（以下『Ａｌ』と称する）層を堆積させ、ゲートバス配線パッド30、ゲートバス配線13、ゲートバス配線13から分岐するゲート電極 3を形成するため、堆積したＡｌ金属をパターニングする。しかし、Ａｌ表面にはヒロック等の欠陥が生じやすいので、図５（ｂ）のように、ゲートバス配線パッドを除いた部分にパターニングされたＡｌ層を陽極酸化する。続いて、図５（ｃ）に示すように、ゲート絶縁膜23、a-Si半導体層25及び不純物半導体層8を順次堆積させる。
【００１３】
次に、半導体層25と不純物半導体層 8とのパターニングを行う（図６（ａ））。その後、分離されたソース電極1、ドレイン電極17、不純物半導体層 8を形成すると、スイッチング素子として機能する従来のＴＦＴが完成される（図６（ｂ））。この後、全面にスパッタリング法でＩＴＯ(Indium Tin Oxide)膜を形成し、該ＩＴＯ膜をパターニングを行って画素電極19を形成する（図６（ｃ））。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記のようなＴＦＴを含むＡＭＬＣＤを製造する従来の技術では、ゲートバス配線等の金属層を陽極酸化する過程で、フォトレジストをパターニングする際の現象液によって、ピンホールのような表面欠陥が発生したり、陽極酸化される金属の表面が過渡にエッチングされたりする。
【００１５】
つまり、図７のように、ゲートバス配線13を陽極酸化する時、ゲート配線パッド30上に陽極酸化層を形成しないように、ゲート配線パッド30をフォトレジスト工程を用いてパターニングしたフォトレジストのマスクで保護する。このような工程で周知なように、フォトレジスト層は現象液に晒されて現象される。しかしながら、現象液は、ゲートバス配線13の表面を食刻させたり、第２陽極酸化層の形成を防ぐためのゲートバス配線パッド30上のマスクの縁を食刻させてしまうこともある。
【００１６】
本発明は、このようなフォトレジスト現象液に晒されて発生するゲート金属層の欠陥を防ぐことを目的とする。
【００１７】
【課題を解決するための手段】
このような目的を達成するために、この発明のＴＦＴを有するＡＭＬＣＤの製造方法は、ガラス基板の表面の全面に金属を堆積させる工程と、所定の形状で金属をパターニングする工程と、該パターンされた金属の上に薄い第１陽極酸化層を形成する工程と、該第１陽極酸化層の上に第２陽極酸化層を形成する工程とを有する。
【００１８】
又、この発明に基づいて製造されたＴＦＴを有するＡＭＬＣＤは、ガラス基板と；該ガラス基板上に形成されたゲートバス配線、ゲート電極、ゲートバス配線パッド部及びソースバス配線パッド部と；ゲートバス配線、ゲート電極、ゲート及びソース配線パッド部上に形成された第１陽極酸化層と；前記第１陽極酸化膜上に形成された第２陽極酸化層を有することを特徴とする。
【００１９】
【実施例】
以下、添付の図面を参照してこの発明の実施例を説明する。これらの図において、共通する部分は同じ符号が付されている。図８は本発明のスイッチング素子としてＴＦＴを使用するＡＭＬＣＤの平面図であり、平面的構成は図１の従来のものと同じである。本発明によるＡＭＬＣＤ製造方法を図９及び図１０を参照しながら説明する。
【００２０】
図９（ａ）に示すように、まず、ガラス基板121の全面にＡｌ層を堆積させ、ゲートバス配線パッド、ゲートバス配線 113、又、ゲート電極 103をパターニングする。ゲートバス配線パッド、又、ゲートバス配線113、ゲート配線から分岐して形成されるゲート電極103は同時にパターニングされる。次に、パターニングされたＡｌ層上に200Å以下の厚さの第１陽極酸化層131を形成する。その結果、Ａｌ層の全面が陽極酸化されるので、現象液によって生じるピンホール等の欠陥の発生が防止される。
【００２１】
次に、図９（ｂ）に示すように、ゲートバス配線パッド130と保持容量電極113’を除いた第１陽極酸化層131の上に、第２陽極酸化層132を1200Å以下の厚さで形成する。このように、ゲートバス配線パッド 130、及び保持容量電極113’は陽極酸化が一回のみ行われる。この工程中、ゲートバス配線パッド130、又、保持容量電極113’上に第２陽極酸化層が形成されることを防ぐために、図１１に示すように、保護マスク150が形成される。これにより、保護マスク150が第１陽極酸化層にフォトレジスト液が浸透することを防ぐ。
【００２２】
一般の陽極酸化は、アルミニウム表面上にコンパクトアルミニウム酸化膜（compact aluminum oxide film）を生成する電解液中で行われる。膜の厚さは、電解液の選択、電圧、温度及び時間に左右され、これら要素の調節によって第１，第２陽極酸化層の所望の厚さが得られる。ゲートバス配線 113に形成された保持容量電極部113’は、図に示す位置に限定されるものではなく、ゲートのどの部分であっても良い。
【００２３】
ＬＣＤの駆動回路と接続される前記ゲートバス配線パッド 130とソースバス配線パッドは、薄い厚さで第１陽極酸化されており、ＡＭＬＣＤを駆動すると２−５Ｖの電圧で絶縁破壊される。しかしながら、第２陽極酸化層は比較的厚く、駆動回路部との電気的接触を阻害するので、前記ソースバス配線パッドと前記ゲートバス配線パッド上には形成しない。
【００２４】
又、前述したように、前記保持容量電極113’上の第１陽極酸化層を形成することによってヒロックや凸凹は生じないから、保持容量電極113’の上には第２陽極酸化層を形成しない方が望ましい。
【００２５】
保持容量素子の保持容量Csは以下の式で表される。
Cs(保持容量)=ε(誘電率)×ｓ(保持容量素子の面積)/ｄ(保持容量電極との距離)
これによれば、距離が小さいほど保持容量Cs値が増大する。従って、保持容量Csが形成される部分の画素電極19とゲートバス配線13とが重なる部分の間にある絶縁層の厚さを小さくするために、保持容量電極113’の上には第２陽極酸化を行わない。
【００２６】
次に、図９（ｃ）のように、ゲート絶縁膜123、a-Si半導体層及び不純物半導体層108を順次堆積させ、又、前記半導体層125と不純物半導体層108のパターニングを行って図１０（ａ）のようなアクティブな領域を形成する。金属層を堆積させ、さらにパターニングして分離することにより、ソース電極101、ドレイン電極117が形成される。そして、図１０（ｂ）に示すように、不純物半導体層108の露出された部分をエッチング工程でパターニングし、その結果、分離したソース電極101及びドレイン電極117が不純物半導体層のソース及びドレイン領域にそれぞれ形成される。その後、基板の全表面にスパッタ法で、ＩＴＯ層を堆積させ、次に、パターニングを行って画素電極119を形成する（図１０（ｃ））。
【００２７】
図１２は、本発明による保持容量電極の断面図を示す。特に、ゲートバス配線 113上に第１陽極酸化膜 131が形成され、画素電極119の下部の保持容量電極113’を除いた部分に第２陽極酸化膜 132が形成されている。従って、保持容量電極 113’と画素電極 119間との距離ｄが短くなり、その結果、保持容量Cs値が増大する。
【００２８】
本発明によるアクティイブマトリクス方式ＬＣＤは、基板上にＡｌ金属層を堆積させ、パターニングを行ってゲートバス配線、ゲートバス配線パッド、及びゲート電極を形成する工程と、ゲートバス配線、ゲートバス配線パッド、及びゲート電極で形成されたＡｌ金属層上に、第１陽極酸化層を形成する工程と、次に、ゲートバス配線パッド、及び保持容量電極を形成するゲートバス配線の一部分を除いた部分に第２陽極酸化層を形成する工程とを有する方法によって製造形成される。従って、第１陽極酸化層によってＡｌ金属層が現象液により過渡にエッチングされることを防止し、これにＡｌ金属層の欠陥発生を防ぐ。又、第２陽極酸化層は、完成された装置の導電部間の電気的絶縁や絶縁機能も改善するが、ゲート、ソースパッドとの電気的接触を抑えることと、保持容量電極の保持量を減少させることはしない。
【００２９】
【発明の効果】
以上説明したように、この発明によれば、ヒロック（hillock）を防ぎ、パターニング工程で現象液によりＡｌ金属が過渡にエッチングされることを防ぎ、又、保持容量電極の保持容量が増大される。さらに、第２陽極酸化層により、ＬＣＤの導電性素子間の絶縁性を向上させる。
【図面の簡単な説明】
【図１】従来のＡＭＬＣＤを示す平面図である。
【図２】図１のII−II線に沿う断面図である。
【図３】図１のIII−III線に沿う断面図である。
【図４】図１のIV−IV線に沿う断面図である。
【図５】（ａ）ないし（ｃ）は、従来のＡＭＬＣＤの製造工程で、図１のV−V線に沿う断面図である。
【図６】（ａ）ないし（ｃ）は、従来のＡＭＬＣＤの製造の図５の工程に続く工程で、図１のV−V線に沿う断面図である。
【図７】従来のＡＭＬＣＤにおいて、ゲートバス配線、ゲートバス配線パッド、及び保護マスクを示す平面図である。
【図８】本発明によるＡＭＬＣＤの平面図である。
【図９】（ａ）ないし（ｃ）は、本発明のＡＭＬＣＤの製造工程で、図８のVII−VII線に沿う断面図である。
【図１０】（ａ）ないし（ｃ）は、本発明のＡＭＬＣＤの製造の図９の工程に続く工程で、図８のVII−VII線に沿う断面図である。
【図１１】本発明のゲートバス配線、ゲートバス配線パッド、及び保護マスクを示す平面図である。
【図１２】図８のVIII−VIII線に沿う断面図である。
【符号の説明】
１０１ ソース電極（金属層）
１０３ ゲート電極（金属層）
１１１ ソースバス配線（金属層）
１１３ ゲートバス配線（金属層）
１１３’ 保持容量電極
１１５ ＴＦＴ
１１７ ドレイン電極 （金属層）
１０８ 不純物半導体層
１１９ 画素電極
１２１ ガラス基板
１２３ ゲート絶縁膜
１２５ 半導体層
１３０ ゲートバス配線パッド
１３１ 第１陽極酸化膜
１３２ 第２陽極酸化膜
【発明が属する技術分野】
本発明は、薄膜トランジスタ(Thin Film Transistor:以下『ＴＦＴ』と称する)を有する液晶表示装置（以下『ＬＣＤ』と称する）の製造方法とＬＣＤの構造、及び、特に、二回の陽極酸化されたゲート電極を有するＴＦＴの製造方法に関する。
【０００２】
【従来の技術】
ＬＣＤは、他の種類の表示装置と比べて見ると低消費電力で駆動ができるので、電池の使用が可能であり、超小形ＴＶ、携帯用コンピュター等の小形表示装置にも有望である。
【０００３】
ＬＣＤは、液晶パネルとカラーフィルタとを組み合わせることによりカラー表示が可能であり、最近は、カラ−表示装置に焦点が集められ、その結果、市場にカラ−ＬＣＤ表示装置が量産されている。一般的なＬＣＤ表示装置は、アクティブマトリクス方式で駆動され、スイッチング素子としてＴＦＴを使用している。このようなアクティブマトリクス方式液晶表示装置（以下、『 ＡＭＬＣＤ 』と称する）は、ＣＲＴ(Cathode Ray Tube: 陰極線管)に代わるディスプレイの一つとして期待されている。
【０００４】
図１は、スイッチング素子としてＴＦＴを使用するＡＭＬＣＤの平面図であり、基板上に各々図において横方向と縦方向に延びるゲートバス配線13及びソースバス配線11がそれぞれ縦方向と横方向に複数間隔を置いて並べられている。
【０００５】
各々のソースバス配線11とゲートバス配線13が交差する部分の近傍には、ゲートバス配線13から分岐するゲート電極 3が形成され、これにはソースバス配線11から分岐するソース電極 1が一方の側から重なるように形成されている。又、ゲート電極 3の他方側にはドレイン電極17がソース電極 1と向かい合うように形成されている。従って、ソースバス配線11とゲートバス配線13が交差する各々の部分には、ゲート電極 3、ソース電極 1、そしてドレイン電極17から成る薄膜トランジスタ15が形成される。
【０００６】
一方、多数のソースバス配線11と多数のゲートバス配線13が交差して成す長方形の領域は表示装置の“画素”に成り、該画素領域に前記ドレイン電極17と電気的に接触する画素電極19が形成されている。
【０００７】
図２は、図１のII−II線に沿った断面図であり、ＴＦＴ１５と画素電極が形成されている部分を示す。これに示すように、透明ガラス基板21上にゲート電極 3が形成されており、ゲート電極の絶縁特性の向上のため、ゲート電極 3の表面には陽極酸化膜33が形成されている。ゲート電極 3の上はゲート絶縁膜23で覆われ、その上にa-Siからなる半導体層25が形成されている。前記半導体層２５の選択された部分にn+ a-Siの不純物半導体層 8が形成されている。その上にソース電極 1とドレイン電極17が各々不純物半導体層 8と画素電極19に接触し、形成されている。
【０００８】
図３は、図１のIII−III線に沿った断面図であり、保持容量電極部を示す。図４は、保持容量電極部の構造を理解するために示した図１のIV−IV線による断面図である。図３に示すように、画素電極19とゲートバス配線13とが重ねられた部分に保持容量Csを有する保持容量電極13’が形成されている。
【０００９】
画素電極の電荷を保持するために、保持容量電極13’が設置される。特に、ＴＦＴ15がＯＦＦである時、ソース電極 1とドレイン電極17とは完全な絶縁状態とは成らず、かなり高い抵抗値をもつ抵抗素子と等価な状態に成る。それ故に、画素電極19に電荷が蓄積された状態でＴＦＴ素子15をＯＦＦさせると、画素電極に蓄積された電荷はそのまま貯蔵された状態ではなく、その時定数の特性曲線に沿って徐々に漏れる。
【００１０】
このため、定期的にリフレッシュ(refresh)、又は、画素電極19に電荷を蓄積する必要がある。しかしながら、リフレッシュ動作の周期が短いと、ＬＣＤの性能が低下する。従って、可能な限りリフレッシュ動作の回数を少なくすることがＬＣＤの質の向上につながる。保持容量電極を設置することにより頻繁なリフレッシュなくしに、漏れた電荷を画素電極19に補うことができる。
【００１１】
以下、前述べた薄膜トランジスタと保持容量電極とを有する従来のＬＣＤの製造工程について、製造工程の段階の図２、図３に対応する断面図である図５及び図６を参照して説明する。
【００１２】
図５（ａ）のように、ガラス基板21の全面にアルミニウム（以下『Ａｌ』と称する）層を堆積させ、ゲートバス配線パッド30、ゲートバス配線13、ゲートバス配線13から分岐するゲート電極 3を形成するため、堆積したＡｌ金属をパターニングする。しかし、Ａｌ表面にはヒロック等の欠陥が生じやすいので、図５（ｂ）のように、ゲートバス配線パッドを除いた部分にパターニングされたＡｌ層を陽極酸化する。続いて、図５（ｃ）に示すように、ゲート絶縁膜23、a-Si半導体層25及び不純物半導体層8を順次堆積させる。
【００１３】
次に、半導体層25と不純物半導体層 8とのパターニングを行う（図６（ａ））。その後、分離されたソース電極1、ドレイン電極17、不純物半導体層 8を形成すると、スイッチング素子として機能する従来のＴＦＴが完成される（図６（ｂ））。この後、全面にスパッタリング法でＩＴＯ(Indium Tin Oxide)膜を形成し、該ＩＴＯ膜をパターニングを行って画素電極19を形成する（図６（ｃ））。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記のようなＴＦＴを含むＡＭＬＣＤを製造する従来の技術では、ゲートバス配線等の金属層を陽極酸化する過程で、フォトレジストをパターニングする際の現象液によって、ピンホールのような表面欠陥が発生したり、陽極酸化される金属の表面が過渡にエッチングされたりする。
【００１５】
つまり、図７のように、ゲートバス配線13を陽極酸化する時、ゲート配線パッド30上に陽極酸化層を形成しないように、ゲート配線パッド30をフォトレジスト工程を用いてパターニングしたフォトレジストのマスクで保護する。このような工程で周知なように、フォトレジスト層は現象液に晒されて現象される。しかしながら、現象液は、ゲートバス配線13の表面を食刻させたり、第２陽極酸化層の形成を防ぐためのゲートバス配線パッド30上のマスクの縁を食刻させてしまうこともある。
【００１６】
本発明は、このようなフォトレジスト現象液に晒されて発生するゲート金属層の欠陥を防ぐことを目的とする。
【００１７】
【課題を解決するための手段】
このような目的を達成するために、この発明のＴＦＴを有するＡＭＬＣＤの製造方法は、ガラス基板の表面の全面に金属を堆積させる工程と、所定の形状で金属をパターニングする工程と、該パターンされた金属の上に薄い第１陽極酸化層を形成する工程と、該第１陽極酸化層の上に第２陽極酸化層を形成する工程とを有する。
【００１８】
又、この発明に基づいて製造されたＴＦＴを有するＡＭＬＣＤは、ガラス基板と；該ガラス基板上に形成されたゲートバス配線、ゲート電極、ゲートバス配線パッド部及びソースバス配線パッド部と；ゲートバス配線、ゲート電極、ゲート及びソース配線パッド部上に形成された第１陽極酸化層と；前記第１陽極酸化膜上に形成された第２陽極酸化層を有することを特徴とする。
【００１９】
【実施例】
以下、添付の図面を参照してこの発明の実施例を説明する。これらの図において、共通する部分は同じ符号が付されている。図８は本発明のスイッチング素子としてＴＦＴを使用するＡＭＬＣＤの平面図であり、平面的構成は図１の従来のものと同じである。本発明によるＡＭＬＣＤ製造方法を図９及び図１０を参照しながら説明する。
【００２０】
図９（ａ）に示すように、まず、ガラス基板121の全面にＡｌ層を堆積させ、ゲートバス配線パッド、ゲートバス配線 113、又、ゲート電極 103をパターニングする。ゲートバス配線パッド、又、ゲートバス配線113、ゲート配線から分岐して形成されるゲート電極103は同時にパターニングされる。次に、パターニングされたＡｌ層上に200Å以下の厚さの第１陽極酸化層131を形成する。その結果、Ａｌ層の全面が陽極酸化されるので、現象液によって生じるピンホール等の欠陥の発生が防止される。
【００２１】
次に、図９（ｂ）に示すように、ゲートバス配線パッド130と保持容量電極113’を除いた第１陽極酸化層131の上に、第２陽極酸化層132を1200Å以下の厚さで形成する。このように、ゲートバス配線パッド 130、及び保持容量電極113’は陽極酸化が一回のみ行われる。この工程中、ゲートバス配線パッド130、又、保持容量電極113’上に第２陽極酸化層が形成されることを防ぐために、図１１に示すように、保護マスク150が形成される。これにより、保護マスク150が第１陽極酸化層にフォトレジスト液が浸透することを防ぐ。
【００２２】
一般の陽極酸化は、アルミニウム表面上にコンパクトアルミニウム酸化膜（compact aluminum oxide film）を生成する電解液中で行われる。膜の厚さは、電解液の選択、電圧、温度及び時間に左右され、これら要素の調節によって第１，第２陽極酸化層の所望の厚さが得られる。ゲートバス配線 113に形成された保持容量電極部113’は、図に示す位置に限定されるものではなく、ゲートのどの部分であっても良い。
【００２３】
ＬＣＤの駆動回路と接続される前記ゲートバス配線パッド 130とソースバス配線パッドは、薄い厚さで第１陽極酸化されており、ＡＭＬＣＤを駆動すると２−５Ｖの電圧で絶縁破壊される。しかしながら、第２陽極酸化層は比較的厚く、駆動回路部との電気的接触を阻害するので、前記ソースバス配線パッドと前記ゲートバス配線パッド上には形成しない。
【００２４】
又、前述したように、前記保持容量電極113’上の第１陽極酸化層を形成することによってヒロックや凸凹は生じないから、保持容量電極113’の上には第２陽極酸化層を形成しない方が望ましい。
【００２５】
保持容量素子の保持容量Csは以下の式で表される。
Cs(保持容量)=ε(誘電率)×ｓ(保持容量素子の面積)/ｄ(保持容量電極との距離)
これによれば、距離が小さいほど保持容量Cs値が増大する。従って、保持容量Csが形成される部分の画素電極19とゲートバス配線13とが重なる部分の間にある絶縁層の厚さを小さくするために、保持容量電極113’の上には第２陽極酸化を行わない。
【００２６】
次に、図９（ｃ）のように、ゲート絶縁膜123、a-Si半導体層及び不純物半導体層108を順次堆積させ、又、前記半導体層125と不純物半導体層108のパターニングを行って図１０（ａ）のようなアクティブな領域を形成する。金属層を堆積させ、さらにパターニングして分離することにより、ソース電極101、ドレイン電極117が形成される。そして、図１０（ｂ）に示すように、不純物半導体層108の露出された部分をエッチング工程でパターニングし、その結果、分離したソース電極101及びドレイン電極117が不純物半導体層のソース及びドレイン領域にそれぞれ形成される。その後、基板の全表面にスパッタ法で、ＩＴＯ層を堆積させ、次に、パターニングを行って画素電極119を形成する（図１０（ｃ））。
【００２７】
図１２は、本発明による保持容量電極の断面図を示す。特に、ゲートバス配線 113上に第１陽極酸化膜 131が形成され、画素電極119の下部の保持容量電極113’を除いた部分に第２陽極酸化膜 132が形成されている。従って、保持容量電極 113’と画素電極 119間との距離ｄが短くなり、その結果、保持容量Cs値が増大する。
【００２８】
本発明によるアクティイブマトリクス方式ＬＣＤは、基板上にＡｌ金属層を堆積させ、パターニングを行ってゲートバス配線、ゲートバス配線パッド、及びゲート電極を形成する工程と、ゲートバス配線、ゲートバス配線パッド、及びゲート電極で形成されたＡｌ金属層上に、第１陽極酸化層を形成する工程と、次に、ゲートバス配線パッド、及び保持容量電極を形成するゲートバス配線の一部分を除いた部分に第２陽極酸化層を形成する工程とを有する方法によって製造形成される。従って、第１陽極酸化層によってＡｌ金属層が現象液により過渡にエッチングされることを防止し、これにＡｌ金属層の欠陥発生を防ぐ。又、第２陽極酸化層は、完成された装置の導電部間の電気的絶縁や絶縁機能も改善するが、ゲート、ソースパッドとの電気的接触を抑えることと、保持容量電極の保持量を減少させることはしない。
【００２９】
【発明の効果】
以上説明したように、この発明によれば、ヒロック（hillock）を防ぎ、パターニング工程で現象液によりＡｌ金属が過渡にエッチングされることを防ぎ、又、保持容量電極の保持容量が増大される。さらに、第２陽極酸化層により、ＬＣＤの導電性素子間の絶縁性を向上させる。
【図面の簡単な説明】
【図１】従来のＡＭＬＣＤを示す平面図である。
【図２】図１のII−II線に沿う断面図である。
【図３】図１のIII−III線に沿う断面図である。
【図４】図１のIV−IV線に沿う断面図である。
【図５】（ａ）ないし（ｃ）は、従来のＡＭＬＣＤの製造工程で、図１のV−V線に沿う断面図である。
【図６】（ａ）ないし（ｃ）は、従来のＡＭＬＣＤの製造の図５の工程に続く工程で、図１のV−V線に沿う断面図である。
【図７】従来のＡＭＬＣＤにおいて、ゲートバス配線、ゲートバス配線パッド、及び保護マスクを示す平面図である。
【図８】本発明によるＡＭＬＣＤの平面図である。
【図９】（ａ）ないし（ｃ）は、本発明のＡＭＬＣＤの製造工程で、図８のVII−VII線に沿う断面図である。
【図１０】（ａ）ないし（ｃ）は、本発明のＡＭＬＣＤの製造の図９の工程に続く工程で、図８のVII−VII線に沿う断面図である。
【図１１】本発明のゲートバス配線、ゲートバス配線パッド、及び保護マスクを示す平面図である。
【図１２】図８のVIII−VIII線に沿う断面図である。
【符号の説明】
１０１ ソース電極（金属層）
１０３ ゲート電極（金属層）
１１１ ソースバス配線（金属層）
１１３ ゲートバス配線（金属層）
１１３’ 保持容量電極
１１５ ＴＦＴ
１１７ ドレイン電極 （金属層）
１０８ 不純物半導体層
１１９ 画素電極
１２１ ガラス基板
１２３ ゲート絶縁膜
１２５ 半導体層
１３０ ゲートバス配線パッド
１３１ 第１陽極酸化膜
１３２ 第２陽極酸化膜
Claims (20)
- アクティブマトリクス方式の液晶表示装置の製造方法において、
基板上に導電層を堆積する工程と、
前記導電層をパターニングする工程と、
パターニングした前記導電層の第１，第２領域上に第１陽極酸化層を形成する工程と、
パターニングした前記導電層の第２領域上に形成した第１陽極酸化層上に第２陽極酸化層を形成する工程とを有し、
前記第１領域は、配線パッド、および、保持容量電極部を含み、
前記第２領域は、ゲート電極、および、ゲートバス配線を含むことを特徴とするアクティブマトリクス方式の液晶表示装置の製造方法。 - 前記第１陽極酸化層を前記第２陽極酸化層より短い時間で形成することを特徴とする請求項１記載のアクティブマトリクス方式の液晶表示装置の製造方法。
- 前記基板は、透明であることを特徴とする請求項１記載のアクティブマトリクス方式の液晶表示装置の製造方法。
- 前記基板は、ガラスからなることを特徴とする請求項１記載のアクティブマトリクス方式の液晶表示装置の製造方法。
- 前記第２陽極酸化層の形成工程より先に、前記導電層の前記第１領域上に保護膜を堆積する工程を有することを特徴とする請求項１記載のアクティブマトリクス方式の液晶表示装置の製造方法。
- 前記保護膜はフォトレジストを含むことを特徴とする請求項１記載のアクティブマトリクス方式の液晶表示装置の製造方法。
- 前記保持容量電極は、前記導電層の前記第２領域の一部分を有することを特徴とする請求項１記載のアクティブマトリクス方式の液晶表示装置の製造方法。
- 前記第１陽極酸化層は、５Ｖ以下の電位で絶縁破壊される厚さを有することを特徴とする請求項１記載のアクティブマトリクス方式の液晶表示装置の製造方法。
- 前記第１陽極酸化層は、２００オングストローム以下の厚さを有することを特徴とする請求項１記載のアクティブマトリクス方式の液晶表示装置の製造方法。
- 前記第２陽極酸化層は、１２００オングストローム以下の厚さを有することを特徴とする請求項１記載のアクティブマトリクス方式の液晶表示装置の製造方法。
- 前記第２陽極酸化層と前記第１陽極酸化層の厚さの比は、５〜６の範囲内であることを特徴とする請求項１記載のアクティブマトリクス方式の液晶表示装置の製造方法。
- アクティブマトリクス方式の液晶表示装置において、
基板と、
前記基板上にパターニングされた導電層と、第１領域，第２領域を有する前記パターニングされた導電層と、
パターニングされた前記導電層の第１，第２領域上に形成した第１陽極酸化層と、
パターニングされた前記導電層の第２領域上の第１陽極酸化層上に形成した第２陽極酸化層とを有し、
前記第１領域は、配線パッド、および、保持容量電極部を含み、
前記第２領域は、ゲート電極、および、ゲートバス配線を含むことを特徴とするアクティブマトリクス方式の液晶表示装置。 - 前記基板は、透明であることを特徴とする請求項１２記載のアクティブマトリクス方式の液晶表示装置。
- 前記基板は、ガラスからなることを特徴とする請求項１２記載のアクティブマトリクス方式の液晶表示装置。
- 前記第１陽極酸化層は、前記第２陽極酸化層の厚さより薄い厚さを有することを特徴とする請求項１２記載のアクティブマトリクス方式の液晶表示装置。
- 前記保持容量電極は、前記導電層の前記第２領域の一部分を有することを特徴とする請求項１２記載のアクティブマトリクス方式の液晶表示装置。
- 前記第１陽極酸化層は、５Ｖ以下の電位で絶縁破壊される厚さを有することを特徴とする請求項１２記載のアクティブマトリクス方式の液晶表示装置。
- 前記第１陽極酸化層は、２００オングストローム以下の厚さを有することを特徴とする請求項１２記載のアクティブマトリクス方式の液晶表示装置。
- 前記第２陽極酸化層は、１２００オングストローム以下の厚さを有することを特徴とする請求項１２記載のアクティブマトリクス方式の液晶表示装置。
- 前記第２陽極酸化層と前記第１陽極酸化層の厚さの比は、５〜６の範囲内であることを特徴とする請求項１２記載のアクティブマトリクス方式の液晶表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960007051A KR100213969B1 (ko) | 1996-03-15 | 1996-03-15 | 액티브 매트릭스의 제조방법 및 구조 |
| KR1996-7051 | 1996-03-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09258270A JPH09258270A (ja) | 1997-10-03 |
| JP3926879B2 true JP3926879B2 (ja) | 2007-06-06 |
Family
ID=19453212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7908097A Expired - Fee Related JP3926879B2 (ja) | 1996-03-15 | 1997-03-13 | アクティブマトリクス方式の液晶表示装置及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5880794A (ja) |
| JP (1) | JP3926879B2 (ja) |
| KR (1) | KR100213969B1 (ja) |
| DE (1) | DE19710248C2 (ja) |
| FR (1) | FR2746196B1 (ja) |
| GB (1) | GB2311159B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100209620B1 (ko) * | 1996-08-31 | 1999-07-15 | 구자홍 | 액정 표시 장치 및 그 제조방법 |
| US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
| CN1148600C (zh) | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| KR100255591B1 (ko) * | 1997-03-06 | 2000-05-01 | 구본준 | 박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법 |
| KR100244447B1 (ko) * | 1997-04-03 | 2000-02-01 | 구본준 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
| KR100271037B1 (ko) * | 1997-09-05 | 2000-11-01 | 구본준, 론 위라하디락사 | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same) |
| KR100312753B1 (ko) * | 1998-10-13 | 2002-04-06 | 윤종용 | 광시야각액정표시장치 |
| KR100313245B1 (ko) * | 1999-08-25 | 2001-11-07 | 구본준, 론 위라하디락사 | 리페어 기능을 갖는 액정표시소자 |
| JP4118484B2 (ja) * | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4118485B2 (ja) * | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4785229B2 (ja) * | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4884586B2 (ja) * | 2000-12-18 | 2012-02-29 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| US7071037B2 (en) * | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101086477B1 (ko) * | 2004-05-27 | 2011-11-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 제조 방법 |
| CN100557806C (zh) * | 2006-09-11 | 2009-11-04 | 中华映管股份有限公司 | 像素结构 |
| TWI537633B (zh) * | 2013-09-10 | 2016-06-11 | 群創光電股份有限公司 | 顯示裝置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01219721A (ja) * | 1988-02-19 | 1989-09-01 | Internatl Business Mach Corp <Ibm> | 金属絶縁物構造体及び液晶表示装置 |
| GB2231200A (en) * | 1989-04-28 | 1990-11-07 | Philips Electronic Associated | Mim devices, their method of fabrication and display devices incorporating such devices |
| JP3009438B2 (ja) * | 1989-08-14 | 2000-02-14 | 株式会社日立製作所 | 液晶表示装置 |
| US5402254B1 (en) * | 1990-10-17 | 1998-09-22 | Hitachi Ltd | Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon |
| KR930005549B1 (ko) * | 1991-06-17 | 1993-06-23 | 삼성전자 주식회사 | 표시패널 및 그의 제조방법 |
| JPH05315329A (ja) * | 1992-05-11 | 1993-11-26 | Fujitsu Ltd | アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法 |
| JPH05323356A (ja) * | 1992-05-27 | 1993-12-07 | Matsushita Electric Ind Co Ltd | 液晶パネルおよび液晶パネルへのリード群の接続方法 |
| KR950008931B1 (ko) * | 1992-07-22 | 1995-08-09 | 삼성전자주식회사 | 표시패널의 제조방법 |
| JPH06132531A (ja) * | 1992-10-20 | 1994-05-13 | Fujitsu Ltd | 薄膜トランジスタマトリックスの製造方法 |
| US5379719A (en) * | 1993-07-26 | 1995-01-10 | Sandia National Laboratories | Method of deposition by molecular beam epitaxy |
-
1996
- 1996-03-15 KR KR1019960007051A patent/KR100213969B1/ko not_active IP Right Cessation
-
1997
- 1997-01-14 US US08/782,255 patent/US5880794A/en not_active Expired - Fee Related
- 1997-02-18 FR FR9701890A patent/FR2746196B1/fr not_active Expired - Fee Related
- 1997-02-28 GB GB9704219A patent/GB2311159B/en not_active Expired - Fee Related
- 1997-03-12 DE DE19710248A patent/DE19710248C2/de not_active Expired - Fee Related
- 1997-03-13 JP JP7908097A patent/JP3926879B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5880794A (en) | 1999-03-09 |
| FR2746196B1 (fr) | 1999-04-16 |
| GB2311159B (en) | 1998-02-11 |
| GB2311159A (en) | 1997-09-17 |
| KR100213969B1 (ko) | 1999-08-02 |
| DE19710248A1 (de) | 1997-10-30 |
| GB9704219D0 (en) | 1997-04-16 |
| JPH09258270A (ja) | 1997-10-03 |
| KR970066645A (ko) | 1997-10-13 |
| FR2746196A1 (fr) | 1997-09-19 |
| DE19710248C2 (de) | 2003-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3926879B2 (ja) | アクティブマトリクス方式の液晶表示装置及びその製造方法 | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| US7855381B2 (en) | Device including resin film | |
| US6992364B2 (en) | Array substrate for use in LCD device and method of fabricating same | |
| JP3267011B2 (ja) | 液晶表示装置 | |
| US20020180920A1 (en) | Fringe field switching liquid crystal display device and method for manufacturing the same | |
| JPH0816756B2 (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| GB2329061A (en) | Liquid crystal display and method of manufacturing the same. | |
| US7361931B2 (en) | Active matrix electro-luminescent display with an organic leveling layer | |
| US5352907A (en) | Thin-film transistor | |
| JPH01217325A (ja) | 液晶表示装置 | |
| JPH01219824A (ja) | 非晶質シリコン薄膜トランジスタアレイ基板 | |
| JP3454340B2 (ja) | 液晶表示装置 | |
| JP3924384B2 (ja) | 薄膜トランジスタ | |
| JP3657371B2 (ja) | アクティブマトリクス型表示装置 | |
| US7619695B2 (en) | Liquid crystal display and manufacturing method therefor | |
| US5663575A (en) | Liquid crystal display device providing a high aperture ratio | |
| JPH08213626A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2914336B2 (ja) | 液晶表示装置 | |
| JP3085305B2 (ja) | 液晶表示装置の製造方法 | |
| KR0124976B1 (ko) | 개구율 향상을 위한 액정표시장치 및 그 제조방법 | |
| JP3003687B2 (ja) | 液晶表示装置の製造方法 | |
| JP3006990B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| KR0154810B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 19990930 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20000214 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040303 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040303 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040430 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |