CN100557806C

CN100557806C - 像素结构

Info

Publication number: CN100557806C
Application number: CNB2006101537758A
Authority: CN
Inventors: 林俊安; 刘文雄
Original assignee: Chunghwa Picture Tubes Ltd
Current assignee: Chunghwa Picture Tubes Ltd
Priority date: 2006-09-11
Filing date: 2006-09-11
Publication date: 2009-11-04
Anticipated expiration: 2026-09-11
Also published as: CN101145563A

Abstract

本发明一种像素结构，此像素结构是借助一U型存储电容电极，以增加像素的开口率，并可同时补偿因曝光机Y方向的偏移所造成的栅极-漏极寄生电容Cgd值的变动，以降低像素馈通电压的变异。

Description

像素结构

技术领域

本发明有关于一种像素结构，且特别有关于一种具有U型第一存储电容电极的像素结构。

背景技术

现今社会多媒体技术相当发达，多半受惠于半导体元件或显示装置的进步。就显示器而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)已逐渐成为市场主流。

一般的薄膜晶体管液晶显示器主要是由一薄膜晶体管阵列基板、一彩色滤光基板以及一夹于二者之间的液晶层所构成。其中，薄膜晶体管阵列基板是由多个呈矩阵型式排列的像素结构所构成。每一像素结构主要由一薄膜晶体管、一像素电极(Pixel electrode)以及一像素存储电容所构成。而上述的薄膜晶体管包括栅极(Gate)、沟道层(Channel)、漏极(Drain)与源极(Source)，此薄膜晶体管是用以作为液晶显示单元的开关元件。当像素电极处于选择状态下(即打开″ON″的状态下)，信号将会写入此像素上；当像素电极处于非选择的状态下(即关闭″OFF″的状态下)，可借助像素存储电容维持驱动液晶的电位。

图1为现有的像素结构的上视示意图。请参考图1，现有的像素结构100主要包括一扫描配线110、一数据配线120、一存储电容电极130、一薄膜晶体管140、一保护层(图中未示)以及一像素电极150。扫描配线110与数据配线120是配置于一基板(图中未示)上。H型的存储电容电极130是配置于基板上。更进一步而言，此存储电容电极130包括两分支130a、130b以及连接于二者之间的中间部分130c。薄膜晶体管140是配置于基板上，并借助扫描配线110与数据配线120驱动。保护层覆盖住上述的扫描配线110、数据配线120、存储电容电极130以及薄膜晶体管140。像素电极150是借助保护层中的接触窗CH与薄膜晶体管140电性连接。

在上述像素结构100中，存储电容电极130是呈H型结构分布，其中间部分130c会横跨在像素结构100的开口部的中央，因此，会降低像素的开口率。此外，在对配向膜进行配向(rubbing)时，容易因中间部分130c的存在而造成配向不良的问题，导致像素开口部中央产生漏光的问题，进而使得面板的对比度降低。

在不改变存储电容型式设计的状况下，若欲提高像素的开口率时，请参考图2，可借助减少中间部分130c的宽度，并增加分支130a、130b的宽度，以维持相同的存储电容。图3A为具有图1的像素结构的薄膜晶体管阵列基板与彩色滤光基板组合后，其存储电容电极与黑矩阵相对关系的示意图；图3B为具有图1的像素结构的薄膜晶体管阵列基板与彩色滤光基板组合发生偏移后，其存储电容电极与黑矩阵相对关系的示意图。为简化图示起见，在图3A及3B中仅绘示出黑矩阵的内缘B1、B2，而不绘示出彩色滤光基板上的元件。请同时参考图3A及3B，在黑矩阵设计时为避免产生斜漏光的情形，需保持存储电容电极130的外缘到黑矩阵的内缘B1的距离为p，而存储电容电极130的内缘到黑矩阵的内缘B1的距离为r。如此，当薄膜晶体管阵列基板与彩色滤光基板组合发生x方向偏移时，不会影响到像素的开口率。

图4A为具有图2的像素结构的薄膜晶体管阵列基板与彩色滤光基板组合后，其存储电容电极与黑矩阵相对关系的示意图；图4B为具有图2的像素结构的薄膜晶体管阵列基板与彩色滤光基板组合发生偏移后，其存储电容电极与黑矩阵相对关系的示意图。为简化图示起见，在图4A及4B中仅绘示出黑矩阵的内缘B1、B2，而不绘示出彩色滤光基板上的元件。请同时参考图4A及4B，当薄膜晶体管阵列基板与彩色滤光基板组合发生x方向偏移，且若组立偏移大于r时，将会影响到像素的开口率，使开口率不稳定。

图5A绘示为利用微影制程形成源极与漏极的过程中，在曝光机没有发生偏移的状况下，栅极、源极与漏极的相对位置示意图。图5B绘示为利用微影制程形成源极与漏极的过程中，在曝光机发生偏移的状况下，栅极、源极与漏极的相对位置示意图。相较于图5A中所示的源极S与漏极D，图5B中所示的源极S与漏极D明显地往下偏移，如此，将使得漏极与栅极二者间重叠的面积增加(即图5B中所示的黑色区块)，即代表栅极-漏极寄生电容Cgd值变大，此举将会使得用以驱动液晶分子的像素馈通电压(Feed-Through Voltage)增加，进而影响到显示品质。

发明内容

本发明的目的是提供一种像素结构，此像素结构是借助一U型的第一存储电容电极，以增加像素的开口率，并可同时补偿因曝光机Y方向的偏移所造成的栅极-漏极寄生电容Cgd值的变动，以降低像素馈通电压的变异。

为达上述或其他目的，本发明提出一种像素结构，此像素结构是配置于一基板上，其包括一扫描配线、一数据配线、一第一存储电容电极、一薄膜晶体管、一第二存储电容电极以及一像素电极。扫描配线与数据配线是交叉配置于基板上。第一存储电容电极是配置于基板上，其包括一第一部分、一第二部分以及一第三部分。此第一部分实质上平行且邻近于数据配线，且其具有邻近于扫描配线的一第一端。第二部分实质上平行且邻近于下一条数据配线，且其具有邻近于扫描配线的一第二端。第三部分实质上平行且邻近于扫描配线，且连接于第一端与第二端之间。第一存储电容电极的第一部分、第二部分及第三部分形成一U型结构。薄膜晶体管是配置于基板上，并借助扫描配线以及数据配线驱动，其中薄膜晶体管包括一栅极、一沟道层、一源极以及一漏极。第二存储电容电极是位于第三部分的上方，并覆盖住部分的第三部分，且与漏极电性连接，该第二存储电容电极部分凸出于该第一存储电容电极的该第三部分。像素电极与薄膜晶体管电性连接。

在本发明一实施例中，上述栅极与扫描配线电性连接，源极与数据配线电性连接，且漏极与像素电极电性连接。

在本发明一实施例中，漏极与第二存储电容电极是由同一膜层所组成。

在本发明一实施例中，漏极还包括一漏极连接部，第二存储电容电极是经由漏极连接部连接于漏极。

在本发明一实施例中，第二存储电容电极实质上平行于第一存储电容电极的第三部分。

在本发明一实施例中，此像素结构还包括一保护层，此保护层是覆盖扫描配线、数据配线、第一存储电容电极、薄膜晶体管以及第二存储电容电极，其中像素电极经由保护层的一接触窗与漏极电性连接。

本发明的像素结构因采用U型存储电容电极，所以，可有助于提升像素的开口率，并可增加显示面板的辉度。此外，相较于现有的像素结构中所采用的H型的存储电容电极，此像素的中间部分不会存在有存储电容电极，如此，即可避免现有技术中因存储电容电极横跨像素的中间部分而造成配向不良的问题，以提升面板的对比度。

再者，本发明的像素结构可利用第一存储电容电极与第二存储电容电极之间重叠的面积以增加存储电容。而不像现有的像素结构一样，需借助减少H型存储电容电极的中间部分的宽度以及增加其分支部分的宽度，以达到同样的存储电容。如此，可维持第一存储电容电极的内缘以及外缘到黑矩阵的内缘的距离，以保持稳定的开口率。另外，在形成薄膜晶体管的源极与漏极的过程中，若在曝光机发生Y方向偏移的状况时，由于第一存储电容电极与第二存储电容电极之间重叠的面积也会相对的增加，而存储电容也会随之增加，以补偿因曝光机Y方向的偏移造成的栅极-漏极寄生电容Cgd增加量所导致的像素馈通电压的增加。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图作详细说明如下。

附图说明

图1为现有的像素结构的上视示意图。

图2为图1中所示的像素结构的存储第二存储电容电极其中间部分的宽度减少，而两分支的宽度加宽后的局部上视示意图。

图3A为具有图1的像素结构的薄膜晶体管阵列基板与彩色滤光基板组合后，其存储电容电极与黑矩阵相对关系的示意图。

图3B为具有图1的像素结构的薄膜晶体管阵列基板与彩色滤光基板组合发生偏移后，其存储电容电极与黑矩阵相对关系的示意图。

图4A为具有图2的像素结构的薄膜晶体管阵列基板与彩色滤光基板组合后，其存储电容电极与黑矩阵相对关系的示意图。

图4B为具有图2的像素结构的薄膜晶体管阵列基板与彩色滤光基板组合发生偏移后，其存储电容电极与黑矩阵相对关系的示意图。

图5A为利用微影制程形成源极与漏极的过程中，在曝光机没有发生偏移的状况下，栅极、源极与漏极相对位置示意图。

图5B为利用微影制程形成源极与漏极的过程中，在曝光机发生偏移的状况下，栅极、源极与漏极相对位置示意图。

图6为根据本发明第一实施例的一种像素结构的上视示意图。

图7为根据本发明第二实施例的一种像素结构的上视示意图。

图8A为利用微影制程形成图7中所示的源极与漏极的过程中，在曝光机没有发生偏移的状况下，栅极、源极与漏极的相对位置示意图。

图8B为利用微影制程形成图7中所示源极与漏极的过程中，在曝光机发生Y方向偏移的状况下，栅极、源极与漏极的相对位置示意图。

具体实施方式

第一实施例

图6为根据本发明第一实施例的一种像素结构的上视示意图。请参考图6，此像素结构200是配置于一基板(图中未示)上，其主要包括一扫描配线210、一数据配线220、一第一存储电容电极230、一薄膜晶体管240、一第二存储电容电极250、一保护层(图中未示)以及一像素电极260。以下将搭配图示说明各元件的结构以及元件间的连接关系。

扫描配线210与数据配线220是交叉配置于基板上。在此实施例中，是将第一存储电容电极230设计为一U型结构，以提升像素的开口率。此U型的第一存储电容电极230包括一第一部分232、一第二部分234以及一第三部分236。靠近图面中左边的第一部分232实质上是邻近于数据配线220，且与数据配线220相平行，此外，第一部分232具有邻近于扫描配线210之第一端232a。而靠近图面中右边的第二部分234实质上是邻近于下一条数据配线(图中未示)，且与下一条数据配线相平行，此外，第二部分234具有邻近于扫描配线210的第二端234a。第三部分236实质上是邻近于扫描配线210，且与扫描配线210相平行，此外，第三部分236是连接于第一部分232第一端232a与第二部分234第二端234a之间，如此，第一部分232、第二部分234与第三部分236即可构成一U型结构。相较于现有的像素结构中所采用的H型的存储电容电极，此U型的第一存储电容电极230的设计将有助于提升像素的开口率，且由于第三部分236是位于邻近于扫描配线210，因此，在进行配向(rubbing)制程时开口部不会有配向不良的问题产生。

薄膜晶体管240是配置于基板上，并借助扫描配线210与数据配线220驱动。此薄膜晶体管240主要包含一栅极241、一沟道层242、一源极243以及一漏极244。扫描配线210对应于沟道层242之处即作为栅极241来使用；沟道层242是位于栅极241的上方；源极243与漏极244是配置于沟道层242上，此源极243是与数据配线220电性连接。

在此实施例中，漏极244在邻近于第一存储电容电极230的第三部分236的一侧是延伸出一漏极连接部244a，如此，第二存储电容电极250即可经由漏极连接部244a与漏极244电性连接。在制作此像素结构200时，漏极244、漏极连接部244a与第二存储电容电极250是由同一膜层所组成。由图6可知：第二存储电容电极250是位于第一存储电容电极230的第三部分236的上方，并覆盖住部分的第三部分236，且实质上与第三部分236相平行。如此，即可借助第一存储电容电极230的第三部分236与第二存储电容电极250之间重叠的面积以增加存储电容。

保护层(图中未示)是覆盖于扫描配线210、数据配线220、第一存储电容电极230、薄膜晶体管240以及第二存储电容电极250的上方。像素电极260是经由保护层中的接触窗CH与薄膜晶体管240的漏极244电性连接。

在此像素结构200中，可利用第一存储电容电极230与第二存储电容电极250之间重叠的面积以增加存储电容，而不像图2中所示的像素结构一样需借助减少中间部分的宽度，并增加两分支的宽度，以维持相同的存储电容。因此，可维持第一存储电容电极230的内缘以及外缘到黑矩阵(图中未示)的内缘的距离，以保持稳定的开口率。

第三实施例

图7为根据本发明的第二实施例的一种像素结构的上视示意图。请参考图7，此像素结构200’大致上与图6中所示的像素结构200雷同，而二者间不同之处在于：图7中所示的第二存储电容电极250’是部分凸出于第一存储电容电极230的第三部分236。

图8A为利用微影制程形成图7中所示的源极与漏极的过程中，在曝光机没有发生偏移的状况下，栅极、源极与漏极的相对位置示意图。图8B为利用微影制程形成图7中所示源极与漏极的过程中，在曝光机发生Y方向偏移的状况下，栅极、源极与漏极的相对位置示意图。相较于图8A中所示的源极与漏极，图8B中所示的源极与漏极明显地往下偏移，如此，将使得漏极与栅极二者间重叠的面积增加，即代表栅极-漏极寄生电容Cgd值变大。不过，由图8B可知：当发生Y方向偏移时，第一存储电容电极230的第三部分236与第二存储电容电极250’之间重叠的面积也会相对的增加，而存储电容也会随之增加，如此，即可补偿因曝光机Y方向的偏移造成的栅极-漏极寄生电容Cgd增加量所导致的像素馈通电压的增加。

综上所述，本发明的像素结构至少具有下列优点：

(1)相较于现有像素结构中所采用的H型的存储电容电极，本发明的像素结构中是采用U型的第一存储电容电极，如此，可有助于提升像素的开口率。

(2)由于第一存储电容电极是为一U型结构，因此，在像素区域中央不会有存储电容电极存在，因此，在进行研磨制程时不会有配向不良的问题产生，以提升显示面板的对比度。

(3)在本发明所揭露的像素结构中可利用第一存储电容电极与第二存储电容电极之间重叠的面积以增加存储电容。因此，不像现有的像素结构一样，需借助减少H型存储电容电极中间部分的宽度以及增加其分支部分的宽度，以达到同样的存储电容。如此，可维持第一存储电容电极的内缘以及外缘到黑矩阵的内缘的距离，以保持稳定的开口率。

(4)在利用微影制程形成本发明像素结构中的源极与漏极的过程中，若在曝光机发生Y方向偏移的状况时，由于第一存储电容电极与第二存储电容电极之间重叠的面积也会相对的增加，而存储电容也会随之增加，如此，即可补偿因曝光机Y方向的偏移造成的栅极-漏极寄生电容Cgd增加量所导致的像素馈通电压的增加。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims

1.一种像素结构，配置于一基板上，该像素结构包括：

一扫描配线以及一数据配线，该扫描配线与该数据配线是交叉配置于该基板上；

一第一存储电容电极，配置于该基板上，该第一存储电容电极包括：

一第一部分，平行且邻近于该数据配线，且该第一部分具有邻近于该扫描配线的一第一端；

一第二部分，平行且邻近于下一条数据配线，且该第二部分具有邻近于该扫描配线的一第二端；

一第三部分，平行且邻近于该扫描配线，并连接于该第一端与该第二端之间，该第一存储电容电极的该第一部分、该第二部分及该第三部分形成一U型结构；

一薄膜晶体管，配置于该基板上，并借助该扫描配线以及该数据配线驱动，其中该薄膜晶体管包括一栅极、一沟道层、一源极以及一漏极；

一第二存储电容电极，位于该第三部分的上方，并覆盖部分该第三部分，且与该漏极电性连接，该第二存储电容电极部分凸出于该第一存储电容电极的该第三部分；以及

一像素电极，该像素电极与该薄膜晶体管电性连接。

2.如权利要求1所述的像素结构，其特征在于，该栅极与该扫描配线电性连接，该源极与该数据配线电性连接，且该漏极与该像素电极电性连接。

3.如权利要求1所述的像素结构，其特征在于，该漏极与该第二存储电容电极是由同一膜层所组成。

4.如权利要求1所述的像素结构，其特征在于，该漏极还包括一漏极连接部，该第二存储电容电极是经由该漏极连接部连接于该漏极。

5.如权利要求1所述的像素结构，其特征在于，该第二存储电容电极平行于该第一存储电容电极的该第三部分。

6.如权利要求1所述的像素结构，其特征在于，还包括一保护层，覆盖该扫描配线、该数据配线、该第一存储电容电极、该薄膜晶体管以及该第二存储电容电极，其中该像素电极经由该保护层的一接触窗与该漏极电性连接。