JPH06104437A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06104437A JPH06104437A JP25259392A JP25259392A JPH06104437A JP H06104437 A JPH06104437 A JP H06104437A JP 25259392 A JP25259392 A JP 25259392A JP 25259392 A JP25259392 A JP 25259392A JP H06104437 A JPH06104437 A JP H06104437A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- electrode
- gate electrode
- added
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 液晶表示装置を構成するアクティブマトリク
ス基板のＴＦＴのゲート電極を下層に純Ａｌ、上層に陽
極酸化可能な不純物を含むＡｌである２層構造を用いて
形成することにより、抵抗を増加させることなくＡｌの
ヒロックを防止し、低リーク電流の陽極酸化膜の形成を
可能にしてゲート電極とソース電極との短絡不良を抑制
する。 【構成】 ガラス基板１１上にＳｉを添加したアルミニ
ウム１２ａおよび２ａｔ％のＴａを含むアルミニウム１
２ｂよりなるゲート電極を形成し、ゲート電極を被覆す
るように陽極酸化法により酸化アルミニウムゲート絶縁
層１３を形成し、非晶質シリコン半導体層１５が窒化シ
リコンゲート絶縁膜１４を介して形成し、液晶に電圧を
印加する透明表示電極１８を形成し、チタンおよびアル
ミニウムよりなるソース、ドレイン電極７ａ、７ｂがリ
ンを含む非晶質シリコン半導体層６ａ、６ｂを介して形
成し、ドレイン電極７ｂを透明表示電極１８に接続す
る。
ス基板のＴＦＴのゲート電極を下層に純Ａｌ、上層に陽
極酸化可能な不純物を含むＡｌである２層構造を用いて
形成することにより、抵抗を増加させることなくＡｌの
ヒロックを防止し、低リーク電流の陽極酸化膜の形成を
可能にしてゲート電極とソース電極との短絡不良を抑制
する。 【構成】 ガラス基板１１上にＳｉを添加したアルミニ
ウム１２ａおよび２ａｔ％のＴａを含むアルミニウム１
２ｂよりなるゲート電極を形成し、ゲート電極を被覆す
るように陽極酸化法により酸化アルミニウムゲート絶縁
層１３を形成し、非晶質シリコン半導体層１５が窒化シ
リコンゲート絶縁膜１４を介して形成し、液晶に電圧を
印加する透明表示電極１８を形成し、チタンおよびアル
ミニウムよりなるソース、ドレイン電極７ａ、７ｂがリ
ンを含む非晶質シリコン半導体層６ａ、６ｂを介して形
成し、ドレイン電極７ｂを透明表示電極１８に接続す
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特に液晶な
どと組み合わせて画像表示装置を構成するための薄膜ト
ランジスタ（以後ＴＦＴと呼ぶ）のゲート電極および配
線に用いる材料に関するものである。
どと組み合わせて画像表示装置を構成するための薄膜ト
ランジスタ（以後ＴＦＴと呼ぶ）のゲート電極および配
線に用いる材料に関するものである。
【０００２】
【従来の技術】液晶表示装置は低消費電力、フルカラー
化が容易等の特徴を有することから薄型ディスプレイの
中で有望視され、近年表示画面の大型化に関する開発が
活発である。
化が容易等の特徴を有することから薄型ディスプレイの
中で有望視され、近年表示画面の大型化に関する開発が
活発である。
【０００３】従来のＴＦＴの構造を（図４）に示す要部
構成断面図により説明する。ガラス基板１上に例えばア
ルミニウムよりなるゲート電極２が形成され、ゲート電
極２を被覆するように酸化アルミニウムの第１のゲート
絶縁層３が形成され、非晶質シリコン半導体層５が窒化
シリコンの第２のゲート絶縁膜４を介して形成され、チ
タンおよびアルミニウムよりなるソース、ドレイン電極
７ａ、７ｂがリンを含む非晶質シリコン半導体層６ａ、
６ｂを介して形成され、液晶に電圧を印加する透明表示
電極８がドレイン電極７ｂと接続して形成されている。
構成断面図により説明する。ガラス基板１上に例えばア
ルミニウムよりなるゲート電極２が形成され、ゲート電
極２を被覆するように酸化アルミニウムの第１のゲート
絶縁層３が形成され、非晶質シリコン半導体層５が窒化
シリコンの第２のゲート絶縁膜４を介して形成され、チ
タンおよびアルミニウムよりなるソース、ドレイン電極
７ａ、７ｂがリンを含む非晶質シリコン半導体層６ａ、
６ｂを介して形成され、液晶に電圧を印加する透明表示
電極８がドレイン電極７ｂと接続して形成されている。
【０００４】次に上述の構造を持つＴＦＴの製作工程に
ついて簡単に説明する。まず、ガラス基板１上にＡｌを
成膜して、フォトリソグラフィー技術によりゲート電極
２を形成する。次に前述のゲート電極２の必要部分に陽
極酸化することにより酸化アルミニウムの第１のゲート
絶縁膜３を形成する。次にＴＦＴの主材料である窒化シ
リコン（ＳｉＮｘ）からなる第２のゲート絶縁膜４、ア
モルファスシリコン（ａ−Ｓｉ）半導体層５、およびソ
ース、ドレイン電極−半導体層間でオーミック接触を得
るためのｎ+−ａ−Ｓｉ層をプラズマＣＶＤ法により連
続成膜し、ＴＦＴを形成するところ以外のａ−Ｓｉ層お
よびｎ+−ａ−Ｓｉ層をエッチング除去する。
ついて簡単に説明する。まず、ガラス基板１上にＡｌを
成膜して、フォトリソグラフィー技術によりゲート電極
２を形成する。次に前述のゲート電極２の必要部分に陽
極酸化することにより酸化アルミニウムの第１のゲート
絶縁膜３を形成する。次にＴＦＴの主材料である窒化シ
リコン（ＳｉＮｘ）からなる第２のゲート絶縁膜４、ア
モルファスシリコン（ａ−Ｓｉ）半導体層５、およびソ
ース、ドレイン電極−半導体層間でオーミック接触を得
るためのｎ+−ａ−Ｓｉ層をプラズマＣＶＤ法により連
続成膜し、ＴＦＴを形成するところ以外のａ−Ｓｉ層お
よびｎ+−ａ−Ｓｉ層をエッチング除去する。
【０００５】次にｉＴＯを成膜して、フォトリソグラフ
ィー技術により透明表示電極８を形成する。次に、ゲー
ト電極配線の表面を露出させてソース、ドレイン電極を
形成するソース配線との電気的接触を得るために窒化シ
リコンゲート絶縁膜に開孔部を設け、次にＴｉおよびＡ
ｌの順に成膜して、フォトリソグラフィー技術によりソ
ース、ドレイン電極７ａ、７ｂを形成し、ＴＦＴのチャ
ンネル部上のｎ+−ａ−Ｓｉ層を除去してＴＦＴが完成
する。
ィー技術により透明表示電極８を形成する。次に、ゲー
ト電極配線の表面を露出させてソース、ドレイン電極を
形成するソース配線との電気的接触を得るために窒化シ
リコンゲート絶縁膜に開孔部を設け、次にＴｉおよびＡ
ｌの順に成膜して、フォトリソグラフィー技術によりソ
ース、ドレイン電極７ａ、７ｂを形成し、ＴＦＴのチャ
ンネル部上のｎ+−ａ−Ｓｉ層を除去してＴＦＴが完成
する。
【０００６】ここで、フォトリソグラフィ技術によるア
ルミニウムゲート電極２形成時や、プラズマＣＶＤによ
る絶縁膜４、半導体層５の成膜等、製造プロセス中に熱
工程が存在するために、純アルミニウムを用いたゲート
電極ではヒロック（突起）が生じ、それにともない陽極
酸化工程の酸化アルミニウムの形成で突起を十分に被覆
できないことにより絶縁性が低下して、行配線と列配線
間が短絡する不良が発生したり、ゲート電極配線にソー
ス電極配線が接触する部分のＡｌ表面が荒れて接触不良
が発生する確立が高い。
ルミニウムゲート電極２形成時や、プラズマＣＶＤによ
る絶縁膜４、半導体層５の成膜等、製造プロセス中に熱
工程が存在するために、純アルミニウムを用いたゲート
電極ではヒロック（突起）が生じ、それにともない陽極
酸化工程の酸化アルミニウムの形成で突起を十分に被覆
できないことにより絶縁性が低下して、行配線と列配線
間が短絡する不良が発生したり、ゲート電極配線にソー
ス電極配線が接触する部分のＡｌ表面が荒れて接触不良
が発生する確立が高い。
【０００７】従来、このような不良を防止するために、
本出願人による出願の特願平３−３４７１８２号で発明
したように、陽極酸化可能な高融点金属を不純物として
添加したＡｌを用いてゲート電極を形成して、Ａｌのヒ
ロックを抑制し、良好な絶縁性を有する陽極酸化膜を形
成できるようにして上述の不良を防止した。
本出願人による出願の特願平３−３４７１８２号で発明
したように、陽極酸化可能な高融点金属を不純物として
添加したＡｌを用いてゲート電極を形成して、Ａｌのヒ
ロックを抑制し、良好な絶縁性を有する陽極酸化膜を形
成できるようにして上述の不良を防止した。
【０００８】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、アルミニウムに高融点金属の不純物を添
加しているために配線抵抗が極めて増加するという問題
点を有していた（図２参照）。本発明はかかる点に鑑み
なされたもので、電極の配線抵抗を増加させることな
く、Ａｌのヒロックを防止し、ゲート絶縁膜として層間
絶縁性の高い陽極酸化膜を形成できるようにして、高性
能で歩留まりの高い半導体装置を提供するものである。
来の構成では、アルミニウムに高融点金属の不純物を添
加しているために配線抵抗が極めて増加するという問題
点を有していた（図２参照）。本発明はかかる点に鑑み
なされたもので、電極の配線抵抗を増加させることな
く、Ａｌのヒロックを防止し、ゲート絶縁膜として層間
絶縁性の高い陽極酸化膜を形成できるようにして、高性
能で歩留まりの高い半導体装置を提供するものである。
【０００９】
【課題を解決するための手段】本発明は上記問題点を解
決するために、行配線あるいはゲート電極を、下層にシ
リコンまたは銅あるいはその両方を添加したアルミニウ
ム、または純アルミニウム、上層に陽極酸化可能な高融
点金属を不純物として添加したアルミニウムからなる２
層構造を用いて形成する。また、高融点金属がタンタ
ル、チタン、モリブデン、タングステン、ハフニウム、
ニオブ、ジルコニウム、バナジウムのいずれかであるこ
とを特徴とするものである。
決するために、行配線あるいはゲート電極を、下層にシ
リコンまたは銅あるいはその両方を添加したアルミニウ
ム、または純アルミニウム、上層に陽極酸化可能な高融
点金属を不純物として添加したアルミニウムからなる２
層構造を用いて形成する。また、高融点金属がタンタ
ル、チタン、モリブデン、タングステン、ハフニウム、
ニオブ、ジルコニウム、バナジウムのいずれかであるこ
とを特徴とするものである。
【００１０】
【作用】本発明の上記技術的手段によれば、シリコンま
たは銅あるいはその両方を添加したアルミニウム、また
は純アルミニウムを高融点金属を添加したアルミニウム
の下層に配した構造でゲート電極を形成することによ
り、配線抵抗を従来の高融点金属を添加アルミニウム１
層を用いた場合よりも減少させることができる。しかも
上層の陽極酸化可能な高融点金属を不純物として添加し
たアルミニウムにより製造プロセス中の熱工程によるヒ
ロックを抑制し、さらに添加された不純物そのものが陽
極酸化により酸化物となるため、良好な絶縁性を有する
陽極酸化膜が形成できるため、ゲート電極とソース、ド
レイン電極との短絡不良が防止できる。また、ヒロック
が発生しないことによりゲート電極配線へのソース電極
配線の接触不良も防止できる。
たは銅あるいはその両方を添加したアルミニウム、また
は純アルミニウムを高融点金属を添加したアルミニウム
の下層に配した構造でゲート電極を形成することによ
り、配線抵抗を従来の高融点金属を添加アルミニウム１
層を用いた場合よりも減少させることができる。しかも
上層の陽極酸化可能な高融点金属を不純物として添加し
たアルミニウムにより製造プロセス中の熱工程によるヒ
ロックを抑制し、さらに添加された不純物そのものが陽
極酸化により酸化物となるため、良好な絶縁性を有する
陽極酸化膜が形成できるため、ゲート電極とソース、ド
レイン電極との短絡不良が防止できる。また、ヒロック
が発生しないことによりゲート電極配線へのソース電極
配線の接触不良も防止できる。
【００１１】
【実施例】以下、本発明の実施例を図を用いて説明す
る。
る。
【００１２】（図１）に本実施例の半導体装置であるＴ
ＦＴの要部構成断面図を示す。ガラス基板１１上に１ａ
ｔ％のＳｉを含むアルミニウム１２ａおよび２ａｔ％の
Ｔａを含むアルミニウム１２ｂよりなるゲート電極を形
成し、ゲート電極を被覆するように陽極酸化法により酸
化アルミニウムゲート絶縁層１３を形成し、非晶質シリ
コン半導体層１５が窒化シリコンゲート絶縁膜１４を介
して形成し、液晶に電圧を印加する透明表示電極１８を
形成し、チタンおよびアルミニウムよりなるソース、ド
レイン電極１７ａ、１７ｂがリンを含む非晶質シリコン
半導体層１６ａ、１６ｂを介して形成し、ドレイン電極
１７ｂを透明表示電極１８に接続する。
ＦＴの要部構成断面図を示す。ガラス基板１１上に１ａ
ｔ％のＳｉを含むアルミニウム１２ａおよび２ａｔ％の
Ｔａを含むアルミニウム１２ｂよりなるゲート電極を形
成し、ゲート電極を被覆するように陽極酸化法により酸
化アルミニウムゲート絶縁層１３を形成し、非晶質シリ
コン半導体層１５が窒化シリコンゲート絶縁膜１４を介
して形成し、液晶に電圧を印加する透明表示電極１８を
形成し、チタンおよびアルミニウムよりなるソース、ド
レイン電極１７ａ、１７ｂがリンを含む非晶質シリコン
半導体層１６ａ、１６ｂを介して形成し、ドレイン電極
１７ｂを透明表示電極１８に接続する。
【００１３】この構成を有するＴＦＴの製造方法につい
て簡単に説明する。ガラス基板１１上に１ａｔ％のＳｉ
を添加したアルミニウム膜（膜厚１００ｎｍ）、さらに
その上に重なるように高融点金属のタンタルを２ａｔ％
添加したアルミニウム膜（膜厚２００ｎｍ）を直流スパ
ッタ法で形成し、ホトリソグラフィ技術により加工を行
って図に示すようにゲート電極形成する。
て簡単に説明する。ガラス基板１１上に１ａｔ％のＳｉ
を添加したアルミニウム膜（膜厚１００ｎｍ）、さらに
その上に重なるように高融点金属のタンタルを２ａｔ％
添加したアルミニウム膜（膜厚２００ｎｍ）を直流スパ
ッタ法で形成し、ホトリソグラフィ技術により加工を行
って図に示すようにゲート電極形成する。
【００１４】次に、このゲート電極の表面を陽極酸化
し、酸化アルミニウムゲート絶縁膜（膜厚１５０ｎｍ）
１３を形成する。ここで、陽極酸化液には、水に対しほ
う酸アンモニウムを３％溶かした水溶液と、エチレング
リコールを１：９の割合で混合したものを、ｐＨを６〜
７に調整した中性のものを用いた。また、陽極酸化液温
度を３０℃に保ち、さらに陽極酸化電圧を１０５Ｖ、陽
極酸化電流を５ｍＡ／ｃｍ2とし陽極酸化を行った。
し、酸化アルミニウムゲート絶縁膜（膜厚１５０ｎｍ）
１３を形成する。ここで、陽極酸化液には、水に対しほ
う酸アンモニウムを３％溶かした水溶液と、エチレング
リコールを１：９の割合で混合したものを、ｐＨを６〜
７に調整した中性のものを用いた。また、陽極酸化液温
度を３０℃に保ち、さらに陽極酸化電圧を１０５Ｖ、陽
極酸化電流を５ｍＡ／ｃｍ2とし陽極酸化を行った。
【００１５】次にＴＦＴの主材料である窒化シリコン
（ＳｉＮｘ）からなる第２のゲート絶縁膜、アモルファ
スシリコン（ａ−Ｓｉ）半導体層、リンを含む非晶質シ
リコン半導体層を１３．５６ＭＨｚの周波数のプラズマ
ＣＶＤ法により順次連続形成する。つづいて形成された
非晶質シリコン半導体層、リンを含む非晶質シリコン半
導体層を弗酸と硝酸の混合液を用いて島状にする。
（ＳｉＮｘ）からなる第２のゲート絶縁膜、アモルファ
スシリコン（ａ−Ｓｉ）半導体層、リンを含む非晶質シ
リコン半導体層を１３．５６ＭＨｚの周波数のプラズマ
ＣＶＤ法により順次連続形成する。つづいて形成された
非晶質シリコン半導体層、リンを含む非晶質シリコン半
導体層を弗酸と硝酸の混合液を用いて島状にする。
【００１６】次にｉＴＯを成膜して、フォトリソグラフ
ィー技術により透明表示電極を形成する。次にＴｉおよ
びＡｌの順に成膜して、フォトリソグラフィー技術によ
りソース、ドレイン電極を形成し、最後にＴＦＴチャン
ネル部の非晶質シリコン半導体層上に残存しているリン
を含む非晶質シリコン半導体層を除去して本実施例のＴ
ＦＴが完成する。
ィー技術により透明表示電極を形成する。次にＴｉおよ
びＡｌの順に成膜して、フォトリソグラフィー技術によ
りソース、ドレイン電極を形成し、最後にＴＦＴチャン
ネル部の非晶質シリコン半導体層上に残存しているリン
を含む非晶質シリコン半導体層を除去して本実施例のＴ
ＦＴが完成する。
【００１７】本実施例によれば、（図２）に示すように
タンタルを添加したアルミニウム単層の配線抵抗に比べ
て配線抵抗を１／２以下にできる。
タンタルを添加したアルミニウム単層の配線抵抗に比べ
て配線抵抗を１／２以下にできる。
【００１８】また、上層に２ａｔ％のＴａを含むアルミ
ニウムを用いてゲート電極を形成するため、フォトリソ
グラフィ工程における熱処理を経過してもヒロックの発
生を抑制でき、その後の陽極酸化法を用いて形成する酸
化アルミニウムの被覆性が向上する。本実施例の陽極酸
化法により形成した酸化アルミニウムのリーク電流は、
純度９９．９９％のＡｌを陽極酸化して形成した酸化ア
ルミニウムのリーク電流と同等であり、ゲート電極とソ
ース、ドレイン電極との短絡を防止でき、歩留りを向上
できる。さらに３００℃でＳｉＮｘを形成した後でもヒ
ロックの発生はほとんど見られず、ゲート電極配線とソ
ース電極配線との接触部のＡｌの表面も荒れないため、
良好な電気的接触が得られた。
ニウムを用いてゲート電極を形成するため、フォトリソ
グラフィ工程における熱処理を経過してもヒロックの発
生を抑制でき、その後の陽極酸化法を用いて形成する酸
化アルミニウムの被覆性が向上する。本実施例の陽極酸
化法により形成した酸化アルミニウムのリーク電流は、
純度９９．９９％のＡｌを陽極酸化して形成した酸化ア
ルミニウムのリーク電流と同等であり、ゲート電極とソ
ース、ドレイン電極との短絡を防止でき、歩留りを向上
できる。さらに３００℃でＳｉＮｘを形成した後でもヒ
ロックの発生はほとんど見られず、ゲート電極配線とソ
ース電極配線との接触部のＡｌの表面も荒れないため、
良好な電気的接触が得られた。
【００１９】次に他の実施例について説明する。本実施
例は、前述の実施例に於て（図１）の１ａｔ％のＳｉを
添加したアルミニウム１２ａの代わりに純アルミニウム
を用いる。その他の構成、製造方法は前述の実施例と同
じである。
例は、前述の実施例に於て（図１）の１ａｔ％のＳｉを
添加したアルミニウム１２ａの代わりに純アルミニウム
を用いる。その他の構成、製造方法は前述の実施例と同
じである。
【００２０】本実施例によれば、（図２）に示すように
前述の実施例よりもさらに抵抗を減少させることがで
き、タンタルを添加したアルミニウム単層の配線抵抗に
比べて１／４程度まで減少できる。
前述の実施例よりもさらに抵抗を減少させることがで
き、タンタルを添加したアルミニウム単層の配線抵抗に
比べて１／４程度まで減少できる。
【００２１】さらに、本実施例のような製造方法にする
ことにより、上層の高融点金属添加したＡｌをエッチン
グする際に高融点金属がエッチングされずに表面に残っ
たとしても、下層の純アルミニウムがエッチングされる
と同時に自動的に残った高融点金属を除去できる効果を
も有する。
ことにより、上層の高融点金属添加したＡｌをエッチン
グする際に高融点金属がエッチングされずに表面に残っ
たとしても、下層の純アルミニウムがエッチングされる
と同時に自動的に残った高融点金属を除去できる効果を
も有する。
【００２２】次に本発明の他の実施例について説明す
る。（図３）は、本実施例のＴＦＴの要部構成断面図を
示す。（図３）に示すごとく、本実施例のＴＦＴはチャ
ンネル部を形成する非晶質シリコン半導体層上にパッシ
ベーション用窒化シリコン膜３９を形成し、他の構成は
前述の第１または第２の実施例と同様の構成である。
る。（図３）は、本実施例のＴＦＴの要部構成断面図を
示す。（図３）に示すごとく、本実施例のＴＦＴはチャ
ンネル部を形成する非晶質シリコン半導体層上にパッシ
ベーション用窒化シリコン膜３９を形成し、他の構成は
前述の第１または第２の実施例と同様の構成である。
【００２３】本実施例によれば前述の実施例と同様、配
線抵抗を増加させることなくゲート電極のヒロックを防
止し、低リーク電流の陽極酸化膜を形成できるため、ゲ
ート電極とソース電極間の短絡不良を防止して、パッシ
ベーション膜をチャンネル部に形成したＴＦＴを作製で
きる効果を有する。
線抵抗を増加させることなくゲート電極のヒロックを防
止し、低リーク電流の陽極酸化膜を形成できるため、ゲ
ート電極とソース電極間の短絡不良を防止して、パッシ
ベーション膜をチャンネル部に形成したＴＦＴを作製で
きる効果を有する。
【００２４】以上本発明の実施例ではアルミニウムに添
加する高融点金属としてＴａをを用いることを中心に説
明したが、他にＴｉ、Ｍｏ、Ｗ、Ｈｆ、Ｎｂ、Ｚｒ、Ｖ
をを用いても、同様の効果を有する。
加する高融点金属としてＴａをを用いることを中心に説
明したが、他にＴｉ、Ｍｏ、Ｗ、Ｈｆ、Ｎｂ、Ｚｒ、Ｖ
をを用いても、同様の効果を有する。
【００２５】また、下層のアルミニウムとしてＳｉを添
加したアルミニウムを用いた場合について説明したが、
銅を添加したアルミニウムあるいはＳｉと銅の両方を添
加したアルミニウムを用いても同様の効果を有する。
加したアルミニウムを用いた場合について説明したが、
銅を添加したアルミニウムあるいはＳｉと銅の両方を添
加したアルミニウムを用いても同様の効果を有する。
【００２６】
【発明の効果】以上述べてきたように、下層にＳｉを添
加したアルミニウムまたは純アルミニウム、上層に陽極
酸化可能な高融点金属を含むアルミニウムを用いてゲー
ト電極を形成することにより、配線抵抗を増加させるこ
となくヒロックを防止でき、低リーク電流の陽極酸化膜
を形成できるため、ゲート電極とソース電極との短絡不
良を防止でき、またゲート電極配線とソース電極配線の
接続部の接触不良を防止できるため、製造歩留りの高い
半導体装置を提供できる効果を有する。さらに、下層に
純アルミニウムを配することにより、エッチング不可能
な高融点金属が基板表面に残ることなくゲート電極をエ
ッチング形成できる効果をも有する。また、半導体装置
の歩留りを向上できることにより、これを用いた液晶表
示装置の製造コストを低減できる効果をも有する。
加したアルミニウムまたは純アルミニウム、上層に陽極
酸化可能な高融点金属を含むアルミニウムを用いてゲー
ト電極を形成することにより、配線抵抗を増加させるこ
となくヒロックを防止でき、低リーク電流の陽極酸化膜
を形成できるため、ゲート電極とソース電極との短絡不
良を防止でき、またゲート電極配線とソース電極配線の
接続部の接触不良を防止できるため、製造歩留りの高い
半導体装置を提供できる効果を有する。さらに、下層に
純アルミニウムを配することにより、エッチング不可能
な高融点金属が基板表面に残ることなくゲート電極をエ
ッチング形成できる効果をも有する。また、半導体装置
の歩留りを向上できることにより、これを用いた液晶表
示装置の製造コストを低減できる効果をも有する。
【図１】本発明の実施例における半導体装置の要部構成
断面図
断面図
【図２】Ｔａを添加したアルミニウム単層と、各種２層
構造の、Ｔａの添加量に対する比抵抗を示す図
構造の、Ｔａの添加量に対する比抵抗を示す図
【図３】本発明の第２の実施例における半導体装置の要
部構成断面図
部構成断面図
【図４】従来の半導体装置の要部構成断面図
１１ ガラス基板 １２ａ 純アルミニウムまたはＳｉを添加したアルミニ
ウム １２ｂ 高融点金属添加アルミニウム １３ 酸化アルミニウム絶縁層 １４ 窒化シリコン絶縁層 １５ 非晶質シリコン半導体層 １７ａ、７ｂ ソース、ドレイン電極 １８ 透明表示電極 ３９ パシベーション膜
ウム １２ｂ 高融点金属添加アルミニウム １３ 酸化アルミニウム絶縁層 １４ 窒化シリコン絶縁層 １５ 非晶質シリコン半導体層 １７ａ、７ｂ ソース、ドレイン電極 １８ 透明表示電極 ３９ パシベーション膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹田 守 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 松岡 富造 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (4)
- 【請求項１】基板の一主面上に下層がシリコンまたは銅
あるいはその両方を添加したアルミニウムからなり、上
層が陽極酸化可能な高融点金属を不純物として添加した
アルミニウムからなる２層構造を有する第１の導電体層
が選択的に形成され、前記第１の導電体層の表面に陽極
酸化により酸化膜が形成され、絶縁薄膜層を介してシリ
コンを主成分とする第１の非単結晶半導体層が前記第１
の導電体層と一部重なるように選択的に形成され、第２
の導電体層がリンを含むシリコンを主成分とする第２の
非単結晶半導体層を介して前記第１の非単結晶半導体層
と一部重なるように形成されていることを特徴とする半
導体装置。 - 【請求項２】基板の一主面上に下層が純アルミニウムか
らなり、上層が陽極酸化可能な高融点金属を不純物とし
て添加したアルミニウムからなる２層構造を有する第１
の導電体層が選択的に形成され、前記第１の導電体層の
表面に陽極酸化により酸化膜が形成され、絶縁薄膜層を
介してシリコンを主成分とする第１の非単結晶半導体層
が前記第１の導電体層と一部重なるように選択的に形成
され、第２の導電体層がリンを含むシリコンを主成分と
する第２の非単結晶半導体層を介して前記第１の非単結
晶半導体層と一部重なるように形成されていることを特
徴とする半導体装置。 - 【請求項３】高融点金属がＴａ、Ｔｉ、Ｍｏ、Ｗ、Ｈ
ｆ、Ｎｂ、Ｚｒ、Ｖのいずれかであることを特徴とする
請求項１または２記載の半導体装置。 - 【請求項４】第２の絶縁薄膜層が前記シリコンを主成分
とする第１の非単結晶半導体層と一部重なるように選択
的に形成されていることを特徴とする請求項１または２
記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25259392A JP3024387B2 (ja) | 1992-09-22 | 1992-09-22 | 半導体装置 |
| EP92120366A EP0545327A1 (en) | 1991-12-02 | 1992-11-28 | Thin-film transistor array for use in a liquid crystal display |
| US07/983,826 US5349205A (en) | 1991-12-02 | 1992-12-01 | Thin-film transistor array with anodic oxide for use in a liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25259392A JP3024387B2 (ja) | 1992-09-22 | 1992-09-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06104437A true JPH06104437A (ja) | 1994-04-15 |
| JP3024387B2 JP3024387B2 (ja) | 2000-03-21 |
Family
ID=17239530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25259392A Expired - Fee Related JP3024387B2 (ja) | 1991-12-02 | 1992-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3024387B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2741477A1 (fr) * | 1995-11-21 | 1997-05-23 | Lg Electronics Inc | Dispositif d'affichage a cristaux liquides ainsi que son procede de fabrication |
| KR20010043956A (ko) * | 1998-09-21 | 2001-05-25 | 모리시타 요이찌 | 반사형 액정 표시 장치 |
| US6514804B1 (en) | 1999-05-20 | 2003-02-04 | Nec Corporation | Thin-film transistor and fabrication method thereof |
| KR100445286B1 (ko) * | 1999-02-23 | 2004-08-21 | 샤프 가부시키가이샤 | 액정 표시 장치 및 그 제조 방법 |
| JP2008148474A (ja) * | 2006-12-07 | 2008-06-26 | Samsung Electronics Co Ltd | Ｄｃ／ｄｃコンバータ及び液晶表示装置 |
| CN101887893A (zh) * | 2010-06-10 | 2010-11-17 | 深超光电（深圳）有限公司 | 一种薄膜晶体管阵列基板及其制造方法 |
-
1992
- 1992-09-22 JP JP25259392A patent/JP3024387B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2741477A1 (fr) * | 1995-11-21 | 1997-05-23 | Lg Electronics Inc | Dispositif d'affichage a cristaux liquides ainsi que son procede de fabrication |
| US5825437A (en) * | 1995-11-21 | 1998-10-20 | Lg Electronics Inc. | Structure of a liquid crystal display device and a method of manufacturing same |
| KR20010043956A (ko) * | 1998-09-21 | 2001-05-25 | 모리시타 요이찌 | 반사형 액정 표시 장치 |
| KR100445286B1 (ko) * | 1999-02-23 | 2004-08-21 | 샤프 가부시키가이샤 | 액정 표시 장치 및 그 제조 방법 |
| US6514804B1 (en) | 1999-05-20 | 2003-02-04 | Nec Corporation | Thin-film transistor and fabrication method thereof |
| JP2008148474A (ja) * | 2006-12-07 | 2008-06-26 | Samsung Electronics Co Ltd | Ｄｃ／ｄｃコンバータ及び液晶表示装置 |
| US8542169B2 (en) | 2006-12-07 | 2013-09-24 | Samsung Display Co., Ltd. | DC/DC converter and liquid crystal display |
| CN101887893A (zh) * | 2010-06-10 | 2010-11-17 | 深超光电（深圳）有限公司 | 一种薄膜晶体管阵列基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3024387B2 (ja) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3744980B2 (ja) | 半導体装置 | |
| US5349205A (en) | Thin-film transistor array with anodic oxide for use in a liquid crystal display | |
| JPH1195261A (ja) | 液晶表示装置およびその作製方法 | |
| KR960010931B1 (ko) | 반도체 집접회로 및 그 제작방법 | |
| JPH06188419A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09283518A (ja) | 半導体装置およびその作製方法 | |
| KR930005549B1 (ko) | 표시패널 및 그의 제조방법 | |
| JP3137839B2 (ja) | アクティブマトリクス回路 | |
| JP3024387B2 (ja) | 半導体装置 | |
| JP3176253B2 (ja) | 回路基板 | |
| JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3047363B2 (ja) | 半導体装置およびその製造方法 | |
| JP3265622B2 (ja) | 液晶表示装置の製造方法 | |
| JP3175225B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100208044B1 (ko) | 금속배선기판 및 그의 제조방법 | |
| JP3099915B2 (ja) | 半導体装置とこれを用いた液晶表示装置 | |
| JP2817737B2 (ja) | 液晶表示装置 | |
| KR100190496B1 (ko) | 박막트랜지스터어레이 | |
| JP2585267B2 (ja) | 液晶表示装置 | |
| JPH01102525A (ja) | 薄膜トランジスタアレー、その製造方法およびこれを用いた液晶表示装置 | |
| JP3480791B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05152572A (ja) | 金属配線、及びそれを用いた半導体装置及びｔｆｔ液晶表示装置 | |
| JP3289979B2 (ja) | 半導体装置 | |
| JP3609314B2 (ja) | 薄膜トランジスタ及びアクティブマトリクス回路 | |
| JP2001264812A (ja) | 液晶表示素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |