JP3047363B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3047363B2 JP3047363B2 JP1767593A JP1767593A JP3047363B2 JP 3047363 B2 JP3047363 B2 JP 3047363B2 JP 1767593 A JP1767593 A JP 1767593A JP 1767593 A JP1767593 A JP 1767593A JP 3047363 B2 JP3047363 B2 JP 3047363B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- conductor layer
- semiconductor device
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特に液晶などと組み合わせて画像表示装
置を構成するための、薄膜トランジスタ（以後ＴＦＴと
呼ぶ）等の半導体装置およびその製造方法に関するもの
である。
造方法に関し、特に液晶などと組み合わせて画像表示装
置を構成するための、薄膜トランジスタ（以後ＴＦＴと
呼ぶ）等の半導体装置およびその製造方法に関するもの
である。
【０００２】
【従来の技術】液晶表示装置は低消費電力、フルカラー
化が容易等の特徴を有することから薄型ディスプレイの
中で有望視されており、近年、表示画面の大型化に関す
る開発が活発になされている。
化が容易等の特徴を有することから薄型ディスプレイの
中で有望視されており、近年、表示画面の大型化に関す
る開発が活発になされている。
【０００３】従来の液晶表示装置を構成するアクティブ
マトリクス基板におけるＴＦＴの構造を、図１の（ｄ）
に示す要部構成断面図を用いて説明する。従来のＴＦＴ
は、ガラス基板１上に例えばアルミニウムからなるゲー
ト電極２が形成され、そのゲート電極２を被覆するよう
にして酸化アルミニウムの第１のゲート絶縁層３が形成
され、さらに窒化シリコンの第２のゲート絶縁膜４を介
して非晶質シリコン半導体層５が形成され、チタンおよ
びアルミニウムからなるソース、ドレイン電極７ａ，７
ｂが、リンを含む非晶質シリコン半導体層６ａ、６ｂを
介して形成され、液晶に電圧を印加するための透明表示
電極８がドレイン電極７ｂと接続して形成されている。
マトリクス基板におけるＴＦＴの構造を、図１の（ｄ）
に示す要部構成断面図を用いて説明する。従来のＴＦＴ
は、ガラス基板１上に例えばアルミニウムからなるゲー
ト電極２が形成され、そのゲート電極２を被覆するよう
にして酸化アルミニウムの第１のゲート絶縁層３が形成
され、さらに窒化シリコンの第２のゲート絶縁膜４を介
して非晶質シリコン半導体層５が形成され、チタンおよ
びアルミニウムからなるソース、ドレイン電極７ａ，７
ｂが、リンを含む非晶質シリコン半導体層６ａ、６ｂを
介して形成され、液晶に電圧を印加するための透明表示
電極８がドレイン電極７ｂと接続して形成されている。
【０００４】次に上述の構造を持つＴＦＴの製作工程に
ついて簡単に説明する。まず、ガラス基板１上にアルミ
ニウムＡｌを成膜して、フォトリソグラフィー技術によ
りゲート電極２を形成する。次に前述のゲート電極２の
必要部分に陽極酸化することにより酸化アルミニウムの
第１のゲート絶縁膜３を形成する。次にＴＦＴの主材料
である窒化シリコンＳｉＮｘからなる第２のゲート絶縁
膜４、アモルファスシリコン（ａ−Ｓｉ）半導体層５、
およびソース、ドレイン電極−半導体層間でオーミック
接触を得るためのｎ+−ａ−Ｓｉ層をプラズマＣＶＤ法
により連続成膜し、ＴＦＴを形成するところ以外のａ−
Ｓｉ層およびｎ+−ａ−Ｓｉ層をエッチング除去する。
次にｉＴＯを成膜して、フォトリソグラフィー技術によ
り透明表示電極８を形成する。次に、ゲート電極配線の
表面を露出させてソース、ドレイン電極を形成するソー
ス配線との電気的接触を得るために、第２のゲート絶縁
膜４に開孔部を設け、次にチタンＴｉおよびアルミニウ
ムＡｌの順に成膜して、フォトリソグラフィー技術によ
りソース電極７ａ、ドレイン電極７ｂを形成し、ＴＦＴ
のチャンネル部上のｎ+−ａ−Ｓｉ層を除去してＴＦＴ
が完成する。
ついて簡単に説明する。まず、ガラス基板１上にアルミ
ニウムＡｌを成膜して、フォトリソグラフィー技術によ
りゲート電極２を形成する。次に前述のゲート電極２の
必要部分に陽極酸化することにより酸化アルミニウムの
第１のゲート絶縁膜３を形成する。次にＴＦＴの主材料
である窒化シリコンＳｉＮｘからなる第２のゲート絶縁
膜４、アモルファスシリコン（ａ−Ｓｉ）半導体層５、
およびソース、ドレイン電極−半導体層間でオーミック
接触を得るためのｎ+−ａ−Ｓｉ層をプラズマＣＶＤ法
により連続成膜し、ＴＦＴを形成するところ以外のａ−
Ｓｉ層およびｎ+−ａ−Ｓｉ層をエッチング除去する。
次にｉＴＯを成膜して、フォトリソグラフィー技術によ
り透明表示電極８を形成する。次に、ゲート電極配線の
表面を露出させてソース、ドレイン電極を形成するソー
ス配線との電気的接触を得るために、第２のゲート絶縁
膜４に開孔部を設け、次にチタンＴｉおよびアルミニウ
ムＡｌの順に成膜して、フォトリソグラフィー技術によ
りソース電極７ａ、ドレイン電極７ｂを形成し、ＴＦＴ
のチャンネル部上のｎ+−ａ−Ｓｉ層を除去してＴＦＴ
が完成する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来の構造では、フォトリソグラフィ技術によるアル
ミニウムゲート電極２形成時や、プラズマＣＶＤによる
絶縁膜４，半導体層５の成膜等において、製造プロセス
中に基板温度が高温となる熱工程が存在するために、純
アルミニウムを用いたゲート電極ではヒロック（突起の
成長）が生じ、その後の、陽極酸化工程の酸化アルミニ
ウムの形成の段階でその突起を十分に被覆できないこと
により絶縁性が低下して、行配線と列配線間が短絡する
不良が発生したり、ゲート電極配線にソース電極配線が
接触する部分のアルミニウムＡｌ表面が荒れて接触不良
が発生する確立が高くなるという課題があった。
た従来の構造では、フォトリソグラフィ技術によるアル
ミニウムゲート電極２形成時や、プラズマＣＶＤによる
絶縁膜４，半導体層５の成膜等において、製造プロセス
中に基板温度が高温となる熱工程が存在するために、純
アルミニウムを用いたゲート電極ではヒロック（突起の
成長）が生じ、その後の、陽極酸化工程の酸化アルミニ
ウムの形成の段階でその突起を十分に被覆できないこと
により絶縁性が低下して、行配線と列配線間が短絡する
不良が発生したり、ゲート電極配線にソース電極配線が
接触する部分のアルミニウムＡｌ表面が荒れて接触不良
が発生する確立が高くなるという課題があった。
【０００６】そこで、このようなアルミニウムゲート電
極に発生する不良を防止するために、陽極酸化可能な高
融点金属を不純物として添加したアルミニウムＡｌを用
いてゲート電極を形成することにより、アルミニウムＡ
ｌのヒロックを抑制し、良好な絶縁性を有する陽極酸化
膜を形成しようとする技術が検討されている。しかしこ
の技術を用いた場合には、ヒロックを抑制することがで
きるものの、アルミニウム層に高融点金属の不純物を添
加しているために配線抵抗が極めて増加するという課題
が新たに生じていた。
極に発生する不良を防止するために、陽極酸化可能な高
融点金属を不純物として添加したアルミニウムＡｌを用
いてゲート電極を形成することにより、アルミニウムＡ
ｌのヒロックを抑制し、良好な絶縁性を有する陽極酸化
膜を形成しようとする技術が検討されている。しかしこ
の技術を用いた場合には、ヒロックを抑制することがで
きるものの、アルミニウム層に高融点金属の不純物を添
加しているために配線抵抗が極めて増加するという課題
が新たに生じていた。
【０００７】本発明は以上のような従来の半導体装置に
おける課題を考慮し、電極の配線抵抗を増加させること
なく、アルミニウムＡｌのヒロックを防止し、ゲート絶
縁膜として層間絶縁性の高い陽極酸化膜を形成できるよ
うにした半導体装置およびその製造方法を提供するもの
である。
おける課題を考慮し、電極の配線抵抗を増加させること
なく、アルミニウムＡｌのヒロックを防止し、ゲート絶
縁膜として層間絶縁性の高い陽極酸化膜を形成できるよ
うにした半導体装置およびその製造方法を提供するもの
である。
【０００８】
【課題を解決するための手段】請求項１の本発明は、基
板上に形成され、アルミニウムを主成分とする第１の導
電体層と、その第１の導電体層上に形成され、陽極酸化
可能な高融点金属が不純物として添加され、陽極酸化さ
れたアルミニウムを主成分とする絶縁層とを備えた半導
体装置であって、 前記第１の導電体層が、シリコンと銅
の少なくとも一方を添加したアルミニウム、又は純アル
ミニウムから構成されることを特徴とする半導体装置で
ある。
板上に形成され、アルミニウムを主成分とする第１の導
電体層と、その第１の導電体層上に形成され、陽極酸化
可能な高融点金属が不純物として添加され、陽極酸化さ
れたアルミニウムを主成分とする絶縁層とを備えた半導
体装置であって、 前記第１の導電体層が、シリコンと銅
の少なくとも一方を添加したアルミニウム、又は純アル
ミニウムから構成されることを特徴とする半導体装置で
ある。
【０００９】請求項４の本発明は、基板の一方面上に、
アルミニウムを主成分とする下層と、陽極酸化可能な高
融点金属を不純物として含むアルミニウムを主成分とす
る上層とを有する複層の第１の導電体層を選択的に形成
し、上層のアルミニウムの全部、または上層のアルミニ
ウム全部と下層のアルミニウム層の一部を陽極酸化し、
絶縁薄膜層、および半導体層をそれぞれ第１の導電体層
と一部重なるように選択的に形成し、第２の導電体層を
半導体層と一部重なるように形成する半導体装置の製造
方法である。
アルミニウムを主成分とする下層と、陽極酸化可能な高
融点金属を不純物として含むアルミニウムを主成分とす
る上層とを有する複層の第１の導電体層を選択的に形成
し、上層のアルミニウムの全部、または上層のアルミニ
ウム全部と下層のアルミニウム層の一部を陽極酸化し、
絶縁薄膜層、および半導体層をそれぞれ第１の導電体層
と一部重なるように選択的に形成し、第２の導電体層を
半導体層と一部重なるように形成する半導体装置の製造
方法である。
【００１０】
【作用】請求項１の本発明によれば、第１の導電体層が
アルミニウムを主成分としているため電極の配線抵抗の
増加を抑え、その第１の導電体層を被覆しているアルミ
ニウム絶縁層に高融点金属が不純物として含まれている
ため、アルミニウム層のヒロックを防止し、例えば第１
の導電体層がゲート電極である場合、そのゲート絶縁膜
として層間絶縁性の高い陽極酸化膜が得られる。
アルミニウムを主成分としているため電極の配線抵抗の
増加を抑え、その第１の導電体層を被覆しているアルミ
ニウム絶縁層に高融点金属が不純物として含まれている
ため、アルミニウム層のヒロックを防止し、例えば第１
の導電体層がゲート電極である場合、そのゲート絶縁膜
として層間絶縁性の高い陽極酸化膜が得られる。
【００１１】請求項４の本発明によれば、基板の一方面
上に、アルミニウムを主成分とする下層と、陽極酸化可
能な高融点金属を不純物として含むアルミニウムを主成
分とする上層とを有する複層の第１の導電体層を選択的
に形成し、上層のアルミニウムの全部、または上層のア
ルミニウム全部と下層のアルミニウム層の一部を陽極酸
化し、絶縁薄膜層、および半導体層をそれぞれ第１の導
電体層と一部重なるように選択的に形成し、第２の導電
体層を半導体層と一部重なるように形成する。それによ
り、第１の導電体層と第２の導電体層とを絶縁性が高く
リーク電流が少ない状態で形成した半導体装置を得るこ
とができる。
上に、アルミニウムを主成分とする下層と、陽極酸化可
能な高融点金属を不純物として含むアルミニウムを主成
分とする上層とを有する複層の第１の導電体層を選択的
に形成し、上層のアルミニウムの全部、または上層のア
ルミニウム全部と下層のアルミニウム層の一部を陽極酸
化し、絶縁薄膜層、および半導体層をそれぞれ第１の導
電体層と一部重なるように選択的に形成し、第２の導電
体層を半導体層と一部重なるように形成する。それによ
り、第１の導電体層と第２の導電体層とを絶縁性が高く
リーク電流が少ない状態で形成した半導体装置を得るこ
とができる。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００１３】図１の（ｄ）に本発明の一実施例であるＴ
ＦＴの要部構成断面図を示す。このＴＦＴは、液晶表示
装置におけるアクティブマトリクス基板上のゲート電極
配線とソース電極配線とが交差する各部分について設け
られるものであり、ガラス基板１と対向する位置に配置
されたガラス基板（図示しない）との間に液晶（図示し
ない）を挟持することにより液晶表示装置が構成される
ようになっている。
ＦＴの要部構成断面図を示す。このＴＦＴは、液晶表示
装置におけるアクティブマトリクス基板上のゲート電極
配線とソース電極配線とが交差する各部分について設け
られるものであり、ガラス基板１と対向する位置に配置
されたガラス基板（図示しない）との間に液晶（図示し
ない）を挟持することにより液晶表示装置が構成される
ようになっている。
【００１４】同図の（ｄ）について説明すると、ＴＦＴ
の構成は、ガラス基板１上に主成分がアルミニウムより
なるゲート電極（膜厚１００ｎｍ）２が形成され、その
ゲート電極２を被覆するようにして、陽極酸化法により
タンタルＴａを不純物として含む酸化アルミニウムゲー
ト絶縁層（膜厚１５０ｎｍ）３が形成され、その酸化ア
ルミニウムゲート絶縁層３上に、窒化シリコンゲート絶
縁膜（膜厚２００ｎｍ）４を介して非晶質シリコン半導
体層（膜厚１００〜４００ｎｍ）５が形成され、窒化シ
リコンゲート絶縁膜４を介して液晶に電圧を印加するｉ
ＴＯからなる透明表示電極（膜厚１００ｎｍ）８が形成
され、さらに、リンを含む非晶質シリコン半導体層６
ａ，６ｂ（膜厚５００ｎｍ）を介して、チタンＴｉおよ
びアルミニウムＡｌからなるソース電極７ａ，ドレイン
電極７ｂ（膜厚１００ｎｍおよび７００ｎｍ）が形成さ
れ、そのドレイン電極７ｂは上記透明表示電極８に接続
される構成である。
の構成は、ガラス基板１上に主成分がアルミニウムより
なるゲート電極（膜厚１００ｎｍ）２が形成され、その
ゲート電極２を被覆するようにして、陽極酸化法により
タンタルＴａを不純物として含む酸化アルミニウムゲー
ト絶縁層（膜厚１５０ｎｍ）３が形成され、その酸化ア
ルミニウムゲート絶縁層３上に、窒化シリコンゲート絶
縁膜（膜厚２００ｎｍ）４を介して非晶質シリコン半導
体層（膜厚１００〜４００ｎｍ）５が形成され、窒化シ
リコンゲート絶縁膜４を介して液晶に電圧を印加するｉ
ＴＯからなる透明表示電極（膜厚１００ｎｍ）８が形成
され、さらに、リンを含む非晶質シリコン半導体層６
ａ，６ｂ（膜厚５００ｎｍ）を介して、チタンＴｉおよ
びアルミニウムＡｌからなるソース電極７ａ，ドレイン
電極７ｂ（膜厚１００ｎｍおよび７００ｎｍ）が形成さ
れ、そのドレイン電極７ｂは上記透明表示電極８に接続
される構成である。
【００１５】次に、本実施例の半導体装置の製造方法の
工程を、図１の（ａ）〜（ｄ）に示す。ＴＦＴの製造に
おいては、図１の（ａ）に示すように、まず、ガラス基
板１上に純アルミニウム膜（膜厚１００ｎｍ）２を形成
し、さらにその上に重なるようにして高融点金属のタン
タル（Ｔａ）を２ａｔ％添加したアルミニウム膜（膜厚
１００ｎｍ）３´を直流スパッタ法で形成し、ホトリソ
グラフィ技術により加工を行って第１の導電体層として
のゲート電極Ｇを形成する。
工程を、図１の（ａ）〜（ｄ）に示す。ＴＦＴの製造に
おいては、図１の（ａ）に示すように、まず、ガラス基
板１上に純アルミニウム膜（膜厚１００ｎｍ）２を形成
し、さらにその上に重なるようにして高融点金属のタン
タル（Ｔａ）を２ａｔ％添加したアルミニウム膜（膜厚
１００ｎｍ）３´を直流スパッタ法で形成し、ホトリソ
グラフィ技術により加工を行って第１の導電体層として
のゲート電極Ｇを形成する。
【００１６】次に、図１の（ｂ）に示すように、ゲート
電極Ｇの上層側となる、タンタルＴａを添加したアルミ
ニウム層３´全部を陽極酸化し、絶縁層としての酸化ア
ルミニウムゲート絶縁膜（膜厚１５０ｎｍ）３を形成す
る。ここで、陽極酸化液には、水に対しほう酸アンモニ
ウムを３％溶かした水溶液と、エチレングリコールを
１：９の割合で混合したものを、ｐＨを６〜７に調整し
た中性の液を用いた。また、陽極酸化液温度を３０℃に
保ち、さらに陽極酸化電圧を１０５Ｖ、陽極酸化電流を
５ｍＡ／ｃｍ2とした条件のもとに陽極酸化を行うこと
により、タンタルＴａを添加したアルミニウム全部を陽
極酸化膜とした。なお、陽極酸化によって得られた酸化
アルミニウムゲート絶縁膜３の厚みは、酸化前のアルミ
ニウム層３´の厚さに対して略１．５倍に膨張する。
電極Ｇの上層側となる、タンタルＴａを添加したアルミ
ニウム層３´全部を陽極酸化し、絶縁層としての酸化ア
ルミニウムゲート絶縁膜（膜厚１５０ｎｍ）３を形成す
る。ここで、陽極酸化液には、水に対しほう酸アンモニ
ウムを３％溶かした水溶液と、エチレングリコールを
１：９の割合で混合したものを、ｐＨを６〜７に調整し
た中性の液を用いた。また、陽極酸化液温度を３０℃に
保ち、さらに陽極酸化電圧を１０５Ｖ、陽極酸化電流を
５ｍＡ／ｃｍ2とした条件のもとに陽極酸化を行うこと
により、タンタルＴａを添加したアルミニウム全部を陽
極酸化膜とした。なお、陽極酸化によって得られた酸化
アルミニウムゲート絶縁膜３の厚みは、酸化前のアルミ
ニウム層３´の厚さに対して略１．５倍に膨張する。
【００１７】次に、図１の（ｃ）に示すように、ＴＦＴ
の主材料である窒化シリコン（ＳｉＮｘ）からなる第２
のゲート絶縁膜（絶縁薄膜層）４、アモルファスシリコ
ン（ａ−Ｓｉ）半導体層５、リンを含む非晶質シリコン
半導体層６を、１３．５６ＭＨｚの周波数のプラズマＣ
ＶＤ法により順次連続形成する。なお、アモルファスシ
リコン半導体層５および非晶質シリコン半導体層６は半
導体層とみなすことができる。
の主材料である窒化シリコン（ＳｉＮｘ）からなる第２
のゲート絶縁膜（絶縁薄膜層）４、アモルファスシリコ
ン（ａ−Ｓｉ）半導体層５、リンを含む非晶質シリコン
半導体層６を、１３．５６ＭＨｚの周波数のプラズマＣ
ＶＤ法により順次連続形成する。なお、アモルファスシ
リコン半導体層５および非晶質シリコン半導体層６は半
導体層とみなすことができる。
【００１８】続いて、形成された非晶質シリコン半導体
層５、リンを含む非晶質シリコン半導体層６を、弗酸と
硝酸の混合液を用いて選択的に形成する。すなわち島状
に形成する。
層５、リンを含む非晶質シリコン半導体層６を、弗酸と
硝酸の混合液を用いて選択的に形成する。すなわち島状
に形成する。
【００１９】次にｉＴＯを成膜して、フォトリソグラフ
ィー技術により透明表示電極８を形成する。最後に図１
の（ｄ）に示すように、チタンＴｉおよびアルミニウム
Ａｌの順に成膜して、フォトリソグラフィー技術により
ソース電極７ａ、ドレイン電極７ｂをそれぞれ形成し、
ＴＦＴチャンネル部の非晶質シリコン半導体層５上に残
存しているリンを含む非晶質シリコン半導体層６を除去
して本実施例のＴＦＴが完成する。なお、ソース電極７
ａおよびドレイン電極７ｂは第２の導電体層とみなすこ
とができる。
ィー技術により透明表示電極８を形成する。最後に図１
の（ｄ）に示すように、チタンＴｉおよびアルミニウム
Ａｌの順に成膜して、フォトリソグラフィー技術により
ソース電極７ａ、ドレイン電極７ｂをそれぞれ形成し、
ＴＦＴチャンネル部の非晶質シリコン半導体層５上に残
存しているリンを含む非晶質シリコン半導体層６を除去
して本実施例のＴＦＴが完成する。なお、ソース電極７
ａおよびドレイン電極７ｂは第２の導電体層とみなすこ
とができる。
【００２０】本実施例によれば、ゲート電極Ｇをタンタ
ルＴａを添加したアルミニウム単層で構成した場合の配
線抵抗に比べて、配線抵抗を１／２以下に抑えることが
できる。また、複層構造の上層に２ａｔ％のタンタルＴ
ａを含むアルミニウムＡｌを用いてゲート電極を形成し
ているため、フォトリソグラフィ工程による熱処理を経
過してもヒロックの発生を抑制でき、その後に実施され
る、陽極酸化法を用いて形成する酸化アルミニウムの被
覆性が向上する。
ルＴａを添加したアルミニウム単層で構成した場合の配
線抵抗に比べて、配線抵抗を１／２以下に抑えることが
できる。また、複層構造の上層に２ａｔ％のタンタルＴ
ａを含むアルミニウムＡｌを用いてゲート電極を形成し
ているため、フォトリソグラフィ工程による熱処理を経
過してもヒロックの発生を抑制でき、その後に実施され
る、陽極酸化法を用いて形成する酸化アルミニウムの被
覆性が向上する。
【００２１】本実施例の陽極酸化法により形成された酸
化アルミニウムにおけるリーク電流は、純度９９．９９
％のアルミニウムＡｌを陽極酸化して形成した酸化アル
ミニウムのリーク電流と略同等であり、それによりゲー
ト電極とソース電極、ゲート電極とドレイン電極との短
絡を防止することができ、従ってＴＦＴの歩留りを向上
させることができる。さらに３００℃で窒化シリコンＳ
ｉＮｘを形成した後においてもヒロックの発生はほとん
ど見られず、ゲート電極配線とソース電極配線との接触
部におけるアルミニウムＡｌの表面も荒れないため、良
好な電気的接触が得られた。
化アルミニウムにおけるリーク電流は、純度９９．９９
％のアルミニウムＡｌを陽極酸化して形成した酸化アル
ミニウムのリーク電流と略同等であり、それによりゲー
ト電極とソース電極、ゲート電極とドレイン電極との短
絡を防止することができ、従ってＴＦＴの歩留りを向上
させることができる。さらに３００℃で窒化シリコンＳ
ｉＮｘを形成した後においてもヒロックの発生はほとん
ど見られず、ゲート電極配線とソース電極配線との接触
部におけるアルミニウムＡｌの表面も荒れないため、良
好な電気的接触が得られた。
【００２２】次に他の実施例を図２に基づいて説明す
る。
る。
【００２３】図２の（ａ）〜（ｄ）は、他の実施例に係
るＴＦＴの製造方法の工程断面図である。図２において
ＴＦＴは、同図の（ａ）に示すように、まずガラス基板
２１上に純アルミニウム膜（膜厚１５０ｎｍ）２２を形
成し、さらにその上に重なるようにして高融点金属のタ
ンタルＴａを２ａｔ％添加したアルミニウム膜（膜厚５
０ｎｍ）２３´を直流スパッタ法で形成し、ホトリソグ
ラフィ技術により加工を行ってゲート電極Ｈを形成す
る。
るＴＦＴの製造方法の工程断面図である。図２において
ＴＦＴは、同図の（ａ）に示すように、まずガラス基板
２１上に純アルミニウム膜（膜厚１５０ｎｍ）２２を形
成し、さらにその上に重なるようにして高融点金属のタ
ンタルＴａを２ａｔ％添加したアルミニウム膜（膜厚５
０ｎｍ）２３´を直流スパッタ法で形成し、ホトリソグ
ラフィ技術により加工を行ってゲート電極Ｈを形成す
る。
【００２４】次に、図２の（ｂ）に示すように、ゲート
電極Ｈの上層側となる、タンタルＴａを添加したアルミ
ニウム層２３´全部と下層の純アルミニウム層２２の５
０ｎｍ分を陽極酸化し、酸化アルミニウムゲート絶縁膜
（膜厚１５０ｎｍ）２３を形成する。ここで、陽極酸化
液には、水に対しほう酸アンモニウムを３％溶かした水
溶液と、エチレングリコールを１：９の割合で混合した
ものを、ｐＨを６〜７に調整した中性の液を用いた。ま
た、陽極酸化液温度を３０℃に保ち、さらに陽極酸化電
圧を１０５Ｖ、陽極酸化電流を５ｍＡ／ｃｍ2とする条
件のもとで陽極酸化した。
電極Ｈの上層側となる、タンタルＴａを添加したアルミ
ニウム層２３´全部と下層の純アルミニウム層２２の５
０ｎｍ分を陽極酸化し、酸化アルミニウムゲート絶縁膜
（膜厚１５０ｎｍ）２３を形成する。ここで、陽極酸化
液には、水に対しほう酸アンモニウムを３％溶かした水
溶液と、エチレングリコールを１：９の割合で混合した
ものを、ｐＨを６〜７に調整した中性の液を用いた。ま
た、陽極酸化液温度を３０℃に保ち、さらに陽極酸化電
圧を１０５Ｖ、陽極酸化電流を５ｍＡ／ｃｍ2とする条
件のもとで陽極酸化した。
【００２５】以降、酸化アルミニウムゲート絶縁膜２３
上に形成される半導体層の製造工程については、前述の
実施例と同じ工程が実施され、それによりＴＦＴが完成
する。
上に形成される半導体層の製造工程については、前述の
実施例と同じ工程が実施され、それによりＴＦＴが完成
する。
【００２６】この製造方法の場合においても、前述の実
施例と同様に、タンタルＴａを添加したアルミニウム単
層で構成した配線抵抗に比べて配線抵抗を低減でき、さ
らに下層のアルミニウム層の一部も陽極酸化することに
より、アルミニウムのヒロックをさらに抑制することが
できる効果を有する。また、上層のアルミニウム層全て
と下層のアルミニウム層の一部を陽極酸化しているた
め、上層と下層のアルミニウムの界面を消失させること
ができ、したがって上層と下層の熱膨張係数の違いが原
因と推定される熱工程後の陽極酸化膜のクラック発生を
防止することもできる。
施例と同様に、タンタルＴａを添加したアルミニウム単
層で構成した配線抵抗に比べて配線抵抗を低減でき、さ
らに下層のアルミニウム層の一部も陽極酸化することに
より、アルミニウムのヒロックをさらに抑制することが
できる効果を有する。また、上層のアルミニウム層全て
と下層のアルミニウム層の一部を陽極酸化しているた
め、上層と下層のアルミニウムの界面を消失させること
ができ、したがって上層と下層の熱膨張係数の違いが原
因と推定される熱工程後の陽極酸化膜のクラック発生を
防止することもできる。
【００２７】このように、本発明は、純アルミニウムか
らなる層を、高融点金属を添加したアルミニウム層の下
に配した複層構造でゲート電極を形成することにより、
高融点金属を添加したアルミニウム単層からなるゲート
電極に比べ、配線抵抗を減少させることができる。しか
も、上層が、陽極酸化可能な高融点金属を不純物として
添加したアルミニウムであることにより、製造プロセス
中の熱工程によるヒロックを抑制できる。さらには、添
加された不純物そのものが陽極酸化により酸化物となる
ため、良好な絶縁性を有する陽極酸化膜が形成でき、ゲ
ート電極とソース電極、また、ゲート電極とドレイン電
極との短絡不良をそれぞれ防止することができる。ま
た、ヒロックが発生しないことにより、ゲート電極配線
へのソース電極配線の接触が確実に行われ接触不良も防
止することができる。
らなる層を、高融点金属を添加したアルミニウム層の下
に配した複層構造でゲート電極を形成することにより、
高融点金属を添加したアルミニウム単層からなるゲート
電極に比べ、配線抵抗を減少させることができる。しか
も、上層が、陽極酸化可能な高融点金属を不純物として
添加したアルミニウムであることにより、製造プロセス
中の熱工程によるヒロックを抑制できる。さらには、添
加された不純物そのものが陽極酸化により酸化物となる
ため、良好な絶縁性を有する陽極酸化膜が形成でき、ゲ
ート電極とソース電極、また、ゲート電極とドレイン電
極との短絡不良をそれぞれ防止することができる。ま
た、ヒロックが発生しないことにより、ゲート電極配線
へのソース電極配線の接触が確実に行われ接触不良も防
止することができる。
【００２８】なお、本発明の実施例では、上層のアルミ
ニウムに添加する高融点金属としてタンタルＴａを用い
ることを中心に説明したが、これに限らず、チタンＴ
ｉ、モリブデンＭｏ、タングステンＷ、ハフニウムＨ
ｆ、ニオブＮｂ、ジルコニウムＺｒ、バナジウムＶを用
いても、同様の効果を得ることができる。また、これら
のうちの複数を添加することもできる。
ニウムに添加する高融点金属としてタンタルＴａを用い
ることを中心に説明したが、これに限らず、チタンＴ
ｉ、モリブデンＭｏ、タングステンＷ、ハフニウムＨ
ｆ、ニオブＮｂ、ジルコニウムＺｒ、バナジウムＶを用
いても、同様の効果を得ることができる。また、これら
のうちの複数を添加することもできる。
【００２９】また、本発明の実施例では、下層に純アル
ミニウムを用いた場合について説明したが、シリコンＳ
ｉまたは銅のいずれかを添加したアルミニウム、あるい
はシリコンＳｉと銅の両方を添加したアルミニウムを用
いてもかまわない。
ミニウムを用いた場合について説明したが、シリコンＳ
ｉまたは銅のいずれかを添加したアルミニウム、あるい
はシリコンＳｉと銅の両方を添加したアルミニウムを用
いてもかまわない。
【００３０】また、本発明は、薄膜トランジスタ等の半
導体装置およびそれを利用した液晶表示装置等に適用す
ることができる。特に、導電体層の配線抵抗を抑えるこ
とができるため、大画面の液晶表示装置への適用が可能
となる。
導体装置およびそれを利用した液晶表示装置等に適用す
ることができる。特に、導電体層の配線抵抗を抑えるこ
とができるため、大画面の液晶表示装置への適用が可能
となる。
【００３１】
【発明の効果】以上説明したことから明かなように、請
求項１の本発明は、アルミニウムを主成分とする第１の
導電体層が、陽極酸化可能な高融点金属を不純物として
アルミニウムに含む絶縁膜によって被覆されているた
め、ヒロックを防止することができ、かつ配線抵抗の増
加を抑えることができるという長所を有する。
求項１の本発明は、アルミニウムを主成分とする第１の
導電体層が、陽極酸化可能な高融点金属を不純物として
アルミニウムに含む絶縁膜によって被覆されているた
め、ヒロックを防止することができ、かつ配線抵抗の増
加を抑えることができるという長所を有する。
【００３２】請求項４の本発明は、下層にアルミニウム
を主成分とする層を形成し、上層に陽極酸化可能な高融
点金属を含むアルミニウムを用いて第１の導電体層を形
成し、その上層のアルミニウム全て、あるいは上層全て
と下層の一部のアルミニウムを陽極酸化し、その上に絶
縁薄膜層、半導体層および第２の導電体層を形成してい
るため、第１の導電体層については配線抵抗を増加させ
ることなくヒロックを防止でき、さらに低リーク電流の
陽極酸化膜を形成できることにより、第１の導電体層と
第２の導電体層との短絡不良を防止でき、また第１導電
体層配線と第２の導電体層配線との接続部については、
その接触不良を防止し、それにより製造歩留りの高い半
導体装置を製造することができるという効果を有する。
を主成分とする層を形成し、上層に陽極酸化可能な高融
点金属を含むアルミニウムを用いて第１の導電体層を形
成し、その上層のアルミニウム全て、あるいは上層全て
と下層の一部のアルミニウムを陽極酸化し、その上に絶
縁薄膜層、半導体層および第２の導電体層を形成してい
るため、第１の導電体層については配線抵抗を増加させ
ることなくヒロックを防止でき、さらに低リーク電流の
陽極酸化膜を形成できることにより、第１の導電体層と
第２の導電体層との短絡不良を防止でき、また第１導電
体層配線と第２の導電体層配線との接続部については、
その接触不良を防止し、それにより製造歩留りの高い半
導体装置を製造することができるという効果を有する。
【図１】本発明の実施例における半導体装置の製造方法
を示す工程断面図である。
を示す工程断面図である。
【図２】本発明の他の実施例における半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
１ ガラス基板（基板） ２ 純アルミニウム（第１の導電体層） ３´ 高融点金属添加アルミニウム ３ 酸化アルミニウム絶縁層（絶縁層） ４ 窒化シリコン絶縁層（絶縁薄膜層） ５ 非晶質シリコン半導体層（半導体層） ６ａ，６ｂ シリコン半導体層（半導体層） ７ａ ソース電極（第２の導電体層） ７ｂ ドレイン電極（第２の導電体層） ８ 透明表示電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松永 浩二 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 中村 和▲吉▼ 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平４−116524（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 G02F 1/1368 H01L 21/336 H01L 29/40
Claims (4)
- 【請求項１】 基板上に形成され、アルミニウムを主成
分とする第１の導電体層と、 前記第１の導電体層上に形成され、陽極酸化可能な高融
点金属が不純物として添加され、陽極酸化されたアルミ
ニウムを主成分とする絶縁層とを備えた半導体装置であ
って、 前記第１の導電体層が、シリコンと銅の少なくとも一方
を添加したアルミニウム、又は純アルミニウムから構成
されることを特徴とする半導体装置 。 - 【請求項２】 基板の一方面上にアルミニウムを主成分
とする第１の導電体層が選択的に形成され、 前記第１の導電体層を被覆するようにして、陽極酸化可
能な高融点金属を不純物として含む陽極酸化膜が形成さ
れ、 前記陽極酸化膜上に形成された絶縁薄膜層を介して、半
導体層が前記第１の導電体層と一部重なるように選択的
に形成され、 前記半導体層と一部重なるように第２の導電体層が形成
されている半導体装置であって、 前記第１の導電体層が、シリコンと銅の少なくとも一方
を添加したアルミニウム、又は純アルミニウムから構成
されることを特徴とする半導体装置 。 - 【請求項３】 高融点金属がＴａ、Ｔｉ、Ｍｏ、Ｗ、Ｈ
ｆ、Ｎｂ、Ｚｒ、Ｖのいずれか１種類または複数種類で
あることを特徴とする請求項１または２に記載の半導体
装置。 - 【請求項４】 基板の一方面上に、アルミニウムを主成
分とする下層と、陽極酸化可能な高融点金属を不純物と
して含むアルミニウムを主成分とする上層とを有する複
層の第１の導電体層を選択的に形成し、 前記上層のアルミニウムの全部、または上層のアルミニ
ウム全部と下層のアルミニウムの一部を陽極酸化し、 絶縁薄膜層、および半導体層をそれぞれ前記第１の導電
体層と一部重なるように選択的に形成し、 第２の導電体層を前記半導体層と一部重なるように形成
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1767593A JP3047363B2 (ja) | 1993-02-04 | 1993-02-04 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1767593A JP3047363B2 (ja) | 1993-02-04 | 1993-02-04 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232401A JPH06232401A (ja) | 1994-08-19 |
| JP3047363B2 true JP3047363B2 (ja) | 2000-05-29 |
Family
ID=11950435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1767593A Expired - Fee Related JP3047363B2 (ja) | 1993-02-04 | 1993-02-04 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3047363B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003236143A1 (en) * | 2002-05-22 | 2003-12-02 | Masashi Kawasaki | Semiconductor device and display comprising same |
| JP5484853B2 (ja) * | 2008-10-10 | 2014-05-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1993
- 1993-02-04 JP JP1767593A patent/JP3047363B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232401A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3744980B2 (ja) | 半導体装置 | |
| JPH06188419A (ja) | 薄膜トランジスタの製造方法 | |
| KR930005549B1 (ko) | 표시패널 및 그의 제조방법 | |
| JP2000081632A (ja) | 薄膜トランジスタ及び液晶表示装置 | |
| EP0530051B1 (en) | A semiconductor device and a method for producing the same | |
| JP3024387B2 (ja) | 半導体装置 | |
| JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3047363B2 (ja) | 半導体装置およびその製造方法 | |
| JP3175225B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2991919B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2817737B2 (ja) | 液晶表示装置 | |
| JPH01219721A (ja) | 金属絶縁物構造体及び液晶表示装置 | |
| JP3099915B2 (ja) | 半導体装置とこれを用いた液晶表示装置 | |
| JP2862737B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100190496B1 (ko) | 박막트랜지스터어레이 | |
| JP3289979B2 (ja) | 半導体装置 | |
| JP3480791B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05152572A (ja) | 金属配線、及びそれを用いた半導体装置及びｔｆｔ液晶表示装置 | |
| JP3006990B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| JP2980803B2 (ja) | 金属配線の形成方法 | |
| JPH06326309A (ja) | 薄膜トランジスタ素子の製造方法 | |
| KR0139322B1 (ko) | 절연게이트형 박막트랜지스터 | |
| JPH06265933A (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |