JP2743415B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JP2743415B2 JP2743415B2 JP63303708A JP30370888A JP2743415B2 JP 2743415 B2 JP2743415 B2 JP 2743415B2 JP 63303708 A JP63303708 A JP 63303708A JP 30370888 A JP30370888 A JP 30370888A JP 2743415 B2 JP2743415 B2 JP 2743415B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- thin film
- film transistor
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、液晶表示板の駆動回路等に用いられている
薄膜トランジスタ、特にその表面保護絶縁膜に関するも
のである。
薄膜トランジスタ、特にその表面保護絶縁膜に関するも
のである。
第１図は薄膜トランジスタの断面構造を示す図であ
る。第１図において、１はガラス等の絶縁基板、２はゲ
ート電極、３はゲート絶縁膜、４はａ−Si活性層、５は
表面保護絶縁膜、６はソース電極、７はドレイン電極で
ある。 すなわち、ガラス等の絶縁基板１上にcr等によりゲー
ト電極２が形成されている。その上に順にシリコン窒化
膜よりなるゲート絶縁膜３、アモルファスシリコン（ａ
−Si）活性層４、シリコン窒化膜よりなる表面保護絶縁
膜５、ソース電極６、およびドレイン電極７が形成され
ている。 このような薄膜トランジスタにおいては、ゲート電極
２にゲート電圧が印加されると、ａ−Si活性層４の内部
でゲート絶縁膜３と界面に沿って電荷が誘起される。こ
の誘起された電荷は、ソース電極とドレイン電極７との
間に印加されたドレイン電圧により、ａ−Si活性層４と
ゲート絶縁膜３との界面を移動する。このようにして、
ゲート電圧とドレイン電圧とにより制御されたドレイン
電流が流れる。 そして、表面保護絶縁膜５はａ−Si活性層４が大気に
触れて劣化するのを防ぐと共に、ａ−Si活性層４をエッ
チング除去してパターンを形成する際に、チャネル領域
のａ−Si活性層４をエッチングから守るマスクの働きも
する。 このような薄膜トランジスタにあっては、動作時間の
経過とともに、しきい値電圧（Vth）が変化してしまう
（徐々に増大）という現象があり、そのために動作の信
頼性が低下してしまうという欠点があることは、良く知
られている。 動作中にしきい値電圧が低下してくると、例えば薄膜
トランジスタを液晶ディスプレイに使用している場合な
どには画質の悪化を来たしたりする。 そこで、前記欠点を克服すべく種々の提案がなされて
いる。例えば、特開昭63−42176号公報に示されるよう
に、ゲート絶縁膜の膜質に着目したものがある。 これはゲート絶縁膜のシリコン窒化膜を形成する際、
その形成材料ガスの混合割合を適当な値に調整すること
により、ゲート絶縁膜中のシリコン原子Siと窒素原子Ｎ
との比を調整し、しきい値電圧Vthの変化が小さくなる
ようにするものである。 なお、ゲート絶縁膜の製造方法に関する他の文献とし
ては、特開昭62−291064号公報等がある。
る。第１図において、１はガラス等の絶縁基板、２はゲ
ート電極、３はゲート絶縁膜、４はａ−Si活性層、５は
表面保護絶縁膜、６はソース電極、７はドレイン電極で
ある。 すなわち、ガラス等の絶縁基板１上にcr等によりゲー
ト電極２が形成されている。その上に順にシリコン窒化
膜よりなるゲート絶縁膜３、アモルファスシリコン（ａ
−Si）活性層４、シリコン窒化膜よりなる表面保護絶縁
膜５、ソース電極６、およびドレイン電極７が形成され
ている。 このような薄膜トランジスタにおいては、ゲート電極
２にゲート電圧が印加されると、ａ−Si活性層４の内部
でゲート絶縁膜３と界面に沿って電荷が誘起される。こ
の誘起された電荷は、ソース電極とドレイン電極７との
間に印加されたドレイン電圧により、ａ−Si活性層４と
ゲート絶縁膜３との界面を移動する。このようにして、
ゲート電圧とドレイン電圧とにより制御されたドレイン
電流が流れる。 そして、表面保護絶縁膜５はａ−Si活性層４が大気に
触れて劣化するのを防ぐと共に、ａ−Si活性層４をエッ
チング除去してパターンを形成する際に、チャネル領域
のａ−Si活性層４をエッチングから守るマスクの働きも
する。 このような薄膜トランジスタにあっては、動作時間の
経過とともに、しきい値電圧（Vth）が変化してしまう
（徐々に増大）という現象があり、そのために動作の信
頼性が低下してしまうという欠点があることは、良く知
られている。 動作中にしきい値電圧が低下してくると、例えば薄膜
トランジスタを液晶ディスプレイに使用している場合な
どには画質の悪化を来たしたりする。 そこで、前記欠点を克服すべく種々の提案がなされて
いる。例えば、特開昭63−42176号公報に示されるよう
に、ゲート絶縁膜の膜質に着目したものがある。 これはゲート絶縁膜のシリコン窒化膜を形成する際、
その形成材料ガスの混合割合を適当な値に調整すること
により、ゲート絶縁膜中のシリコン原子Siと窒素原子Ｎ
との比を調整し、しきい値電圧Vthの変化が小さくなる
ようにするものである。 なお、ゲート絶縁膜の製造方法に関する他の文献とし
ては、特開昭62−291064号公報等がある。
しかしながら、前記した従来の技術は、ゲート絶縁膜
の膜質のみの改善によって、しきい値電圧Vthの変化を
減少させようとするものであるが、それだけでは必ずし
も充分なものとは言えなかった。 本発明は、そのような問題点を解決することを課題と
するものである。
の膜質のみの改善によって、しきい値電圧Vthの変化を
減少させようとするものであるが、それだけでは必ずし
も充分なものとは言えなかった。 本発明は、そのような問題点を解決することを課題と
するものである。
前記課題を解決するため、本発明では、表面保護絶縁
膜の膜質および膜厚も、しきい値電圧Vthの変化に影響
を及ぼしていることを発見し、次のような手段を講じ
た。 即ち、絶縁基板上に、ゲート電極、ゲート絶縁膜、ア
モルファスシリコンからなる活性層の順に形成されると
ともにソース電極およびドレイン電極が前記活性層上に
形成され、前記活性層表面を保護するように前記活性層
に接触して形成され、窒素原子とシリコン原子とが一様
の濃度で分布した窒化シリコンからなる表面保護絶縁膜
を有する薄膜トランジスタにおいて、該表面保護絶縁膜
中の窒素原子とシリコン原子との比N/Siを1.0以上とす
ることとした。 また、前記表面保護絶縁膜の膜厚に関しては、その厚
さを100nm以上とすることとした。
膜の膜質および膜厚も、しきい値電圧Vthの変化に影響
を及ぼしていることを発見し、次のような手段を講じ
た。 即ち、絶縁基板上に、ゲート電極、ゲート絶縁膜、ア
モルファスシリコンからなる活性層の順に形成されると
ともにソース電極およびドレイン電極が前記活性層上に
形成され、前記活性層表面を保護するように前記活性層
に接触して形成され、窒素原子とシリコン原子とが一様
の濃度で分布した窒化シリコンからなる表面保護絶縁膜
を有する薄膜トランジスタにおいて、該表面保護絶縁膜
中の窒素原子とシリコン原子との比N/Siを1.0以上とす
ることとした。 また、前記表面保護絶縁膜の膜厚に関しては、その厚
さを100nm以上とすることとした。
表面保護絶縁膜中の窒素原子とシリコン原子との比
（N/Si比）を1.0以上、あるいはまた膜厚を100nm以上に
すると、しきい値電圧Vthの経時的変化は極めて小さく
なる。 そのため、動作の信頼性の高い薄膜トランジスタを得
ることができる。
（N/Si比）を1.0以上、あるいはまた膜厚を100nm以上に
すると、しきい値電圧Vthの経時的変化は極めて小さく
なる。 そのため、動作の信頼性の高い薄膜トランジスタを得
ることができる。
以下、本発明の実施例を図面に基づいて詳細に説明す
る。 本発明にかかわる薄膜トランジスタの断面構造も第１
図と同様である。 前述したように、従来は、しきい値電圧Vthの経時的
変化の改善のため、ゲート絶縁膜３の膜質には注目し、
種々の提案がなされていたが、表面保護絶縁膜５につい
てはなんら考慮されていなかった。 しかし、本発明者は、表面保護絶縁膜５の膜質および
膜厚も、しきい値電圧Vthの経時的変化に関係している
という事実を見出した。本発明は、この事実に基づき、
シリコン窒化膜より成る表面保護絶縁膜５中のN/Si比を
調節することにより、或いはまた表面保護絶縁膜５の膜
厚を調節することにより、しきい値電圧Vthの経時的変
化を小さくしたものである。 以下、表面保護絶縁膜５の膜質および膜厚にわけて、
説明する。 （１）表面保護絶縁膜５の膜質としきい値電圧の経時的
変化量ΔVthとの関係について 本発明における表面保護絶縁膜５は、平行平板型プラ
ズマCVD（Chemical Vapor Deposition）装置を用い、そ
の原料ガスとしてシラン（SiH4）およびアンモニア（NH
3）を用いて形成される。 成膜条件として、NH3/SiH4ガス流量比、絶縁基板温
度、ガス圧力、または放電パワー等があるが、これを適
宜選ぶことにより膜中のN/Si比を変えることが可能であ
る。 ここでは、NH3/SiH4ガス流量比を変化させ、他の条件
は一定（例、絶縁基板温度＝250℃，ガス圧力＝0.2Tor
r,放電パワー＝100W）にし、また表面保護絶縁膜５の膜
厚は100nmとして、種々の膜質（つまり種々のN/Si比）
の表面保護絶縁膜を成膜した場合について説明する。 第２図は、NH3/SiH4ガス流量比と、しきい値電圧の経
時的変化量ΔVthとの関係を示すグラフである。横軸
は、上記成膜時におけるNH3/SiH4ガス流量比を示し、縦
軸は薄膜トランジスタを温度40度の実動作条件下で、30
0時間動作させた後の、しきい値電圧Vthの経時的変化量
（ΔVth）を示す。ΔVthの単位はＶ（ボルト）である。 このグラフは、NH3/SiH4ガス流量比をいくらにして表
面保護絶縁膜を形成すれば、その薄膜トランジスタのΔ
Vthはいくらになるかということを示している。実験に
より得られた第２図のグラフからは、NH3/SiH4の比が５
以下になるとΔVthが急激に大きくなり、５以上になる
と小となり安定することが読み取れる。 これよりNH3/SiH4のガス流量比を変化させて成膜した
場合、前記の比を５以上にすることによってしきい値電
圧Vthの経時的変化を小にすることができる。 このような条件下で成膜された表面保護絶縁膜におけ
るN/Si比を分析した結果、第３図のような関係があるこ
とが判明した。 第３図は、NH3/SiH4ガス流量比と表面保護絶縁膜中の
ＮとSiの原子数比の関係を示すグラフである。これによ
れば,NH3/SiH4比が５以上で成膜した時は、その膜中に
おけるN/Si比は１以上となっている。 第２図および第３図の関係を併せ考えれば、表面保護
絶縁膜のN/Si比を１以上にすることによって、薄膜トラ
ンジスタのΔVthを低く押えることができることが分
る。 従って、NH3/SiH4ガス流量比，絶縁基板温度，ガス圧
力，放電パワー等の成膜条件を適宜調節して、表面保護
絶縁膜中のN/Si比を1.0以上にすることにより、しきい
値電圧Vthの経時的変化の小さな薄膜トランジスタを得
ることが可能である。 （２）表面保護絶縁膜５の膜厚としきい値電圧の経時的
変化量ΔVthとの関係について 第４図は、表面保護絶縁膜５の膜厚としきい値電圧V
thの経時的変化量ΔVthとの関係を示すグラフである。
横軸は表面保護絶縁膜５の膜厚を示し、縦軸はしきい値
電圧Vthの経時的変化量ΔVthを示す。 表面保護絶縁膜５の膜厚以外の成膜条件は、次の一定
値に保ったまま、種々の膜厚のものをつくった。絶縁基
板温度＝250℃，ガス圧力＝0.2Torr,放電パワー＝100
W、NH3/SiH4比＝５。 そして、各膜厚のものについて温度40度の実動作条件
下で、300時間動作させた後の、しきい値電圧Vthの経時
的変化量（ΔVth）を測定した。ΔVthの単位はＶ（ボル
ト）である。 従って、このグラフは、表面保護絶縁膜５の膜厚をど
の位の厚さにすれば、その薄膜トランジスタのΔVthは
いくらになるかということを示している。 第４図によれば、略100nm以上の厚さにすると、しき
い値電圧の経時的変化量ΔVthが小になることを示して
いる。
る。 本発明にかかわる薄膜トランジスタの断面構造も第１
図と同様である。 前述したように、従来は、しきい値電圧Vthの経時的
変化の改善のため、ゲート絶縁膜３の膜質には注目し、
種々の提案がなされていたが、表面保護絶縁膜５につい
てはなんら考慮されていなかった。 しかし、本発明者は、表面保護絶縁膜５の膜質および
膜厚も、しきい値電圧Vthの経時的変化に関係している
という事実を見出した。本発明は、この事実に基づき、
シリコン窒化膜より成る表面保護絶縁膜５中のN/Si比を
調節することにより、或いはまた表面保護絶縁膜５の膜
厚を調節することにより、しきい値電圧Vthの経時的変
化を小さくしたものである。 以下、表面保護絶縁膜５の膜質および膜厚にわけて、
説明する。 （１）表面保護絶縁膜５の膜質としきい値電圧の経時的
変化量ΔVthとの関係について 本発明における表面保護絶縁膜５は、平行平板型プラ
ズマCVD（Chemical Vapor Deposition）装置を用い、そ
の原料ガスとしてシラン（SiH4）およびアンモニア（NH
3）を用いて形成される。 成膜条件として、NH3/SiH4ガス流量比、絶縁基板温
度、ガス圧力、または放電パワー等があるが、これを適
宜選ぶことにより膜中のN/Si比を変えることが可能であ
る。 ここでは、NH3/SiH4ガス流量比を変化させ、他の条件
は一定（例、絶縁基板温度＝250℃，ガス圧力＝0.2Tor
r,放電パワー＝100W）にし、また表面保護絶縁膜５の膜
厚は100nmとして、種々の膜質（つまり種々のN/Si比）
の表面保護絶縁膜を成膜した場合について説明する。 第２図は、NH3/SiH4ガス流量比と、しきい値電圧の経
時的変化量ΔVthとの関係を示すグラフである。横軸
は、上記成膜時におけるNH3/SiH4ガス流量比を示し、縦
軸は薄膜トランジスタを温度40度の実動作条件下で、30
0時間動作させた後の、しきい値電圧Vthの経時的変化量
（ΔVth）を示す。ΔVthの単位はＶ（ボルト）である。 このグラフは、NH3/SiH4ガス流量比をいくらにして表
面保護絶縁膜を形成すれば、その薄膜トランジスタのΔ
Vthはいくらになるかということを示している。実験に
より得られた第２図のグラフからは、NH3/SiH4の比が５
以下になるとΔVthが急激に大きくなり、５以上になる
と小となり安定することが読み取れる。 これよりNH3/SiH4のガス流量比を変化させて成膜した
場合、前記の比を５以上にすることによってしきい値電
圧Vthの経時的変化を小にすることができる。 このような条件下で成膜された表面保護絶縁膜におけ
るN/Si比を分析した結果、第３図のような関係があるこ
とが判明した。 第３図は、NH3/SiH4ガス流量比と表面保護絶縁膜中の
ＮとSiの原子数比の関係を示すグラフである。これによ
れば,NH3/SiH4比が５以上で成膜した時は、その膜中に
おけるN/Si比は１以上となっている。 第２図および第３図の関係を併せ考えれば、表面保護
絶縁膜のN/Si比を１以上にすることによって、薄膜トラ
ンジスタのΔVthを低く押えることができることが分
る。 従って、NH3/SiH4ガス流量比，絶縁基板温度，ガス圧
力，放電パワー等の成膜条件を適宜調節して、表面保護
絶縁膜中のN/Si比を1.0以上にすることにより、しきい
値電圧Vthの経時的変化の小さな薄膜トランジスタを得
ることが可能である。 （２）表面保護絶縁膜５の膜厚としきい値電圧の経時的
変化量ΔVthとの関係について 第４図は、表面保護絶縁膜５の膜厚としきい値電圧V
thの経時的変化量ΔVthとの関係を示すグラフである。
横軸は表面保護絶縁膜５の膜厚を示し、縦軸はしきい値
電圧Vthの経時的変化量ΔVthを示す。 表面保護絶縁膜５の膜厚以外の成膜条件は、次の一定
値に保ったまま、種々の膜厚のものをつくった。絶縁基
板温度＝250℃，ガス圧力＝0.2Torr,放電パワー＝100
W、NH3/SiH4比＝５。 そして、各膜厚のものについて温度40度の実動作条件
下で、300時間動作させた後の、しきい値電圧Vthの経時
的変化量（ΔVth）を測定した。ΔVthの単位はＶ（ボル
ト）である。 従って、このグラフは、表面保護絶縁膜５の膜厚をど
の位の厚さにすれば、その薄膜トランジスタのΔVthは
いくらになるかということを示している。 第４図によれば、略100nm以上の厚さにすると、しき
い値電圧の経時的変化量ΔVthが小になることを示して
いる。
以上述べた如く本発明によれば、表面保護絶縁膜の膜
質または膜厚を調節することによって、しきい値電圧V
thの経時的変化量を小さくすることが出来、動作信頼性
の高い薄膜トランジスタを得ることができるようになっ
た。 その結果、液晶ディスプレイ等に使用した場合、画質
が長時間にわたって良好に維持される。
質または膜厚を調節することによって、しきい値電圧V
thの経時的変化量を小さくすることが出来、動作信頼性
の高い薄膜トランジスタを得ることができるようになっ
た。 その結果、液晶ディスプレイ等に使用した場合、画質
が長時間にわたって良好に維持される。
第１図……薄膜トランジスタの断面構造図 第２図……NH3/SiH4ガス流量比としきい値電圧の経時的
変化量ΔVthとの関係を示すグラフ 第３図……NH3/SiH4ガス流量比と表面保護絶縁膜中のN/
Si原子数比の関係を示すグラフ 第４図……表面保護絶縁膜の膜厚としきい値電圧の経時
的変化量ΔVthとの関係を示すグラフ 図において、１は絶縁基板、２はゲート電極、３はゲー
ト絶縁膜、４はａ−Si活性層、５は表面保護絶縁膜、６
はソース電極、７はドレイン電極である。
変化量ΔVthとの関係を示すグラフ 第３図……NH3/SiH4ガス流量比と表面保護絶縁膜中のN/
Si原子数比の関係を示すグラフ 第４図……表面保護絶縁膜の膜厚としきい値電圧の経時
的変化量ΔVthとの関係を示すグラフ 図において、１は絶縁基板、２はゲート電極、３はゲー
ト絶縁膜、４はａ−Si活性層、５は表面保護絶縁膜、６
はソース電極、７はドレイン電極である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 滝波 真人 神奈川県海老名市本郷2274番地 富士ゼ ロックス株式会社海老名事業所内 (72)発明者 浜野 利久 神奈川県海老名市本郷2274番地 富士ゼ ロックス株式会社海老名事業所内 (56)参考文献 特開 平２−27771（ＪＰ，Ａ) 特開 平２−119183（ＪＰ，Ａ)
Claims (2)
- 【請求項１】絶縁基板上に、ゲート電極、ゲート絶縁
膜、アモルファスシリコンからなる活性層の順に形成さ
れるとともにソース電極およびドレイン電極が前記活性
層上に形成され、前記活性層表面を保護するように前記
活性層に接触して形成され、窒素原子とシリコン原子と
が一様の濃度で分布した窒化シリコンからなる表面保護
絶縁膜を有する薄膜トランジスタにおいて、該表面保護
絶縁膜中の窒素原子とシリコン原子との比N/Siを1.0以
上としたことを特徴とする薄膜トランジスタ。 - 【請求項２】該表面保護絶縁膜の膜厚が100nm以上であ
ることを特徴とする請求項１記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63303708A JP2743415B2 (ja) | 1988-11-30 | 1988-11-30 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63303708A JP2743415B2 (ja) | 1988-11-30 | 1988-11-30 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02150060A JPH02150060A (ja) | 1990-06-08 |
| JP2743415B2 true JP2743415B2 (ja) | 1998-04-22 |
Family
ID=17924293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63303708A Expired - Lifetime JP2743415B2 (ja) | 1988-11-30 | 1988-11-30 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2743415B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330591A (ja) * | 1995-05-30 | 1996-12-13 | Nec Corp | 薄膜トランジスタ |
| JP5005953B2 (ja) * | 2006-05-18 | 2012-08-22 | 株式会社ジャパンディスプレイセントラル | 薄膜トランジスタ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226668A (ja) * | 1986-03-27 | 1987-10-05 | Sharp Corp | 薄膜トランジスタ |
| JPH0227771A (ja) * | 1988-07-15 | 1990-01-30 | Sumitomo Metal Ind Ltd | 薄膜半導体素子 |
-
1988
- 1988-11-30 JP JP63303708A patent/JP2743415B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02150060A (ja) | 1990-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7754294B2 (en) | Method of improving the uniformity of PECVD-deposited thin films | |
| US5753541A (en) | Method of fabricating polycrystalline silicon-germanium thin film transistor | |
| US8372697B2 (en) | Digital oxide deposition of SiO2 layers on wafers | |
| JPH0828523B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6849908B2 (en) | Semiconductor device and method of manufacturing the same | |
| US4866003A (en) | Plasma vapor deposition of an improved passivation film using electron cyclotron resonance | |
| US5923050A (en) | Amorphous silicon TFT | |
| US3974003A (en) | Chemical vapor deposition of dielectric films containing Al, N, and Si | |
| US5144391A (en) | Semiconductor device which relieves internal stress and prevents cracking | |
| JP2743415B2 (ja) | 薄膜トランジスタ | |
| JPH1051009A (ja) | 多層活性膜を含む薄膜スイッチング素子及びその製造方法 | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| JPH05335335A (ja) | 水素化アモルファスシリコン薄膜トランジスタの製造方法 | |
| Kuo | Reactive ion etching technology in thin-film-transistor processing | |
| JP3977878B2 (ja) | 薄膜サーミスタおよびその製造方法 | |
| JPH06120499A (ja) | 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法 | |
| JPH0567782A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH0227771A (ja) | 薄膜半導体素子 | |
| JPH06314661A (ja) | 半導体薄膜の形成方法 | |
| JP3483043B2 (ja) | 薄膜トランジスタ及び成膜方法 | |
| JP2712433B2 (ja) | 逆スタガード型薄膜トランジスタの製造方法 | |
| JP2844734B2 (ja) | 薄膜の製造方法 | |
| KR100571005B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3426063B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH04345069A (ja) | 半導体装置 |