JP2712433B2 - 逆スタガード型薄膜トランジスタの製造方法 - Google Patents
逆スタガード型薄膜トランジスタの製造方法Info
- Publication number
- JP2712433B2 JP2712433B2 JP63309605A JP30960588A JP2712433B2 JP 2712433 B2 JP2712433 B2 JP 2712433B2 JP 63309605 A JP63309605 A JP 63309605A JP 30960588 A JP30960588 A JP 30960588A JP 2712433 B2 JP2712433 B2 JP 2712433B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- threshold voltage
- film transistor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、表面保護絶縁膜の膜質および膜厚を調節す
ることによって、閾値電圧を設定するようにした逆スタ
ガード型薄膜トランジスタの製造方法に関するものであ
る。
ることによって、閾値電圧を設定するようにした逆スタ
ガード型薄膜トランジスタの製造方法に関するものであ
る。
第１図は、薄膜トランジスタの断面構造を示す。図示
した薄膜トランジスタは、逆スタガード型の薄膜トラン
ジスタと言われるものであり、第１図において、１は絶
縁基板、２はゲート電極、３はゲート絶縁膜、４は活性
層、５は表面保護絶縁膜、６はｎ型ａ−Si層、７はソー
ス電極、８はドレイン電極である。 絶縁基板１としては、例えば、ガラス基板等が用いら
れる。活性層４は、ノンドープのａ−Si層（アルモファ
スシリコン層）で構成される。表面保護絶縁膜５として
はシリコン窒化膜SiNx等が用いられ、大気雰囲気から活
性層４を保護する（いわゆる、パッシベーション）機能
と、活性層４をエッチング除去してパターンを形成する
際のマスクとしての機能を果たしている。 薄膜トランジスタが作動するに際しては、閾値電圧が
重要なパラメータであり、回路設計は、この閾値電圧を
考慮に入れて行われている。
した薄膜トランジスタは、逆スタガード型の薄膜トラン
ジスタと言われるものであり、第１図において、１は絶
縁基板、２はゲート電極、３はゲート絶縁膜、４は活性
層、５は表面保護絶縁膜、６はｎ型ａ−Si層、７はソー
ス電極、８はドレイン電極である。 絶縁基板１としては、例えば、ガラス基板等が用いら
れる。活性層４は、ノンドープのａ−Si層（アルモファ
スシリコン層）で構成される。表面保護絶縁膜５として
はシリコン窒化膜SiNx等が用いられ、大気雰囲気から活
性層４を保護する（いわゆる、パッシベーション）機能
と、活性層４をエッチング除去してパターンを形成する
際のマスクとしての機能を果たしている。 薄膜トランジスタが作動するに際しては、閾値電圧が
重要なパラメータであり、回路設計は、この閾値電圧を
考慮に入れて行われている。
単結晶シリコンFET（FET…電界効果型トランジスタ）
においては、製造時に、その閾値電圧の大きさをいくら
にするかをコントロールすることが行われている。しか
しながら、薄膜トランジスタにおいては、製造時に閾値
電圧をコントロールする手段は、未だ見出されていなか
った。 そのため、薄膜トランジスタの閾値電圧の大きさは、
製作してみなければいくらになるか分からないという問
題点があった。 本発明は、このような問題点を解決することを課題と
するものである。
においては、製造時に、その閾値電圧の大きさをいくら
にするかをコントロールすることが行われている。しか
しながら、薄膜トランジスタにおいては、製造時に閾値
電圧をコントロールする手段は、未だ見出されていなか
った。 そのため、薄膜トランジスタの閾値電圧の大きさは、
製作してみなければいくらになるか分からないという問
題点があった。 本発明は、このような問題点を解決することを課題と
するものである。
前記課題を解決するため、本発明では、ゲート電極、
ゲート絶縁膜、半導体膜、表面保護絶縁膜の順で積層さ
れ、前記半導体膜に接続されたソース電極およびドレイ
ン電極を有する逆スタガード型薄膜トランジスタの製造
方法において、前記表面保護絶縁膜を形成する工程が、
プラズマCVD法によりシリコン窒化膜を形成する工程で
あって、形成される薄膜トランジスタの閾値電圧の所望
値に応じてシランガスとアンモニアガスの流量比を設定
する設定とした。
ゲート絶縁膜、半導体膜、表面保護絶縁膜の順で積層さ
れ、前記半導体膜に接続されたソース電極およびドレイ
ン電極を有する逆スタガード型薄膜トランジスタの製造
方法において、前記表面保護絶縁膜を形成する工程が、
プラズマCVD法によりシリコン窒化膜を形成する工程で
あって、形成される薄膜トランジスタの閾値電圧の所望
値に応じてシランガスとアンモニアガスの流量比を設定
する設定とした。
薄膜トランジスタにあっては、表面保護絶縁膜の膜
質，膜厚は、閾値電圧に影響を与えていることが見出さ
れた。 そのため、薄膜トランジスタの製造時に、表面保護絶
縁膜の膜質および膜圧を調節することによって、閾値電
圧の大きさをコントロールすることが出来る。
質，膜厚は、閾値電圧に影響を与えていることが見出さ
れた。 そのため、薄膜トランジスタの製造時に、表面保護絶
縁膜の膜質および膜圧を調節することによって、閾値電
圧の大きさをコントロールすることが出来る。
以下、本発明の実施例を図面に基づいて詳細に説明す
る。 本発明者は、実験の結果、表面保護絶縁膜５と閾値電
圧との間には、次のような関係があることを見出した。
即ち、 表面保護絶縁膜５の膜質を変えれば、閾値電圧も変
わる。 表面保護絶縁膜５の膜質を変えれば、閾値電圧も変
わる。 表面保護絶縁膜５を公知のプラズマCVD法によって成
膜する場合、表面保護絶縁膜５の膜質は、送り込むガス
流量比，圧力，基板温度，放電パワー等のパラメータに
よって影響を受ける。また、膜圧は成膜時間に影響を受
ける。 第２図は、表面保護絶縁膜の膜質と閾値電圧との関係
の１例を示す図である。ここでは、前記したパラメータ
の内、ガス流量比を変えることによって膜質を変えた例
を示している。 縦軸は薄膜トランジスタの閾値電圧Vthを示し、横軸
は表面保護絶縁膜５を成膜する時のアンモニアNH3とシ
ランSiH4のガス流量比（NH3/SiH4比）を示す。 第２図は、ガス流量比を変えることによって膜質を変
えた場合、閾値電圧Vthは明らかに膜質によって変化さ
れることを物語っている。即ち、薄膜トランジスタの製
造時に、アンモニアNH3の量をリッチ（rich）にしてや
れば、閾値電圧Vthを大にすることが出来る。また、逆
にすれば、小にすることが出来る。 同様に、他のパラメータを変えて膜質を変えると、そ
れに応じて閾値電圧Vthが異なった値となる。 従って、表面保護絶縁膜５の膜質に影響を与える前記
したパラメータを成膜時に調節することにより、薄膜ト
ランジスタの閾値電圧Vthを所望の大きさにすることが
出来る。 なお、上例では、表面保護絶縁膜５をSiNx膜とした場
合を述べたが、それ以外の膜、例えば、SiO2膜とかSiON
膜等を用いた場合でも、その膜質を変えることによっ
て、閾値電圧Vthを所望の大きさにすることが出来る。 更に、膜質を変える手段としては、前記したパラメー
タの外に、成膜時に硼素B,燐P,砒素Asなどをドーピング
したり、成膜後にイオン注入を行うなどといった手段も
ある。 第３図は、表面保護絶縁膜（SiNx膜）の膜厚と閾値電
圧との関係の１例を示す図である。第３図は、表面保護
絶縁膜５の膜厚が大になれば、閾値電圧Vthは小になる
という関係が存在することを物語っている。 従って、表面保護絶縁膜５の成膜時に、膜厚を調節す
ることによって閾値電圧Vthを所望の大きさにすること
が出来る。 同じ膜厚であっても、膜質によって閾値電圧Vthの値
は異なったものとなるから、結局、閾値電圧Vthは、膜
質と膜厚とのかねあいによって決まることになる。
る。 本発明者は、実験の結果、表面保護絶縁膜５と閾値電
圧との間には、次のような関係があることを見出した。
即ち、 表面保護絶縁膜５の膜質を変えれば、閾値電圧も変
わる。 表面保護絶縁膜５の膜質を変えれば、閾値電圧も変
わる。 表面保護絶縁膜５を公知のプラズマCVD法によって成
膜する場合、表面保護絶縁膜５の膜質は、送り込むガス
流量比，圧力，基板温度，放電パワー等のパラメータに
よって影響を受ける。また、膜圧は成膜時間に影響を受
ける。 第２図は、表面保護絶縁膜の膜質と閾値電圧との関係
の１例を示す図である。ここでは、前記したパラメータ
の内、ガス流量比を変えることによって膜質を変えた例
を示している。 縦軸は薄膜トランジスタの閾値電圧Vthを示し、横軸
は表面保護絶縁膜５を成膜する時のアンモニアNH3とシ
ランSiH4のガス流量比（NH3/SiH4比）を示す。 第２図は、ガス流量比を変えることによって膜質を変
えた場合、閾値電圧Vthは明らかに膜質によって変化さ
れることを物語っている。即ち、薄膜トランジスタの製
造時に、アンモニアNH3の量をリッチ（rich）にしてや
れば、閾値電圧Vthを大にすることが出来る。また、逆
にすれば、小にすることが出来る。 同様に、他のパラメータを変えて膜質を変えると、そ
れに応じて閾値電圧Vthが異なった値となる。 従って、表面保護絶縁膜５の膜質に影響を与える前記
したパラメータを成膜時に調節することにより、薄膜ト
ランジスタの閾値電圧Vthを所望の大きさにすることが
出来る。 なお、上例では、表面保護絶縁膜５をSiNx膜とした場
合を述べたが、それ以外の膜、例えば、SiO2膜とかSiON
膜等を用いた場合でも、その膜質を変えることによっ
て、閾値電圧Vthを所望の大きさにすることが出来る。 更に、膜質を変える手段としては、前記したパラメー
タの外に、成膜時に硼素B,燐P,砒素Asなどをドーピング
したり、成膜後にイオン注入を行うなどといった手段も
ある。 第３図は、表面保護絶縁膜（SiNx膜）の膜厚と閾値電
圧との関係の１例を示す図である。第３図は、表面保護
絶縁膜５の膜厚が大になれば、閾値電圧Vthは小になる
という関係が存在することを物語っている。 従って、表面保護絶縁膜５の成膜時に、膜厚を調節す
ることによって閾値電圧Vthを所望の大きさにすること
が出来る。 同じ膜厚であっても、膜質によって閾値電圧Vthの値
は異なったものとなるから、結局、閾値電圧Vthは、膜
質と膜厚とのかねあいによって決まることになる。
以上述べた如き本発明の逆スタガード型薄膜トランジ
スタの製造方法によれば、次のような効果を奏する。 表面保護絶縁膜の膜質および膜厚を調節することに
より、閾値電圧を所望の大きさにコントロールすること
が出来るようになった。 その結果、回路設計上望まれる閾値電圧特性を持っ
た薄膜トランジスタを、意図的に製造することが可能と
なった。
スタの製造方法によれば、次のような効果を奏する。 表面保護絶縁膜の膜質および膜厚を調節することに
より、閾値電圧を所望の大きさにコントロールすること
が出来るようになった。 その結果、回路設計上望まれる閾値電圧特性を持っ
た薄膜トランジスタを、意図的に製造することが可能と
なった。
第１図…薄膜トランジスタの断面構造を示す図 第２図…表面保護絶縁膜の膜質と閾値電圧との関係の１
例を示す図 第３図…表面保護絶縁膜の膜厚と閾値電圧との関係の１
例を示す図 図において、１は絶縁基板、２はゲート電極、３はゲー
ト絶縁膜、４は活性層、５は表面保護絶縁膜、６はｎ型
ａ−Si層、７はソース電極、８はドレイン電極である。
例を示す図 第３図…表面保護絶縁膜の膜厚と閾値電圧との関係の１
例を示す図 図において、１は絶縁基板、２はゲート電極、３はゲー
ト絶縁膜、４は活性層、５は表面保護絶縁膜、６はｎ型
ａ−Si層、７はソース電極、８はドレイン電極である。
Claims (1)
- 【請求項１】ゲート電極、ゲート絶縁膜、半導体膜、表
面保護絶縁膜の順で積層され、前記半導体膜に接続され
たソース電極およびドレイン電極を有する逆スタガード
型薄膜トランジスタの製造方法において、 前記表面保護絶縁膜を形成する工程が、プラズマCVD法
によりシリコン窒化膜を形成する工程であって、形成さ
れる薄膜トランジスタの閾値電圧の所望値に応じてシラ
ンガスとアンモニアガスの流量比を設定することを特徴
とする逆スタガード型薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63309605A JP2712433B2 (ja) | 1988-12-07 | 1988-12-07 | 逆スタガード型薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63309605A JP2712433B2 (ja) | 1988-12-07 | 1988-12-07 | 逆スタガード型薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02155275A JPH02155275A (ja) | 1990-06-14 |
| JP2712433B2 true JP2712433B2 (ja) | 1998-02-10 |
Family
ID=17995039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63309605A Expired - Fee Related JP2712433B2 (ja) | 1988-12-07 | 1988-12-07 | 逆スタガード型薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2712433B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0145899B1 (ko) * | 1995-02-11 | 1998-09-15 | 김광호 | 완전 자기 정렬형 액정 표시 장치용 박막 트랜지스터 기판의 제조방법 |
| CN108281488B (zh) * | 2018-01-03 | 2021-07-27 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136259A (ja) * | 1983-12-24 | 1985-07-19 | Sony Corp | 電界効果型トランジスタの製造方法 |
| JPH023231A (ja) * | 1988-06-20 | 1990-01-08 | Toshiba Corp | 薄膜トランジスタ及びその製造方法 |
-
1988
- 1988-12-07 JP JP63309605A patent/JP2712433B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02155275A (ja) | 1990-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5922212A (en) | Semiconductor sensor having suspended thin-film structure and method for fabricating thin-film structure body | |
| GB2215126A (en) | Semiconductor devices | |
| US5093700A (en) | Single gate structure with oxide layer therein | |
| JPH10112440A (ja) | 微細パターンの形成方法 | |
| JP2712433B2 (ja) | 逆スタガード型薄膜トランジスタの製造方法 | |
| US6136616A (en) | Method of forming semiconductor devices using gate electrode dimensions and dopant concentration for controlling drive current strength | |
| KR100190146B1 (ko) | 질소 함유 실리콘층 및 고융점 금속층으로 형성된 게이트 구조를 갖고 있는 전계 효과 트랜지스터의 제조 프로세스 | |
| JPH05183164A (ja) | 半導体素子 | |
| JPH0818053A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0817845A (ja) | 半導体装置及びその製造方法 | |
| JPH04287929A (ja) | 半導体装置の製造方法 | |
| JP2759153B2 (ja) | 薄膜ｅ▲上２▼ｐｒｏｍおよびその製造方法 | |
| US5496742A (en) | Method for manufacturing semiconductor device enabling gettering effect | |
| KR20010005047A (ko) | 빠른 에스램의 고부하 레지스터 형성방법 | |
| JPH0260060B2 (ja) | ||
| JP3395259B2 (ja) | 半導体装置 | |
| KR100300057B1 (ko) | 반도체메모리제조방법 | |
| JP2860483B2 (ja) | 半導体装置の製造方法 | |
| JPH05226366A (ja) | 半導体装置の製造方法 | |
| KR960015492B1 (ko) | 반도체 소자의 텅스텐 폴리사이드 제조방법 | |
| JPS6097662A (ja) | 半導体装置の製造方法 | |
| JPH02297972A (ja) | メモリ用薄膜トランジスタおよびそのゲート絶縁膜の形成方法 | |
| JPH03280551A (ja) | 薄膜トランジスタの製造方法 | |
| JP2844734B2 (ja) | 薄膜の製造方法 | |
| JP2768202B2 (ja) | Ｍｏｓｆｅｔ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |