JPH02297972A - メモリ用薄膜トランジスタおよびそのゲート絶縁膜の形成方法 - Google Patents
メモリ用薄膜トランジスタおよびそのゲート絶縁膜の形成方法Info
- Publication number
- JPH02297972A JPH02297972A JP1117580A JP11758089A JPH02297972A JP H02297972 A JPH02297972 A JP H02297972A JP 1117580 A JP1117580 A JP 1117580A JP 11758089 A JP11758089 A JP 11758089A JP H02297972 A JPH02297972 A JP H02297972A
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- insulating film
- memory
- composition ratio
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010408 film Substances 0.000 title claims abstract description 136
- 239000010409 thin film Substances 0.000 title claims abstract description 52
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000000203 mixture Substances 0.000 claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 230000006870 function Effects 0.000 claims abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 42
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 42
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 41
- 239000007789 gas Substances 0.000 claims description 27
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 26
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 22
- 229910000077 silane Inorganic materials 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 17
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 abstract description 16
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 150000004767 nitrides Chemical group 0.000 abstract 1
- 238000005121 nitriding Methods 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 11
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- GPTXWRGISTZRIO-UHFFFAOYSA-N chlorquinaldol Chemical compound ClC1=CC(Cl)=C(O)C2=NC(C)=CC=C21 GPTXWRGISTZRIO-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000003446 memory effect Effects 0.000 description 4
- 239000011651 chromium Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリ用薄膜トランジスタおよびそのゲート絶
縁膜の形成方法に関するものである。
縁膜の形成方法に関するものである。
最近、薄膜トランジスタにメモリ効果をもたせたメモリ
用薄膜トランジスタが開発されている。
用薄膜トランジスタが開発されている。
第７図は従来のメモリ用薄膜トランジスタを示したもの
で、ここでは逆スタガー型の薄膜トランジスタを示して
いる。このメモリ用薄膜トランジスタは１、ガラス等か
らなる絶縁基板１上に形成されたゲート電極２と、この
ゲート電極２の上に基板１のほぼ全面にわたって形成さ
れたゲート絶縁＄３と、このゲート絶縁１３の上に前記
ゲート電極２と対向させて形成されたｉ型アモルファス
・シリコン（ｉ−ａ−８ｉ）からなるｉ型半導体層４と
、このｉ型半導体層４の上に、ｎ型不純物をドープした
アモルファス・シリコン（ｎ ４″−ａ−３１）からな
るｎ型半導体層５を介して形成されたソース電極６およ
びドレイン電極７とからなっている。なお、上記ゲート
電極２とソース、ドレイン電極６．７はそれぞれ図示し
ない配線につながっている。そして、上記ゲート絶縁膜
３は、上記薄膜トランジスタにメモリ効果をもたせるた
めに、電荷トラップ機能をもつ絶縁膜とされており、こ
のゲート絶縁膜３は、シリコン原子Ｓｉと窒素原子Ｎと
の組成比（Ｓｉ／Ｎ）を化学量論比（Ｓ ｌ ／ Ｎ
＝ ０．７５）より大きくした窒化シリコン（ＳＩ Ｎ
）からなっている。このゲート絶縁膜３は、その組成比
が、Ｓ Ｉ ／Ｎ−０，８５〜１．１５であればメモリ
素子として十分な電荷トラップ機能をもつが、最適な（
電荷のトラップ機能が最も大きい）組成比は、Ｓｉ／Ｎ
＝１．０付近である。このゲート絶縁１１１ｉ３は、プ
ラズマＣＶＤ法により、シラン−ガス（Ｓｉ Ｈ４）と
アンモニアφガス（ＮＨ））との流量比を、基板１上に
堆積する窒化シリコン膜の組成比（３１／Ｎ）が所望の
値になるように選んで形成されている。
で、ここでは逆スタガー型の薄膜トランジスタを示して
いる。このメモリ用薄膜トランジスタは１、ガラス等か
らなる絶縁基板１上に形成されたゲート電極２と、この
ゲート電極２の上に基板１のほぼ全面にわたって形成さ
れたゲート絶縁＄３と、このゲート絶縁１３の上に前記
ゲート電極２と対向させて形成されたｉ型アモルファス
・シリコン（ｉ−ａ−８ｉ）からなるｉ型半導体層４と
、このｉ型半導体層４の上に、ｎ型不純物をドープした
アモルファス・シリコン（ｎ ４″−ａ−３１）からな
るｎ型半導体層５を介して形成されたソース電極６およ
びドレイン電極７とからなっている。なお、上記ゲート
電極２とソース、ドレイン電極６．７はそれぞれ図示し
ない配線につながっている。そして、上記ゲート絶縁膜
３は、上記薄膜トランジスタにメモリ効果をもたせるた
めに、電荷トラップ機能をもつ絶縁膜とされており、こ
のゲート絶縁膜３は、シリコン原子Ｓｉと窒素原子Ｎと
の組成比（Ｓｉ／Ｎ）を化学量論比（Ｓ ｌ ／ Ｎ
＝ ０．７５）より大きくした窒化シリコン（ＳＩ Ｎ
）からなっている。このゲート絶縁膜３は、その組成比
が、Ｓ Ｉ ／Ｎ−０，８５〜１．１５であればメモリ
素子として十分な電荷トラップ機能をもつが、最適な（
電荷のトラップ機能が最も大きい）組成比は、Ｓｉ／Ｎ
＝１．０付近である。このゲート絶縁１１１ｉ３は、プ
ラズマＣＶＤ法により、シラン−ガス（Ｓｉ Ｈ４）と
アンモニアφガス（ＮＨ））との流量比を、基板１上に
堆積する窒化シリコン膜の組成比（３１／Ｎ）が所望の
値になるように選んで形成されている。
このメモリ用薄膜トランジスタは、そのゲート電圧ＶＧ
−ドレイン電流ＩＤ特性に第８図に示すようなヒステリ
シス性があり、電気的（こ書込み／読出し／消去可能な
メモリ効果をもっている。なお、第８図は、ゲート絶縁
膜（窒化シリコン膜）３の組成比（Ｓｉ／Ｎ）が、Ｓｌ
／Ｎ＝１．０テあるメモリ用薄膜トランジスタのＶｃ
Ｉｏ特性を示している。
−ドレイン電流ＩＤ特性に第８図に示すようなヒステリ
シス性があり、電気的（こ書込み／読出し／消去可能な
メモリ効果をもっている。なお、第８図は、ゲート絶縁
膜（窒化シリコン膜）３の組成比（Ｓｉ／Ｎ）が、Ｓｌ
／Ｎ＝１．０テあるメモリ用薄膜トランジスタのＶｃ
Ｉｏ特性を示している。
しかしながら、上記従来のメモリ用薄膜トランジスタは
、そのゲート絶縁膜３の電荷トラップ機能に“ばらつき
２．があり、そのために、メモリ特性の安定したものを
歩留りよく製造できないという問題をもっていた。
、そのゲート絶縁膜３の電荷トラップ機能に“ばらつき
２．があり、そのために、メモリ特性の安定したものを
歩留りよく製造できないという問題をもっていた。
これは、ゲート絶縁膜３となる窒化シリコンをプラズマ
ＣＶＤ法により堆積する際に、シラン争ガスとアンモニ
ア・ガスとの流量比を一定に保っておいても、窒化シリ
コンの堆積面（基板１面およびゲート電極２面）との界
面状態の変動や、基板温度の変動等により、堆積する窒
化シリコンの組成比（Ｓｉ／Ｎ）が変動してその電荷ト
ラップ機能に“ばらつき“が発生するためであり、これ
がトランジスタのヒステリシス性の変動として現れて、
トランジスタのメモリ特性に影響する。
ＣＶＤ法により堆積する際に、シラン争ガスとアンモニ
ア・ガスとの流量比を一定に保っておいても、窒化シリ
コンの堆積面（基板１面およびゲート電極２面）との界
面状態の変動や、基板温度の変動等により、堆積する窒
化シリコンの組成比（Ｓｉ／Ｎ）が変動してその電荷ト
ラップ機能に“ばらつき“が発生するためであり、これ
がトランジスタのヒステリシス性の変動として現れて、
トランジスタのメモリ特性に影響する。
本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、窒化シリコンからな
るゲート絶縁膜が必ず最適な電荷トラップ機能をもつよ
うにした、ヒステリシス性つまりメモリ特性の安定した
ものを歩留りよく得ることができるメモリ用薄膜トラン
ジスタを提供するとともに、あわせてそのゲート絶縁膜
の形成方法を提供することにある。
あって、その目的とするところは、窒化シリコンからな
るゲート絶縁膜が必ず最適な電荷トラップ機能をもつよ
うにした、ヒステリシス性つまりメモリ特性の安定した
ものを歩留りよく得ることができるメモリ用薄膜トラン
ジスタを提供するとともに、あわせてそのゲート絶縁膜
の形成方法を提供することにある。
本発明のメモリ用薄膜トランジスタは、窒化シリコンか
らなるゲート絶縁膜のシリコン原子Ｓｉと窒素原子Ｎと
の組成比（Ｓｉ ／Ｎ）を膜厚方向において変え、この
ゲート絶縁膜の膜厚内の一部の領域の前記組成比をＳｌ
／Ｎ＝１．０としたことを特徴とするものである。
らなるゲート絶縁膜のシリコン原子Ｓｉと窒素原子Ｎと
の組成比（Ｓｉ ／Ｎ）を膜厚方向において変え、この
ゲート絶縁膜の膜厚内の一部の領域の前記組成比をＳｌ
／Ｎ＝１．０としたことを特徴とするものである。
上記ゲート絶縁膜の膜厚方向におけるシリコン原子Ｓｉ
と窒素原子Ｎとの組成比（Ｓｉ ／Ｎ）は、ゲート電極
側から半導体層側に９１／Ｎ−約０．７５〜Ｓｉ／Ｎ−
約１．１５の範囲で変化させるのが望ましい。
と窒素原子Ｎとの組成比（Ｓｉ ／Ｎ）は、ゲート電極
側から半導体層側に９１／Ｎ−約０．７５〜Ｓｉ／Ｎ−
約１．１５の範囲で変化させるのが望ましい。
また、本発明のメモリ用薄膜トランジスタのゲート絶縁
膜の形成方法は、ゲート絶縁膜となる窒化シリコンを、
プラズマＣＶＤ法により、シラン−ガスとアンモニア・
ガスとの流量比を経時的に変化させて堆積することを特
徴とするものである。
膜の形成方法は、ゲート絶縁膜となる窒化シリコンを、
プラズマＣＶＤ法により、シラン−ガスとアンモニア・
ガスとの流量比を経時的に変化させて堆積することを特
徴とするものである。
このゲート絶縁膜の形成方法では、上記シラン・ガスと
アンモニア・ガスとの流量比を、ゲート電極側から半導
体層側に向かって約１＝２〜約１：１の範囲で変化させ
るのが望ましい。
アンモニア・ガスとの流量比を、ゲート電極側から半導
体層側に向かって約１＝２〜約１：１の範囲で変化させ
るのが望ましい。
すなわち、本発明のメモリ用薄膜トランジスタは、窒化
シリコンからなるゲート絶縁膜のシリコン原子Ｓｉと窒
素原子Ｎとの組成比’（Ｓｉ／Ｎ）を膜厚方向において
変えることにより、このゲート絶縁膜の膜厚内の一部の
領域に必ず前記組成比がＳｉ／Ｎ＝１．０となる部分が
できるようにしたものであり、このメモリ用薄膜トラン
ジスタによれば、窒化シリコンからなるゲート絶縁膜が
、その膜厚内の前記組成比（Ｓｉ／Ｎ）がＳｉ／Ｎ＝１
．０付近となる領域において最適な電荷トラップ機能を
もつから、ヒステリシス性つまりメモリ特性の安定した
ものを歩留りよく得ることができる。
シリコンからなるゲート絶縁膜のシリコン原子Ｓｉと窒
素原子Ｎとの組成比’（Ｓｉ／Ｎ）を膜厚方向において
変えることにより、このゲート絶縁膜の膜厚内の一部の
領域に必ず前記組成比がＳｉ／Ｎ＝１．０となる部分が
できるようにしたものであり、このメモリ用薄膜トラン
ジスタによれば、窒化シリコンからなるゲート絶縁膜が
、その膜厚内の前記組成比（Ｓｉ／Ｎ）がＳｉ／Ｎ＝１
．０付近となる領域において最適な電荷トラップ機能を
もつから、ヒステリシス性つまりメモリ特性の安定した
ものを歩留りよく得ることができる。
また、このメモリ用薄膜トランジスタにおいて、上記ゲ
ート絶縁膜の膜厚方向におけるシリコン原子Ｓｉと窒素
原子Ｎとの組成比（８１／Ｎ）を、ゲート電極側から半
導体層側にＳｉ／Ｎ−約０．７５〜Ｓｌ／Ｎ−約１．１
５の範囲で変化させれば、ゲート絶縁膜の膜厚内の一部
の領域に必ず前記組成比がＳｌ／Ｎ＝１．０となる部分
ができるし、また、ゲート絶縁膜のゲート電極との界面
付近の組成比が化学量論比（Ｓｉ ／Ｎ−０，７５）に
近くなるから、ゲート絶縁膜の耐圧を高くして、ゲート
電極とソース、ドレイン電極との間のリーク電流を小さ
くすることができる。
ート絶縁膜の膜厚方向におけるシリコン原子Ｓｉと窒素
原子Ｎとの組成比（８１／Ｎ）を、ゲート電極側から半
導体層側にＳｉ／Ｎ−約０．７５〜Ｓｌ／Ｎ−約１．１
５の範囲で変化させれば、ゲート絶縁膜の膜厚内の一部
の領域に必ず前記組成比がＳｌ／Ｎ＝１．０となる部分
ができるし、また、ゲート絶縁膜のゲート電極との界面
付近の組成比が化学量論比（Ｓｉ ／Ｎ−０，７５）に
近くなるから、ゲート絶縁膜の耐圧を高くして、ゲート
電極とソース、ドレイン電極との間のリーク電流を小さ
くすることができる。
また、本発明のメモリ用薄膜トランジスタのゲート絶縁
膜の形成方法は、ゲート絶縁膜となる窒化シリコンを、
プラズマＣＶＤ法により、シラン・ガスとアンモニア会
ガスとの流量比を経時的に変化させて堆積することによ
って、シリコン原子Ｓｉと窒素原子Ｎとの組成比（８１
／Ｎ）を膜厚方向において変えたゲート絶縁膜を形成す
るものであり、このゲート絶縁膜の形成方法によれば、
膜厚内の一部の領域に必ず前記組成比がＳｌ／Ｎ＝１．
０となる部分があるゲート絶縁膜を形成することができ
る。
膜の形成方法は、ゲート絶縁膜となる窒化シリコンを、
プラズマＣＶＤ法により、シラン・ガスとアンモニア会
ガスとの流量比を経時的に変化させて堆積することによ
って、シリコン原子Ｓｉと窒素原子Ｎとの組成比（８１
／Ｎ）を膜厚方向において変えたゲート絶縁膜を形成す
るものであり、このゲート絶縁膜の形成方法によれば、
膜厚内の一部の領域に必ず前記組成比がＳｌ／Ｎ＝１．
０となる部分があるゲート絶縁膜を形成することができ
る。
また、このゲート絶縁膜の形成方法において、上記シラ
ン・ガスとアンモニア・ガスとの流量比を、ゲート電極
側から半導体層側に向かって約１：２〜約１＝１の範囲
で変化させれば、形成されるゲート絶縁膜の膜厚内の一
部の領域に必ず前記組成比（Ｓｉ ／Ｎ）がＳｉ／Ｎ■
１．０となる部分をつくることができるとともに、ゲー
ト絶縁膜のゲート電極との界面付近の組成比を化学量論
比（Ｓ ｉ ／Ｎ−０，７５）に近くして、耐圧の高い
ゲート絶縁膜を形成することができる。
ン・ガスとアンモニア・ガスとの流量比を、ゲート電極
側から半導体層側に向かって約１：２〜約１＝１の範囲
で変化させれば、形成されるゲート絶縁膜の膜厚内の一
部の領域に必ず前記組成比（Ｓｉ ／Ｎ）がＳｉ／Ｎ■
１．０となる部分をつくることができるとともに、ゲー
ト絶縁膜のゲート電極との界面付近の組成比を化学量論
比（Ｓ ｉ ／Ｎ−０，７５）に近くして、耐圧の高い
ゲート絶縁膜を形成することができる。
以下、本発明の一実施例を逆スタガー型のメモリ用薄膜
トランジスタについて図面を参照し説明する。
トランジスタについて図面を参照し説明する。
第１図および第２図は本実施例のメモリ用薄膜トランジ
スタの断面図および平面図である。このメモリ用薄膜ト
ランジスタの構造を説明すると、第１図および第２図に
おいて、１１はガラス等からなる絶縁基板、１２はこの
絶縁基板１１上に形成されたゲート電極、１３は前記ゲ
ート電極１２の上に基板１１のほぼ全面にわたって形成
されたゲート絶縁膜である。１４は上記ゲート絶縁膜１
３の上に前記ゲート電極１２と対向させて形成されたｉ
型アモルファス−シリコン（ｉ−ａ−８ｉ）からなるｉ
型半導体層、１６および１７は前記ｉ型半導体層１４の
上に、ｎ型不純物をドープしたアモルファス・シリコン
（ｎ”−ａ−８１）からなるｎ型半導体層１５を介して
形成されたソース電極およびドレイン電極である。なお
、上記ｎ型半導体層１５は、ｉ型半導体層１４のチャン
ネル領域（ソース、ドレイン電極１６．１７間の部分）
において分離されている。また、前記ゲート電極１２は
ゲートライン１２ａにつながっており、ソース電極１６
およびドレイン電極１７はソースライン１６ａおよびド
レインライン１７ａにつながっている。
スタの断面図および平面図である。このメモリ用薄膜ト
ランジスタの構造を説明すると、第１図および第２図に
おいて、１１はガラス等からなる絶縁基板、１２はこの
絶縁基板１１上に形成されたゲート電極、１３は前記ゲ
ート電極１２の上に基板１１のほぼ全面にわたって形成
されたゲート絶縁膜である。１４は上記ゲート絶縁膜１
３の上に前記ゲート電極１２と対向させて形成されたｉ
型アモルファス−シリコン（ｉ−ａ−８ｉ）からなるｉ
型半導体層、１６および１７は前記ｉ型半導体層１４の
上に、ｎ型不純物をドープしたアモルファス・シリコン
（ｎ”−ａ−８１）からなるｎ型半導体層１５を介して
形成されたソース電極およびドレイン電極である。なお
、上記ｎ型半導体層１５は、ｉ型半導体層１４のチャン
ネル領域（ソース、ドレイン電極１６．１７間の部分）
において分離されている。また、前記ゲート電極１２は
ゲートライン１２ａにつながっており、ソース電極１６
およびドレイン電極１７はソースライン１６ａおよびド
レインライン１７ａにつながっている。
そして、前記ゲート絶縁膜１３は、窒化シリコン（Ｓｉ
Ｎ）からなっており、このゲート絶縁膜１３は２００
０人の膜厚に形成されている。また、このゲート絶縁１
１１３は、そのシリコン原子ｓ１と窒素原子Ｎとの組成
比（Ｓｉ／Ｎ）を、膜厚方向において変え、このゲート
絶縁膜の膜厚内の一部の領域の前記組成比をＳｉ／Ｎ＝
１．０としたものとされている。
Ｎ）からなっており、このゲート絶縁膜１３は２００
０人の膜厚に形成されている。また、このゲート絶縁１
１１３は、そのシリコン原子ｓ１と窒素原子Ｎとの組成
比（Ｓｉ／Ｎ）を、膜厚方向において変え、このゲート
絶縁膜の膜厚内の一部の領域の前記組成比をＳｉ／Ｎ＝
１．０としたものとされている。
第３図は前記ゲート絶縁膜１３のシリコン原子ＳＩと窒
素原子Ｎの分布を示す模式図であり、このゲート絶縁膜
１２のシリコン原子ｓＩと窒素原子Ｎとの組成比（Ｓｉ
／Ｎ）は、ゲート電極１２側（図において下側）がらｉ
型半導体層１４側（図におイテ上側）にＳｉ／Ｎ−約ｏ
、７５〜Ｓｉ／Ｎ−約１．１５の範囲で変化させてあり
、Ｓｌ／Ｎ＝１．０の領域は膜厚内の中央より若干ｌ型
半導体層１４側に偏った位置にある。
素原子Ｎの分布を示す模式図であり、このゲート絶縁膜
１２のシリコン原子ｓＩと窒素原子Ｎとの組成比（Ｓｉ
／Ｎ）は、ゲート電極１２側（図において下側）がらｉ
型半導体層１４側（図におイテ上側）にＳｉ／Ｎ−約ｏ
、７５〜Ｓｉ／Ｎ−約１．１５の範囲で変化させてあり
、Ｓｌ／Ｎ＝１．０の領域は膜厚内の中央より若干ｌ型
半導体層１４側に偏った位置にある。
第４図は上記メモリ用薄膜トランジスタの製造工程を示
したもので、このメモリ用薄膜トランジスタは次のよう
にして製造される。
したもので、このメモリ用薄膜トランジスタは次のよう
にして製造される。
まず第４図（ａ）に示すように、絶縁基板１１の上にゲ
ート電極１２およびゲートライン１２ａを形成する。こ
のゲート電極１２およびゲートライン１２ａは、基板１
１上にクロム（Ｃｒ ）等の金属を真空蒸着法またはス
パッタリング法により１０００人の厚さに堆積させ、こ
の金属膜をフォト・リソグラフィ法によりバターニング
する方法で形成する。
ート電極１２およびゲートライン１２ａを形成する。こ
のゲート電極１２およびゲートライン１２ａは、基板１
１上にクロム（Ｃｒ ）等の金属を真空蒸着法またはス
パッタリング法により１０００人の厚さに堆積させ、こ
の金属膜をフォト・リソグラフィ法によりバターニング
する方法で形成する。
次に、第４図（ｂ）に示すように、上記基板１１上にそ
の全面にわたって窒化シリコンからなるゲート絶縁膜１
３を２０００人の厚さに形成し、その上にｉ型半導体層
（ｉ−ａ−Ｓｉ層）１４を１５００人の厚さに形成する
。
の全面にわたって窒化シリコンからなるゲート絶縁膜１
３を２０００人の厚さに形成し、その上にｉ型半導体層
（ｉ−ａ−Ｓｉ層）１４を１５００人の厚さに形成する
。
上記ゲート絶縁膜１３の形成は、ゲート絶縁膜１３とな
る窒化シリコンを、プラズマＣＶＤ法により、シラン・
ガスＳ Ｉ Ｈ４とアンモニア・ガスＮ Ｈ３との流量
比を経時的に変化させて基板１１上に堆積させて形成す
る。
る窒化シリコンを、プラズマＣＶＤ法により、シラン・
ガスＳ Ｉ Ｈ４とアンモニア・ガスＮ Ｈ３との流量
比を経時的に変化させて基板１１上に堆積させて形成す
る。
この窒化シリコンの堆積は、シラン・ガスＳｉ Ｈ４と
アンモニア・ガスＮＨ，との合計流量を一定に保ちなが
ら、シラン・ガス５ＩＨ４の流量を連続的に増加させ、
アモニア・ガスＮＨ３の流量を連続的に減少させて行く
とともに、このシラン拳ガス５ｆ）Ｉ４の流量（Ｓｉ
Ｈ４［ＳＣＣＭ］ ）とアンモニアφガスＮＨ３の流量
（Ｎ Ｈｓ ｌ”ｓｃｃＭ］ ）を、窒化シリコンの
堆積初期はＳ ｉ Ｈａ ［ＳＣＣ’Ｍ］ ： Ｎ
Ｈｓ ［ＳＣＣＭ］讃約１＝２、堆積末期はＳｉ
Ｈ４［ＳＣＣＭ］ ：Ｎ Ｈｓ ｌ：ｓｃｃＭ］−
約１：１となるように選んで行なう。
アンモニア・ガスＮＨ，との合計流量を一定に保ちなが
ら、シラン・ガス５ＩＨ４の流量を連続的に増加させ、
アモニア・ガスＮＨ３の流量を連続的に減少させて行く
とともに、このシラン拳ガス５ｆ）Ｉ４の流量（Ｓｉ
Ｈ４［ＳＣＣＭ］ ）とアンモニアφガスＮＨ３の流量
（Ｎ Ｈｓ ｌ”ｓｃｃＭ］ ）を、窒化シリコンの
堆積初期はＳ ｉ Ｈａ ［ＳＣＣ’Ｍ］ ： Ｎ
Ｈｓ ［ＳＣＣＭ］讃約１＝２、堆積末期はＳｉ
Ｈ４［ＳＣＣＭ］ ：Ｎ Ｈｓ ｌ：ｓｃｃＭ］−
約１：１となるように選んで行なう。
このように、シラン拳ガスＳｉ Ｈ４とアンモニア−ガ
スＮＨ３との流量比（Ｓｉ Ｈ４［ＳＣＣＭ］ ／Ｎ
Ｈ３［ＳＣＣＭ］ ）を経時的に変化させてゲート絶縁
膜１３となる窒化”シリコンを堆積すると、形成された
ゲート絶縁膜１３は、そのシリコン原子Ｓｉと窒素原子
Ｎとの組成比（Ｓｉ／Ｎ）が膜厚方向において連続的に
変化し、かつ初期に堆積したゲート電極１２側の組成比
がＳｉ／Ｎ−約０．７５、末期に堆積したｉ型半導体層
１４側の組成比がｓｘ／反−約１．１５の膜となり、そ
の膜厚内の一部の領域に、前記組成比がＳｉ／Ｎ＝１．
０となる部分ができる。
スＮＨ３との流量比（Ｓｉ Ｈ４［ＳＣＣＭ］ ／Ｎ
Ｈ３［ＳＣＣＭ］ ）を経時的に変化させてゲート絶縁
膜１３となる窒化”シリコンを堆積すると、形成された
ゲート絶縁膜１３は、そのシリコン原子Ｓｉと窒素原子
Ｎとの組成比（Ｓｉ／Ｎ）が膜厚方向において連続的に
変化し、かつ初期に堆積したゲート電極１２側の組成比
がＳｉ／Ｎ−約０．７５、末期に堆積したｉ型半導体層
１４側の組成比がｓｘ／反−約１．１５の膜となり、そ
の膜厚内の一部の領域に、前記組成比がＳｉ／Ｎ＝１．
０となる部分ができる。
すなわち、第５図は、プラズマＣＶＤ法により窒化シリ
コン膜（ＳＩＮ膜）を堆積させたときの、シラン・ガス
５ＩＨ４とアンモニア・ガスＮＨ。
コン膜（ＳＩＮ膜）を堆積させたときの、シラン・ガス
５ＩＨ４とアンモニア・ガスＮＨ。
との流量比（Ｓ Ｉ Ｈ４１：５ｃｃＩ４］ ／ Ｎ
Ｈ３［ＳＣＣＭコ）と、堆積した窒化シリコン膜中のシ
リコン原子Ｓｌと窒素原子Ｎの組成比（Ｓｉ ／Ｎ）の
関係を調べた結果を示したもので、ここでは、基板温度
を２５０℃、圧力をＱ、５ ＴＯｒｒｓ雰囲気ガスであ
る窒素ガスＮ２の流量を３９０１：ｓｃｃド〕 （一定
）、シラン・ガスＳｉ Ｈ４とアンモニア・ガスＮ Ｈ
３との合計流量を９０ ［ＳＣＣＭ］ （一定）とし
て窒化シリコンを堆積させたときの測定結果を示してい
る。
Ｈ３［ＳＣＣＭコ）と、堆積した窒化シリコン膜中のシ
リコン原子Ｓｌと窒素原子Ｎの組成比（Ｓｉ ／Ｎ）の
関係を調べた結果を示したもので、ここでは、基板温度
を２５０℃、圧力をＱ、５ ＴＯｒｒｓ雰囲気ガスであ
る窒素ガスＮ２の流量を３９０１：ｓｃｃド〕 （一定
）、シラン・ガスＳｉ Ｈ４とアンモニア・ガスＮ Ｈ
３との合計流量を９０ ［ＳＣＣＭ］ （一定）とし
て窒化シリコンを堆積させたときの測定結果を示してい
る。
この第５図から分かるように、シラン・ガスＳｉＨ４と
アンモニア・ガスＮＨ，とのＡ量比をＳｉ Ｈ４［ＳＣ
ＣＭ］ ／ＮＨ３［ＳＣＣＭ］−約３０／ ８０（ＳＩ
Ｈ４１：ｓｃｃＭコ ： Ｎ Ｈ３［ＳＣ
ＣＭ］ −約 １ ＝ ２ ）にして堆積され
た窒化シリコン膜中の組成比（ＳＩＮ）は、５ｉＮ−約
０．７５であり、上記流量比をＳＩ Ｈ，［ＳＣＣＭ］
／ＮＨ３［ＳＣＣＭ］ −約４５／４５ （Ｓｉ Ｈ
４［ＳＣＣＭ］ ： ＮＨ３［ＳＣＣＭ］ −約１＝
１）にして堆積された窒化シリコン膜中の組成比（ＳＩ
Ｎ）は、５ＩＮ−約０．７５であり、上記流量比をＳ
ｉ Ｈ４［ＳＣＣＭ］ ／ Ｎ Ｈ３［ＳＣＣＭ］
−約４２／ ４ｇにして堆積された窒化シリコン膜中の
組成比（Ｓｉ Ｎ）は、５ＩＮ−約１．０である。
アンモニア・ガスＮＨ，とのＡ量比をＳｉ Ｈ４［ＳＣ
ＣＭ］ ／ＮＨ３［ＳＣＣＭ］−約３０／ ８０（ＳＩ
Ｈ４１：ｓｃｃＭコ ： Ｎ Ｈ３［ＳＣ
ＣＭ］ −約 １ ＝ ２ ）にして堆積され
た窒化シリコン膜中の組成比（ＳＩＮ）は、５ｉＮ−約
０．７５であり、上記流量比をＳＩ Ｈ，［ＳＣＣＭ］
／ＮＨ３［ＳＣＣＭ］ −約４５／４５ （Ｓｉ Ｈ
４［ＳＣＣＭ］ ： ＮＨ３［ＳＣＣＭ］ −約１＝
１）にして堆積された窒化シリコン膜中の組成比（ＳＩ
Ｎ）は、５ＩＮ−約０．７５であり、上記流量比をＳ
ｉ Ｈ４［ＳＣＣＭ］ ／ Ｎ Ｈ３［ＳＣＣＭ］
−約４２／ ４ｇにして堆積された窒化シリコン膜中の
組成比（Ｓｉ Ｎ）は、５ＩＮ−約１．０である。
したがって、シラン・ガスＳｉ Ｈ４とアンモニア中ガ
スＮＨ，との流量比（Ｓｉ Ｈ，［ＳＣＣＭ］ ／ＮＨ
３［ＳＣＣＭ］ ）を、上記のようにゲート電極１２側
からＬ型半導体層１４側に向かって約１：２〜約１：１
の範囲で変化させながらゲート絶縁膜１３となる窒化シ
リコンを堆積すれば、この窒化シリコンを堆積する際に
その堆積面（基板１１面およびゲート電極１２面）との
界面状態の変動や基板温度の変動等により、堆積する窒
化シリコンの組成比（Ｓｉ ；／Ｎ）が変動しても、形
成されるゲート絶縁膜１３の膜厚内の一部の領域に必ず
前記組成比（Ｓｉ ／Ｎ）がＳｉ／Ｎ＝１．０となる部
分をつくることができる。
スＮＨ，との流量比（Ｓｉ Ｈ，［ＳＣＣＭ］ ／ＮＨ
３［ＳＣＣＭ］ ）を、上記のようにゲート電極１２側
からＬ型半導体層１４側に向かって約１：２〜約１：１
の範囲で変化させながらゲート絶縁膜１３となる窒化シ
リコンを堆積すれば、この窒化シリコンを堆積する際に
その堆積面（基板１１面およびゲート電極１２面）との
界面状態の変動や基板温度の変動等により、堆積する窒
化シリコンの組成比（Ｓｉ ；／Ｎ）が変動しても、形
成されるゲート絶縁膜１３の膜厚内の一部の領域に必ず
前記組成比（Ｓｉ ／Ｎ）がＳｉ／Ｎ＝１．０となる部
分をつくることができる。
また、上記ｉ型半導体層（ｉ−ａ−Ｓｉ層）１４は、前
記ゲート絶縁膜１３の堆積に続けて、プラズマＣＶＤ法
によりシランと水素の混合ガスを用いて堆積する。
記ゲート絶縁膜１３の堆積に続けて、プラズマＣＶＤ法
によりシランと水素の混合ガスを用いて堆積する。
そして、前記ゲート絶縁膜１３とｉ型半導体層１４を形
成した後は、まず、ｉ型半導体層１４をフォトリソグラ
フィ法によりトランジスタ素子領域の形状にバターニン
グし、次いで、第４図（Ｃ）に示すように、燐（Ｐ）等
のｎ型不純物をドープしたアモルファスやシリコン（ｎ
”−ａ−Ｓｉ）からなるｎ型半導体層１５と、ソース、
ドレイン電極となるクロム（Ｃ）等の金属膜１８を堆積
する。なお、ｎ型半導体層１５は、プラズマＣＶＤ法に
よりシランとホスフィンと水素の混合ガスを用いて２５
０人の厚さに堆積させ、金属膜１８は、真空蒸着法また
はスパッタリング法により１０００人の厚さに堆積させ
る。
成した後は、まず、ｉ型半導体層１４をフォトリソグラ
フィ法によりトランジスタ素子領域の形状にバターニン
グし、次いで、第４図（Ｃ）に示すように、燐（Ｐ）等
のｎ型不純物をドープしたアモルファスやシリコン（ｎ
”−ａ−Ｓｉ）からなるｎ型半導体層１５と、ソース、
ドレイン電極となるクロム（Ｃ）等の金属膜１８を堆積
する。なお、ｎ型半導体層１５は、プラズマＣＶＤ法に
よりシランとホスフィンと水素の混合ガスを用いて２５
０人の厚さに堆積させ、金属膜１８は、真空蒸着法また
はスパッタリング法により１０００人の厚さに堆積させ
る。
この後は、上記金属膜１８とｎ型半導体層１５とをフォ
トリソグラフィ法によりパターニングして、第４図（ｄ
）に示すように上記金属膜１８からなるソース電極１６
およびソースライン１６ａとドレイン電極１７およびド
レインライン１７ａを形成し、第１図および第２図に示
したメモリ用薄膜トランジスタを完成する。
トリソグラフィ法によりパターニングして、第４図（ｄ
）に示すように上記金属膜１８からなるソース電極１６
およびソースライン１６ａとドレイン電極１７およびド
レインライン１７ａを形成し、第１図および第２図に示
したメモリ用薄膜トランジスタを完成する。
すなわち、上記実施例のメモリ用薄膜トランジスタは、
窒化シリコン（５１Ｎ）からなるゲート絶縁膜１３のシ
リコン原子Ｓｉと窒素原子Ｎとの組成比（Ｓｉ／Ｎ）を
膜厚方向において変えることにより、このゲート絶縁膜
１３の膜厚内の一部の領域に必ず前記組成比がＳｉ／Ｎ
＝１．０となる部分ができるようにしたものであり、こ
のメモリ用薄膜トランジスタによれば、窒化シリコンか
らなるゲート絶縁膜１３が、その膜厚内の前記組成比（
Ｓｉ／Ｎ）が８１／Ｎ＝１．０付近となる領域において
最適な電荷トラップ機能をもつから、ヒステリシス性つ
まりメモリ特性の安定したものを歩留りよく得ることが
できる。
窒化シリコン（５１Ｎ）からなるゲート絶縁膜１３のシ
リコン原子Ｓｉと窒素原子Ｎとの組成比（Ｓｉ／Ｎ）を
膜厚方向において変えることにより、このゲート絶縁膜
１３の膜厚内の一部の領域に必ず前記組成比がＳｉ／Ｎ
＝１．０となる部分ができるようにしたものであり、こ
のメモリ用薄膜トランジスタによれば、窒化シリコンか
らなるゲート絶縁膜１３が、その膜厚内の前記組成比（
Ｓｉ／Ｎ）が８１／Ｎ＝１．０付近となる領域において
最適な電荷トラップ機能をもつから、ヒステリシス性つ
まりメモリ特性の安定したものを歩留りよく得ることが
できる。
また、このメモリ用薄膜トランジスタにおいて、上記ゲ
ート絶縁膜１３の膜厚方向におけるシリコン原子Ｓｉと
窒素原子Ｎとの組成比（Ｓｉ ／Ｎ）を、ゲート電極１
２側からｉ型半導体層１４側にＳｉ／Ｎ−約０．７５〜
Ｓｉ／Ｎ−約１．１５の範囲で変化させれば、ゲート絶
縁膜１３の膜厚内の一部の領域に必ず前記組成比がＳｉ
／Ｎ＝１．０となる部分ができるし、また、ゲート絶縁
膜１３のゲート電極１２との界面付近の組成比が化学量
論比（Ｓｉ／Ｎ−０，７５）に近くなるから、ゲート絶
縁膜１３の耐圧を高くして、ゲート電極１２とソース、
ドレイン電極１６．１７との間のリーク電流を小さくす
ることができる。
ート絶縁膜１３の膜厚方向におけるシリコン原子Ｓｉと
窒素原子Ｎとの組成比（Ｓｉ ／Ｎ）を、ゲート電極１
２側からｉ型半導体層１４側にＳｉ／Ｎ−約０．７５〜
Ｓｉ／Ｎ−約１．１５の範囲で変化させれば、ゲート絶
縁膜１３の膜厚内の一部の領域に必ず前記組成比がＳｉ
／Ｎ＝１．０となる部分ができるし、また、ゲート絶縁
膜１３のゲート電極１２との界面付近の組成比が化学量
論比（Ｓｉ／Ｎ−０，７５）に近くなるから、ゲート絶
縁膜１３の耐圧を高くして、ゲート電極１２とソース、
ドレイン電極１６．１７との間のリーク電流を小さくす
ることができる。
さらに、上記メモリ用薄膜トランジスタでは、そのゲー
ト絶縁膜１３を、その膜厚内の一部の領域に組成比（Ｓ
Ｉ Ｎ）がＳｉ／Ｎ＝１．０となる部分をもつものとし
ており、このようにゲート絶縁膜１３の膜厚内の一部だ
けを組成比（ＳＩＮ）がＳｌ／Ｎ＝１．０となる領域と
して、大きい電荷トラップ機能をもつ部分の厚さを薄く
すれば、トランジスタのヒステリシス性を従来のメモリ
用薄膜トランジスタより大きくして、メモリ効果を向上
させることができる。
ト絶縁膜１３を、その膜厚内の一部の領域に組成比（Ｓ
Ｉ Ｎ）がＳｉ／Ｎ＝１．０となる部分をもつものとし
ており、このようにゲート絶縁膜１３の膜厚内の一部だ
けを組成比（ＳＩＮ）がＳｌ／Ｎ＝１．０となる領域と
して、大きい電荷トラップ機能をもつ部分の厚さを薄く
すれば、トランジスタのヒステリシス性を従来のメモリ
用薄膜トランジスタより大きくして、メモリ効果を向上
させることができる。
すなわち、第６図は、上記実施例のメモリ用薄膜トラン
ジスタのゲート電圧Ｖ。−ドレイン電流ｌ、特性を示し
ており、このメモリ用薄膜トランジスタは、第８図に示
したＶａ−、Ｉｏ特性をもつ従来のメモリ用薄膜トラン
ジスタよりも大きいヒステリシス性をもっている。
ジスタのゲート電圧Ｖ。−ドレイン電流ｌ、特性を示し
ており、このメモリ用薄膜トランジスタは、第８図に示
したＶａ−、Ｉｏ特性をもつ従来のメモリ用薄膜トラン
ジスタよりも大きいヒステリシス性をもっている。
また、上記実施例のメモリ用薄膜トランジスタのゲート
絶縁膜の形成方法は、ゲート絶縁膜１３となる窒化シリ
コン（ＳＩＮ）を、プラズマＣＶＤ法により、シラン・
ガスＳｉＨ４とアンモニア・ガスＮＨ，との流量比を経
時的に変化させて堆積することによって、シリコン原子
Ｓｉと窒素原子Ｎとの組成比（Ｓｉ／Ｎ）を膜厚方向に
おいて変えたゲート絶縁膜１３を形成するものであり、
このゲート絶縁膜の形成方法によれば、膜厚内の一部の
領域に必ず前記組成比が８１／Ｎ＝１．０となる部分が
あるゲート絶縁膜１３を形成することができる。
絶縁膜の形成方法は、ゲート絶縁膜１３となる窒化シリ
コン（ＳＩＮ）を、プラズマＣＶＤ法により、シラン・
ガスＳｉＨ４とアンモニア・ガスＮＨ，との流量比を経
時的に変化させて堆積することによって、シリコン原子
Ｓｉと窒素原子Ｎとの組成比（Ｓｉ／Ｎ）を膜厚方向に
おいて変えたゲート絶縁膜１３を形成するものであり、
このゲート絶縁膜の形成方法によれば、膜厚内の一部の
領域に必ず前記組成比が８１／Ｎ＝１．０となる部分が
あるゲート絶縁膜１３を形成することができる。
また、このゲート絶縁膜の形成方法において、上記シラ
ン・ガスＳｉＨ４とアンモニア・ガスＮＨ３との流量比
を、ゲート電極１２側からｉ型半導体層１４側に向かっ
て約１＝２〜約１：１の範囲で変化させれば、形成され
るゲート絶縁膜１３の膜厚内の一部の領域に必ず前記組
成比（Ｓｉ／Ｎ）がＳｉ／Ｎ＝１．０となる部分をつく
ることができるとともに、ゲート絶縁膜１３のゲート電
極１２との界面付近の組成比を化学量論比（Ｓ ｉ ／
Ｎ−０，７５）に近くして、耐圧の高いゲート絶縁膜１
３を形成することができる。
ン・ガスＳｉＨ４とアンモニア・ガスＮＨ３との流量比
を、ゲート電極１２側からｉ型半導体層１４側に向かっ
て約１＝２〜約１：１の範囲で変化させれば、形成され
るゲート絶縁膜１３の膜厚内の一部の領域に必ず前記組
成比（Ｓｉ／Ｎ）がＳｉ／Ｎ＝１．０となる部分をつく
ることができるとともに、ゲート絶縁膜１３のゲート電
極１２との界面付近の組成比を化学量論比（Ｓ ｉ ／
Ｎ−０，７５）に近くして、耐圧の高いゲート絶縁膜１
３を形成することができる。
なお、上記実施例では、逆スタガー型のメモリ用薄膜ト
ランジスタについて説明したが、本発明は、逆スタガー
型に限らず、逆スタガ−型、コブラナー型のメモリ用薄
膜トランジスタにも適用できることはもちろんである。
ランジスタについて説明したが、本発明は、逆スタガー
型に限らず、逆スタガ−型、コブラナー型のメモリ用薄
膜トランジスタにも適用できることはもちろんである。
本発明のメモリ用薄膜トランジスタは、窒化シリコンか
らなるゲート絶縁膜のシリコン原子Ｓｉと窒素原子Ｎと
の組成比（Ｓｉ／Ｎ）を膜厚方向において変えることに
より、このゲート絶縁膜の膜厚内の一部の領域に必ず前
記組成比がＳｉ／Ｎ＝１．０となる部分ができるように
したものであり、このメモリ用薄膜トランジスタによれ
ば、窒化シリコンからなるゲート絶縁膜が、その膜厚内
の前記組成比（Ｓｉ ／Ｎ）がＳｉ／Ｎ＝１．０付近と
なる領域において最適な電荷トラップ機能をもつから、
ヒステリシス性つまりメモリ特性の安定したものを歩留
りよく得ることができる。
らなるゲート絶縁膜のシリコン原子Ｓｉと窒素原子Ｎと
の組成比（Ｓｉ／Ｎ）を膜厚方向において変えることに
より、このゲート絶縁膜の膜厚内の一部の領域に必ず前
記組成比がＳｉ／Ｎ＝１．０となる部分ができるように
したものであり、このメモリ用薄膜トランジスタによれ
ば、窒化シリコンからなるゲート絶縁膜が、その膜厚内
の前記組成比（Ｓｉ ／Ｎ）がＳｉ／Ｎ＝１．０付近と
なる領域において最適な電荷トラップ機能をもつから、
ヒステリシス性つまりメモリ特性の安定したものを歩留
りよく得ることができる。
また、このメモリ用薄膜トランジスタにおいて、上記ゲ
ート絶縁膜の膜厚方向におけるシリコン原子Ｓｌと窒素
原子Ｎとの組成比（Ｓｉ／Ｎ）を、ゲート電極側から半
導体層側にＳｉ／Ｎ−約０．７５〜Ｓｉ／Ｎ−約１．１
５の範囲で変化させれば、ゲート絶縁膜の膜厚内の一部
の領域に必ず前記組成比がＳｉ／Ｎ＝１．０となる部分
ができるし、また、ゲート絶縁膜のゲート電極との界面
付近の組成比が化学量論比（Ｓｉ／Ｎ■０．７５）に近
くなるから、ゲート絶縁膜の耐圧を高（して、ゲート電
極とソース、ドレイン電極との間のリーク電流を小さく
することができる。
ート絶縁膜の膜厚方向におけるシリコン原子Ｓｌと窒素
原子Ｎとの組成比（Ｓｉ／Ｎ）を、ゲート電極側から半
導体層側にＳｉ／Ｎ−約０．７５〜Ｓｉ／Ｎ−約１．１
５の範囲で変化させれば、ゲート絶縁膜の膜厚内の一部
の領域に必ず前記組成比がＳｉ／Ｎ＝１．０となる部分
ができるし、また、ゲート絶縁膜のゲート電極との界面
付近の組成比が化学量論比（Ｓｉ／Ｎ■０．７５）に近
くなるから、ゲート絶縁膜の耐圧を高（して、ゲート電
極とソース、ドレイン電極との間のリーク電流を小さく
することができる。
また、本発明のメモリ用薄膜トランジスタのゲート絶縁
膜の形成方法は、ゲート絶縁膜となる窒化シリコンを、
プラズマＣＶＤ法により、シラン・ガスとアンモニア・
ガスとの流量比を経時的に変化させて堆積することによ
って、シリコン原子Ｓｉと窒素原子Ｎとの組成比（Ｓｉ
、／Ｎ）を膜厚方向において変えたゲート絶縁膜を形成
するものであり、このゲート絶縁膜の形成方法によれば
、膜厚内の一部の領域に必ず前記組成比がＳｉ／Ｎ＝１
．０となる部分があるゲート絶縁膜を形成することがで
きる。
膜の形成方法は、ゲート絶縁膜となる窒化シリコンを、
プラズマＣＶＤ法により、シラン・ガスとアンモニア・
ガスとの流量比を経時的に変化させて堆積することによ
って、シリコン原子Ｓｉと窒素原子Ｎとの組成比（Ｓｉ
、／Ｎ）を膜厚方向において変えたゲート絶縁膜を形成
するものであり、このゲート絶縁膜の形成方法によれば
、膜厚内の一部の領域に必ず前記組成比がＳｉ／Ｎ＝１
．０となる部分があるゲート絶縁膜を形成することがで
きる。
また、このゲート絶縁膜の形成方法において、上記シラ
ン−ガスとアンモニア・ガスとの流量比を、ゲート電極
側から半導体層側に向かって約１：２〜約１：１の範囲
で変化させれば、形成されるゲート絶縁膜の膜厚内の一
部の領域に必ず前記組成比（Ｓｉ ／Ｎ）が８１／Ｎ＝
１．０となる部分をつくることができるとともに、ゲー
ト絶縁膜のゲート電極との界面付近の組成比を化学量論
比（Ｓｉ ／Ｎ−０，７５）に近くして、耐圧の高いゲ
ート絶縁膜を形成することができる。
ン−ガスとアンモニア・ガスとの流量比を、ゲート電極
側から半導体層側に向かって約１：２〜約１：１の範囲
で変化させれば、形成されるゲート絶縁膜の膜厚内の一
部の領域に必ず前記組成比（Ｓｉ ／Ｎ）が８１／Ｎ＝
１．０となる部分をつくることができるとともに、ゲー
ト絶縁膜のゲート電極との界面付近の組成比を化学量論
比（Ｓｉ ／Ｎ−０，７５）に近くして、耐圧の高いゲ
ート絶縁膜を形成することができる。
第１図〜第６図は本発明の一実施例を示したもので、第
１図および第２図はメモリ用薄膜トランジスタの断面図
および平面図、第３図はゲート絶縁膜のシリコン原子Ｓ
ｉと窒素原子Ｎの分布を示す模式図、第４図はメモリ用
薄膜トランジスタの製造工程図、第５図はプラズマＣＶ
Ｄ法により窒化シリコン膜（Ｓｉ Ｎ膜）を堆積させた
ときの、シラン・ガス５ｔＨ４とアンモニア・ガスＮＨ
。 との流量比（Ｓｉ Ｈ４［ＳＣＣＭ］ ／ＮＨ３［ＳＣ
ＣＭ］ ）と、堆積した窒化シリコン膜中のシリコン原
子Ｓｌと窒素原子Ｎの組成比（Ｓｉ／Ｎ）の関葆を示す
図、第６図はメモリ用薄膜トランジスタのＶ、−ＩＤ特
性図である。第７図および第８図は従来のメモリ用薄膜
トランジスタの断面図およびそのＶＧ−ＩＤ特性図であ
る。 １１・・・絶縁基板、１２・・・ゲート電極、１３・・
・ゲート絶縁膜、Ｓｌ・・・シリコン原子、Ｎ・・・窒
素原子、１４・・・ｉ型半導体層、１５・・・ｎ型半導
体層、１６・・・ソース電極、１７・・・ドレイン電極
。
１図および第２図はメモリ用薄膜トランジスタの断面図
および平面図、第３図はゲート絶縁膜のシリコン原子Ｓ
ｉと窒素原子Ｎの分布を示す模式図、第４図はメモリ用
薄膜トランジスタの製造工程図、第５図はプラズマＣＶ
Ｄ法により窒化シリコン膜（Ｓｉ Ｎ膜）を堆積させた
ときの、シラン・ガス５ｔＨ４とアンモニア・ガスＮＨ
。 との流量比（Ｓｉ Ｈ４［ＳＣＣＭ］ ／ＮＨ３［ＳＣ
ＣＭ］ ）と、堆積した窒化シリコン膜中のシリコン原
子Ｓｌと窒素原子Ｎの組成比（Ｓｉ／Ｎ）の関葆を示す
図、第６図はメモリ用薄膜トランジスタのＶ、−ＩＤ特
性図である。第７図および第８図は従来のメモリ用薄膜
トランジスタの断面図およびそのＶＧ−ＩＤ特性図であ
る。 １１・・・絶縁基板、１２・・・ゲート電極、１３・・
・ゲート絶縁膜、Ｓｌ・・・シリコン原子、Ｎ・・・窒
素原子、１４・・・ｉ型半導体層、１５・・・ｎ型半導
体層、１６・・・ソース電極、１７・・・ドレイン電極
。
Claims (4)
- （１）ゲート電極と、電荷トラップ機能をもつ窒化シリ
コンからなるゲート絶縁膜と、半導体層と、ソースおよ
びドレイン電極とを積層したメモリ用薄膜トランジスタ
において、前記窒化シリコンからなるゲート絶縁膜のシ
リコン原子Ｓｉと窒素原子Ｎとの組成比（Ｓｉ／Ｎ）を
膜厚方向において変え、このゲート絶縁膜の膜厚内の一
部の領域の前記組成比をＳｉ／Ｎ＝１．０としたことを
特徴とするメモリ用薄膜トランジスタ。 - （２）ゲート絶縁膜の膜厚方向におけるシリコン原子Ｓ
ｉと窒素原子Ｎとの組成比（Ｓｉ／Ｎ）を、ゲート電極
側から半導体層側にＳｉ／Ｎ＝約０．７５〜Ｓｉ／Ｎ＝
約１．１５の範囲で変化させたことを特徴とする請求項
１に記載のメモリ用薄膜トランジスタ。 - （３）ゲート電極と、電荷トラップ機能をもつ窒化シリ
コンからなるゲート絶縁膜と、半導体層と、ソースおよ
びドレイン電極とを積層したメモリ用薄膜トランジスタ
の前記ゲート絶縁膜を形成する方法において、前記ゲー
ト絶縁膜となる窒化シリコンを、プラズマＣＶＤ法によ
り、シラン・ガスとアンモニア・ガスとの流量比を経時
的に変化させて堆積することを特徴とするメモリ用薄膜
トランジスタのゲート絶縁膜の形成方法。 - （４）シラン・ガスとアンモニア・ガスとの流量比を、
ゲート電極側から半導体層側に向かって約１：２〜約１
：１の範囲で変化させることを特徴とする請求項３に記
載のメモリ用薄膜トランジスタのゲート絶縁膜の形成方
法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1117580A JPH02297972A (ja) | 1989-05-12 | 1989-05-12 | メモリ用薄膜トランジスタおよびそのゲート絶縁膜の形成方法 |
| DE89120014T DE68912071T2 (de) | 1988-10-28 | 1989-10-27 | Dünnfilm-Transistor mit einer Speicherfunktion und Verfahren zur Verwendung eines Dünnfilmtransistors als Speicherelement. |
| CA002001682A CA2001682C (en) | 1988-10-28 | 1989-10-27 | Thin film transistor having memory function and method for using thin film transistor as memory element |
| EP89120014A EP0366146B1 (en) | 1988-10-28 | 1989-10-27 | Thin film transistor having memory function and method for using thin film transistor as memory element |
| KR1019890015604A KR930003556B1 (ko) | 1988-10-28 | 1989-10-28 | 메모리 트랜지스터 시스템 |
| US07/668,741 US5196912A (en) | 1988-10-28 | 1991-03-13 | Thin film transistor having memory function and method for using thin film transistor as memory element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1117580A JPH02297972A (ja) | 1989-05-12 | 1989-05-12 | メモリ用薄膜トランジスタおよびそのゲート絶縁膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02297972A true JPH02297972A (ja) | 1990-12-10 |
Family
ID=14715340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1117580A Pending JPH02297972A (ja) | 1988-10-28 | 1989-05-12 | メモリ用薄膜トランジスタおよびそのゲート絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02297972A (ja) |
-
1989
- 1989-05-12 JP JP1117580A patent/JPH02297972A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4814842A (en) | Thin film transistor utilizing hydrogenated polycrystalline silicon | |
| US20090261331A1 (en) | Low temperature thin film transistor process, device property, and device stability improvement | |
| JPH04250669A (ja) | ポリシリコン薄膜半導体装置 | |
| US6777354B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5144391A (en) | Semiconductor device which relieves internal stress and prevents cracking | |
| JP3117563B2 (ja) | ダイヤモンド薄膜電界効果トランジスタ | |
| JPS63308384A (ja) | 薄膜トランジスタ | |
| JPH02228042A (ja) | 薄膜半導体装置の製造方法 | |
| JPH02297972A (ja) | メモリ用薄膜トランジスタおよびそのゲート絶縁膜の形成方法 | |
| JPH0786515A (ja) | ポリシリコン抵抗体の形成方法 | |
| JPS631072A (ja) | 薄膜電界効果トランジスタ | |
| JPH03205830A (ja) | 半導体装置及び多結晶ゲルマニウムの製造方法 | |
| JP2003197636A (ja) | 薄膜半導体素子およびその製造方法 | |
| JP2712433B2 (ja) | 逆スタガード型薄膜トランジスタの製造方法 | |
| JPH088440A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH0818053A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR0139741B1 (ko) | 박막트랜지스터 제조방법 | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04318973A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3211302B2 (ja) | 窒化シリコン膜 | |
| JPH04243166A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH04345069A (ja) | 半導体装置 | |
| JPH06140627A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH0770726B2 (ja) | 炭化珪素を用いた電界効果トランジスタ | |
| JPH07111979B2 (ja) | 電界効果トランジスタの製造方法 |