JPH03280551A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH03280551A JPH03280551A JP8205090A JP8205090A JPH03280551A JP H03280551 A JPH03280551 A JP H03280551A JP 8205090 A JP8205090 A JP 8205090A JP 8205090 A JP8205090 A JP 8205090A JP H03280551 A JPH03280551 A JP H03280551A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- gate electrode
- ions
- film transistor
- incident angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 150000002500 ions Chemical class 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims description 16
- 239000010408 film Substances 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000002513 implantation Methods 0.000 abstract description 4
- 239000010453 quartz Substances 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000005465 channeling Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体薄膜に対するイオン注入工程を含む″
ｉｉｉ膜トランジスタの製造方法に関するものである。
ｉｉｉ膜トランジスタの製造方法に関するものである。
本発明は、上記の様な薄膜トランジスタの製造方法にお
いて、半導体薄膜に対するイオンの入射角が０″′であ
るイオン注入工程を含むことによって、特性のばらつき
の少ない薄膜トランジスタを製造することができる様に
したものである。
いて、半導体薄膜に対するイオンの入射角が０″′であ
るイオン注入工程を含むことによって、特性のばらつき
の少ない薄膜トランジスタを製造することができる様に
したものである。
イオン注入技術は、導入した不純物の総量を電荷量とし
て精度良く、しかもオンラインで測定できること等から
、半導体装置の製造プロセスで広く使用されている。
て精度良く、しかもオンラインで測定できること等から
、半導体装置の製造プロセスで広く使用されている。
ところで、イオン注入時にチャネリングが生じると、注
入深さが不安定になったり、そのためにシート抵抗等の
面内均一性が劣化したりする。このため、ウェハに対し
ては、７°の入射角でイオン注入を行っている。
入深さが不安定になったり、そのためにシート抵抗等の
面内均一性が劣化したりする。このため、ウェハに対し
ては、７°の入射角でイオン注入を行っている。
〔発明が解決しようとする課題］
しかし、第２図に示す様に、例えばトランジスタのゲー
ト電極１１をマスクにしたイオン１２の注入によってソ
ース・ドレイン領域１３を自己整合的に形成する場合、
７°の入射角のイオン注入では、いわゆるシャドー効果
や短チヤネル効果が発生する。
ト電極１１をマスクにしたイオン１２の注入によってソ
ース・ドレイン領域１３を自己整合的に形成する場合、
７°の入射角のイオン注入では、いわゆるシャドー効果
や短チヤネル効果が発生する。
即ち、ゲート電極１１による影ができて未注入領域が形
成されたり、ゲート電極１１の下方にまわり込み注入領
域が形成されたりする。これらの領域が形成されるとト
ランジスタ特性が非対称になり、特性のばらつきの少な
いトランジスタを製造することができない。
成されたり、ゲート電極１１の下方にまわり込み注入領
域が形成されたりする。これらの領域が形成されるとト
ランジスタ特性が非対称になり、特性のばらつきの少な
いトランジスタを製造することができない。
本発明による薄膜トランジスタの製造方法は、薄膜トラ
ンジスタを形成するための半導体薄膜１６に対するイオ
ン１２の入射角が０°であるイオン注入工程を含んでい
る。
ンジスタを形成するための半導体薄膜１６に対するイオ
ン１２の入射角が０°であるイオン注入工程を含んでい
る。
本発明による薄膜トランジスタの製造方法は、半導体８
８１６に対するイオン１２０入射角が００であるイオン
注入工程を含んでおり、このイオン注入工程では、マス
ク１１による影ができて未注入領域が形成されたり、マ
スク１１の下方にまわり込み注入領域が形成されたりす
ることがない。
８１６に対するイオン１２０入射角が００であるイオン
注入工程を含んでおり、このイオン注入工程では、マス
ク１１による影ができて未注入領域が形成されたり、マ
スク１１の下方にまわり込み注入領域が形成されたりす
ることがない。
従って、マスク１１通りのパターンでイオン注入を行う
ことができる。
ことができる。
一方、薄膜トランジスタを形成するための半導体薄膜１
６としては一般に非晶質半導体薄膜または多結晶半導体
薄膜が用いられるので、入射角が０°のイオン注入でも
チャネリングは生じない。
６としては一般に非晶質半導体薄膜または多結晶半導体
薄膜が用いられるので、入射角が０°のイオン注入でも
チャネリングは生じない。
以下、いわゆるトップゲート型の薄膜トランジスタの製
造に適用した本発明の一実施例を、第１図を参照しなが
ら説明する。
造に適用した本発明の一実施例を、第１図を参照しなが
ら説明する。
本実施例でも、第１図に示す様に、石英等の基板１４上
にＳｉＯ□膜１５膜形５し、薄膜トランジスタの活性層
とするための多結晶Ｓｉ薄膜１６をＳｉＯ□膜１５主１
５上−ニングし、更にゲート電極１１とゲート絶縁膜１
７とを多結晶Ｓｉ薄膜１６上でバターニングするまでは
、従来公知の工程によって行う。
にＳｉＯ□膜１５膜形５し、薄膜トランジスタの活性層
とするための多結晶Ｓｉ薄膜１６をＳｉＯ□膜１５主１
５上−ニングし、更にゲート電極１１とゲート絶縁膜１
７とを多結晶Ｓｉ薄膜１６上でバターニングするまでは
、従来公知の工程によって行う。
その後、ゲート電極１１をマスクにして多結晶５ｉｉｉ
膜１６中へイオン１２を注入することによってソース・
ドレイン領域１３を自己整合的に形成するが、本実施例
では多結晶ｓｉｎ膜１６に対するイオン１２の入射角を
Ｏ＃にしている。
膜１６中へイオン１２を注入することによってソース・
ドレイン領域１３を自己整合的に形成するが、本実施例
では多結晶ｓｉｎ膜１６に対するイオン１２の入射角を
Ｏ＃にしている。
このため、本実施例を示す第１図と従来例を示す第２図
との比較からも明らかな様に、本実施例では、ゲート電
極１１による影ができて未注入領域が形成されたり、ゲ
ート電極１１の下方にまわり込み注入領域が形成された
りすることがない。
との比較からも明らかな様に、本実施例では、ゲート電
極１１による影ができて未注入領域が形成されたり、ゲ
ート電極１１の下方にまわり込み注入領域が形成された
りすることがない。
従って、ゲート電極１１通りのパターンでイオン１２の
注入を行うことができ、特性のばらつきの少ない薄膜ト
ランジスタを製造することができる。
注入を行うことができ、特性のばらつきの少ない薄膜ト
ランジスタを製造することができる。
一方、薄膜トランジスタを形成するために多結晶５ｉｆ
ｌｌｌ！１６を用いているので、イオン１２の入射角が
０“でも、ウェハの様にチャネリングは生じない。
ｌｌｌ！１６を用いているので、イオン１２の入射角が
０“でも、ウェハの様にチャネリングは生じない。
なお、以上の本実施例ではソース・ドレイン領域１３を
形成するためのイオン１２の注入について説明したが、
多結晶Ｓｉｌ＊１６に対する他のイオン注入も同様に行
う。例えば、ＬＤＤ構造の薄膜トランジスタの製造に際
しては、ＬＤＤを形成するためのイオン注入も０″の入
射角で行う。
形成するためのイオン１２の注入について説明したが、
多結晶Ｓｉｌ＊１６に対する他のイオン注入も同様に行
う。例えば、ＬＤＤ構造の薄膜トランジスタの製造に際
しては、ＬＤＤを形成するためのイオン注入も０″の入
射角で行う。
また、上述の本実施例は本発明をいわゆるトップゲート
型の薄膜トランジスタの製造に適用したものであるが、
本発明はいわゆるボトムゲート型の薄膜トランジスタの
製造にも適用することができる。
型の薄膜トランジスタの製造に適用したものであるが、
本発明はいわゆるボトムゲート型の薄膜トランジスタの
製造にも適用することができる。
ボトムゲート型では、ゲート電極が多結晶Ｓｉ薄膜の下
層に位置しているので、多結晶Ｓｉ薄膜上のレジストを
マスクにしたイオン注入によってソース・ドレイン領域
を形成する。そしてこの場合でも、レジスト通りのパタ
ーンでイオン注入を行うことができる。
層に位置しているので、多結晶Ｓｉ薄膜上のレジストを
マスクにしたイオン注入によってソース・ドレイン領域
を形成する。そしてこの場合でも、レジスト通りのパタ
ーンでイオン注入を行うことができる。
本発明による薄膜トランジスタの製造方法では、マスク
通りのパターンでイオン注入を行うことができるので、
特性のばらつきの少ない薄膜トランジスタを製造するこ
とができる。
通りのパターンでイオン注入を行うことができるので、
特性のばらつきの少ない薄膜トランジスタを製造するこ
とができる。
第１図及び第２図は本発明の夫々−実施例及び−従来例
を示す側断面図である。 なお図面に用いられている符号において、１１−・・・
−−−一−−−−ゲート電極１２−−−−−−−−−−
・−イオン １６・−−−−−−−−−−−−・−多結晶Ｓｉ薄膜で
ある。
を示す側断面図である。 なお図面に用いられている符号において、１１−・・・
−−−一−−−−ゲート電極１２−−−−−−−−−−
・−イオン １６・−−−−−−−−−−−−・−多結晶Ｓｉ薄膜で
ある。
Claims (1)
- 薄膜トランジスタを形成するための半導体薄膜に対す
るイオンの入射角が０°であるイオン注入工程を含む薄
膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8205090A JPH03280551A (ja) | 1990-03-29 | 1990-03-29 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8205090A JPH03280551A (ja) | 1990-03-29 | 1990-03-29 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03280551A true JPH03280551A (ja) | 1991-12-11 |
Family
ID=13763688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8205090A Pending JPH03280551A (ja) | 1990-03-29 | 1990-03-29 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03280551A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6368927B1 (en) * | 1999-06-29 | 2002-04-09 | Hyunadi Electronics Industries, Ltd. | Method of manufacturing transistor having elevated source and drain regions |
-
1990
- 1990-03-29 JP JP8205090A patent/JPH03280551A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6368927B1 (en) * | 1999-06-29 | 2002-04-09 | Hyunadi Electronics Industries, Ltd. | Method of manufacturing transistor having elevated source and drain regions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3019885B2 (ja) | 電界効果型薄膜トランジスタの製造方法 | |
| US7462554B2 (en) | Method for forming semiconductor device with modified channel compressive stress | |
| JPS6151923A (ja) | ２つのポジテイブフオトレジスト層を重ねる方法 | |
| JPH09102550A (ja) | Ｌｄｄ ｃｍｏｓ形成方法 | |
| JPH0324060B2 (ja) | ||
| JPH05315356A (ja) | 薄膜トランジスタの製法 | |
| JPH03280551A (ja) | 薄膜トランジスタの製造方法 | |
| KR100272529B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6170815B1 (en) | Method of fabricating a thin film transistor including forming a trench and forming a gate electrode on one side of the interior of the trench | |
| JPH03175678A (ja) | 半導体装置の製造方法 | |
| KR100192363B1 (ko) | 박막트랜지스터의 구조 및 그 제조방법 | |
| KR0166888B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100209732B1 (ko) | 반도체 소자 제조방법 | |
| KR930008582B1 (ko) | 수직게이트를 갖는 모스구조의 디램 제조방법 | |
| KR0161892B1 (ko) | 박막트랜지스터 구조 및 제조방법 | |
| KR100443519B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0156116B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JPH07153940A (ja) | 電界効果型トランジスタの製造方法 | |
| KR0170863B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JPS63226922A (ja) | 半導体装置の製造方法 | |
| JP2726730B2 (ja) | 電界効果トランジスタの製法 | |
| JPH06268178A (ja) | 半導体装置の製造方法 | |
| JPH04192472A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63248179A (ja) | 半導体装置 |