KR0161892B1 - 박막트랜지스터 구조 및 제조방법 - Google Patents
박막트랜지스터 구조 및 제조방법 Download PDFInfo
- Publication number
- KR0161892B1 KR0161892B1 KR1019950004614A KR19950004614A KR0161892B1 KR 0161892 B1 KR0161892 B1 KR 0161892B1 KR 1019950004614 A KR1019950004614 A KR 1019950004614A KR 19950004614 A KR19950004614 A KR 19950004614A KR 0161892 B1 KR0161892 B1 KR 0161892B1
- Authority
- KR
- South Korea
- Prior art keywords
- dummy pattern
- gate electrode
- semiconductor layer
- region
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 239000010408 film Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000005530 etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 더미패턴과 에치백방법으로 자지 정렬된 옵셋영역을 형성하는데 적당하도록 한 박막트렌지스터 구조 및 제조방법에 관한 것이다.
상기 목적을 달성하기 위한 박막트렌지스터의 구조는 기판위에 형성된 게이트전극과 더미패턴, 상기 게이트전극과 상기 더미패턴 그리고 상기 기판위에 형성된 반도체층, 상기 게이트전극과 상기 더미패턴 사이의 상기 반도체층위에 형성된 절연막, 상기 게이트전극과 상기 더미패턴영역, 그리고 상기 게이트전극과 상기 더미패턴 사이의 반도체층을 제외한 반도체층에 형성된 불순물영역을 포함하여 구성되어지고, 본 발명의 박막 트렌지스터의 제조방법은 기판상에 게이트전극과 더미패턴을 형성하는 공정과, 상기 게이트전극과 더미패턴 그리고 상기 기판위에 제1절연막과 반도체층을 차례로 형성하는 공정과, 상기 게이트전극과 더미패턴 사이의 상기 반도체층위에 제2절연막을 형성하는 공정과, 채널영역과 상기 제2절연막이 형성된 영역을 제외한 상기 반도체층에 불순물영역을 형성하는 공정을 포함하여 이루어진다.
Description
제1도는 종래의 박막트랜지스터 공정단면도.
제2도는 본 발명의 박막트랜지스터 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : 벌크 디바이스가 제작된 기판 22,24,26 : 제 1, 제 2, 제 3 절연막
23,25 : 제 1, 제 2 반도체층 23a : 게이트전극
23b : 더미패턴 25a : 소오스영역
25b : 드레인영역 25c : 채널영역
26a : 옵셋영역
본 발명은 반도체소자 구조 및 제조방법에 관한 것으로 특히 더미패턴(Dummy Pattern)과 에치백(etch back)방법으로 자지정렬(self align)된 옵셋영역을 형성하는데 적당하도록 한 박막트렌지스터 구조 및 제조방법에 관한 것이다.
종래 보텀 게이트(bottom gate)박막 트랜지스터 구조 및 제조방법을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제1도는 종래의 박막 트렌지스터 공정단면도로써, 제1도 (a)에서와 같이, 단결정 실리콘상에 벌크 디바이스(bulk device)를 제조한 다음 상기 기판(1)상에 제1절연막(2) 및 제1반도체층(폴리실리콘)을 증착한다.
이어서 게이트 마스크를 이용한 사진 식각공공정으로 제1반도체층(폴리실리콘)을 패터닝하여 게이트전극(2)을 형성한다.
그리고 제1도 (b)에서와 같이, 상기 전면에 화학기상증착(Chemical Vapor Deposition)방법으로 제2절연막(게이트산화막)(4)과 제2반도체층(폴리실리콘)(5)을 차례로 증착한다.
이어서, 600℃부근에서 24시간 정도의 장시간 열처리를 수행하는 고상 성장법을 통해 제2반도체층(폴리실리콘)(5)의 그레인 싸이즈를 크게한다.
제1도 (c)에서와 같이, 상기 제2반도체층(폴리실리콘)(5)상에 감광막을 도포하고 노광 및 식각공정으로 채널영역을 마스킹한다.
이때 소오스영역은 게이트전극과 오버랩되고, 드레인영역은 옵셋(off set)이 되도록 채널영역을 마스킹한다.
상기와 같이 노출된 제2반도체층(폴리실리콘)에 불순물 이온주입을 하여 제1도 (d)에서와 같이, 소오스/드레인 및 채널영역(6)(7)(5a)을 형성함으로써 제1도 (d)에서와 같이 종래의 박막트렌지스터를 완성한다.
그러나 이와 같은 종래의 박막트렌지스터의 제조방법에 있어서는 다음과 같은 문제점이 있었다.
상기에서 설명한 종래의 박막트렌지스터는 온/오프특성에 큰 영향을 주는 옵셋영역 형성시 감광물질을 사용하여 옵셋영역을 마스킹하여 제조하기 때문에 마스크 정렬정도에 따라 온/오프특성이 심하게 변화되어 박막트렌지스터의 신뢰성이 저하될 뿐만 아니라 재현성이 어렵다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로써, 더미 패턴과 에치백방법으로 자기정렬된 옵셋영역을 형성하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 박막트렌지스터의 구조는 기판위에 형성된 게이트전극과 더미패턴, 상기 게이트전극과 상기 더미패턴 그리고 상기 기판위에 형성된 반도체층, 상기 게이트전극과 상기 더미패턴 사이의 상기 반도체층위에 형성된 절연막, 상기 게이트전극과 상기 더미패턴영역, 그리고 상기 게이트전극과 상기 더미패턴 사이의 반도체층을 제외한 반도체층에 형성된 불순물영역을 포함하여 구성되어지고, 본 발명의 박막 트렌지스터의 제조방법은 기판상에 게이트전극과 더미패턴을 형성하는 공정과, 상기 게이트전극과 더미패턴 그리고 상기 기판위에 제1절연막과 반도체층을 차례로 형성하는 공정과, 상기 게이트전극과 더미패턴 사이의 상기 반도체층위에 제2절연막을 형성하는 공정과, 채널영역과 상기 제2절연막이 형성된 영역을 제외한 상기 반도체층에 불순물영역을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.
이와 같은 본 발명은 첨부된 도면을 참조하여 보다 상세하게 설명하면 다음과 같다.
제2도는 본 발명의 박막트렌지스터의 공정단면도로써, 본 발명의 박막트렌지스터 제조방법은 제2도 (a)에서와 같이, 벌크 디바이스가 제작된 기판(21)상에 제1절연막(산화막)(22) 및 게이트전극용 제1반도체층(폴리실리콘)(23)을 증착하여 제2도 (b)에서와 같이, 감광막을 도포하여 노광 및 식각공정으로 게이트전극(23a)과 더미패턴(23b)을 동시에 형성한 뒤 제2도 (c)에서와 같이, 제2절연막(산화막)(24)을 CVD방법으로 증착한 뒤 상기 제2절연막상에 채널로 사용될 제2반도체층(폴리실리콘)(25)을 증착한 다음 어닐링하여 상기 제2반도체층(25)의 그레인 싸이즈를 성장시켜 싱글 크리스탈 실리콘의 특성에 좀더 가깝도록 한다.
제2도 (b)에서와 같이, 상기 전면에 제3절연막을 CVD산화막 또는 CVD질화막 및 SOG(Spin On Glass)산화막 방법중 하나로 증착하여 게이트전극(23a)과 더미패턴(23b) 사이의 골을 채운후 제2도 (e)에서와 같이, 제3절연막을 에치백하여 게이트전극(23a)과 더미패턴(23b)사이의 골 이외의 모든 제3절연막을 제거한 뒤 옵셋영역(26a)을 형성하여 제2도 (f)에서와 같이, 감광막을 도포하여 노광 및 식각공정으로 감광막이 소오스영역에는 오버랩되면서 채널영역에만 남도록 제거한 후 물순물 이온주입을 한다.
이때 제3절연막으로 채워진 골부분은 정렬(align)에 관계없이 항상 일정한 옵셋영역(26a)을 유지한다.
이어서 제2도 (g)에서와 같이, 상기 감광막을 제거하여 소오스/드레인 및 채널영역(25a)(25b)(25c)을 형성함으로써 박막트렌지스터를 완성한다.
본 발명의 박막트렌지스터의 구조는 절연기관(21)위에 게이트전극(23a)과 더미패턴(23b)이 동시에 형성되고, 상기 게이트전극(23a)과 상기 더미패턴(23b)이 형성된 상기 기판위에 반도체층(25)이 형성되며, 상기 게이트전극(23a)과 상기 더미패턴(23b)사이의 상기 반도체층(25)위에 절연막(26a)이 형성되며, 상기 게이트전극(23a)과 더미패턴(23b)영역, 그리고 상기 게이트전극과 더미패턴 사이의 반도체층을 제외한 상기 반도체층(25)에 불순물영역(25a)(25b)이 형성된 구조를 갖는다.
상기에서 설명한 바와 같이, 본 발명은 더미패턴을 형성하여 게이트전극과 더미패턴 사이의 매몰영역을 절연막으로 채운 뒤 에치백하여 일정하게 자기정렬된 옵셋영역을 형성함으로서 온/오프 전류비를 일정하게 유지시켜 박막트렌지스터의 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (3)
- 기판 위에 형성된 게이트전극과 더미패턴, 상기 게이트전극과 상기 더미패턴 그리고 상기 기판위에 형성된 반도체층, 상기 게이트전극과 상기 더미패턴 사이의 상기 반도체층위에 형성된 절연막, 상기 게이트전극과 상기 더미패턴영역 그리고 상기 게이트전극과 더미패턴영역 사이의 반도체층을 제외한 상기 반도체층위에 형성된 불순물영역을 포함하여 이루어진 것을 특징으로 하는 박막트렌지스터 구조.
- 기판상에 게이트전극과 더미패턴을 형성하는 공정과, 상기 게이트전극, 더미패턴 그리고 상기 기판위에 제1절연막과 반도체층을 차례로 형성하는 공정과, 상기 게이트전극과 상기 더미패턴 사이의 상기 반도체층위에 제2절연막을 형성하는 공정과, 채널영역과 상기 제2절연막이 형성된 영역을 제외한 상기 반도체층에 불순물영역을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 박막트렌지스터 제조방법.
- 제2항에 있어서, 상기 반도체층에 불순물을 형성하는 공정은, 상기 게이트전극과 중첩된 영역과 상기 더미패턴위에 마스크를 형성하고, 상기 반도체층에 불순물 이온을 주입하는 것을 특징으로 하는 박막트렌지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004614A KR0161892B1 (ko) | 1995-03-07 | 1995-03-07 | 박막트랜지스터 구조 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004614A KR0161892B1 (ko) | 1995-03-07 | 1995-03-07 | 박막트랜지스터 구조 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960036142A KR960036142A (ko) | 1996-10-28 |
| KR0161892B1 true KR0161892B1 (ko) | 1998-12-01 |
Family
ID=19409341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950004614A KR0161892B1 (ko) | 1995-03-07 | 1995-03-07 | 박막트랜지스터 구조 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0161892B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009134075A3 (en) * | 2008-04-30 | 2010-03-04 | Kyunghee University Industrial & Academic Collaboration Foundation | Manufacturing method of inverse staggered poly-si tft with center off-set |
-
1995
- 1995-03-07 KR KR1019950004614A patent/KR0161892B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009134075A3 (en) * | 2008-04-30 | 2010-03-04 | Kyunghee University Industrial & Academic Collaboration Foundation | Manufacturing method of inverse staggered poly-si tft with center off-set |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960036142A (ko) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4288256A (en) | Method of making FET containing stacked gates | |
| US7037775B2 (en) | Applying epitaxial silicon in disposable spacer flow | |
| JPH06224440A (ja) | Ｍｏｓ電界効果型トランジスタ及び不揮発性半導体記憶装置 | |
| JPH10150205A (ja) | 薄膜トランジスタの構造及びその製造方法 | |
| KR0161892B1 (ko) | 박막트랜지스터 구조 및 제조방법 | |
| JPH08204204A (ja) | 薄膜トランジスタの製造方法 | |
| JPH077157A (ja) | 薄膜トランジスタの製造方法 | |
| KR100360873B1 (ko) | 박막트랜지스터제조방법 | |
| KR100310415B1 (ko) | 이피롬의제조방법 | |
| JP3257042B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR0156120B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100259068B1 (ko) | Soi 구조 모스패트 제조방법 | |
| KR0166888B1 (ko) | 박막트랜지스터 제조방법 | |
| KR0162147B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100233264B1 (ko) | 아날로그 반도체소자 제조방법 | |
| JPS6331097B2 (ko) | ||
| KR100790443B1 (ko) | 디램셀 제조 방법 | |
| KR100214069B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| KR930004347B1 (ko) | 불휘발성 반도체 메모리 소자의 제조방법 | |
| KR0172041B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100249150B1 (ko) | 필드산화막 형성방법 | |
| KR100192363B1 (ko) | 박막트랜지스터의 구조 및 그 제조방법 | |
| KR0151190B1 (ko) | 트랜지스터 및 그 제조방법 | |
| KR0172852B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR0144173B1 (ko) | 박막트랜지스터의 구조 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060720 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |