JP2844734B2 - 薄膜の製造方法 - Google Patents
薄膜の製造方法Info
- Publication number
- JP2844734B2 JP2844734B2 JP27713689A JP27713689A JP2844734B2 JP 2844734 B2 JP2844734 B2 JP 2844734B2 JP 27713689 A JP27713689 A JP 27713689A JP 27713689 A JP27713689 A JP 27713689A JP 2844734 B2 JP2844734 B2 JP 2844734B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- thin film
- sih
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜トランジスタ等を製造する際に必要な
SiN（窒化シリコン）膜、ａ−Si:H（水素含有のアモル
ファスシリコン）膜、n+−ａ−Si:H（水素含有の高不純
物濃度アモルファスシリコン）膜等のシリコン系薄膜を
製造する方法に係り、特にはプラズマCVD法を用いたシ
リコン系薄膜の製造方法に関する。
SiN（窒化シリコン）膜、ａ−Si:H（水素含有のアモル
ファスシリコン）膜、n+−ａ−Si:H（水素含有の高不純
物濃度アモルファスシリコン）膜等のシリコン系薄膜を
製造する方法に係り、特にはプラズマCVD法を用いたシ
リコン系薄膜の製造方法に関する。
従来、ａ−Si:H薄膜トランジスタの主要部を構成する
SiN膜、ａ−Si:H膜、及びn+−ａ−Si:H膜は、ほとんど
がプラズマCVD法で製造されており、その際に用いられ
るガス種は、SiH4（シラン）、N2（窒素）、NH3（アン
モニア）、H2（水素）、PH3（ホスフィン）等である。
例えば、SiN膜を成膜する場合はSiN4、NH3、N2の組み合
わせを使用し、ａ−Si:H膜を成膜する場合はSiH4、H2の
組み合わせを使用し、またn+−ａ−Si:H膜を成膜する場
合はSiH4、H2、PH3の組み合わせを使用している。これ
らの膜はいずれもSiとの結合が中心となっており、SiH4
ガスの果たす役割は非常に大きい。
SiN膜、ａ−Si:H膜、及びn+−ａ−Si:H膜は、ほとんど
がプラズマCVD法で製造されており、その際に用いられ
るガス種は、SiH4（シラン）、N2（窒素）、NH3（アン
モニア）、H2（水素）、PH3（ホスフィン）等である。
例えば、SiN膜を成膜する場合はSiN4、NH3、N2の組み合
わせを使用し、ａ−Si:H膜を成膜する場合はSiH4、H2の
組み合わせを使用し、またn+−ａ−Si:H膜を成膜する場
合はSiH4、H2、PH3の組み合わせを使用している。これ
らの膜はいずれもSiとの結合が中心となっており、SiH4
ガスの果たす役割は非常に大きい。
一例として、従来におけるプラズマCVD法によるSiN膜
の製造方法を第４図に基づき説明する。
の製造方法を第４図に基づき説明する。
まず、必要とするガス種（SiH4、NH3、N2）を同時に
チャンバー内に導入し、その後約15分程経過してチャン
バー内の圧力と基板の温度が安定したら、RF放電を開始
して基板上にSiN膜を成膜していく。そして、SiN膜が所
望の厚さに達したらRF放電を停止し、その直後（数秒
後）にガス導入を停止する。以上のようにして、基板上
に所望の厚さのSiN膜を成膜することができる。
チャンバー内に導入し、その後約15分程経過してチャン
バー内の圧力と基板の温度が安定したら、RF放電を開始
して基板上にSiN膜を成膜していく。そして、SiN膜が所
望の厚さに達したらRF放電を停止し、その直後（数秒
後）にガス導入を停止する。以上のようにして、基板上
に所望の厚さのSiN膜を成膜することができる。
なお、SiN膜以外のシリコン系薄膜を製造する場合で
あっても、SiN膜の場合と同様に、必要なガス種を一度
にチャンバー内に導入した後、一定時間経過後にRF放電
を開始して成膜を行うようにしている。
あっても、SiN膜の場合と同様に、必要なガス種を一度
にチャンバー内に導入した後、一定時間経過後にRF放電
を開始して成膜を行うようにしている。
一般に、プラズマCVD法における基板加熱方式が輻射
熱による場合、ガス導入と同時に基板温度が上昇し、安
定するまでに10〜15分程度を必要とする。先に示した第
４図において、ガス導入後から約15分経過するのを待っ
てRF放電を開始しているのは、そのためである。従っ
て、ガス導入からRF放電開始までの約15分の間、基板表
面には、少なくともSiH4等の活性ガスを含む各種のガス
種が接触し続けることになる。
熱による場合、ガス導入と同時に基板温度が上昇し、安
定するまでに10〜15分程度を必要とする。先に示した第
４図において、ガス導入後から約15分経過するのを待っ
てRF放電を開始しているのは、そのためである。従っ
て、ガス導入からRF放電開始までの約15分の間、基板表
面には、少なくともSiH4等の活性ガスを含む各種のガス
種が接触し続けることになる。
上記従来の方法における成膜時間と膜厚との関係は、
第５図に示すように、RF放電開始から約２分以内の成膜
初期における成膜速度が非常に大きく、それ以後、成膜
速度は安定し、成膜時間と膜厚とはリニアな関係にな
る。このような関係は、SiN膜、ａ−Si:H膜、及びn+−
ａ−Si:H膜に共通して見られる。このように成膜初期の
成膜速度が大きい原因は、上記のガス導入からRF放電開
始までの間に、活性ガスであるSiH4ガスが熱分解等を起
こして、基板表面にSiが付着したためと考えられる。こ
のことから、成膜初期の膜質は、Siの含有率が非常に高
いものとなっている。
第５図に示すように、RF放電開始から約２分以内の成膜
初期における成膜速度が非常に大きく、それ以後、成膜
速度は安定し、成膜時間と膜厚とはリニアな関係にな
る。このような関係は、SiN膜、ａ−Si:H膜、及びn+−
ａ−Si:H膜に共通して見られる。このように成膜初期の
成膜速度が大きい原因は、上記のガス導入からRF放電開
始までの間に、活性ガスであるSiH4ガスが熱分解等を起
こして、基板表面にSiが付着したためと考えられる。こ
のことから、成膜初期の膜質は、Siの含有率が非常に高
いものとなっている。
一般に、薄膜トランジスタのゲート絶縁膜にSiN膜を
用いる場合、膜質がSi含有率の高いものになると、第６
図に示すようなゲート電圧V6とドレイン電流Idとの間で
生じるヒステリシスが大きくなってしまうことがわかっ
ている。よって、上記従来の方法で製造したSiN膜をゲ
ート絶縁膜として用い、その膜厚が成膜初期で得られる
200Å〜300Å程度の薄いものである場合、その膜質は上
述したようにSi含有率が非常に高いため、一段とヒステ
リシスが大きくなってしまうという問題がある。通常、
薄膜トランジスタを液晶テレビや回路素子におけるスイ
ッチング素子として用いる場合にはできるだけ小さなヒ
ステリシスが望まれるが、このような薄膜トランジスタ
に従来の方法で製造したSiN膜を用いても望ましい特性
が得られなくなる。
用いる場合、膜質がSi含有率の高いものになると、第６
図に示すようなゲート電圧V6とドレイン電流Idとの間で
生じるヒステリシスが大きくなってしまうことがわかっ
ている。よって、上記従来の方法で製造したSiN膜をゲ
ート絶縁膜として用い、その膜厚が成膜初期で得られる
200Å〜300Å程度の薄いものである場合、その膜質は上
述したようにSi含有率が非常に高いため、一段とヒステ
リシスが大きくなってしまうという問題がある。通常、
薄膜トランジスタを液晶テレビや回路素子におけるスイ
ッチング素子として用いる場合にはできるだけ小さなヒ
ステリシスが望まれるが、このような薄膜トランジスタ
に従来の方法で製造したSiN膜を用いても望ましい特性
が得られなくなる。
また、SiN膜、ａ−Si:H膜、n+a−Si:H膜のそれぞれの
膜厚を、20Å〜300Å程度に薄くしたい場合、上述した
ように成膜初期の成膜速度が大きいため、その膜厚の制
御が非常に困難であるという問題もあった。
膜厚を、20Å〜300Å程度に薄くしたい場合、上述した
ように成膜初期の成膜速度が大きいため、その膜厚の制
御が非常に困難であるという問題もあった。
本発明は、上記従来の問題点に鑑みてなされたもので
あり、その目的は、成膜初期の膜質を安定化させ、かつ
200Å〜300Å程度の極薄い膜をも精度良く製造すること
のできる薄膜の製造方法を提供することにある。
あり、その目的は、成膜初期の膜質を安定化させ、かつ
200Å〜300Å程度の極薄い膜をも精度良く製造すること
のできる薄膜の製造方法を提供することにある。
本発明は、プラズマCVD法を用いて基板上にSiN膜やａ
−Si:H膜等のシリコン系薄膜を成膜する薄膜の製造方法
において、少なくともSiH4ガス以外のガス種を最初にチ
ャンバー内に導入し、前記基板の温度と前記チャンバー
内の圧力とを安定させた後、プラズマCVD法におけるRF
放電の直前（望ましくは１分以内）に少なくともSiH4ガ
スを導入して、前記基板上にシリコン系薄膜をを成膜し
ていくことを特徴とするものである。
−Si:H膜等のシリコン系薄膜を成膜する薄膜の製造方法
において、少なくともSiH4ガス以外のガス種を最初にチ
ャンバー内に導入し、前記基板の温度と前記チャンバー
内の圧力とを安定させた後、プラズマCVD法におけるRF
放電の直前（望ましくは１分以内）に少なくともSiH4ガ
スを導入して、前記基板上にシリコン系薄膜をを成膜し
ていくことを特徴とするものである。
上記のようにRF放電の直前に、活性ガスであるSiH4ガ
スを導入するようにしたので、SiH4ガスはRF放電の直前
に初めて基板表面に接触することになる。そのため、成
膜開始までの基板表面がSiH4ガスに触れる時間は、従来
と比べて著しく短縮される。このことから、成膜前に基
板表面に付着するSiの数が大幅に減少することになり、
よって従来のような成膜初期における成膜速度の増大が
なく、常に一定した成膜速度が得られる。従って、成膜
初期の膜質も安定し、また、極薄い膜厚の制御も精度良
く行うことが可能になる。
スを導入するようにしたので、SiH4ガスはRF放電の直前
に初めて基板表面に接触することになる。そのため、成
膜開始までの基板表面がSiH4ガスに触れる時間は、従来
と比べて著しく短縮される。このことから、成膜前に基
板表面に付着するSiの数が大幅に減少することになり、
よって従来のような成膜初期における成膜速度の増大が
なく、常に一定した成膜速度が得られる。従って、成膜
初期の膜質も安定し、また、極薄い膜厚の制御も精度良
く行うことが可能になる。
以下、本発明の実施例について、図面を参照しながら
説明する。
説明する。
第１図は、本発明の第１の実施例によるSiN膜成膜時
のガス導入とRF放電のタイムチャートである。
のガス導入とRF放電のタイムチャートである。
本実施例では、まず最初にチャンバー内の基板の温度
を安定化させるために、不活性ガスであるN2ガスのみを
チャンバー内に導入する。次に、例えば14分程経過して
基板温度が安定したら、活性ガスであるSiH4ガスとNH3
ガスを導入する。そして、その直後、例えば１分程経過
してチャバー内の圧力が安定になり次第、RF放電を開始
する。これにより、基板上には、SiN膜が成膜されてい
く。基板上に所望の膜厚のSiN膜が成膜されたら、RF放
電を停止し、その直後（数秒後）に全てのガスの導入を
停止する。
を安定化させるために、不活性ガスであるN2ガスのみを
チャンバー内に導入する。次に、例えば14分程経過して
基板温度が安定したら、活性ガスであるSiH4ガスとNH3
ガスを導入する。そして、その直後、例えば１分程経過
してチャバー内の圧力が安定になり次第、RF放電を開始
する。これにより、基板上には、SiN膜が成膜されてい
く。基板上に所望の膜厚のSiN膜が成膜されたら、RF放
電を停止し、その直後（数秒後）に全てのガスの導入を
停止する。
本実施例によれば、上述したように、RF放電の直前、
約１分以内にSiH4ガスとNH3ガスの導入を開始してい
る。このようにSiH4ガスとNH3ガスの導入のタイミング
をRF放電直前の約１分以内としたのは、ガスの総流量の
70〜80％をN2ガスが占めるために、上記のSiH4ガスとNH
3ガスの導入による温度変化がほとんどなく、しかもチ
ャンバー内の圧力も１分以内で安定して、即座に成膜可
能な状態となるからである。よって、SiH4ガスはRF放電
の直前（約１分前）に初めて基板表面に接触することに
なるため、成膜開始までに基板表面がSiH4ガスに触れる
時間は約１分或いはそれ以下となり、従来が15分程度で
あるのに比べ、その1/10〜1/15と著しく短縮されること
になる。このことから、成膜前に基板表面に付着するSi
の数が大幅に減少することになり、よって第５図に示し
たように成膜初期において成膜速度が著しく大きくなる
ようなことがなく、成膜開始から常に一定した成膜速度
が得られる。従って、従来のように成膜初期の膜質がSi
含有率の高いものとなるようなことはなく、すなわち成
膜初期の膜質が安定化し、また、200Å〜300Å程度の極
薄い膜厚の制御も精度良く行うことが可能になる。
約１分以内にSiH4ガスとNH3ガスの導入を開始してい
る。このようにSiH4ガスとNH3ガスの導入のタイミング
をRF放電直前の約１分以内としたのは、ガスの総流量の
70〜80％をN2ガスが占めるために、上記のSiH4ガスとNH
3ガスの導入による温度変化がほとんどなく、しかもチ
ャンバー内の圧力も１分以内で安定して、即座に成膜可
能な状態となるからである。よって、SiH4ガスはRF放電
の直前（約１分前）に初めて基板表面に接触することに
なるため、成膜開始までに基板表面がSiH4ガスに触れる
時間は約１分或いはそれ以下となり、従来が15分程度で
あるのに比べ、その1/10〜1/15と著しく短縮されること
になる。このことから、成膜前に基板表面に付着するSi
の数が大幅に減少することになり、よって第５図に示し
たように成膜初期において成膜速度が著しく大きくなる
ようなことがなく、成膜開始から常に一定した成膜速度
が得られる。従って、従来のように成膜初期の膜質がSi
含有率の高いものとなるようなことはなく、すなわち成
膜初期の膜質が安定化し、また、200Å〜300Å程度の極
薄い膜厚の制御も精度良く行うことが可能になる。
なお、上記実施例ではSiN膜の場合について述べた
が、ａ−Si:H膜やn+−ａ−Si:H膜の場合も同様の方法で
成膜することができる。すなわわち、ａ−Si:H膜の場合
は、第２図に示すようにH2ガスを最初に導入して、RF放
電の直前にSiH4ガスを導入するようにすればよく、また
n+−ａ−Si:H膜の場合は、第３図に示すようにH2ガスの
みを最初に導入して、RF放電の直前にSiH4ガスとPH3ガ
スを導入するようにすればよい。この場合においても、
上述したSiN膜の場合と同じ作用により、成膜初期の膜
質を安定化させることができ、しかも膜厚200Å〜300Å
程度の極薄い膜を精度良く製造することができる。
が、ａ−Si:H膜やn+−ａ−Si:H膜の場合も同様の方法で
成膜することができる。すなわわち、ａ−Si:H膜の場合
は、第２図に示すようにH2ガスを最初に導入して、RF放
電の直前にSiH4ガスを導入するようにすればよく、また
n+−ａ−Si:H膜の場合は、第３図に示すようにH2ガスの
みを最初に導入して、RF放電の直前にSiH4ガスとPH3ガ
スを導入するようにすればよい。この場合においても、
上述したSiN膜の場合と同じ作用により、成膜初期の膜
質を安定化させることができ、しかも膜厚200Å〜300Å
程度の極薄い膜を精度良く製造することができる。
本発明によれば、成膜開始から常に一定した成膜速度
が得られるので、成膜初期の膜質を安定化させることが
でき、しかも200Å〜300Å程度の極薄い膜厚の制御も極
めて精度良く行うことができる。
が得られるので、成膜初期の膜質を安定化させることが
でき、しかも200Å〜300Å程度の極薄い膜厚の制御も極
めて精度良く行うことができる。
第１図は本発明の第１の実施例によるSiN膜成膜時のガ
ス導入とRF放電のタイムチャート、 第２図は本発明の第２の実施例によるａ−Si:H膜成膜時
のガス導入とRF放電のタイムチャート、 第３図は本発明の第３の実施例によるn+−ａ−Si:H膜成
膜時のガス導入とRF放電のタイムチャー、 第４図は従来の方法によるSiN膜成膜時のガス導入とRF
放電のタイムチャート、 第５図は従来の方法における成膜時間と膜厚との関係を
示す図、 第６図は薄膜トランジスタのゲート電圧VGとドレイン電
流Idとの間で生じるヒステリシス特性を示す図である。
ス導入とRF放電のタイムチャート、 第２図は本発明の第２の実施例によるａ−Si:H膜成膜時
のガス導入とRF放電のタイムチャート、 第３図は本発明の第３の実施例によるn+−ａ−Si:H膜成
膜時のガス導入とRF放電のタイムチャー、 第４図は従来の方法によるSiN膜成膜時のガス導入とRF
放電のタイムチャート、 第５図は従来の方法における成膜時間と膜厚との関係を
示す図、 第６図は薄膜トランジスタのゲート電圧VGとドレイン電
流Idとの間で生じるヒステリシス特性を示す図である。
Claims (1)
- 【請求項１】プラズマCVD法を用いて基板上にシリコン
系薄膜を成膜する薄膜の製造方法において、 少なくともSiH4ガス以外のガス種を最初にチャンバー内
に導入し、前記基板の温度と前記チャンバー内の圧力と
を安定させた後、プラズマCVD法におけるRF放電の直前
に少なくともSiH4ガスを導入して、前記基板上にシリコ
ン系薄膜を成膜していくことを特徴とする薄膜の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27713689A JP2844734B2 (ja) | 1989-10-26 | 1989-10-26 | 薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27713689A JP2844734B2 (ja) | 1989-10-26 | 1989-10-26 | 薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03140468A JPH03140468A (ja) | 1991-06-14 |
| JP2844734B2 true JP2844734B2 (ja) | 1999-01-06 |
Family
ID=17579299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27713689A Expired - Lifetime JP2844734B2 (ja) | 1989-10-26 | 1989-10-26 | 薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2844734B2 (ja) |
-
1989
- 1989-10-26 JP JP27713689A patent/JP2844734B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03140468A (ja) | 1991-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4814842A (en) | Thin film transistor utilizing hydrogenated polycrystalline silicon | |
| US4804640A (en) | Method of forming silicon and aluminum containing dielectric film and semiconductor device including said film | |
| US5284789A (en) | Method of forming silicon-based thin film and method of manufacturing thin film transistor using silicon-based thin film | |
| JP2844734B2 (ja) | 薄膜の製造方法 | |
| JP3204735B2 (ja) | 水素化アモルファスシリコン薄膜トランジスタの製造方法 | |
| JP2002176174A (ja) | 半導体装置 | |
| US5827772A (en) | Fabrication process for thin film transistor | |
| JP2727532B2 (ja) | シリコン系薄膜の成膜方法 | |
| JP3221129B2 (ja) | 半導体装置の製法 | |
| GB2179679A (en) | Forming a dielectric film and semiconductor device including said film | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JP3032244B2 (ja) | 半導体装置の製造方法 | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JPH05129286A (ja) | 窒化シリコン膜 | |
| JP3245779B2 (ja) | 窒化シリコン膜の成膜方法 | |
| JP3211302B2 (ja) | 窒化シリコン膜 | |
| JP3319450B2 (ja) | 半導体薄膜の作成方法 | |
| JP2743415B2 (ja) | 薄膜トランジスタ | |
| JP3236861B2 (ja) | 半導体薄膜の製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JPH03263323A (ja) | プラズマｃｖｄ窒化珪素膜の形成方法 | |
| KR960009979B1 (ko) | 게이트산화막 제조방법 | |
| JP2732543B2 (ja) | シリコン系薄膜の成膜方法 | |
| JP2776109B2 (ja) | 半導体装置の製造方法 | |
| KR0179139B1 (ko) | 다결정실리콘층 형성방법 |