JP3245779B2 - 窒化シリコン膜の成膜方法 - Google Patents
窒化シリコン膜の成膜方法Info
- Publication number
- JP3245779B2 JP3245779B2 JP35563691A JP35563691A JP3245779B2 JP 3245779 B2 JP3245779 B2 JP 3245779B2 JP 35563691 A JP35563691 A JP 35563691A JP 35563691 A JP35563691 A JP 35563691A JP 3245779 B2 JP3245779 B2 JP 3245779B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- film
- threshold voltage
- shift amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プラズマＣＶＤ装置に
よる窒化シリコン膜の成膜方法に関するものである。
よる窒化シリコン膜の成膜方法に関するものである。
【０００２】
【従来の技術】窒化シリコン（Ｓi Ｎ）膜は、薄膜トラ
ンジスタや薄膜ダイオード等の薄膜素子の絶縁膜に用い
られており、この窒化シリコン膜は、一般に、プラズマ
ＣＶＤ装置によって成膜されている。
ンジスタや薄膜ダイオード等の薄膜素子の絶縁膜に用い
られており、この窒化シリコン膜は、一般に、プラズマ
ＣＶＤ装置によって成膜されている。
【０００３】この窒化シリコン膜のプラズマＣＶＤ装置
による成膜は、従来、プロセスガスとしてモノシラン
（Ｓi Ｈ4 ）とアンモニア（ＮＨ3 ）と窒素（Ｎ2 ）を
用い、これらの流量比を、Ｓi Ｈ4 ：ＮＨ3 ：Ｎ2 ＝
１：１：１８に制御して行なわれている。
による成膜は、従来、プロセスガスとしてモノシラン
（Ｓi Ｈ4 ）とアンモニア（ＮＨ3 ）と窒素（Ｎ2 ）を
用い、これらの流量比を、Ｓi Ｈ4 ：ＮＨ3 ：Ｎ2 ＝
１：１：１８に制御して行なわれている。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の方
法で成膜された窒化シリコン膜を絶縁膜とする薄膜素子
は、５０℃を越える比較的高い温度にさらされると、し
きい値電圧が大きくシフトしてしまう。
法で成膜された窒化シリコン膜を絶縁膜とする薄膜素子
は、５０℃を越える比較的高い温度にさらされると、し
きい値電圧が大きくシフトしてしまう。
【０００５】このため、従来の方法で成膜された窒化シ
リコン膜を用いる薄膜素子は、この薄膜素子を使用する
電子機器（例えば薄膜素子を能動素子とするアクティブ
マトリックス液晶表示装置等）の使用中の温度変化によ
って、動作特性が大きく変化してしまうという問題をも
っていた。
リコン膜を用いる薄膜素子は、この薄膜素子を使用する
電子機器（例えば薄膜素子を能動素子とするアクティブ
マトリックス液晶表示装置等）の使用中の温度変化によ
って、動作特性が大きく変化してしまうという問題をも
っていた。
【０００６】本発明は、比較的高い温度でも薄膜素子の
しきい値電圧のシフト量を小さくしてその信頼性を向上
させるために、このような条件を満足する窒化シリコン
膜が得られる成膜方法を提供することを目的としたもの
である。
しきい値電圧のシフト量を小さくしてその信頼性を向上
させるために、このような条件を満足する窒化シリコン
膜が得られる成膜方法を提供することを目的としたもの
である。
【０００７】
【課題を解決するための手段】本発明は、プラズマＣＶ
Ｄ装置による窒化シリコン膜の成膜において、前記窒化
シリコン膜を成膜する基板温度を２５０゜Ｃとし、プロ
セスガスとしてモノシランとアンモニアと窒素のみを用
い、モノシランに対するアンモニアの流量比を２以上１
０以下、モノシランに対する窒素の流量比を１３以上１
７以下に制御して成膜することを特徴とするものであ
る。
Ｄ装置による窒化シリコン膜の成膜において、前記窒化
シリコン膜を成膜する基板温度を２５０゜Ｃとし、プロ
セスガスとしてモノシランとアンモニアと窒素のみを用
い、モノシランに対するアンモニアの流量比を２以上１
０以下、モノシランに対する窒素の流量比を１３以上１
７以下に制御して成膜することを特徴とするものであ
る。
【０００８】
【作用】このようなガス流量比で窒化シリコン膜を成膜
すると、シリコン原子および窒素原子の未結合手に水素
原子（Ｈ）が結合し、未結合手が少なくなった窒化シリ
コンの膜が得られる。このため、この窒化シリコン膜を
絶縁膜とする薄膜素子は、温度が上昇したときに前記窒
化シリコンの未結合手にトラップされる電荷が少なく、
したがって、比較的高い温度にさらされても、しきい値
電圧のシフト量は小さい。
すると、シリコン原子および窒素原子の未結合手に水素
原子（Ｈ）が結合し、未結合手が少なくなった窒化シリ
コンの膜が得られる。このため、この窒化シリコン膜を
絶縁膜とする薄膜素子は、温度が上昇したときに前記窒
化シリコンの未結合手にトラップされる電荷が少なく、
したがって、比較的高い温度にさらされても、しきい値
電圧のシフト量は小さい。
【０００９】
【実施例】以下、本発明の実施例を説明する。
【００１０】この実施例では、プラズマＣＶＤ装置によ
り、モノシラン（Ｓi Ｈ4 ）とアンモニア（ＮＨ3 ）と
窒素（Ｎ2 ）をプロセスガスとして、次の成膜条件で窒
化シリコン膜を成膜した。
り、モノシラン（Ｓi Ｈ4 ）とアンモニア（ＮＨ3 ）と
窒素（Ｎ2 ）をプロセスガスとして、次の成膜条件で窒
化シリコン膜を成膜した。
【００１１】成膜温度（窒化シリコン膜を成膜する基板
の温度）；２５０℃ プロセスガス流量比；Ｓi Ｈ4 ：ＮＨ3 ：Ｎ2 ＝１：１
０：１３ 圧力；０．５Ｔorr ＲＦ周波数；１３．５６ＭＨz ＲＦパワー密度；８４ｍＷ／ｃｍ2 上記成膜条件は、従来の成膜条件に対してプロセスガス
の流量比を変えたもので（従来はＳi Ｈ4 ：ＮＨ3 ：Ｎ
2 ＝１：１：１８）、このような成膜条件で窒化シリコ
ン膜を成膜すると、シリコン原子および窒素原子のそれ
ぞれの未結合手が少なくなった窒化シリコンの膜が得ら
れる。
の温度）；２５０℃ プロセスガス流量比；Ｓi Ｈ4 ：ＮＨ3 ：Ｎ2 ＝１：１
０：１３ 圧力；０．５Ｔorr ＲＦ周波数；１３．５６ＭＨz ＲＦパワー密度；８４ｍＷ／ｃｍ2 上記成膜条件は、従来の成膜条件に対してプロセスガス
の流量比を変えたもので（従来はＳi Ｈ4 ：ＮＨ3 ：Ｎ
2 ＝１：１：１８）、このような成膜条件で窒化シリコ
ン膜を成膜すると、シリコン原子および窒素原子のそれ
ぞれの未結合手が少なくなった窒化シリコンの膜が得ら
れる。
【００１２】これは、プロセスガスの流量比を上記のよ
うにＳi Ｈ4 ：ＮＨ3 ：Ｎ2 ＝１：１０：１３とする
と、プロセスガス中の水素原子量が多くなるため、シリ
コン原子および窒素原子の未結合手に水素原子（Ｈ）が
結合して、シリコン原子および窒素原子のそれぞれの未
結合手がなくなるためである。
うにＳi Ｈ4 ：ＮＨ3 ：Ｎ2 ＝１：１０：１３とする
と、プロセスガス中の水素原子量が多くなるため、シリ
コン原子および窒素原子の未結合手に水素原子（Ｈ）が
結合して、シリコン原子および窒素原子のそれぞれの未
結合手がなくなるためである。
【００１３】そして、窒化シリコン膜は、例えばａ−Ｓ
i ：Ｈ（水素化アモルファスシリコン）半導体を用いた
薄膜トランジスタのゲート絶縁膜等、各種薄膜素子の絶
縁膜に用いられるが、上記成膜条件で成膜した窒化シリ
コン膜を絶縁膜とする薄膜素子は、温度が上昇したとき
に前記窒化シリコンの未結合手にトラップされる電荷が
少なく、したがって、比較的高い温度にさらされても、
しきい値電圧のシフト量は小さい。
i ：Ｈ（水素化アモルファスシリコン）半導体を用いた
薄膜トランジスタのゲート絶縁膜等、各種薄膜素子の絶
縁膜に用いられるが、上記成膜条件で成膜した窒化シリ
コン膜を絶縁膜とする薄膜素子は、温度が上昇したとき
に前記窒化シリコンの未結合手にトラップされる電荷が
少なく、したがって、比較的高い温度にさらされても、
しきい値電圧のシフト量は小さい。
【００１４】この効果は、プロセスガス流量比を種々の
値に選んで窒化シリコン膜を成膜した複数の被検体を製
作し、これら被検体をＢＴ処理（Ｂias Ｔemperature t
reatment）して、各被検体のＢＴ処理温度に対する容量
−電圧特性のしきい値電圧Ｖthのシフト量ΔＶthを調べ
た結果からも確認された。
値に選んで窒化シリコン膜を成膜した複数の被検体を製
作し、これら被検体をＢＴ処理（Ｂias Ｔemperature t
reatment）して、各被検体のＢＴ処理温度に対する容量
−電圧特性のしきい値電圧Ｖthのシフト量ΔＶthを調べ
た結果からも確認された。
【００１５】図２および図３は上記被検体を示してい
る。この被検体は、ガラス基板１の上に、下部電極２
と、窒化シリコン膜３と、ａ−Ｓi ：Ｈからなるｉ型半
導体層４およびｎ型半導体層５と、上部電極６とを積層
したもので、下部電極２上の各積層膜３，４，５，６の
一部には、下部電極２に電圧を印加するための開口７を
設けてある。なお、上記窒化シリコン膜３は、平行平板
型プラズマＣＶＤ装置によって４００ｎｍの膜厚に成膜
した。
る。この被検体は、ガラス基板１の上に、下部電極２
と、窒化シリコン膜３と、ａ−Ｓi ：Ｈからなるｉ型半
導体層４およびｎ型半導体層５と、上部電極６とを積層
したもので、下部電極２上の各積層膜３，４，５，６の
一部には、下部電極２に電圧を印加するための開口７を
設けてある。なお、上記窒化シリコン膜３は、平行平板
型プラズマＣＶＤ装置によって４００ｎｍの膜厚に成膜
した。
【００１６】上記被検体のＢＴ処理温度に対するしきい
値電圧のシフト量は、次のようにして求めた。
値電圧のシフト量は、次のようにして求めた。
【００１７】まず、被検体を無バイアス状態で２００℃
に約１０分間加熱して初期化処理し、この被検体の容量
−電圧特性を測定した。次に、初期化処理した被検体を
所定のＢＴ処理温度に加熱して下部電極２と上部電極６
との間にバイアス電圧を約１０分間印加するＢＴ処理を
行ない、ＢＴ処理後の容量−電圧特性を測定した。この
ＢＴ処理は、負のバイアス電圧を印加する−ＢＴ処理
と、正のバイアス電圧を印加する＋ＢＴ処理との両方の
処理を行ない、両方のＢＴ処理後の容量−電圧特性をそ
れぞれ測定した。
に約１０分間加熱して初期化処理し、この被検体の容量
−電圧特性を測定した。次に、初期化処理した被検体を
所定のＢＴ処理温度に加熱して下部電極２と上部電極６
との間にバイアス電圧を約１０分間印加するＢＴ処理を
行ない、ＢＴ処理後の容量−電圧特性を測定した。この
ＢＴ処理は、負のバイアス電圧を印加する−ＢＴ処理
と、正のバイアス電圧を印加する＋ＢＴ処理との両方の
処理を行ない、両方のＢＴ処理後の容量−電圧特性をそ
れぞれ測定した。
【００１８】なお、ここでは、ＢＴ処理温度を８０℃と
し、また、上記−ＢＴ処理は、下部電極２に上部電極６
に対して−０．８７５ＭＶ／ｃｍの電界を印加して行な
い、＋ＢＴ処理は、下部電極２に上部電極６に対して＋
０．８７５ＭＶ／ｃｍの電界を印加して行なった。
し、また、上記−ＢＴ処理は、下部電極２に上部電極６
に対して−０．８７５ＭＶ／ｃｍの電界を印加して行な
い、＋ＢＴ処理は、下部電極２に上部電極６に対して＋
０．８７５ＭＶ／ｃｍの電界を印加して行なった。
【００１９】次に、上記被検体の初期化処理後の容量−
電圧特性（以下初期特性という）と、−ＢＴ処理後およ
び＋ＢＴ処理後の容量−電圧特性とから、初期特性に対
する−ＢＴ処理後のしきい値電圧のシフト量と、上記初
期特性に対する＋ＢＴ処理後のしきい値電圧のシフト量
とを求め、これらシフト量から、ＢＴ処理温度に対する
しきい値電圧（Ｖth）のシフト量ΔＶthを算出した。
電圧特性（以下初期特性という）と、−ＢＴ処理後およ
び＋ＢＴ処理後の容量−電圧特性とから、初期特性に対
する−ＢＴ処理後のしきい値電圧のシフト量と、上記初
期特性に対する＋ＢＴ処理後のしきい値電圧のシフト量
とを求め、これらシフト量から、ＢＴ処理温度に対する
しきい値電圧（Ｖth）のシフト量ΔＶthを算出した。
【００２０】なお、上記被検体のＢＴ処理温度に対する
しきい値電圧のシフト量ΔＶthは、上記−ＢＴ処理を行
なったときのシフト量ΔＶth(-) と、＋ＢＴ処理を行な
ったときのシフト量ΔＶth(+) との和であり、ΔＶth＝
ΔＶth(-) ＋ΔＶth(+) として求められる。
しきい値電圧のシフト量ΔＶthは、上記−ＢＴ処理を行
なったときのシフト量ΔＶth(-) と、＋ＢＴ処理を行な
ったときのシフト量ΔＶth(+) との和であり、ΔＶth＝
ΔＶth(-) ＋ΔＶth(+) として求められる。
【００２１】図１は、上記のようにして各被検体のしき
い値電圧シフト量ΔＶthを調べ、それに基づいて、窒化
シリコン膜を成膜する際のプロセスガス流量比と、上記
被検体のしきい値電圧シフト量ΔＶthとの関係を求めた
結果を示しており、図１（ａ）は、Ｓi Ｈ4 に対するＮ
2 の流量比（Ｎ2 ／Ｓi Ｈ4 ）は一定（Ｎ2 ／Ｓi Ｈ4
＝１３またはＮ2 ／Ｓi Ｈ4 ＝１７）とし、Ｓi Ｈ4 に
対するＮＨ3 の流量比（ＮＨ3 ／Ｓi Ｈ4 ）を変化させ
たときのしきい値電圧シフト量ΔＶthの変化を示してい
る。
い値電圧シフト量ΔＶthを調べ、それに基づいて、窒化
シリコン膜を成膜する際のプロセスガス流量比と、上記
被検体のしきい値電圧シフト量ΔＶthとの関係を求めた
結果を示しており、図１（ａ）は、Ｓi Ｈ4 に対するＮ
2 の流量比（Ｎ2 ／Ｓi Ｈ4 ）は一定（Ｎ2 ／Ｓi Ｈ4
＝１３またはＮ2 ／Ｓi Ｈ4 ＝１７）とし、Ｓi Ｈ4 に
対するＮＨ3 の流量比（ＮＨ3 ／Ｓi Ｈ4 ）を変化させ
たときのしきい値電圧シフト量ΔＶthの変化を示してい
る。
【００２２】また、図１（ｂ）は、Ｓi Ｈ4 に対するＮ
Ｈ3 の流量比（ＮＨ3 ／Ｓi Ｈ4 ）は一定（ＮＨ3 ／Ｓ
i Ｈ4 ＝２またはＮＨ3 ／Ｓi Ｈ4 ＝１０）とし、Ｓi
Ｈ4 に対するＮ2 の流量比（Ｎ2 ／Ｓi Ｈ4 ）を変化さ
せたときのしきい値電圧シフト量ΔＶthの変化を示して
いる。
Ｈ3 の流量比（ＮＨ3 ／Ｓi Ｈ4 ）は一定（ＮＨ3 ／Ｓ
i Ｈ4 ＝２またはＮＨ3 ／Ｓi Ｈ4 ＝１０）とし、Ｓi
Ｈ4 に対するＮ2 の流量比（Ｎ2 ／Ｓi Ｈ4 ）を変化さ
せたときのしきい値電圧シフト量ΔＶthの変化を示して
いる。
【００２３】図１（ａ）から分かるように、Ｎ2 ／Ｓi
Ｈ4 ＝１３〜１７の範囲では、ＳiＨ4 に対するＮＨ3
の流量比（ＮＨ3 ／Ｓi Ｈ4 ）が２以上であれば、上記
被検体のしきい値電圧シフト量ΔＶthは１０Ｖ以下であ
り、ＮＨ3 の流量比を大きくするほど上記しきい値電圧
シフト量ΔＶthが小さくなる。ただし、ＮＨ3 ／ＳiＨ
4 の値を１５以上にすると、成膜された窒化シリコン膜
の膜質が脆弱になってしまう。したがって、窒化シリコ
ン膜の膜質およびその均一性を考慮すると、ＮＨ3 ／Ｓ
i Ｈ4 の値は１０以下が望ましい。
Ｈ4 ＝１３〜１７の範囲では、ＳiＨ4 に対するＮＨ3
の流量比（ＮＨ3 ／Ｓi Ｈ4 ）が２以上であれば、上記
被検体のしきい値電圧シフト量ΔＶthは１０Ｖ以下であ
り、ＮＨ3 の流量比を大きくするほど上記しきい値電圧
シフト量ΔＶthが小さくなる。ただし、ＮＨ3 ／ＳiＨ
4 の値を１５以上にすると、成膜された窒化シリコン膜
の膜質が脆弱になってしまう。したがって、窒化シリコ
ン膜の膜質およびその均一性を考慮すると、ＮＨ3 ／Ｓ
i Ｈ4 の値は１０以下が望ましい。
【００２４】また、図１（ｂ）から分かるように、ＮＨ
3 ／Ｓi Ｈ4 ＝２〜１０の範囲では、Ｓi Ｈ4 に対する
Ｎ2 の流量比（Ｎ2 ／Ｓi Ｈ4 ）が１３〜１７の範囲で
あれば、上記被検体のしきい値電圧シフト量ΔＶthは１
０Ｖ以下であり、Ｎ2 ／ＳiＨ4 の値が１３より小さい
か、あるいは１７を越えると、上記しきい値電圧シフト
量ΔＶthは急激に大きくなる。
3 ／Ｓi Ｈ4 ＝２〜１０の範囲では、Ｓi Ｈ4 に対する
Ｎ2 の流量比（Ｎ2 ／Ｓi Ｈ4 ）が１３〜１７の範囲で
あれば、上記被検体のしきい値電圧シフト量ΔＶthは１
０Ｖ以下であり、Ｎ2 ／ＳiＨ4 の値が１３より小さい
か、あるいは１７を越えると、上記しきい値電圧シフト
量ΔＶthは急激に大きくなる。
【００２５】したがって、ＳｉＨ4 に対するＮＨ3 の流
量比（ＮＨ3 ／ＳｉＨ4 ）が２以上１０以下で、かつＳ
ｉＨ4 に対するＮ2 の流量比（Ｎ2 ／ＳｉＨ4 ）が１３
以上１７以下のプロセスガス流量比で窒化シリコン膜を
成膜すれば、窒化シリコン膜を絶縁膜とする薄膜素子の
しきい値電圧シフト量ΔＶthを１０Ｖ以下に抑えること
ができる。
量比（ＮＨ3 ／ＳｉＨ4 ）が２以上１０以下で、かつＳ
ｉＨ4 に対するＮ2 の流量比（Ｎ2 ／ＳｉＨ4 ）が１３
以上１７以下のプロセスガス流量比で窒化シリコン膜を
成膜すれば、窒化シリコン膜を絶縁膜とする薄膜素子の
しきい値電圧シフト量ΔＶthを１０Ｖ以下に抑えること
ができる。
【００２６】そして、上記実施例では、プロセスガス流
量比をＳi Ｈ4 ：ＮＨ3 ：Ｎ2 ＝１：１０：１３（ＮＨ
3 ／Ｓi Ｈ4 ＝１０，Ｎ2 ／Ｓi Ｈ4 ＝１３）としてお
り、この実施例の成膜条件で窒化シリコン膜を成膜した
被検体のしきい値電圧シフト量ΔＶthは、図１（ａ），
（ｂ）からも分かるように８０℃でＢＴ処理した場合で
も約５と極く小さいから、上記実施例の成膜条件で窒化
シリコン膜を成膜すれば、比較的高い温度にさらされて
もしきい値電圧のシフト量が小さい、信頼性の高い薄膜
素子を得ることができる。
量比をＳi Ｈ4 ：ＮＨ3 ：Ｎ2 ＝１：１０：１３（ＮＨ
3 ／Ｓi Ｈ4 ＝１０，Ｎ2 ／Ｓi Ｈ4 ＝１３）としてお
り、この実施例の成膜条件で窒化シリコン膜を成膜した
被検体のしきい値電圧シフト量ΔＶthは、図１（ａ），
（ｂ）からも分かるように８０℃でＢＴ処理した場合で
も約５と極く小さいから、上記実施例の成膜条件で窒化
シリコン膜を成膜すれば、比較的高い温度にさらされて
もしきい値電圧のシフト量が小さい、信頼性の高い薄膜
素子を得ることができる。
【００２７】なお、従来のプロセスガス流量比（Ｓi Ｈ
4 ：ＮＨ3 ：Ｎ2 ＝１：１：１８）で窒化シリコン膜を
成膜した被検体のしきい値電圧シフト量ΔＶthは、８０
℃でＢＴ処理した場合で約２０Ｖ以上と非常に大きく、
したがって、上記実施例の成膜条件で窒化シリコン膜を
成膜した薄膜素子のしきい値電圧シフト量ΔＶthは、従
来の成膜方法で窒化シリコン膜を成膜した薄膜素子に比
べて格段に小さい。
4 ：ＮＨ3 ：Ｎ2 ＝１：１：１８）で窒化シリコン膜を
成膜した被検体のしきい値電圧シフト量ΔＶthは、８０
℃でＢＴ処理した場合で約２０Ｖ以上と非常に大きく、
したがって、上記実施例の成膜条件で窒化シリコン膜を
成膜した薄膜素子のしきい値電圧シフト量ΔＶthは、従
来の成膜方法で窒化シリコン膜を成膜した薄膜素子に比
べて格段に小さい。
【００２８】なお、上記実施例では、プロセスガス流量
比をＳｉＨ4 ：ＮＨ3 ：Ｎ2 ＝１：１０：１３とした
が、プロセスガス流量比は、ＳｉＨ4 に対するＮＨ3 の
流量比（ＮＨ3 ／ＳｉＨ4 ）が２以上１０以下で、か
つ、ＳｉＨ4 に対するＮ2 の流量比（Ｎ3 ／ＳｉＨ4 ）
が１３以上１７以下であればよく、この範囲であれば、
薄膜素子のしきい値電圧シフト量ΔＶthを、従来の成膜
方法で窒化シリコン膜を成膜した薄膜素子の１／２以下
に小さくすることができる。
比をＳｉＨ4 ：ＮＨ3 ：Ｎ2 ＝１：１０：１３とした
が、プロセスガス流量比は、ＳｉＨ4 に対するＮＨ3 の
流量比（ＮＨ3 ／ＳｉＨ4 ）が２以上１０以下で、か
つ、ＳｉＨ4 に対するＮ2 の流量比（Ｎ3 ／ＳｉＨ4 ）
が１３以上１７以下であればよく、この範囲であれば、
薄膜素子のしきい値電圧シフト量ΔＶthを、従来の成膜
方法で窒化シリコン膜を成膜した薄膜素子の１／２以下
に小さくすることができる。
【００２９】
【発明の効果】本発明の成膜方法によれば、シリコン原
子および窒素原子のそれぞれの未結合手が少なくなった
窒化シリコンの膜が得られるため、比較的高い温度にさ
らされてもしきい値電圧のシフト量が小さい、信頼性の
高い薄膜素子を得ることができる。
子および窒素原子のそれぞれの未結合手が少なくなった
窒化シリコンの膜が得られるため、比較的高い温度にさ
らされてもしきい値電圧のシフト量が小さい、信頼性の
高い薄膜素子を得ることができる。
【図１】ＮＨ3 ／Ｓi Ｈ4 流量比およびＮ2 ／Ｓi Ｈ4
流量比としきい値電圧シフト量との関係を示す図。
流量比としきい値電圧シフト量との関係を示す図。
【図２】ＢＴ処理温度に対するしきい値電圧シフト量を
調べるのに用いた被検体の平面図。
調べるのに用いた被検体の平面図。
【図３】図２の III−III 線に沿う断面図。
１…ガラス基板、２…下部電極、３…窒化シリコン膜、
４…ｉ型半導体層、５…ｎ型半導体層、６…上部電極、
７…開口。
４…ｉ型半導体層、５…ｎ型半導体層、６…上部電極、
７…開口。
Claims (1)
- 【請求項１】プラズマＣＶＤ装置による窒化シリコン膜
の成膜において、前記窒化シリコン膜を成膜する基板温
度を２５０゜Ｃとし、プロセスガスとしてモノシランと
アンモニアと窒素のみを用い、モノシランに対するアン
モニアの流量比を２以上１０以下、モノシランに対する
窒素の流量比を１３以上１７以下に制御して成膜するこ
とを特徴とする窒化シリコン膜の成膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35563691A JP3245779B2 (ja) | 1991-12-24 | 1991-12-24 | 窒化シリコン膜の成膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35563691A JP3245779B2 (ja) | 1991-12-24 | 1991-12-24 | 窒化シリコン膜の成膜方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05171443A JPH05171443A (ja) | 1993-07-09 |
| JP3245779B2 true JP3245779B2 (ja) | 2002-01-15 |
Family
ID=18444992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35563691A Expired - Fee Related JP3245779B2 (ja) | 1991-12-24 | 1991-12-24 | 窒化シリコン膜の成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3245779B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040082157A1 (en) | 2002-10-23 | 2004-04-29 | Osamu Kato | Method for fabricating a gate mask of a semiconductor device |
| DE102010028581A1 (de) * | 2010-05-05 | 2011-11-10 | Robert Bosch Gmbh | Exzenterlager |
-
1991
- 1991-12-24 JP JP35563691A patent/JP3245779B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05171443A (ja) | 1993-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534445A (en) | Method of fabricating a polysilicon thin film transistor | |
| Kamins et al. | Hydrogenation of transistors fabricated in polycrystalline-silicon films | |
| US5189504A (en) | Semiconductor device of MOS structure having p-type gate electrode | |
| JP3417072B2 (ja) | 半導体装置の製法 | |
| EP0344863B1 (en) | A method of producing a thin film transistor | |
| US20030155582A1 (en) | Gate dielectric structures for integrated circuits and methods for making and using such gate dielectric structures | |
| JPH05343316A (ja) | 半導体装置の製造方法 | |
| Bernstein et al. | Hydrogenation of polycrystalline silicon thin film transistors by plasma ion implantation | |
| US5527718A (en) | Process for removing impurities from polycide electrode and insulating film using heat | |
| Hsieh et al. | Characteristics of low‐temperature and low‐energy plasma‐enhanced chemical vapor deposited SiO2 | |
| US5144391A (en) | Semiconductor device which relieves internal stress and prevents cracking | |
| JP3245779B2 (ja) | 窒化シリコン膜の成膜方法 | |
| US7446023B2 (en) | High-density plasma hydrogenation | |
| JP3211301B2 (ja) | 窒化シリコン膜 | |
| JP2635320B2 (ja) | 半導体装置の製造方法 | |
| JP3211302B2 (ja) | 窒化シリコン膜 | |
| US5972782A (en) | Ultrasound treatment of polycrystalline silicon thin films to enhance hydrogenation | |
| JPH05129288A (ja) | 窒化シリコン膜 | |
| JPH06314661A (ja) | 半導体薄膜の形成方法 | |
| US4551352A (en) | Method of making P-type hydrogenated amorphous silicon | |
| KR960002082B1 (ko) | 박막 트랜지스터의 수소화 처리 방법 | |
| KR100472855B1 (ko) | 반도체소자의다결정실리콘박막제조방법 | |
| JPH06333922A (ja) | 装置保護膜および装置保護膜の製造方法 | |
| Hseih et al. | The structure and electrical characteristics of oxidized semi‐insulating polycrystalline silicon | |
| JP2844734B2 (ja) | 薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |