JPH05129288A - 窒化シリコン膜 - Google Patents
窒化シリコン膜Info
- Publication number
- JPH05129288A JPH05129288A JP31868891A JP31868891A JPH05129288A JP H05129288 A JPH05129288 A JP H05129288A JP 31868891 A JP31868891 A JP 31868891A JP 31868891 A JP31868891 A JP 31868891A JP H05129288 A JPH05129288 A JP H05129288A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- film
- threshold voltage
- shift amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】比較的高い温度でも薄膜素子のしきい値電圧の
シフト量を小さくして、その信頼性を向上させることが
できる、窒化シリコン膜を提供する。 【構成】窒化シリコン膜の酸素含有量を２．５〜４．０
％の範囲にした。
シフト量を小さくして、その信頼性を向上させることが
できる、窒化シリコン膜を提供する。 【構成】窒化シリコン膜の酸素含有量を２．５〜４．０
％の範囲にした。
Description
【０００１】
【産業上の利用分野】本発明は、プラズマＣＶＤ法によ
り成膜される窒化シリコン膜に関するものである。
り成膜される窒化シリコン膜に関するものである。
【０００２】
【従来の技術】窒化シリコン（Ｓi Ｎ）膜は、薄膜トラ
ンジスタや薄膜ダイオード等の薄膜素子の絶縁膜に用い
られており、この窒化シリコン膜は、一般に、プラズマ
ＣＶＤ法によって成膜されている。
ンジスタや薄膜ダイオード等の薄膜素子の絶縁膜に用い
られており、この窒化シリコン膜は、一般に、プラズマ
ＣＶＤ法によって成膜されている。
【０００３】この窒化シリコン膜のプラズマＣＶＤ法に
よる成膜は、従来、プロセスガスであるＳi Ｈ4 ，ＮＨ
3 ，Ｎ2 の流量比を、Ｓi Ｈ4 ／ＮＨ3 ／Ｎ2 ＝約３０
／６０／３９０(CCM) に制御して行なわれており、この
ガス流量比で成膜された窒化シリコン膜の酸素含有量は
約０．０２％である。
よる成膜は、従来、プロセスガスであるＳi Ｈ4 ，ＮＨ
3 ，Ｎ2 の流量比を、Ｓi Ｈ4 ／ＮＨ3 ／Ｎ2 ＝約３０
／６０／３９０(CCM) に制御して行なわれており、この
ガス流量比で成膜された窒化シリコン膜の酸素含有量は
約０．０２％である。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の窒
化シリコン膜は、温度が５０℃程度以上になると、薄膜
素子のしきい値電圧を大きくシフトさせてしまうという
問題をもっており、そのため、従来の窒化シリコン膜を
絶縁膜とする薄膜素子は、この薄膜素子を使用する電子
機器（例えば薄膜素子を能動素子とするアクティブマト
リックス液晶表示装置等）の製造工程における熱処理時
や、前記電子機器の使用中の温度変化によって、動作特
性が大きく変化してしまうという問題をもっていた。
化シリコン膜は、温度が５０℃程度以上になると、薄膜
素子のしきい値電圧を大きくシフトさせてしまうという
問題をもっており、そのため、従来の窒化シリコン膜を
絶縁膜とする薄膜素子は、この薄膜素子を使用する電子
機器（例えば薄膜素子を能動素子とするアクティブマト
リックス液晶表示装置等）の製造工程における熱処理時
や、前記電子機器の使用中の温度変化によって、動作特
性が大きく変化してしまうという問題をもっていた。
【０００５】本発明の目的は、比較的高い温度でも薄膜
素子のしきい値電圧のシフト量を小さくして、その信頼
性を向上させることができる、窒化シリコン膜を提供す
ることにある。
素子のしきい値電圧のシフト量を小さくして、その信頼
性を向上させることができる、窒化シリコン膜を提供す
ることにある。
【０００６】
【課題を解決するための手段】本発明の窒化シリコン膜
は、その酸素含有量を２．５〜４．０％としたものであ
る。
は、その酸素含有量を２．５〜４．０％としたものであ
る。
【０００７】
【作用】このような酸素含有量の窒化シリコン膜を絶縁
膜とする薄膜素子は、比較的高い温度でも、そのしきい
値電圧のシフト量は小さい。
膜とする薄膜素子は、比較的高い温度でも、そのしきい
値電圧のシフト量は小さい。
【０００８】
【実施例】以下、本発明の実施例を説明する。
【０００９】この実施例の窒化シリコン膜は、例えばａ
−Ｓi ：Ｈ（水素化アモルファスシリコン）半導体を用
いた薄膜トランジスタのゲート絶縁膜に用いられるもの
であり、その酸素含有量は、２．５〜４．０％の範囲で
ある。
−Ｓi ：Ｈ（水素化アモルファスシリコン）半導体を用
いた薄膜トランジスタのゲート絶縁膜に用いられるもの
であり、その酸素含有量は、２．５〜４．０％の範囲で
ある。
【００１０】この窒化シリコン膜は、プラズマＣＶＤ法
により、従来の窒化シリコン膜の成膜に用いられている
プロセスガス（Ｓi Ｈ4 ，ＮＨ3 ，Ｎ2 ）にＮ2 Ｏを加
えたガスをプロセスガスとして成膜されるもので、その
酸素含有量は、上記プロセスガスのＮ2 Ｏの流量を制御
することによって任意に選択することができる。
により、従来の窒化シリコン膜の成膜に用いられている
プロセスガス（Ｓi Ｈ4 ，ＮＨ3 ，Ｎ2 ）にＮ2 Ｏを加
えたガスをプロセスガスとして成膜されるもので、その
酸素含有量は、上記プロセスガスのＮ2 Ｏの流量を制御
することによって任意に選択することができる。
【００１１】上記窒化シリコン膜は、例えば次の成膜条
件で成膜する。
件で成膜する。
【００１２】 成膜温度（窒化シリコン膜を成膜する基板の温度）；２
５０℃ プロセスガス；Ｓi Ｈ4 ／ＮＨ3 ／Ｎ2 Ｏ／Ｎ2 ＝３０／１８０／５／２７０(CCM) 圧力；０．５Ｔorr ＲＦ周波数；１３．５６ＭＨz ＲＦパワー密度；８４ｍＷ／ｃｍ2 成膜膜厚；４００ｎｍ 上記成膜条件は、従来の窒化シリコン膜の成膜条件に対
して、プロセスガスのうちのＮＨ3 の流量を１８０ccm
（従来は約６０CCM ）と多くするとともに、Ｎ2 の流量
を２７０ccm （従来は約３９０CCM ）と少なくし、さら
に従来は使用されていないＮ2 Ｏを若干量（５CCM ）加
えたもので、この成膜条件で成膜した窒化シリコン膜の
酸素含有量は３．４％である。
５０℃ プロセスガス；Ｓi Ｈ4 ／ＮＨ3 ／Ｎ2 Ｏ／Ｎ2 ＝３０／１８０／５／２７０(CCM) 圧力；０．５Ｔorr ＲＦ周波数；１３．５６ＭＨz ＲＦパワー密度；８４ｍＷ／ｃｍ2 成膜膜厚；４００ｎｍ 上記成膜条件は、従来の窒化シリコン膜の成膜条件に対
して、プロセスガスのうちのＮＨ3 の流量を１８０ccm
（従来は約６０CCM ）と多くするとともに、Ｎ2 の流量
を２７０ccm （従来は約３９０CCM ）と少なくし、さら
に従来は使用されていないＮ2 Ｏを若干量（５CCM ）加
えたもので、この成膜条件で成膜した窒化シリコン膜の
酸素含有量は３．４％である。
【００１３】上記成膜条件で成膜した窒化シリコン膜を
ゲート絶縁膜とする薄膜トランジスタは、従来の窒化シ
リコン膜を用いた薄膜トランジスタに比べて温度に対す
るしきい値電圧のシフト量が小さい。
ゲート絶縁膜とする薄膜トランジスタは、従来の窒化シ
リコン膜を用いた薄膜トランジスタに比べて温度に対す
るしきい値電圧のシフト量が小さい。
【００１４】これは、上記成膜条件で成膜した窒化シリ
コン膜を用いた被検体と、従来の窒化シリコン膜を用い
た被検体とを製作し、これら被検体をＢＴ処理（Ｂias
Ｔemperature treatment）してＢＴ処理温度に対する容
量−電圧特性のしきい値電圧Ｖthのシフト量ΔＶthを調
べた結果からも確認された。
コン膜を用いた被検体と、従来の窒化シリコン膜を用い
た被検体とを製作し、これら被検体をＢＴ処理（Ｂias
Ｔemperature treatment）してＢＴ処理温度に対する容
量−電圧特性のしきい値電圧Ｖthのシフト量ΔＶthを調
べた結果からも確認された。
【００１５】図１および図２は上記被検体を示してい
る。この被検体は、ガラス基板１の上に、下部電極２
と、窒化シリコン膜３と、ａ−Ｓi ：Ｈからなるｉ型半
導体層４およびｎ型半導体層５と、上部電極６とを積層
したもので、下部電極２上の各積層膜３，４，５，６の
一部には、下部電極２に電圧を印加するための開口７を
設けてある。なお、上記実施例の窒化シリコン膜を用い
た被検体も、従来の窒化シリコン膜を用いた被検体も、
その窒化シリコン膜３は、平行平板型プラズマＣＶＤ装
置によって４００ｎｍの膜厚に成膜した。
る。この被検体は、ガラス基板１の上に、下部電極２
と、窒化シリコン膜３と、ａ−Ｓi ：Ｈからなるｉ型半
導体層４およびｎ型半導体層５と、上部電極６とを積層
したもので、下部電極２上の各積層膜３，４，５，６の
一部には、下部電極２に電圧を印加するための開口７を
設けてある。なお、上記実施例の窒化シリコン膜を用い
た被検体も、従来の窒化シリコン膜を用いた被検体も、
その窒化シリコン膜３は、平行平板型プラズマＣＶＤ装
置によって４００ｎｍの膜厚に成膜した。
【００１６】上記被検体のＢＴ処理温度に対するしきい
値電圧Ｖthのシフト量ΔＶthは、次のようにして求め
た。
値電圧Ｖthのシフト量ΔＶthは、次のようにして求め
た。
【００１７】まず、被検体を無バイアス状態で２００℃
に約１０分間加熱して初期化処理し、この被検体の容量
−電圧特性を測定した。次に、初期化処理した被検体を
２５〜８０℃の範囲の所定のＢＴ処理温度に加熱して下
部電極２と上部電極６との間にバイアス電圧を約１０分
間印加するＢＴ処理を行ない、ＢＴ処理後の容量−電圧
特性を測定した。このＢＴ処理は、負のバイアス電圧を
印加する−ＢＴ処理と、正のバイアス電圧を印加する＋
ＢＴ処理との両方の処理を行ない、両方のＢＴ処理後の
容量−電圧特性をそれぞれ測定した。なお、上記−ＢＴ
処理は、下部電極２に、上部電極６に対して−０．８７
５ＭＶ／ｃｍの電界を印加して行ない、＋ＢＴ処理は、
下部電極２に、上部電極６に対して＋０．８７５ＭＶ／
ｃｍの電界を印加して行なった。
に約１０分間加熱して初期化処理し、この被検体の容量
−電圧特性を測定した。次に、初期化処理した被検体を
２５〜８０℃の範囲の所定のＢＴ処理温度に加熱して下
部電極２と上部電極６との間にバイアス電圧を約１０分
間印加するＢＴ処理を行ない、ＢＴ処理後の容量−電圧
特性を測定した。このＢＴ処理は、負のバイアス電圧を
印加する−ＢＴ処理と、正のバイアス電圧を印加する＋
ＢＴ処理との両方の処理を行ない、両方のＢＴ処理後の
容量−電圧特性をそれぞれ測定した。なお、上記−ＢＴ
処理は、下部電極２に、上部電極６に対して−０．８７
５ＭＶ／ｃｍの電界を印加して行ない、＋ＢＴ処理は、
下部電極２に、上部電極６に対して＋０．８７５ＭＶ／
ｃｍの電界を印加して行なった。
【００１８】次に、上記被検体の初期化処理後の容量−
電圧特性（以下初期特性という）と、−ＢＴ処理後およ
び＋ＢＴ処理後の容量−電圧特性とから、初期特性に対
する−ＢＴ処理後のしきい値電圧のシフト量と、上記初
期特性に対する＋ＢＴ処理後のしきい値電圧のシフト量
とを求め、これらシフト量から、ＢＴ処理温度に対する
しきい値電圧Ｖthのシフト量ΔＶthを算出した。
電圧特性（以下初期特性という）と、−ＢＴ処理後およ
び＋ＢＴ処理後の容量−電圧特性とから、初期特性に対
する−ＢＴ処理後のしきい値電圧のシフト量と、上記初
期特性に対する＋ＢＴ処理後のしきい値電圧のシフト量
とを求め、これらシフト量から、ＢＴ処理温度に対する
しきい値電圧Ｖthのシフト量ΔＶthを算出した。
【００１９】なお、上記被検体のＢＴ処理温度に対する
しきい値電圧Ｖthのシフト量ΔＶthは、上記−ＢＴ処理
を行なったときのシフト量ΔＶth(-) と、＋ＢＴ処理を
行なったときのシフト量ΔＶth(+) との和であり、上記
シフト量ΔＶthは、ΔＶth＝ΔＶth(-) ＋ΔＶth(+) と
して求められる。
しきい値電圧Ｖthのシフト量ΔＶthは、上記−ＢＴ処理
を行なったときのシフト量ΔＶth(-) と、＋ＢＴ処理を
行なったときのシフト量ΔＶth(+) との和であり、上記
シフト量ΔＶthは、ΔＶth＝ΔＶth(-) ＋ΔＶth(+) と
して求められる。
【００２０】図３は、ＢＴ処理温度を２５℃，５０℃，
８０℃の３段階に選んで、各ＢＴ処理温度に対する被検
体のしきい値電圧Ｖthのシフト量ΔＶthを調べた結果を
示しており、図において実線は上記実施例の窒化シリコ
ン膜（酸素含有量３．４％）を用いた被検体の特性、破
線は従来の窒化シリコン膜（酸素含有量０．０２％）を
用いた被検体の特性である。
８０℃の３段階に選んで、各ＢＴ処理温度に対する被検
体のしきい値電圧Ｖthのシフト量ΔＶthを調べた結果を
示しており、図において実線は上記実施例の窒化シリコ
ン膜（酸素含有量３．４％）を用いた被検体の特性、破
線は従来の窒化シリコン膜（酸素含有量０．０２％）を
用いた被検体の特性である。
【００２１】この図３のように、上記実施例の窒化シリ
コン膜を用いた被検体は、従来の窒化シリコン膜を用い
た被検体に比べて、ＢＴ処理温度に対するしきい値電圧
のシフト量ΔＶthが小さく、特に５０℃以上（図では８
０℃）の比較的高い温度に対するシフト量ΔＶthは、従
来のものに比べてかなり小さい。
コン膜を用いた被検体は、従来の窒化シリコン膜を用い
た被検体に比べて、ＢＴ処理温度に対するしきい値電圧
のシフト量ΔＶthが小さく、特に５０℃以上（図では８
０℃）の比較的高い温度に対するシフト量ΔＶthは、従
来のものに比べてかなり小さい。
【００２２】したがって、上記実施例の窒化シリコン膜
を薄膜トランジスタのゲート絶縁膜に用いれば、比較的
高い温度でも薄膜トランジスタのしきい値電圧のシフト
量は小さいから、その信頼性を向上させることができ
る。
を薄膜トランジスタのゲート絶縁膜に用いれば、比較的
高い温度でも薄膜トランジスタのしきい値電圧のシフト
量は小さいから、その信頼性を向上させることができ
る。
【００２３】なお、上記窒化シリコン膜は、薄膜トラン
ジスタのゲート絶縁膜に限らず、例えば薄膜ダイオード
等の各種薄膜素子の絶縁膜に広く適用できる。
ジスタのゲート絶縁膜に限らず、例えば薄膜ダイオード
等の各種薄膜素子の絶縁膜に広く適用できる。
【００２４】また、図３には、酸素含有量が３．４％の
窒化シリコン膜を用いた被検体のＢＴ処理温度に対する
しきい値電圧シフト量ΔＶthを示したが、上記酸素含有
量は２．５〜４．０％の範囲であればよく、酸素含有量
がこの範囲であれば、薄膜素子の温度によるしきい値電
圧のシフト量を、従来の窒化シリコン膜を用いる薄膜素
子に比べて十分小さくすることができる。
窒化シリコン膜を用いた被検体のＢＴ処理温度に対する
しきい値電圧シフト量ΔＶthを示したが、上記酸素含有
量は２．５〜４．０％の範囲であればよく、酸素含有量
がこの範囲であれば、薄膜素子の温度によるしきい値電
圧のシフト量を、従来の窒化シリコン膜を用いる薄膜素
子に比べて十分小さくすることができる。
【００２５】すなわち、図４は、図１および図２に示し
た被検体の窒化シリコン膜の酸素含有量を種々の値に選
んで、各被検体を２５℃，５０℃，８０℃の温度でＢＴ
処理したときのＢＴ処理温度に対するしきい値電圧シフ
ト量ΔＶthを調べた結果を示している。
た被検体の窒化シリコン膜の酸素含有量を種々の値に選
んで、各被検体を２５℃，５０℃，８０℃の温度でＢＴ
処理したときのＢＴ処理温度に対するしきい値電圧シフ
ト量ΔＶthを調べた結果を示している。
【００２６】この図４のように、酸素含有量が２．５〜
４．０％の範囲の窒化シリコン膜を用いた被検体は、２
５℃，５０℃，８０℃のいずれの温度でＢＴ処理したと
きも、しきい値電圧のシフト量ΔＶthは小さい。これに
対して、酸素含有量が２．５％より少ない窒化シリコン
膜や、酸素含有量が４．０％より多い窒化シリコン膜を
用いた被検体は、ＢＴ処理温度が５０℃より低ければ、
しきい値電圧のシフト量ΔＶthは比較的小さいが、５０
℃以上でＢＴ処理すると、しきい値電圧がかなり大きく
シフトしてしまう。
４．０％の範囲の窒化シリコン膜を用いた被検体は、２
５℃，５０℃，８０℃のいずれの温度でＢＴ処理したと
きも、しきい値電圧のシフト量ΔＶthは小さい。これに
対して、酸素含有量が２．５％より少ない窒化シリコン
膜や、酸素含有量が４．０％より多い窒化シリコン膜を
用いた被検体は、ＢＴ処理温度が５０℃より低ければ、
しきい値電圧のシフト量ΔＶthは比較的小さいが、５０
℃以上でＢＴ処理すると、しきい値電圧がかなり大きく
シフトしてしまう。
【００２７】なお、上記窒化シリコン膜の酸素含有量
は、上述したように、プロセスガス（Ｓi Ｈ4 ，Ｎ
Ｈ3 ，Ｎ2 Ｏ，Ｎ2 ）のＮ2 Ｏの流量を制御することに
よって任意に選ぶことができる。すなわち、Ｎ2 Ｏの流
量を多くすると、成膜される窒化シリコン膜の酸素含有
量が増加し、Ｎ2 Ｏの流量を少なくすると、成膜される
窒化シリコン膜の酸素含有量が減少する。
は、上述したように、プロセスガス（Ｓi Ｈ4 ，Ｎ
Ｈ3 ，Ｎ2 Ｏ，Ｎ2 ）のＮ2 Ｏの流量を制御することに
よって任意に選ぶことができる。すなわち、Ｎ2 Ｏの流
量を多くすると、成膜される窒化シリコン膜の酸素含有
量が増加し、Ｎ2 Ｏの流量を少なくすると、成膜される
窒化シリコン膜の酸素含有量が減少する。
【００２８】
【発明の効果】本発明の窒化シリコン膜は、その酸素含
有量を２．５〜４．０％としたものであるから、比較的
高い温度にさらされても薄膜素子のしきい値電圧のシフ
ト量を小さくして、その信頼性を向上させることができ
る。
有量を２．５〜４．０％としたものであるから、比較的
高い温度にさらされても薄膜素子のしきい値電圧のシフ
ト量を小さくして、その信頼性を向上させることができ
る。
【図１】ＢＴ処理温度に対するしきい値電圧Ｖthのシフ
ト量ΔＶthを調べるのに用いた被検体の平面図。
ト量ΔＶthを調べるのに用いた被検体の平面図。
【図２】図１のII−II線に沿う断面図。
【図３】ＢＴ処理温度と被検体のしきい値電圧シフト量
ΔＶthとの関係を示す図。
ΔＶthとの関係を示す図。
【図４】窒化シリコン膜の酸素含有量とＢＴ処理温度に
対する被検体のしきい値電圧シフト量ΔＶthとの関係を
示す図。
対する被検体のしきい値電圧シフト量ΔＶthとの関係を
示す図。
１…ガラス基板、２…下部電極、３…窒化シリコン膜、
４…ｉ型半導体層、５…ｎ型半導体層、６…上部電極、
７…開口。
４…ｉ型半導体層、５…ｎ型半導体層、６…上部電極、
７…開口。
Claims (1)
- 【請求項１】 プラズマＣＶＤ法により成膜される窒化
シリコン膜において、その酸素含有量を２．５〜４．０
％としたことを特徴とする窒化シリコン膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31868891A JPH05129288A (ja) | 1991-11-07 | 1991-11-07 | 窒化シリコン膜 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31868891A JPH05129288A (ja) | 1991-11-07 | 1991-11-07 | 窒化シリコン膜 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129288A true JPH05129288A (ja) | 1993-05-25 |
Family
ID=18101909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31868891A Pending JPH05129288A (ja) | 1991-11-07 | 1991-11-07 | 窒化シリコン膜 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129288A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414825B1 (en) * | 1998-10-06 | 2002-07-02 | Tdk Corporation | Thin film device, thin film magnetic head and magnetoresistive element |
-
1991
- 1991-11-07 JP JP31868891A patent/JPH05129288A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414825B1 (en) * | 1998-10-06 | 2002-07-02 | Tdk Corporation | Thin film device, thin film magnetic head and magnetoresistive element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kamins et al. | Hydrogenation of transistors fabricated in polycrystalline-silicon films | |
| Ma et al. | Fixed and trapped charges at oxide–nitride–oxide heterostructure interfaces formed by remote plasma enhanced chemical vapor deposition | |
| US5462898A (en) | Methods for passivating silicon devices at low temperature to achieve low interface state density and low recombination velocity while preserving carrier lifetime | |
| US20030155582A1 (en) | Gate dielectric structures for integrated circuits and methods for making and using such gate dielectric structures | |
| EP0010910A1 (en) | Method for forming an insulating film layer on a semiconductor substrate surface | |
| Hsieh et al. | Characteristics of low‐temperature and low‐energy plasma‐enhanced chemical vapor deposited SiO2 | |
| Bernstein et al. | Hydrogenation of polycrystalline silicon thin film transistors by plasma ion implantation | |
| US3809574A (en) | Aluminum oxide films for electronic devices | |
| Noguchi et al. | Advanced superthin polysilicon film obtained by Si+ implantation and subsequent annealing | |
| US5144391A (en) | Semiconductor device which relieves internal stress and prevents cracking | |
| Duffy et al. | Interface Properties of Si‐(SiO2)‐Al2 O 3 Structures | |
| JP3211301B2 (ja) | 窒化シリコン膜 | |
| US6245606B1 (en) | Low temperature method for forming a thin, uniform layer of aluminum oxide | |
| JP3211302B2 (ja) | 窒化シリコン膜 | |
| JPH05129288A (ja) | 窒化シリコン膜 | |
| JP3245779B2 (ja) | 窒化シリコン膜の成膜方法 | |
| JPS5910074B2 (ja) | 半導体不揮発性記憶装置 | |
| JPS58148458A (ja) | 薄膜トランジスタ | |
| JPH09260372A (ja) | 半導体装置の絶縁膜の形成方法 | |
| Vogel et al. | Electrical properties of silicon dioxide films fabricated at 700° C. I: Pyroltsis of tetraethoxysilane | |
| JPH04294532A (ja) | タングステンシリサイド膜の形成方法 | |
| JPH03263323A (ja) | プラズマｃｖｄ窒化珪素膜の形成方法 | |
| JPH01107547A (ja) | 化合物半導体基板 | |
| JPH1032334A (ja) | ゲート電極及びその形成方法 | |
| US20150357474A1 (en) | Oxide for semiconductor layer of thin film transistor, thin film transistor, and display device |