JPH06333922A - 装置保護膜および装置保護膜の製造方法 - Google Patents
装置保護膜および装置保護膜の製造方法Info
- Publication number
- JPH06333922A JPH06333922A JP14158893A JP14158893A JPH06333922A JP H06333922 A JPH06333922 A JP H06333922A JP 14158893 A JP14158893 A JP 14158893A JP 14158893 A JP14158893 A JP 14158893A JP H06333922 A JPH06333922 A JP H06333922A
- Authority
- JP
- Japan
- Prior art keywords
- film
- stress
- sin
- protective film
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】ストレスマイグレーションを抑えた装置保護膜
とその製法の提供。 【構成】図２に示す半導体基板１上の絶縁膜２上に形成
された配線３の保護膜４としての、プラズマＣＶＤ法に
よる p-SiNx:H膜において、配線３にはストレスマイグ
レーションが生じる可能性が残っているため、成膜後の
熱処理によって生じる応力変動量を望ましい応力変動量
の範囲として数10〜300MPa、また保護膜４内のSi-N結合
の量が1.68×106 〜2.05×106(cm-2) であれば良いこと
が判明した。Si-N結合量は赤外線吸収分光分析(FT-IR）
で求めている。熱処理による引っ張り応力成分の増大を
Si-N結合量と対応づけることで制御でき、形成した p-S
iNx:H膜の応力を引っ張り側へ最適に変化させること
は、従来の熱処理工程を利用して形成できる。
とその製法の提供。 【構成】図２に示す半導体基板１上の絶縁膜２上に形成
された配線３の保護膜４としての、プラズマＣＶＤ法に
よる p-SiNx:H膜において、配線３にはストレスマイグ
レーションが生じる可能性が残っているため、成膜後の
熱処理によって生じる応力変動量を望ましい応力変動量
の範囲として数10〜300MPa、また保護膜４内のSi-N結合
の量が1.68×106 〜2.05×106(cm-2) であれば良いこと
が判明した。Si-N結合量は赤外線吸収分光分析(FT-IR）
で求めている。熱処理による引っ張り応力成分の増大を
Si-N結合量と対応づけることで制御でき、形成した p-S
iNx:H膜の応力を引っ張り側へ最適に変化させること
は、従来の熱処理工程を利用して形成できる。
Description
【０００１】
【産業上の利用分野】本発明は装置保護膜の製造方法に
関し、特に半導体の分野で超高密度大規模集積回路（Ｖ
ＬＳＩ）などの最終保護膜の形成に関する。
関し、特に半導体の分野で超高密度大規模集積回路（Ｖ
ＬＳＩ）などの最終保護膜の形成に関する。
【０００２】
【従来の技術】ＬＳＩ等の集積回路では、ストレスマイ
グレーションと呼ばれる配線寿命劣化現象（ボイド等の
発生）があり、これを抑制するために様々な提案がなさ
れている。従来では、保護膜の内部応力を低く抑えるた
めに低い圧縮性が実現できるプラズマＣＶＤ法により形
成することが行われているが、これでもストレスマイグ
レーションを完全に抑制することはできていなかった。
また、特開平2-84729 号公報や特開平3-195023号公報で
は、圧縮応力を有する SiN膜（窒化珪素膜）による保護
膜との間に、引っ張り応力を持つ SiN膜を介在させて、
配線のボイド等をなくすことが行われている。
グレーションと呼ばれる配線寿命劣化現象（ボイド等の
発生）があり、これを抑制するために様々な提案がなさ
れている。従来では、保護膜の内部応力を低く抑えるた
めに低い圧縮性が実現できるプラズマＣＶＤ法により形
成することが行われているが、これでもストレスマイグ
レーションを完全に抑制することはできていなかった。
また、特開平2-84729 号公報や特開平3-195023号公報で
は、圧縮応力を有する SiN膜（窒化珪素膜）による保護
膜との間に、引っ張り応力を持つ SiN膜を介在させて、
配線のボイド等をなくすことが行われている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記提
案では工程管理等の製造工程上の要因が複雑となる上、
直接的な原因が未だに明らかになっていないため本質
的、根本的な対策が施されていないなどの問題がある。
案では工程管理等の製造工程上の要因が複雑となる上、
直接的な原因が未だに明らかになっていないため本質
的、根本的な対策が施されていないなどの問題がある。
【０００４】
【課題を解決するための手段】上記の課題を解決するた
め第一発明の構成は、プラズマＣＶＤ法による最終保護
膜として p-SiNx:H膜を有する装置保護膜において、前
記 p-SiNx:H膜の、プラズマＣＶＤ法による成膜後のSi-
N結合量が、赤外線吸収分光法（ＦＴ−ＩＲ法）による
定量値で1.68×106 〜2.05×106(cm-2）の範囲内にあ
り、前記成膜後に熱処理が施されて前記 p-SiNx:H膜の
圧縮応力が緩和されていることを特徴とする。また第二
発明の構成は、プラズマＣＶＤ法による最終保護膜を有
する装置保護膜の製造方法において、 p-SiNx:H膜を前
記最終保護膜として、装置表面上にある微細金属配線上
に約200MPa以下の低圧縮応力に形成する成膜工程と、前
記 p-SiNx:H膜を形成した後に熱処理して、該 p-SiNx:H
膜の膜応力を引っ張り応力側へ変動させ、前記微細金属
配線内部に生じる引っ張り応力を緩和させる熱処理工程
とを含み、前記熱処理工程は、成膜した前記 p-SiNx:H
膜の応力変動量を引っ張り応力側へ数10MPa〜300MPaの
範囲内変動させる熱処理であることを特徴とする。
め第一発明の構成は、プラズマＣＶＤ法による最終保護
膜として p-SiNx:H膜を有する装置保護膜において、前
記 p-SiNx:H膜の、プラズマＣＶＤ法による成膜後のSi-
N結合量が、赤外線吸収分光法（ＦＴ−ＩＲ法）による
定量値で1.68×106 〜2.05×106(cm-2）の範囲内にあ
り、前記成膜後に熱処理が施されて前記 p-SiNx:H膜の
圧縮応力が緩和されていることを特徴とする。また第二
発明の構成は、プラズマＣＶＤ法による最終保護膜を有
する装置保護膜の製造方法において、 p-SiNx:H膜を前
記最終保護膜として、装置表面上にある微細金属配線上
に約200MPa以下の低圧縮応力に形成する成膜工程と、前
記 p-SiNx:H膜を形成した後に熱処理して、該 p-SiNx:H
膜の膜応力を引っ張り応力側へ変動させ、前記微細金属
配線内部に生じる引っ張り応力を緩和させる熱処理工程
とを含み、前記熱処理工程は、成膜した前記 p-SiNx:H
膜の応力変動量を引っ張り応力側へ数10MPa〜300MPaの
範囲内変動させる熱処理であることを特徴とする。
【０００５】
【作用】保護膜としてのプラズマＣＶＤ法による多結晶
SiN膜(p-SiNx:H膜) のSi-N結合量を成膜時に特定する
ことにより、成膜後の膜内部応力を限定する。また p-S
iNx:H膜は熱処理によって内部応力の変化をうけること
が知られているが、成膜後に発生する圧縮応力を熱処理
で引っ張り側に所定量シフトすることによって、保護す
べき配線への応力を緩和させる。
SiN膜(p-SiNx:H膜) のSi-N結合量を成膜時に特定する
ことにより、成膜後の膜内部応力を限定する。また p-S
iNx:H膜は熱処理によって内部応力の変化をうけること
が知られているが、成膜後に発生する圧縮応力を熱処理
で引っ張り側に所定量シフトすることによって、保護す
べき配線への応力を緩和させる。
【０００６】
【発明の効果】p-SiNx:H膜の結合成分であるSi-N結合の
量によって、圧縮応力の変動量を決めることが発明者ら
の実験で特定できたので、最終保護膜としてのプラズマ
ＣＶＤ法による p-SiNx:H膜を適切な内部応力に設定す
ることが実現でき、また従来の製造工程を変えることな
く実現できる。
量によって、圧縮応力の変動量を決めることが発明者ら
の実験で特定できたので、最終保護膜としてのプラズマ
ＣＶＤ法による p-SiNx:H膜を適切な内部応力に設定す
ることが実現でき、また従来の製造工程を変えることな
く実現できる。
【０００７】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。図１は、模式的構造断面図ＬＳＩ等のような、
図２に示す半導体基板１上の絶縁膜２上に形成された配
線３の保護膜４としての、プラズマＣＶＤ法による p-S
iNx:H膜において、成膜後の熱処理によって生じる応力
変動量の、膜内Si-N結合量依存性を示している。プラズ
マＣＶＤ法による p-SiNx:H膜の形成は、膜応力を制御
するのに適した製法で、従来からよく用いられ、非晶質
の窒化珪素が形成され、水素原子を含有している。この
図１に示すように、後述する望ましい応力変動量の範囲
である数10〜300MPaにあたるSi-N結合の量は1.68×106
〜2.05×106(cm-2) となっている。このSi-N結合の量の
測定は、図３に示す p-SiNx:H膜に対する赤外線吸収分
光分析(FT-IR）による方法で求められ、図４に示す方法
で、各元素の結合に対応するピークの変動量から求めて
いる。なお、この定量化はW.A.Lanford 等(J.Appl.Phy
s. Vol.49,No.4,P2473,April(1978))による方法を基に
簡略化した方法で行った。以下、この範囲決定について
説明する。
明する。図１は、模式的構造断面図ＬＳＩ等のような、
図２に示す半導体基板１上の絶縁膜２上に形成された配
線３の保護膜４としての、プラズマＣＶＤ法による p-S
iNx:H膜において、成膜後の熱処理によって生じる応力
変動量の、膜内Si-N結合量依存性を示している。プラズ
マＣＶＤ法による p-SiNx:H膜の形成は、膜応力を制御
するのに適した製法で、従来からよく用いられ、非晶質
の窒化珪素が形成され、水素原子を含有している。この
図１に示すように、後述する望ましい応力変動量の範囲
である数10〜300MPaにあたるSi-N結合の量は1.68×106
〜2.05×106(cm-2) となっている。このSi-N結合の量の
測定は、図３に示す p-SiNx:H膜に対する赤外線吸収分
光分析(FT-IR）による方法で求められ、図４に示す方法
で、各元素の結合に対応するピークの変動量から求めて
いる。なお、この定量化はW.A.Lanford 等(J.Appl.Phy
s. Vol.49,No.4,P2473,April(1978))による方法を基に
簡略化した方法で行った。以下、この範囲決定について
説明する。
【０００８】プラズマＣＶＤ法により形成された p-SiN
x:H膜は非晶質構造であり、水素原子を膜中に含むが、
膜特性は成膜条件により大きく変化し、また成膜後の熱
処理により膜内応力も変化する場合のあることが知られ
ている。この応力変動の原因は、膜中の水素原子が抜け
るためと一般的に言われているが定説はなく、明確には
なっていない。しかし本発明者らの実験により、図３に
示すように p-SiNx:H膜内のSi-N結合の量が熱処理によ
って増加することが原因であることが関係づけられてい
る。これは、未結合状態にあったSi原子と N原子とが結
合し、最初の状態よりも引っ張り応力が内部に発生する
ためと考えられる。いずれにせよ、熱処理による引っ張
り応力成分を増大させることを、このSi-N結合量を対応
づけることで制御しつつ実施できることから、形成した
p-SiNx:H膜の応力を引っ張り側へ最適に変化させるこ
とができる。
x:H膜は非晶質構造であり、水素原子を膜中に含むが、
膜特性は成膜条件により大きく変化し、また成膜後の熱
処理により膜内応力も変化する場合のあることが知られ
ている。この応力変動の原因は、膜中の水素原子が抜け
るためと一般的に言われているが定説はなく、明確には
なっていない。しかし本発明者らの実験により、図３に
示すように p-SiNx:H膜内のSi-N結合の量が熱処理によ
って増加することが原因であることが関係づけられてい
る。これは、未結合状態にあったSi原子と N原子とが結
合し、最初の状態よりも引っ張り応力が内部に発生する
ためと考えられる。いずれにせよ、熱処理による引っ張
り応力成分を増大させることを、このSi-N結合量を対応
づけることで制御しつつ実施できることから、形成した
p-SiNx:H膜の応力を引っ張り側へ最適に変化させるこ
とができる。
【０００９】保護膜４の形成は、従来より保護膜自身に
クラック等が発生するのを防ぐために膜応力が圧縮応力
を持つようにプラズマＣＶＤ法により形成されるが、発
明者らの実験により、配線幅が特に２μｍ以下の場合に
成膜の条件として200MPa以下の内部応力で形成すること
が望ましいことがわかっている。しかしそれでも、配線
３にはストレスマイグレーションが生じる可能性が残っ
ているため、その状態から配線３に対してストレスマイ
グレーションを生じないために、保護膜４の応力を低減
させることが望まれる。前述のように内部応力を引っ張
り側にシフトさせる現象は、熱処理によって生じること
が知られている（例えば1991年春応用物理学会講演会予
稿集29a-V-10）。しかし従来、定量的な関係は明らかに
なっておらず、適切な応力の低減を実施する手段が求め
られていた。
クラック等が発生するのを防ぐために膜応力が圧縮応力
を持つようにプラズマＣＶＤ法により形成されるが、発
明者らの実験により、配線幅が特に２μｍ以下の場合に
成膜の条件として200MPa以下の内部応力で形成すること
が望ましいことがわかっている。しかしそれでも、配線
３にはストレスマイグレーションが生じる可能性が残っ
ているため、その状態から配線３に対してストレスマイ
グレーションを生じないために、保護膜４の応力を低減
させることが望まれる。前述のように内部応力を引っ張
り側にシフトさせる現象は、熱処理によって生じること
が知られている（例えば1991年春応用物理学会講演会予
稿集29a-V-10）。しかし従来、定量的な関係は明らかに
なっておらず、適切な応力の低減を実施する手段が求め
られていた。
【００１０】この応力緩和の手段として保護膜４の内部
応力を引っ張り側へシフト（変動）させることが有効で
あるが、保護膜４自身のクラック防止のため、膜内の引
っ張り応力が強くならないように変動量の上限を設ける
ことが必要であり、そのためには引っ張り100MPa以下と
するのが望ましいことが発明者らの実験から明らかにな
った。従ってこの観点から、応力変動は最大300MPa以下
であることが求められる。即ち、成膜時の応力が200MPa
以下の圧縮応力であったので、引っ張り100MPa以下に抑
えるためには最大でも300MPaとなる。但し重要な点は絶
対値ではなく、膜内の圧縮応力を引っ張り応力側へシフ
トさせることであり、従って応力変動としては最大でも
300MPaという制限を必要とする、という意味である。図
１の関係は、発明者等の実験により明らかにされたもの
で、これにより適切な内部応力をもつ保護膜を形成する
ことが可能になった。
応力を引っ張り側へシフト（変動）させることが有効で
あるが、保護膜４自身のクラック防止のため、膜内の引
っ張り応力が強くならないように変動量の上限を設ける
ことが必要であり、そのためには引っ張り100MPa以下と
するのが望ましいことが発明者らの実験から明らかにな
った。従ってこの観点から、応力変動は最大300MPa以下
であることが求められる。即ち、成膜時の応力が200MPa
以下の圧縮応力であったので、引っ張り100MPa以下に抑
えるためには最大でも300MPaとなる。但し重要な点は絶
対値ではなく、膜内の圧縮応力を引っ張り応力側へシフ
トさせることであり、従って応力変動としては最大でも
300MPaという制限を必要とする、という意味である。図
１の関係は、発明者等の実験により明らかにされたもの
で、これにより適切な内部応力をもつ保護膜を形成する
ことが可能になった。
【００１１】以下、形成方法について、半導体装置の形
成が終了し、最終保護膜４を半導体装置上に形成する工
程から説明する。
成が終了し、最終保護膜４を半導体装置上に形成する工
程から説明する。
【００１２】プラズマＣＶＤ法に用いる装置は通常のＣ
ＶＤ装置でよく、平行平板電極を持つ真空容器で、最終
保護膜４を形成するために半導体基板を容器内に設置す
る。この平行平板電極に高周波電力（ＲＦ電力）を印加
し、かつ基板を温めてSiH4,NH3およびN2の反応ガスを流
して基板の配線上に保護膜４である p-SiNx:H膜を形成
する。形成条件は高周波電力やガス流量比、温度、圧力
等で決まり、主にSiH4,NH3の流量比等で膜応力を200MPa
以下にできることがわかっている。
ＶＤ装置でよく、平行平板電極を持つ真空容器で、最終
保護膜４を形成するために半導体基板を容器内に設置す
る。この平行平板電極に高周波電力（ＲＦ電力）を印加
し、かつ基板を温めてSiH4,NH3およびN2の反応ガスを流
して基板の配線上に保護膜４である p-SiNx:H膜を形成
する。形成条件は高周波電力やガス流量比、温度、圧力
等で決まり、主にSiH4,NH3の流量比等で膜応力を200MPa
以下にできることがわかっている。
【００１３】膜応力の変動量は成膜条件で決まり、図５
に示すように、基板の温度と電極に印加するＲＦ電力に
よって制御できる。図示していないが、変動量が望む数
10〜300MPaとなる制御の組合せは多数あるため、温度範
囲やＲＦ電力範囲を特定することはできず、図５のよう
なデータによって、望む数10〜300MPaで示される範囲に
なる温度、電力設定で成膜する。
に示すように、基板の温度と電極に印加するＲＦ電力に
よって制御できる。図示していないが、変動量が望む数
10〜300MPaとなる制御の組合せは多数あるため、温度範
囲やＲＦ電力範囲を特定することはできず、図５のよう
なデータによって、望む数10〜300MPaで示される範囲に
なる温度、電力設定で成膜する。
【００１４】図５は成膜後の熱処理による応力変動量と
成膜条件の一例を示した図で、図５(a) はＲＦ電力をパ
ラメータにして基板加熱温度に対する応力変化量をあら
わし、図５(b) は基板加熱温度をパラメータにＲＦ電力
に対する応力変化量をあらわしている。その他にも、望
ましい数10〜300MPaで示される範囲になる場合が各パラ
メータ条件により存在するので、全ての条件を示すこと
はできない。（成膜工程）
成膜条件の一例を示した図で、図５(a) はＲＦ電力をパ
ラメータにして基板加熱温度に対する応力変化量をあら
わし、図５(b) は基板加熱温度をパラメータにＲＦ電力
に対する応力変化量をあらわしている。その他にも、望
ましい数10〜300MPaで示される範囲になる場合が各パラ
メータ条件により存在するので、全ての条件を示すこと
はできない。（成膜工程）
【００１５】通常、保護膜４の成膜後に、プラズマによ
る絶縁膜損傷を回復するための熱処理が続けて施される
が、本発明では、この熱処理の条件として、400 〜500
℃×30分程度の熱処理を施す。（熱処理工程）
る絶縁膜損傷を回復するための熱処理が続けて施される
が、本発明では、この熱処理の条件として、400 〜500
℃×30分程度の熱処理を施す。（熱処理工程）
【００１６】以上のように、成膜時に生じた膜内圧縮応
力を引っ張り応力側にシフトすることにより、内部応力
が緩和され、配線に加わる応力を少なくでき、配線のス
トレスマイグレーションを極めて起こしにくくできる。
また、従来の製造工程と同様なのでほとんどコストに影
響しない。
力を引っ張り応力側にシフトすることにより、内部応力
が緩和され、配線に加わる応力を少なくでき、配線のス
トレスマイグレーションを極めて起こしにくくできる。
また、従来の製造工程と同様なのでほとんどコストに影
響しない。
【図１】成膜時のSi-N結合の量が熱処理の前後での応力
変化を示す関係図。
変化を示す関係図。
【図２】本発明の保護膜の模式的構成断面図。
【図３】FT-IR 分析の結果図。
【図４】FT-IR 分析に用いた定量化法を示す説明図。
【図５】成膜条件に対する熱処理による応力変動量を示
す説明図。
す説明図。
１ Si基板 ２ 絶縁膜 ３ 配線 ４ 最終保護膜 ５ 保護膜の圧縮応力を示す矢印
Claims (2)
- 【請求項１】プラズマＣＶＤ法による最終保護膜として
p-SiNx:H膜を有する装置保護膜において、 前記 p-SiNx:H膜の、プラズマＣＶＤ法による成膜後のS
i-N結合量が、赤外線吸収分光法（ＦＴ−ＩＲ法）によ
る定量値で1.68×106 〜2.05×106(cm-2）の範囲内にあ
り、 前記成膜後に熱処理が施されて前記 p-SiNx:H膜の圧縮
応力が緩和されていることを特徴とする装置保護膜。 - 【請求項２】プラズマＣＶＤ法による最終保護膜を有す
る装置保護膜の製造方法において、 p-SiNx:H膜を前記最終保護膜として、装置表面上にある
微細金属配線上に約200MPa以下の低圧縮応力に形成する
成膜工程と、 前記 p-SiNx:H膜を形成した後に熱処理して、該 p-Si
Nx:H膜の膜応力を引っ張り応力側へ変動させ、前記微細
金属配線内部に生じる引っ張り応力を緩和させる熱処理
工程とを含み、 前記熱処理工程は、成膜した前記 p-SiNx:H膜の応力変
動量を引っ張り応力側へ数10MPa〜300MPaの範囲内変動
させる熱処理であることを特徴とする装置保護膜の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5141588A JP2778414B2 (ja) | 1993-05-19 | 1993-05-19 | 装置保護膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5141588A JP2778414B2 (ja) | 1993-05-19 | 1993-05-19 | 装置保護膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06333922A true JPH06333922A (ja) | 1994-12-02 |
| JP2778414B2 JP2778414B2 (ja) | 1998-07-23 |
Family
ID=15295506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5141588A Expired - Fee Related JP2778414B2 (ja) | 1993-05-19 | 1993-05-19 | 装置保護膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2778414B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5592004A (en) * | 1994-09-30 | 1997-01-07 | Nippondenso Co., Ltd. | Silicon nitride film having a short absorption wavelength and surrounding crystal-like grain boundaries |
| WO2007030258A2 (en) * | 2005-09-07 | 2007-03-15 | Applied Materials, Inc. | Post deposition plasma treatment to increase tensile stress of a hdp-cvd si 02 layer |
| JP2008300678A (ja) * | 2007-05-31 | 2008-12-11 | Oki Electric Ind Co Ltd | 半導体素子の製造方法、及び半導体素子 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6012737A (ja) * | 1983-07-01 | 1985-01-23 | Agency Of Ind Science & Technol | 窒化シリコン膜の製造方法 |
| JPS62154646A (ja) * | 1985-12-26 | 1987-07-09 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6350027A (ja) * | 1986-08-20 | 1988-03-02 | Sanyo Electric Co Ltd | 窒化シリコン膜形成方法 |
| JPS63132433A (ja) * | 1986-11-21 | 1988-06-04 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0492425A (ja) * | 1990-08-07 | 1992-03-25 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1993
- 1993-05-19 JP JP5141588A patent/JP2778414B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6012737A (ja) * | 1983-07-01 | 1985-01-23 | Agency Of Ind Science & Technol | 窒化シリコン膜の製造方法 |
| JPS62154646A (ja) * | 1985-12-26 | 1987-07-09 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6350027A (ja) * | 1986-08-20 | 1988-03-02 | Sanyo Electric Co Ltd | 窒化シリコン膜形成方法 |
| JPS63132433A (ja) * | 1986-11-21 | 1988-06-04 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0492425A (ja) * | 1990-08-07 | 1992-03-25 | Seiko Epson Corp | 半導体装置の製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5592004A (en) * | 1994-09-30 | 1997-01-07 | Nippondenso Co., Ltd. | Silicon nitride film having a short absorption wavelength and surrounding crystal-like grain boundaries |
| US5877095A (en) * | 1994-09-30 | 1999-03-02 | Nippondenso Co., Ltd. | Method of fabricating a semiconductor device having a silicon nitride film made of silane, ammonia and nitrogen |
| WO2007030258A2 (en) * | 2005-09-07 | 2007-03-15 | Applied Materials, Inc. | Post deposition plasma treatment to increase tensile stress of a hdp-cvd si 02 layer |
| WO2007030258A3 (en) * | 2005-09-07 | 2007-05-10 | Applied Materials Inc | Post deposition plasma treatment to increase tensile stress of a hdp-cvd si 02 layer |
| US7465680B2 (en) | 2005-09-07 | 2008-12-16 | Applied Materials, Inc. | Post deposition plasma treatment to increase tensile stress of HDP-CVD SIO2 |
| US7745351B2 (en) | 2005-09-07 | 2010-06-29 | Applied Materials, Inc. | Post deposition plasma treatment to increase tensile stress of HDP-CVD SIO2 |
| JP2008300678A (ja) * | 2007-05-31 | 2008-12-11 | Oki Electric Ind Co Ltd | 半導体素子の製造方法、及び半導体素子 |
| US7928016B2 (en) | 2007-05-31 | 2011-04-19 | Oki Semiconductor Co., Ltd. | Method of manufacturing semiconductor device, and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2778414B2 (ja) | 1998-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4737474A (en) | Silicide to silicon bonding process | |
| JPH07335559A (ja) | 半導体装置の製造方法 | |
| JP4473378B2 (ja) | 高誘電体膜形成方法 | |
| WO2005006362A2 (en) | Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby | |
| JPH06333922A (ja) | 装置保護膜および装置保護膜の製造方法 | |
| JP3612144B2 (ja) | 半導体装置の製造方法 | |
| KR100269021B1 (ko) | 절연 게이트형 전계효과 반도체 장치 및 그 제조방법 | |
| JP3245779B2 (ja) | 窒化シリコン膜の成膜方法 | |
| JP2006148046A (ja) | 半導体素子の製造方法 | |
| JPH0555470A (ja) | 集積回路の製造方法 | |
| JP2794708B2 (ja) | 半導体装置の蓄積電荷低減方法 | |
| JP3211301B2 (ja) | 窒化シリコン膜 | |
| JP3211302B2 (ja) | 窒化シリコン膜 | |
| JPH04184932A (ja) | パッシベーション膜の形成方法 | |
| JP2728880B2 (ja) | 薄膜半導体装置およびその製造方法 | |
| JP2978680B2 (ja) | 半導体装置の製造方法 | |
| JPS60244057A (ja) | 半導体装置 | |
| JPS5933256B2 (ja) | 半導体装置の製造方法 | |
| Iwashiro et al. | Theoretical study of stress impact on formation enthalpy and thermal equilibrium concentration of impurities and dopants in Si single crystal | |
| JPH06224312A (ja) | 半導体装置及びその製造方法 | |
| JPH0215630A (ja) | 半導体装置の保護膜形成方法 | |
| JP3444815B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
| JP3493289B2 (ja) | 誘電体分離基板の製造方法 | |
| JPS5911631A (ja) | 半導体装置の製造方法 | |
| CN116825717A (zh) | 一种氮化硅薄膜的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110508 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120508 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120508 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130508 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |