JPS60244057A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60244057A JPS60244057A JP59099903A JP9990384A JPS60244057A JP S60244057 A JPS60244057 A JP S60244057A JP 59099903 A JP59099903 A JP 59099903A JP 9990384 A JP9990384 A JP 9990384A JP S60244057 A JPS60244057 A JP S60244057A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- cvd
- layer
- nitriding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体装置に関し、特に半導体基板上に多結晶
シリコンを用いて抵抗、容量等の素子が形成された半導
体装置に関するものである。
シリコンを用いて抵抗、容量等の素子が形成された半導
体装置に関するものである。
（従来技術）
半導体装置は、半導体基板に写真食刻法、不純物拡散、
および絶縁膜形成の工程を繰シ返して、トランジスタ、
拡散抵抗、ツェナーダイオード等の各素子を形成し、ア
ルミニウム等の導体で配線を行なって製造されている。
および絶縁膜形成の工程を繰シ返して、トランジスタ、
拡散抵抗、ツェナーダイオード等の各素子を形成し、ア
ルミニウム等の導体で配線を行なって製造されている。
最近は半導体装置の集積化が著しく進歩し、多結晶シリ
コンを用いて半導体基板上にも抵抗、容量、わるいはト
ランジスタの電極等を設け、集積度を上けている。さら
に、集積度が要求される半導体装置には、多層配線が必
須である。この際、アルミニウム等の導体配線間の層間
絶縁膜には下地の段差形状に忠実に被着される絶縁膜の
形成を必要とする。すなわち、ステップカバレッジ性の
良いものを用いる。また最終パッジベージ曹ン膜には耐
クラツク性を要求される。
コンを用いて半導体基板上にも抵抗、容量、わるいはト
ランジスタの電極等を設け、集積度を上けている。さら
に、集積度が要求される半導体装置には、多層配線が必
須である。この際、アルミニウム等の導体配線間の層間
絶縁膜には下地の段差形状に忠実に被着される絶縁膜の
形成を必要とする。すなわち、ステップカバレッジ性の
良いものを用いる。また最終パッジベージ曹ン膜には耐
クラツク性を要求される。
絶縁膜形成方法ハ、ＣＶＤ−Ｐ２Ｏ，ＣＶＤ−８ＩＯｔ
＋プラズマＣＶＤ窒化膜等多くの方法があるが、前記条
件を満たすものとして現在はプラズマＣＶＤ窒化膜が最
も有力であり多方面で使われている。しかしながら、プ
ラズマＣＶＤ窒化膜は膜中にＳ ： −Ｈ、Ｎ−Ｈ結合
の形で水素が含有されておシ、このため、多結晶シリコ
ンの上に直接成長させ、その後熱処理を行うと膜中の７
１＜索が多結晶シリコンへ導入されて多結晶シリコンの
性質を変える問題がある。
＋プラズマＣＶＤ窒化膜等多くの方法があるが、前記条
件を満たすものとして現在はプラズマＣＶＤ窒化膜が最
も有力であり多方面で使われている。しかしながら、プ
ラズマＣＶＤ窒化膜は膜中にＳ ： −Ｈ、Ｎ−Ｈ結合
の形で水素が含有されておシ、このため、多結晶シリコ
ンの上に直接成長させ、その後熱処理を行うと膜中の７
１＜索が多結晶シリコンへ導入されて多結晶シリコンの
性質を変える問題がある。
第１図に多結晶シリコンを抵抗素子に用いた断面図を示
す。これは、第１に半導体基板４上に絶縁膜３を介して
多結晶シリコン層２を形成し、これを選択的に除去して
素子パターンを形成する。
す。これは、第１に半導体基板４上に絶縁膜３を介して
多結晶シリコン層２を形成し、これを選択的に除去して
素子パターンを形成する。
その後、不純物拡散で所望の層抵抗を得、層間絶縁膜と
してプラズマ窒化膜１を形成して上層の導体配線６を形
成し、その後パッジベージ曹ン膜を形成している。
してプラズマ窒化膜１を形成して上層の導体配線６を形
成し、その後パッジベージ曹ン膜を形成している。
多結晶シリコン２はこれに不純物拡散を行い、所望の層
抵抗を得ることができる。しかしながら、眉間絶縁膜の
プラズマ窒化膜１の膜中の水素の影響によシ、その後の
熱処理、最終パッジベージｌン膜形成時の熱により層抵
抗が減少する問題が生じる。この問題は、例えば「沖電
気研究開発」第１１７号、Ｖｏｌ、 Ｎｏ、２ （昭５
７年６月）、Ｐ、７９〜Ｐ、８４にも示されておシ、多
結晶シリコン抵抗への影響として多結晶シリコン抵抗の
絶縁膜として被覆したプラズマＣＶＤ窒化膜が報告され
ている。本報告によれば、プラズマＣＶＤ窒化膜成長後
の熱処理においてプラズマＣＶＤ窒化膜に含まれている
水素が多結晶シリコンの未結合状態のままで存在するエ
ネルギー準位にトラップされているキャリアを自由に妬
ぜ、多結晶シリコンのバルク中のキャリアが増加し層抵
抗が下がるとの量である。
抵抗を得ることができる。しかしながら、眉間絶縁膜の
プラズマ窒化膜１の膜中の水素の影響によシ、その後の
熱処理、最終パッジベージｌン膜形成時の熱により層抵
抗が減少する問題が生じる。この問題は、例えば「沖電
気研究開発」第１１７号、Ｖｏｌ、 Ｎｏ、２ （昭５
７年６月）、Ｐ、７９〜Ｐ、８４にも示されておシ、多
結晶シリコン抵抗への影響として多結晶シリコン抵抗の
絶縁膜として被覆したプラズマＣＶＤ窒化膜が報告され
ている。本報告によれば、プラズマＣＶＤ窒化膜成長後
の熱処理においてプラズマＣＶＤ窒化膜に含まれている
水素が多結晶シリコンの未結合状態のままで存在するエ
ネルギー準位にトラップされているキャリアを自由に妬
ぜ、多結晶シリコンのバルク中のキャリアが増加し層抵
抗が下がるとの量である。
（発明の目的）
本発明の目的は多結晶シリコン層抵抗のバッジベージ冒
ン膜形成プロセスによる変動を防止した半導体装置を提
供することにある。
ン膜形成プロセスによる変動を防止した半導体装置を提
供することにある。
（発明の構成）
本発明は、多結晶シリコンを半導体基板上もしくは半導
体基板上に形成された絶縁膜上に成長し、素子のパター
ン形成を完了させた後ＣＶＤシリコン窒化膜で一部又は
完全に被覆したことを特畝とする。
体基板上に形成された絶縁膜上に成長し、素子のパター
ン形成を完了させた後ＣＶＤシリコン窒化膜で一部又は
完全に被覆したことを特畝とする。
（作用）
多結晶シリコンによる素子パターン形成後ＣＶＤシリコ
ン窒化膜で一部又は完全に被覆された多結晶シリコンの
層抵抗はその後の工程で変動が起らない。
ン窒化膜で一部又は完全に被覆された多結晶シリコンの
層抵抗はその後の工程で変動が起らない。
ＣＶＤシリコン窒化膜の形成は下記の（１１式に従う。
ａＳｉＨ番 ＋ ４ＮＨ１→ Ｓ ：３ Ｎ、＋Ｈ，↑
・ ・ ・（１）（１）式の通Ｂ ＣＶ Ｄ −、ｉ
＋）コン窒化膜形成で発生される水素が前記プラズマ
ＣＶＤ窒化膜に含まれる水素と同様の働きを示しＣＶＤ
シリコン窒化膜形成後はすでに多結晶シリコンの層抵抗
は減少し冗全に安定の領域に入っている。また、シリコ
ン窒化膜の膜質はプラズマＣＶＤ窒化膜よりも全く安定
で、通常の半導体装置の信頼性向上に役立つは、どであ
る。故にＣＶ Ｉ）シリコン窒化膜で被覆された多結晶
シリコンの層抵抗はＣＶＤシリコン窒化膜形成直後の値
を維持できその後のパッシベーション膜の膜中の水素の
影響をうけず工程変動を生じない。
・ ・ ・（１）（１）式の通Ｂ ＣＶ Ｄ −、ｉ
＋）コン窒化膜形成で発生される水素が前記プラズマ
ＣＶＤ窒化膜に含まれる水素と同様の働きを示しＣＶＤ
シリコン窒化膜形成後はすでに多結晶シリコンの層抵抗
は減少し冗全に安定の領域に入っている。また、シリコ
ン窒化膜の膜質はプラズマＣＶＤ窒化膜よりも全く安定
で、通常の半導体装置の信頼性向上に役立つは、どであ
る。故にＣＶ Ｉ）シリコン窒化膜で被覆された多結晶
シリコンの層抵抗はＣＶＤシリコン窒化膜形成直後の値
を維持できその後のパッシベーション膜の膜中の水素の
影響をうけず工程変動を生じない。
（実施例）
第２図および第３図は本発明の一実施例を示し、５−
半導体基板４上に絶縁層３を介して抵抗パターンを有す
る多結晶シリコン層２が形成され、不純物導入により所
望の層抵抗としたのち、ＣＶ Ｉ）シリコン窒化膜５で
層２の表面がおおわれ、さらりとプラズマＣＶＤ窒化膜
１が被覆されて−Ｅ階配線６が形成されている。
る多結晶シリコン層２が形成され、不純物導入により所
望の層抵抗としたのち、ＣＶ Ｉ）シリコン窒化膜５で
層２の表面がおおわれ、さらりとプラズマＣＶＤ窒化膜
１が被覆されて−Ｅ階配線６が形成されている。
このように本発明によれば多結晶シリコンの層抵抗の工
程変動を防止でき安定な多結晶シリコンを用いた素子を
含む半導体装置な倚供することが可能である。
程変動を防止でき安定な多結晶シリコンを用いた素子を
含む半導体装置な倚供することが可能である。
第１図は従来の半導体装置の構造断面口である。
第２図は本発明の一実施例を示す構造断面図、第３図は
第２図の平面図でおる。
第２図の平面図でおる。
Claims (1)
- 半導体基板上に直線又は絶縁物を介して多結晶シリコン
層が形成され、この多結晶シリコンは気相成長シリコン
窒化膜で一部又は完全に被覆されていることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59099903A JPS60244057A (ja) | 1984-05-18 | 1984-05-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59099903A JPS60244057A (ja) | 1984-05-18 | 1984-05-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60244057A true JPS60244057A (ja) | 1985-12-03 |
Family
ID=14259731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59099903A Pending JPS60244057A (ja) | 1984-05-18 | 1984-05-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60244057A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61174746U (ja) * | 1985-04-19 | 1986-10-30 | ||
| JPH02103936A (ja) * | 1988-10-13 | 1990-04-17 | Mitsubishi Electric Corp | 半導体装置 |
| JPH06112410A (ja) * | 1992-08-12 | 1994-04-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5880519A (en) * | 1997-05-15 | 1999-03-09 | Vlsi Technology, Inc. | Moisture barrier gap fill structure and method for making the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128054A (en) * | 1981-12-21 | 1982-08-09 | Hitachi Ltd | Semiconductor device |
-
1984
- 1984-05-18 JP JP59099903A patent/JPS60244057A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57128054A (en) * | 1981-12-21 | 1982-08-09 | Hitachi Ltd | Semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61174746U (ja) * | 1985-04-19 | 1986-10-30 | ||
| JPH02103936A (ja) * | 1988-10-13 | 1990-04-17 | Mitsubishi Electric Corp | 半導体装置 |
| JPH06112410A (ja) * | 1992-08-12 | 1994-04-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5956592A (en) * | 1992-08-12 | 1999-09-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device having polysilicon resistors with a specific resistance ratio resistant to manufacturing processes |
| US5880519A (en) * | 1997-05-15 | 1999-03-09 | Vlsi Technology, Inc. | Moisture barrier gap fill structure and method for making the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3764409A (en) | Method for fabricating a semiconductor component for a semiconductor circuit | |
| JPH04239750A (ja) | フッ素含有シリコン酸化膜の形成方法 | |
| JPH05259297A (ja) | 半導体素子の製造方法 | |
| JP2859864B2 (ja) | Ｂｐｓｇ膜の表面平坦化方法 | |
| JPS60244057A (ja) | 半導体装置 | |
| US6060382A (en) | Method for forming insulating film between metal wirings of semiconductor device | |
| US6198167B1 (en) | Semiconductor structure exhibiting reduced contact resistance and method for fabrication | |
| JPS59178762A (ja) | 半導体装置の製造方法 | |
| JPS62210618A (ja) | 半導体素子の製造方法 | |
| JP3064363B2 (ja) | Ｓｉ薄膜の形成方法 | |
| KR960016220B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2830295B2 (ja) | 半導体装置の製造方法 | |
| JPS5837991B2 (ja) | 半導体装置の製造方法 | |
| JP2894764B2 (ja) | 半導体装置の製造方法 | |
| JPS62115868A (ja) | 半導体装置の製造方法 | |
| JPH05275424A (ja) | 半導体装置の製造方法 | |
| JPS60245256A (ja) | 半導体装置 | |
| JPS5954243A (ja) | 半導体集積回路装置 | |
| JP3231757B2 (ja) | 半導体装置の製造方法 | |
| JPH05166809A (ja) | 半導体装置の製造方法 | |
| JPH0322062B2 (ja) | ||
| JPH05152280A (ja) | 半導体装置の製造方法 | |
| JPH0426220B2 (ja) | ||
| JPS63160365A (ja) | 半導体装置用絶縁基板 | |
| JPH0685289A (ja) | ツェナーダイオードの製造方法 |