JP2794708B2 - 半導体装置の蓄積電荷低減方法 - Google Patents
半導体装置の蓄積電荷低減方法Info
- Publication number
- JP2794708B2 JP2794708B2 JP7843288A JP7843288A JP2794708B2 JP 2794708 B2 JP2794708 B2 JP 2794708B2 JP 7843288 A JP7843288 A JP 7843288A JP 7843288 A JP7843288 A JP 7843288A JP 2794708 B2 JP2794708 B2 JP 2794708B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor device
- irradiation
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の蓄積電荷低減方法に関する。
本発明は、例えば、半導体集積回路プロセスで形成され
る固定電荷の抑制法として利用することができる。
本発明は、例えば、半導体集積回路プロセスで形成され
る固定電荷の抑制法として利用することができる。
本発明は、半導体基板上に形成された第１の絶縁膜上
にプラズマCVDによる第２の絶縁膜が形成された半導体
装置に、熱処理工程を行うに先立って、遠紫外線である
エキシマレーザーを照射することにより、蓄積電荷を低
減し、もって蓄積電荷による性能変動などの防止を可能
としたものである。
にプラズマCVDによる第２の絶縁膜が形成された半導体
装置に、熱処理工程を行うに先立って、遠紫外線である
エキシマレーザーを照射することにより、蓄積電荷を低
減し、もって蓄積電荷による性能変動などの防止を可能
としたものである。
従来より半導体装置の製造の過程において、半導体基
体上に形成した絶縁膜の上に、更に絶縁膜を形成するこ
とが行われている。ところがこのような場合、半導体基
体と絶縁膜との間の界面に固定電荷が形成され、これが
半導体装置の特性に影響を及ぼすことがある。
体上に形成した絶縁膜の上に、更に絶縁膜を形成するこ
とが行われている。ところがこのような場合、半導体基
体と絶縁膜との間の界面に固定電荷が形成され、これが
半導体装置の特性に影響を及ぼすことがある。
例えばMOSトランジスタの形成において、第３図に示
すように半導体基板１であるシリコン基板上に絶縁膜
（SiO2膜）11を形成し、この上にリフロー膜の作用を示
す絶縁膜21であるAsSG膜を形成し、更にその上にパッシ
ベーション膜としての絶縁膜22であるプラズマシリコン
ナイトライドを形成した構造についてアニール処理など
の熱処理を行うと、固定電荷が形成されることに伴うと
考えられる寄生MOSトランジスタのVFB値（FBはフラット
バンド）変動を誘起し、しきい値（Vth）の変動をもた
らすことがあった。このような変動は、Alシンターに相
当するアニールで生じ、また、低温アニールをくり返す
ことにより大きくなるものである。また、固定電荷は、
Si−SiO2界面で生ずるものと考えられる。上記AsSG（ヒ
素シリケートガラス）膜は低温でのリフローに適するの
で、より微細でより浅い結合が要求される近年の半導体
技術にとって有利であり、また、上記プラズマナイトラ
イド膜は耐湿性等の点で優れるので有利であるが、第３
図のような構造をとると熱処理により上述のような問題
が生じるものであった。この対策としては、AsSG膜であ
る絶縁膜21とSiO2膜11との間に、プラズマナイトライド
膜からの影響を防止する高温CVD−Si3N4膜を形成する技
術がある（以上については、第30回半導体集積回路シン
ポジウム講演予稿集、1986年６月、参照）。
すように半導体基板１であるシリコン基板上に絶縁膜
（SiO2膜）11を形成し、この上にリフロー膜の作用を示
す絶縁膜21であるAsSG膜を形成し、更にその上にパッシ
ベーション膜としての絶縁膜22であるプラズマシリコン
ナイトライドを形成した構造についてアニール処理など
の熱処理を行うと、固定電荷が形成されることに伴うと
考えられる寄生MOSトランジスタのVFB値（FBはフラット
バンド）変動を誘起し、しきい値（Vth）の変動をもた
らすことがあった。このような変動は、Alシンターに相
当するアニールで生じ、また、低温アニールをくり返す
ことにより大きくなるものである。また、固定電荷は、
Si−SiO2界面で生ずるものと考えられる。上記AsSG（ヒ
素シリケートガラス）膜は低温でのリフローに適するの
で、より微細でより浅い結合が要求される近年の半導体
技術にとって有利であり、また、上記プラズマナイトラ
イド膜は耐湿性等の点で優れるので有利であるが、第３
図のような構造をとると熱処理により上述のような問題
が生じるものであった。この対策としては、AsSG膜であ
る絶縁膜21とSiO2膜11との間に、プラズマナイトライド
膜からの影響を防止する高温CVD−Si3N4膜を形成する技
術がある（以上については、第30回半導体集積回路シン
ポジウム講演予稿集、1986年６月、参照）。
上記問題点の解決の一手段として、低温アニール後、
UV（紫外）光を照射すると、VFBの変動が低減されるこ
とが見い出され、本出願人は先にこれについて特許出願
を行った（特願昭62−2854号）。この技術は、第４図に
プロセスをフロー図で示すように、基板１上にSiO2膜11
を形成する工程Ia′の後、絶縁膜21であるAsSG膜を推積
する工程Ｉ′を行い、次いで、該AsSG膜のリフロー処理
工程Ib′を行い、その後絶縁膜22であるプラズマナイト
ライド膜を形成する工程II′を行い、更にアルミニウム
電極形成工程IVa′、アニール工程IVb′を経た後、UV光
を照射する工程Ｖ′を行うものである（以上の技術につ
いては、第32回半導体集積回路シンポジウム予稿集、19
86年６月、参照）。
UV（紫外）光を照射すると、VFBの変動が低減されるこ
とが見い出され、本出願人は先にこれについて特許出願
を行った（特願昭62−2854号）。この技術は、第４図に
プロセスをフロー図で示すように、基板１上にSiO2膜11
を形成する工程Ia′の後、絶縁膜21であるAsSG膜を推積
する工程Ｉ′を行い、次いで、該AsSG膜のリフロー処理
工程Ib′を行い、その後絶縁膜22であるプラズマナイト
ライド膜を形成する工程II′を行い、更にアルミニウム
電極形成工程IVa′、アニール工程IVb′を経た後、UV光
を照射する工程Ｖ′を行うものである（以上の技術につ
いては、第32回半導体集積回路シンポジウム予稿集、19
86年６月、参照）。
しかし上記した低温アニール後のUV光照射の技術で
は、照射後更にアニールを行うと、再びVFBの変動を引
き起こすという問題を有している。従って実際のプロセ
スで用いる場合は、例えば、アルミニウムをパターニン
グしシンターを行った後、UV光を照射するようにしなけ
ればならなかった。UV光を照射した後にシンターに必要
な熱処理を行うと、VFBシフトが生じてしまうからであ
る。このように従来の技術は、上記手順をとらなければ
ならないことがプロセス上の制限になっていた。また、
アルミニウムの下は、該アルミニウムの遮光性のため、
電荷の完全な低減は不可能であった。
は、照射後更にアニールを行うと、再びVFBの変動を引
き起こすという問題を有している。従って実際のプロセ
スで用いる場合は、例えば、アルミニウムをパターニン
グしシンターを行った後、UV光を照射するようにしなけ
ればならなかった。UV光を照射した後にシンターに必要
な熱処理を行うと、VFBシフトが生じてしまうからであ
る。このように従来の技術は、上記手順をとらなければ
ならないことがプロセス上の制限になっていた。また、
アルミニウムの下は、該アルミニウムの遮光性のため、
電荷の完全な低減は不可能であった。
本発明は、上述の問題点を解決し、プロセス上の制限
が小さく、かつ電荷をどの位置でも完全に低減できる蓄
積電荷低減方法を提供せんとするものである。
が小さく、かつ電荷をどの位置でも完全に低減できる蓄
積電荷低減方法を提供せんとするものである。
上記の問題を解決するため、本発明においては、半導
体基板上に形成された第１の絶縁膜上に、プラズマCVD
により第２の絶縁膜を形成する第２の絶縁膜形成工程
と、その後、熱処理を行う熱処理工程を行うとともに、
第２の絶縁膜形成工程と、熱処理工程との間に、遠紫外
線照射を行うことにより、蓄積電荷を低減する手段をと
る。
体基板上に形成された第１の絶縁膜上に、プラズマCVD
により第２の絶縁膜を形成する第２の絶縁膜形成工程
と、その後、熱処理を行う熱処理工程を行うとともに、
第２の絶縁膜形成工程と、熱処理工程との間に、遠紫外
線照射を行うことにより、蓄積電荷を低減する手段をと
る。
例えば、後記詳述する本発明の一実施例を示す第１図
を参照して説明すると、次のとおりである。
を参照して説明すると、次のとおりである。
即ち本発明は、第１図に例示の如きプロセスで具体化
できるものであり、図示の工程Ｉで第１の絶縁膜を形成
し、図示の工程IIでプラズマCVDにより第２の絶縁膜を
形成し、これに工程IIIで遠紫外線として例えば遠紫外
線領域のレーザー光を照射し、その後、工程IVbで熱処
理工程を行う態様で実施することができる。
できるものであり、図示の工程Ｉで第１の絶縁膜を形成
し、図示の工程IIでプラズマCVDにより第２の絶縁膜を
形成し、これに工程IIIで遠紫外線として例えば遠紫外
線領域のレーザー光を照射し、その後、工程IVbで熱処
理工程を行う態様で実施することができる。
第１図に示すプロセスでは、工程IVbでは低温アニー
ルを行っている。
ルを行っている。
本発明の如く、プラズマCVDによる第２の絶縁膜形成
工程後、熱処理工程を行う前に遠紫外線を照射すると、
その後に熱処理工程（例えば低温アニール）を行って
も、VFB値の変動は生じない。これは実験的に確認でき
ることであり、後記実施例の説明においてもデータをも
って例証する。但し、このように上記第２の絶縁膜の推
積後に遠紫外線を照射すると、なぜその後の低温アニー
ルでVFB値の変動が起こらないかという点については、
その作用は明らかではない。VFB値の変動の原因はプラ
ズマCVDにより形成される第２の絶縁膜に含有される水
素原子によるものではないかと考えられているが、もし
これが事実とすれば、該第２の絶縁膜（Ｐ−SiN）中の
水素結合を遠紫外線領域のレーザー光が切断し、一部水
素原子を熔発することによるのではないかと考えられ
る。しかしこれはあくまで推定であり、類推の域を出な
い。
工程後、熱処理工程を行う前に遠紫外線を照射すると、
その後に熱処理工程（例えば低温アニール）を行って
も、VFB値の変動は生じない。これは実験的に確認でき
ることであり、後記実施例の説明においてもデータをも
って例証する。但し、このように上記第２の絶縁膜の推
積後に遠紫外線を照射すると、なぜその後の低温アニー
ルでVFB値の変動が起こらないかという点については、
その作用は明らかではない。VFB値の変動の原因はプラ
ズマCVDにより形成される第２の絶縁膜に含有される水
素原子によるものではないかと考えられているが、もし
これが事実とすれば、該第２の絶縁膜（Ｐ−SiN）中の
水素結合を遠紫外線領域のレーザー光が切断し、一部水
素原子を熔発することによるのではないかと考えられ
る。しかしこれはあくまで推定であり、類推の域を出な
い。
以下本発明の一実施例について、図面を参照して説明
する。但し当然のことではあるが、本発明は図示の実施
例にのみ限定されるものではない。
する。但し当然のことではあるが、本発明は図示の実施
例にのみ限定されるものではない。
この実施例は、シリコン基板を用いてMIS型半導体装
置を製造する場合について、本発明を適用したものであ
る。
置を製造する場合について、本発明を適用したものであ
る。
本実施例では、半導体として、Ｐ型シリコン基板を用
い、この上に、第１図に示す工程Iaで熱酸化などにより
SiO2膜を形成した。これは、ゲート絶縁膜となるもので
ある。膜厚は65nmとした。なお第１図中のQssは、シリ
コン基板上にSiO2膜を形成した時の、Si-SiO2界面にお
ける電荷密度である。次いで本実施例では、第１の絶縁
膜として、リフロー膜であるAsSG膜（ここではヒ素含有
率が20.0wt％のものを使用）を200nm推積して形成した
（工程Ｉ）。これを窒素雰囲気下、900℃で10分リフロ
ー処理し、リフローを行う（工程Ia）。次に、CVDによ
り形成する第２の絶縁膜として、本実施例では、パッシ
ベーション膜としての作用をもつプラズマシリコンナイ
トライド膜を形成した（100nm厚）。
い、この上に、第１図に示す工程Iaで熱酸化などにより
SiO2膜を形成した。これは、ゲート絶縁膜となるもので
ある。膜厚は65nmとした。なお第１図中のQssは、シリ
コン基板上にSiO2膜を形成した時の、Si-SiO2界面にお
ける電荷密度である。次いで本実施例では、第１の絶縁
膜として、リフロー膜であるAsSG膜（ここではヒ素含有
率が20.0wt％のものを使用）を200nm推積して形成した
（工程Ｉ）。これを窒素雰囲気下、900℃で10分リフロ
ー処理し、リフローを行う（工程Ia）。次に、CVDによ
り形成する第２の絶縁膜として、本実施例では、パッシ
ベーション膜としての作用をもつプラズマシリコンナイ
トライド膜を形成した（100nm厚）。
この第２の絶縁膜の形成後に遠紫外線を照射するので
あるが、本実施例では、ArFレーザーを用いた（工程II
I）。
あるが、本実施例では、ArFレーザーを用いた（工程II
I）。
これにより、第３図に示す如き基板１、SiO2膜11、第
１の絶縁膜21、第２の絶縁膜22から成る半導体構造を得
た。
１の絶縁膜21、第２の絶縁膜22から成る半導体構造を得
た。
本実施例においては更に、工程IVaでアルミニウム電
極を形成し、工程IVbで400℃、120分の低温アニールを
行った。
極を形成し、工程IVbで400℃、120分の低温アニールを
行った。
本実施例において、遠紫外線照射工程IIIで照射するA
rFレーザーのエネルギー密度を、〜110mJ/cm2とした場
合と、〜120mJ/cm2とした場合とについて、Ｃ−Ｖ曲線
（容量−電圧曲線）より求めたVFB値の変動を、第２図
に示す。合わせて、第２の絶縁膜形成（工程II）後、遠
紫外線照射（工程III）を行うことなくアニール（工程I
Vb）した場合（比較実験）のVFB値の変動を示す。各デ
ータとも、第１図のアニール工程IVb後に、同図の工程V
Iで測定したものであり、測定は第３図に示すような、
測定電極Ｅを有する構造によって行った。
rFレーザーのエネルギー密度を、〜110mJ/cm2とした場
合と、〜120mJ/cm2とした場合とについて、Ｃ−Ｖ曲線
（容量−電圧曲線）より求めたVFB値の変動を、第２図
に示す。合わせて、第２の絶縁膜形成（工程II）後、遠
紫外線照射（工程III）を行うことなくアニール（工程I
Vb）した場合（比較実験）のVFB値の変動を示す。各デ
ータとも、第１図のアニール工程IVb後に、同図の工程V
Iで測定したものであり、測定は第３図に示すような、
測定電極Ｅを有する構造によって行った。
第２図は、横軸に照射したレーザーのエネルギー密度
／パルス（mJ/cm2）をとり、たて軸にVFBの変動である
ΔVFB（Ｖ）をとったものである。第２図から理解され
るように、エネルギー密度／パルスが０である場合、つ
まりレーザー照射せずにアニール工程に入った場合のV
FBの変動に比し、レーザーを〜110mJ/cm2または〜120mJ
/cm2で照射した本実施例の場合、VFB値の変動は大幅に
減少している。このことから、遠紫外線の照射によって
蓄積電荷を低減でき、もってVFB変動等を抑制できるこ
とがわかる。
／パルス（mJ/cm2）をとり、たて軸にVFBの変動である
ΔVFB（Ｖ）をとったものである。第２図から理解され
るように、エネルギー密度／パルスが０である場合、つ
まりレーザー照射せずにアニール工程に入った場合のV
FBの変動に比し、レーザーを〜110mJ/cm2または〜120mJ
/cm2で照射した本実施例の場合、VFB値の変動は大幅に
減少している。このことから、遠紫外線の照射によって
蓄積電荷を低減でき、もってVFB変動等を抑制できるこ
とがわかる。
なお上記実施例では、CVDにより形成する第２の絶縁
膜としてプラズマシリコンナイトライド（Ｐ−SiN）を
用いたが、これに限らず、例えばＰ−SiONや、Ｐ−SiO
を用いるのでもよい。
膜としてプラズマシリコンナイトライド（Ｐ−SiN）を
用いたが、これに限らず、例えばＰ−SiONや、Ｐ−SiO
を用いるのでもよい。
また、第１の絶縁膜も任意であり、上記実施例の如く
AsSGの場合好適ではあるが、その他のもの、例えばPSG
を用いることもできる。
AsSGの場合好適ではあるが、その他のもの、例えばPSG
を用いることもできる。
本発明において使用する遠紫外線としては、波長350n
m以下のものが好ましく用いられる。このようなものを
用い、例えば上記実施例の如く、半導体ウエハ全面を照
射する態様で具体化できる。
m以下のものが好ましく用いられる。このようなものを
用い、例えば上記実施例の如く、半導体ウエハ全面を照
射する態様で具体化できる。
遠紫外線照射のパラメーターとしては、波長、エネル
ギー密度、照射時間がそのパラメーターとなる。波長と
しては、波長365nmである超高圧水銀ランプよりも波長
が短いものが好ましく、またエネルギー密度としては、
上記実施例の如く波長193nmのArFレーザーを用いる場合
でも、40mJ/cm2を超える場合が好ましく、更に、膜の変
質などを防ぐために、180mJ/cm2を下まわることが好ま
しい。
ギー密度、照射時間がそのパラメーターとなる。波長と
しては、波長365nmである超高圧水銀ランプよりも波長
が短いものが好ましく、またエネルギー密度としては、
上記実施例の如く波長193nmのArFレーザーを用いる場合
でも、40mJ/cm2を超える場合が好ましく、更に、膜の変
質などを防ぐために、180mJ/cm2を下まわることが好ま
しい。
上記実施例では上述のように、それぞれArFレーザー
（波長193nm）を用い、１パルス当たり110〜120mJ/cm2
のエネルギー密度で照射を行った。
（波長193nm）を用い、１パルス当たり110〜120mJ/cm2
のエネルギー密度で照射を行った。
遠紫外線照射後の工程としては、所望の半導体装置を
得るために必要な各ステップを行えばよい。例えば、第
１層アルミニウム形成→パターニング→アルミニウムRI
E→層間膜形成→第２層アルミニウム形成→パターニン
グ→アルミニウムRIE→パッシベーション、等とつづく
プロセスなどを行うことができる。
得るために必要な各ステップを行えばよい。例えば、第
１層アルミニウム形成→パターニング→アルミニウムRI
E→層間膜形成→第２層アルミニウム形成→パターニン
グ→アルミニウムRIE→パッシベーション、等とつづく
プロセスなどを行うことができる。
いずれにしても、本発明を適用し、遠紫外線を照射し
たものについては、その後に低温アニールを施しても、
VFB値の変動はみられなかった。
たものについては、その後に低温アニールを施しても、
VFB値の変動はみられなかった。
なお本発明は、プラズマCVD時のプラズマダメージに
より誘起される固定電荷に対しても、効果があると思わ
れる。
より誘起される固定電荷に対しても、効果があると思わ
れる。
上述の如く本発明によれば、遠紫外線照射により蓄積
電荷を低減でき、これによりVFB変動などを抑制でき
る。かつ、この効果は該遠紫外線照射後にアニール処理
などを行った場合でも失われないのでプロセス上の制限
がなく、アルミニウムなどの形成後に照射を行う必要も
ないので、必要な個所全域にこの効果を及ぼすことがで
きる。
電荷を低減でき、これによりVFB変動などを抑制でき
る。かつ、この効果は該遠紫外線照射後にアニール処理
などを行った場合でも失われないのでプロセス上の制限
がなく、アルミニウムなどの形成後に照射を行う必要も
ないので、必要な個所全域にこの効果を及ぼすことがで
きる。
第１図は、本発明の一実施例のプロセスを示すフロー図
である。第２図は、本発明の作用効果を説明するための
グラフである。第３図は、半導体装置の構造の一例を示
す断面図である。第４図は、従来例のプロセスを示すフ
ロー図である。 Ｉ…第１の絶縁膜形成工程、II…第２の絶縁膜形成工
程、III…遠紫外線照射工程。
である。第２図は、本発明の作用効果を説明するための
グラフである。第３図は、半導体装置の構造の一例を示
す断面図である。第４図は、従来例のプロセスを示すフ
ロー図である。 Ｉ…第１の絶縁膜形成工程、II…第２の絶縁膜形成工
程、III…遠紫外線照射工程。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−241932（ＪＰ，Ａ) 特開 平１−241135（ＪＰ，Ａ) 半導体・集積回路技術第32回シンポジ ウム講演論文集Ｐ．99〜 昭和62年６月 11日 電気化学協会電子材料委員会 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/316 H01L 21/318
Claims (1)
- 【請求項１】半導体基板上に形成された第１の絶縁膜上
に、プラズマCVDにより第２の絶縁膜を形成する第２の
絶縁膜形成工程と、その後、熱処理を行う熱処理工程を
行うとともに、 第２の絶縁膜形成工程と、熱処理工程との間に、遠紫外
線照射を行うことにより蓄積電荷を低減する半導体装置
の蓄積電荷低減方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7843288A JP2794708B2 (ja) | 1988-03-31 | 1988-03-31 | 半導体装置の蓄積電荷低減方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7843288A JP2794708B2 (ja) | 1988-03-31 | 1988-03-31 | 半導体装置の蓄積電荷低減方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01251723A JPH01251723A (ja) | 1989-10-06 |
| JP2794708B2 true JP2794708B2 (ja) | 1998-09-10 |
Family
ID=13661878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7843288A Expired - Fee Related JP2794708B2 (ja) | 1988-03-31 | 1988-03-31 | 半導体装置の蓄積電荷低減方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2794708B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2720043B2 (ja) * | 1988-05-16 | 1998-02-25 | 日本電信電話株式会社 | 半導体装置の製造方法 |
| JPH05102137A (ja) * | 1991-10-08 | 1993-04-23 | Sharp Corp | 窒化シリコンパツシベーシヨン膜形成方法 |
| US5543988A (en) * | 1993-04-30 | 1996-08-06 | International Business Machines Corporation | Hall sensor with high spatial resolution in two directions concurrently |
| US20060105106A1 (en) * | 2004-11-16 | 2006-05-18 | Applied Materials, Inc. | Tensile and compressive stressed materials for semiconductors |
-
1988
- 1988-03-31 JP JP7843288A patent/JP2794708B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 半導体・集積回路技術第３２回シンポジウム講演論文集Ｐ．９９〜 昭和６２年６月１１日 電気化学協会電子材料委員会 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01251723A (ja) | 1989-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7245010B2 (en) | System and device including a barrier layer | |
| EP0690487B1 (en) | Methods for forming oxide films | |
| US20060205159A1 (en) | Method of forming gate flash memory device | |
| US6017806A (en) | Method to enhance deuterium anneal/implant to reduce channel-hot carrier degradation | |
| JPH06204496A (ja) | 高品質の酸化膜を成長させるための方法 | |
| US3906620A (en) | Method of producing multi-layer structure | |
| JP2794708B2 (ja) | 半導体装置の蓄積電荷低減方法 | |
| US20030157815A1 (en) | Ammonia gas passivation on nitride encapsulated devices | |
| US6187665B1 (en) | Process for deuterium passivation and hot carrier immunity | |
| JP3326718B2 (ja) | 半導体装置の製造方法 | |
| CN1131560C (zh) | 集成电路及其制造方法 | |
| JPH10214889A (ja) | シャロートレンチアイソレーション構造内に結晶質窒化珪素被膜の薄膜を形成する方法、サブミクロンの集積回路デバイス用のシャロートレンチアイソレーション構造及び結晶質窒化珪素被膜 | |
| JPH02159069A (ja) | 半導体装置の製造方法 | |
| JP3429567B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH1084085A (ja) | 半導体装置およびその製造方法 | |
| US7005393B2 (en) | Method of fabricating a semiconductor device containing nitrogen in an oxide film | |
| US6674151B1 (en) | Deuterium passivated semiconductor device having enhanced immunity to hot carrier effects | |
| KR100358128B1 (ko) | 게이트전극형성방법 | |
| KR100332124B1 (ko) | 반도체소자의게이트전극형성방법 | |
| US20020135031A1 (en) | Method for forming a dielectric layer and semiconductor device incorporating the same | |
| US5175129A (en) | Method of fabricating a semiconductor structure having an improved polysilicon layer | |
| US20050233530A1 (en) | Enhanced gate structure | |
| JP2776838B2 (ja) | 半導体装置の製造方法 | |
| JP3334760B2 (ja) | 半導体装置の製造方法 | |
| KR940010495B1 (ko) | 텅스텐 금속배선의 산화방지를 위한 질화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |