JPS6350027A - 窒化シリコン膜形成方法 - Google Patents

窒化シリコン膜形成方法

Info

Publication number
JPS6350027A
JPS6350027A JP19450286A JP19450286A JPS6350027A JP S6350027 A JPS6350027 A JP S6350027A JP 19450286 A JP19450286 A JP 19450286A JP 19450286 A JP19450286 A JP 19450286A JP S6350027 A JPS6350027 A JP S6350027A
Authority
JP
Japan
Prior art keywords
flow rate
film
sih4
flow ratio
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19450286A
Other languages
English (en)
Inventor
Minoru Sawada
稔 澤田
Daijiro Inoue
大二朗 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP19450286A priority Critical patent/JPS6350027A/ja
Publication of JPS6350027A publication Critical patent/JPS6350027A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、電子サイクロトロン共鳴(以下ECRと略す
)プラズマCVDによる窒化シリコン(以下S i 8
N4という)膜の製造方法に関するものである。
(ロ)従来の技術 従来から半導体素子のバッジベージコン膜としてS i
 8N4膜が用いられている。このSi8N4膜は高周
波グロー放電によるプラズマCVDにて形成されている
が、実用に供する緻密性や対圧を備えた膜を得るには、
基板を300℃前後の温度に加熱する必要があった。
しかし、基板の加熱は半導体素子に悪影響を及ぼすので
、より一層の低温化のために、最近でけECRプラズマ
CVDによる5iBN4膜の形成が考えられている(例
えば、JAPANESEJOURNAL  0IFAP
PL  I  ED   PHYSICS  VOL、
22  NO,4APRIL  1983  PP、L
21G−L212参照)。
さて、GaAs等の化合物半導体を用いた素子について
も同様にバッジページ7ン膜トシて811N4膜が用い
られるが、例えばGaAsを用いたMESFETでu、
GaAs基板とS i 8N4膜の界面に発生する内部
応力によって、素子の特性のばらつきや劣化が生じてい
た。
(ハ)発明が解決しようとする問題点 ところが、内部応力が零であるよりな5I8N4膜の多
くは、エツチングレートが高く膜の緻密性に欠け、また
耐圧も低く、実用的な膜ではなかった。
本発明は上述の点に鑑みてなされたもので、ECRプラ
ズマCVDにより、化合物半導体基板との界面に大きな
応力を発生せず、緻密性や耐圧においても実用的なS 
i 8N4膜を形成することを目的とするものである。
に)問題点を解決するための手段 不発FIAは、原料ガスとして供給するシラン(SiH
4)ガスと窒素(N2)ガスとの流量比(SiH4/N
2)を0.3乃至0.7とし、夫々(tl)i量比に適
した真空度で、EcRプラズマCVDにより化合物半導
体基板上にS i 8N4膜全形成するものである。
(ホ)作用 流量比を0.3乃至0.7とし、夫埼の流量比に適した
真空度の許でS i 8N4膜を形成すると、化合物半
導体基板との界面に大きな応力を発生することなく、緻
密性や耐圧性の高いSi8N4膜が得られる。
(へ)実施例 第2図は本発明方法に係るECRプラズマCVD装置の
概略構成図である。
(りはプラズマ室、(2)はこのプラズマ室(1)にN
2ガスを供給するガス供給管、+31#iプラズマ室i
llにマイクロ波を供給する導波管、(4)はプラズマ
室(1)内に一定の磁界を発生するコイルで、このコイ
ル(4)と前記プラズマ室fllは循環する冷却水によ
り冷却されている。+51 Fiプラズマ室fi+に設
けられた開口部、tel#′iこの開口部(5)を介し
てプラズマ室(1)と結ばれたデポジション室で、開口
部(5)と対向する状態で試料となる基板(7)が配置
される。(8)はこのデポジション室(6)を真空に引
くための排気口、(9)は開口部(6)近傍のデポジシ
ョン室(6)内に配されたリング状のSiH4ガス供給
部全示し、リング内周側の多数の孔(図示せず)が設け
られていてSiH4ガスが吹き出すようになっている。
斯様な装置において基板(例えばGaAs基板)上にS
 i 8N4膜を形成するには、基板(7)をデポジシ
ョン室(6)内に配置したあと、排気口(8)から、排
気してデボジV g ”/室(6)をlXl0  To
rr程度の真空に引く。そしてガス供給管(2)からN
2ガスを所定流量(例えばSiH4ガスとの流量比を0
.5とするならば258CCM)で供給しつつ、プラズ
マ室Hに、導波管(3)から2.45GHz、600W
の出力のマイクロ波と、コイル(4)に電流を流して8
759aussの定磁界を供給して、N2プラズマを発
生させる。N2プラズマの発生と同時に5hH4ガス供
給部(9)から所定流量(前述の如く流量比0.5なら
12.58CCM)のSiH4ガスの供給を始めると基
板(7)上にS i 8 N 4膜が形成される。
さて、第1図はSiH4ガスとN2ガスの流量比(Si
H4/N2)をパラメータとして、真空度と応力の関係
を表わした図である。応力の正の側は圧縮応力を示し、
負の側は引張応力を示す。
各グラフは左側から流量比が0.2.0.3.0.5゜
0.7,0.8の場合を示し、実線部分は緩衝弗酸に対
するエツチングレートが20OA/分以下でかつ破壊電
圧(r#圧)が6.0X10  V/cm以上の特性を
もつ実用的な膜であり、破線部分はエツチングレートが
20OA/分より大きいか、もしくは破壊電圧が6.O
X 10’  V/cm米満の特性をもつ膜である。こ
の破線部分の膜は、緻密性あるいけ耐圧性に欠け、実用
に供するものではない。
応力としては小さければ小さい程好ましく、ここで±l
Xl0  dyn/cm  の範囲を応力が十分小さい
ものとすると、この範囲の応力を示し、実用に供する膜
(実線)となるのは、流量比が0゜3で真空度が0.6
5乃至0.70mTorr+流量比が0.5で真空度が
0.75乃至1.10mTorrおよび流量比が0.7
で真空度が1.20乃至1.26mTorrの場合で、
流量比が0.3乃至0.7以外の0.2や0.8の場合
、応力が±lX109dyn/ c m  の範囲に入
り、且つ上述の条件を満念す実用的な膜となるものはな
い。即ち、流量比が0゜3乃至0.7以外の場合は、応
力が小さく良質な膜は極めて得にくいが、流量比が0.
3乃至0.7の範囲で、夫々に適した真空度でS i 
8N4膜を形成すると、内部応力が十分小さく、緻密性
や耐圧の高い非常に有用な膜が得られる。
(ト)発明の効果 本発明は以上の説明から明らかな如<、SiH4ガスと
N2ガスの流量比を0.3乃至0.7の範囲で、夫々の
流量比に適した真空度の許で化合物牛導体基板上にS 
i 8N4膜を形成することで、内部応力を十分小さく
でき、更に実用に供し得るS i aN4膜を得ること
ができる。そして、この膜を半導体素子のバッジベージ
せン膜として用いることで、素子の特性のばらつきや劣
化を抑え、信頼性を向上することができる。
【図面の簡単な説明】
第1図は本発明に係る流量比及び真空度と応力の関係を
示す図、第2図は本発明に係るECRプラズマ装置の概
略構成図である。 (li・・・プラズマ室、(2)・・・ガス供給管、)
3)・・・導波管、(4)・・・コイル、(6)・・・
デボジョン室、(7)・・・基板、(8)・・・排気口
、(9)・・・SiH4ガス供給部。

Claims (1)

    【特許請求の範囲】
  1. (1)電子サイクロトロン共鳴プラズマCVDにより化
    合物半導体基板上に窒化シリコン膜を形成する窒化シリ
    コン膜形成方法において、原料ガスとして供給するシラ
    ン(SiH_4)ガスと窒素(N_2)ガスとの流量比
    (SiH_4/N_2)を0.3乃至0.7とし、夫々
    の流量比に適した真空度の許で窒化シリコン膜を形成す
    ることを特徴とする窒化シリコン膜形成方法。
JP19450286A 1986-08-20 1986-08-20 窒化シリコン膜形成方法 Pending JPS6350027A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19450286A JPS6350027A (ja) 1986-08-20 1986-08-20 窒化シリコン膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19450286A JPS6350027A (ja) 1986-08-20 1986-08-20 窒化シリコン膜形成方法

Publications (1)

Publication Number Publication Date
JPS6350027A true JPS6350027A (ja) 1988-03-02

Family

ID=16325582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19450286A Pending JPS6350027A (ja) 1986-08-20 1986-08-20 窒化シリコン膜形成方法

Country Status (1)

Country Link
JP (1) JPS6350027A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333922A (ja) * 1993-05-19 1994-12-02 Nippondenso Co Ltd 装置保護膜および装置保護膜の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933837A (ja) * 1982-08-19 1984-02-23 Nippon Telegr & Teleph Corp <Ntt> 半導体装置表面上への絶縁膜形成法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933837A (ja) * 1982-08-19 1984-02-23 Nippon Telegr & Teleph Corp <Ntt> 半導体装置表面上への絶縁膜形成法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333922A (ja) * 1993-05-19 1994-12-02 Nippondenso Co Ltd 装置保護膜および装置保護膜の製造方法

Similar Documents

Publication Publication Date Title
US5124014A (en) Method of forming oxide layers by bias ECR plasma deposition
US6372084B2 (en) Plasma processing apparatus with a dielectric plate having a thickness based on a wavelength of a microwave introduced into a process chamber through the dielectric plate
US20010048981A1 (en) Method of processing substrate
JPS593018A (ja) プラズマデポジシヨンによるシリコン系膜の製造方法
WO2000001007A1 (fr) Procede de traitement au plasma
US20080173402A1 (en) Microwave plasma processing apparatus
US20060251828A1 (en) Plasma film-forming method and plasma film-forming apparatus
US20080017315A1 (en) Plasma processing apparatus
JPS6367332B2 (ja)
JP2003229418A (ja) エッチング方法
JPS6350027A (ja) 窒化シリコン膜形成方法
JPH06244175A (ja) 絶縁膜の製造方法および製造装置
JP2703228B2 (ja) 窒化シリコン膜の形成方法
JP2001345312A (ja) プラズマ処理装置及びプラズマ処理方法並びに構造体の製造方法
US20010008124A1 (en) Substrate cooling apparatus and semiconductor manufacturing apparatus
US20030121888A1 (en) Etching method
JP2660244B2 (ja) 表面処理方法
JP3337266B2 (ja) 電子サイクロトロン共鳴プラズマの科学蒸着装置
JP2725203B2 (ja) マイクロ波プラズマ処理装置
JPS58151031A (ja) プラズマ化学気相堆積装置
JP2647849B2 (ja) 窒化シリコン膜の製造方法
JPS5934639A (ja) 窒化シリコン膜形成装置
JPH09181048A (ja) プラズマ装置、薄膜形成方法及びエッチング方法
JPH01180981A (ja) Ecrプラズマcvd法及びその装置
JPS6147628A (ja) 半導体薄膜形成法