JPS5933837A - 半導体装置表面上への絶縁膜形成法 - Google Patents
半導体装置表面上への絶縁膜形成法Info
- Publication number
- JPS5933837A JPS5933837A JP57143580A JP14358082A JPS5933837A JP S5933837 A JPS5933837 A JP S5933837A JP 57143580 A JP57143580 A JP 57143580A JP 14358082 A JP14358082 A JP 14358082A JP S5933837 A JPS5933837 A JP S5933837A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gas
- semiconductor device
- temperature
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Photovoltaic Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の表面上に、絶縁膜を形成する半
導体装置表面上への絶縁膜形成法に関する。
導体装置表面上への絶縁膜形成法に関する。
半導体装置の表面上の絶縁膜としては、例えば、半導体
装置がメサ型バイポーラトランジスタ、メサ型フォトダ
イＡ−ド等の、ＰＮ接合、ＰＩＮ接合等の接合をメサの
側面に露出しているメサ型半導体装置における、そのメ
サの側面に形成されている保護膜としての絶縁膜、半導
体レーク”における、共振器を構成している反射面上に
おける、保護膜どしての絶縁膜等がある。
装置がメサ型バイポーラトランジスタ、メサ型フォトダ
イＡ−ド等の、ＰＮ接合、ＰＩＮ接合等の接合をメサの
側面に露出しているメサ型半導体装置における、そのメ
サの側面に形成されている保護膜としての絶縁膜、半導
体レーク”における、共振器を構成している反射面上に
おける、保護膜どしての絶縁膜等がある。
このような半導体装置の表面上の絶縁膜を形成Ｊる方法
どして、従来、半導体装ｉ６゛の表面１に、蒸着法によ
って、絶縁膜を形成する方法が提案されている。
どして、従来、半導体装ｉ６゛の表面１に、蒸着法によ
って、絶縁膜を形成する方法が提案されている。
然し４丁から、このような方法の場合、絶縁膜４形成づ
る過程で、半導体装間の表１１ｉｉが、絶縁膜どなる′
ｖＪＭ’ｉｌの粒子によって損傷を受（Ｊるという欠点
を右づる。
る過程で、半導体装間の表１１ｉｉが、絶縁膜どなる′
ｖＪＭ’ｉｌの粒子によって損傷を受（Ｊるという欠点
を右づる。
また、上述したような半導体装間の表面上の絶縁膜を形
成する方法どじで、従来、半導体装置の表面−１に、ス
パッタリング法によって絶縁膜を形成する方法も提案さ
れている。
成する方法どじで、従来、半導体装置の表面−１に、ス
パッタリング法によって絶縁膜を形成する方法も提案さ
れている。
然しイ丁がら、このような方法の場合−し、上述した従
来の方法の場合と同様に、絶縁ＩＩ！、！を形成Ｊ゛る
過程で、半導体装間の表面が、絶縁膜となる祠わ１の粒
子によって損傷を受１するという欠点を右する。
来の方法の場合と同様に、絶縁ＩＩ！、！を形成Ｊ゛る
過程で、半導体装間の表面が、絶縁膜となる祠わ１の粒
子によって損傷を受１するという欠点を右する。
ざらに、上１ｉｉｉ シたような半導体装置の表面」の
絶縁膜を形成する方法どして、従来、半導体装置の表面
上に、熱酸化法にＪ、って、半導体装置を構成し−（い
る月利の酸化物で４１６ＩＩＱを、絶縁膜としＣ形成づ
る方法も１ｈ１案されている。
絶縁膜を形成する方法どして、従来、半導体装置の表面
上に、熱酸化法にＪ、って、半導体装置を構成し−（い
る月利の酸化物で４１６ＩＩＱを、絶縁膜としＣ形成づ
る方法も１ｈ１案されている。
然（ノイ「がら、このようイ丁７′ｊ法の場合、絶縁Ｉ
ル）を形成づ−るどきに、半導体装；ｄが高い温度に加
熱されていることが必要であるので、絶縁膜を形成する
過程で、半導体装置が熱的に劣化りるという欠点を右す
る。また半導体装置が、■−Ｖ族化合物半導体、ｎ −
ｖｒ族化合物半導体等の化合物半導体で構成されている
場合、絶縁膜を形成づ−るどきに、半導体装置が高い温
度に保たれていることが必要であるので、絶縁膜を形成
する過程で、半導体装置の表面から、その化合物半導体
を（１η成し−Ｃいる、高い蒸気圧をイ］Ｊる元素が蒸
光りる。このため、絶縁膜が、半導体Ｖ−ｆ＆の表面ど
の間で良好な界面特↑イ１を右して形成されないと共に
、絶縁膜自体が、所期の組成を右づる良質の＝ｂのに形
成されないという欠点を有する。
ル）を形成づ−るどきに、半導体装；ｄが高い温度に加
熱されていることが必要であるので、絶縁膜を形成する
過程で、半導体装置が熱的に劣化りるという欠点を右す
る。また半導体装置が、■−Ｖ族化合物半導体、ｎ −
ｖｒ族化合物半導体等の化合物半導体で構成されている
場合、絶縁膜を形成づ−るどきに、半導体装置が高い温
度に保たれていることが必要であるので、絶縁膜を形成
する過程で、半導体装置の表面から、その化合物半導体
を（１η成し−Ｃいる、高い蒸気圧をイ］Ｊる元素が蒸
光りる。このため、絶縁膜が、半導体Ｖ−ｆ＆の表面ど
の間で良好な界面特↑イ１を右して形成されないと共に
、絶縁膜自体が、所期の組成を右づる良質の＝ｂのに形
成されないという欠点を有する。
なおざらに、上述したような２１′導体装置の表面上の
絶縁膜を形成する方法として、従来、半導体装置の表面
上に、熱窒化法によって、半導体装間を構成している材
料の窒化物でなる膜を、絶縁膜どして形成する方法も提
案されている。
絶縁膜を形成する方法として、従来、半導体装置の表面
上に、熱窒化法によって、半導体装間を構成している材
料の窒化物でなる膜を、絶縁膜どして形成する方法も提
案されている。
黙しながら、このような方法の場合も、上）ｄｉした熱
酸化法を用いた従来の方法の場合と同様に、絶縁膜を形
成する過程で、半導体装置が熱的に劣化するという欠点
を有し、また、半導体装置が」−）ホしたにうに化合物
半導体で構成されている場合、絶縁膜が、上述したにう
に、半導体装置の表面との間で良好な界面特性を有して
形成されないと共に、絶縁膜自体が、所期の組成を有す
る良質のものに形成されないという欠点を有する。
酸化法を用いた従来の方法の場合と同様に、絶縁膜を形
成する過程で、半導体装置が熱的に劣化するという欠点
を有し、また、半導体装置が」−）ホしたにうに化合物
半導体で構成されている場合、絶縁膜が、上述したにう
に、半導体装置の表面との間で良好な界面特性を有して
形成されないと共に、絶縁膜自体が、所期の組成を有す
る良質のものに形成されないという欠点を有する。
また、上述したような半導体装置の表面上の絶縁膜を形
成する方法として、従来、半導体装置の表面上に、ＣＶ
Ｄ法によって、絶縁膜を形成する方法も提案されている
。
成する方法として、従来、半導体装置の表面上に、ＣＶ
Ｄ法によって、絶縁膜を形成する方法も提案されている
。
黙しながら、このような方法の場合、絶縁膜を形成する
ときに、半導体装置が高い温度に保４− たれていることが必要であるので、絶縁膜を形成覆る過
程で、半導体装置が、上述したように化合物半導体で構
成されている場合、上述したように、半導体装置の表面
から、それを構成している、高い蒸気圧を有する元素が
蒸発する。
ときに、半導体装置が高い温度に保４− たれていることが必要であるので、絶縁膜を形成覆る過
程で、半導体装置が、上述したように化合物半導体で構
成されている場合、上述したように、半導体装置の表面
から、それを構成している、高い蒸気圧を有する元素が
蒸発する。
このため、絶縁膜が、半導体装置の表面どの間で良好な
界面特性を有して形成され４丁いと共に、絶縁膜自体が
、所期の組成を右する良質のものに形成されないという
欠点を有する。
界面特性を有して形成され４丁いと共に、絶縁膜自体が
、所期の組成を右する良質のものに形成されないという
欠点を有する。
ざらに、−］二連したような半導体装間の表面上の絶縁
膜を形成する方法として、従来、半導体装置の表面上に
、プラズマＣＶＤ法によって、絶縁膜を形成する方法も
提案されている。
膜を形成する方法として、従来、半導体装置の表面上に
、プラズマＣＶＤ法によって、絶縁膜を形成する方法も
提案されている。
このような方法の場合、絶縁膜を形成するどぎに、半導
体装置が高い温度に保たれていることが必ずしも必要で
ないので、」二連したＣＶＤ法による方法の場合のよう
に、半導体装置が、化合物半導体でなる場合であっても
、その表面から、それを構成している元素が不必要に蒸
発しない。黙しながら、プラズマによって、半導体装間
の表面が損傷を受（Ｊるという欠点を右りる。
体装置が高い温度に保たれていることが必ずしも必要で
ないので、」二連したＣＶＤ法による方法の場合のよう
に、半導体装置が、化合物半導体でなる場合であっても
、その表面から、それを構成している元素が不必要に蒸
発しない。黙しながら、プラズマによって、半導体装間
の表面が損傷を受（Ｊるという欠点を右りる。
よって、本弁明は、上述した欠点のない新規な、半導体
装置表面上への絶縁膜形成法を提案ｌんどするｂので、
以下述べるところＪ、り明らかとなるであろう。
装置表面上への絶縁膜形成法を提案ｌんどするｂので、
以下述べるところＪ、り明らかとなるであろう。
先ず、本発明による、半導体装置表面１−への絶縁膜形
成法のメリ型）、ｔ ｌ−ダイオードの表面１−に絶縁
膜を形成する場合に適用した場合の実施例を述べよう。
成法のメリ型）、ｔ ｌ−ダイオードの表面１−に絶縁
膜を形成する場合に適用した場合の実施例を述べよう。
本発明ににる半導体装置表面−１−への絶縁膜形成法の
、メサ型フォトダイオードの表面上に絶縁膜を形成する
場合に適用した実施例においては、予め、第１図へまた
は第２図△に示されているＪ：うな、メザ型フーＡ１〜
ダイオードＤが用意されているものとする。
、メサ型フォトダイオードの表面上に絶縁膜を形成する
場合に適用した実施例においては、予め、第１図へまた
は第２図△に示されているＪ：うな、メザ型フーＡ１〜
ダイオードＤが用意されているものとする。
第１図△に示されているメサ型ノＡ１へダイオードＤは
、ｌｎｐでなるＰ型の半導体基板１１−に、ＩｎＰでな
るＮ型の半導体層２ど、ＩｎＧａＡＳ系でなるＮ型の半
導体層３とが、それ等の順に積層され、そしＣ１その半
導体基板１ど半導（４１層２及び３どにＪ−る積層体４
が、メ１）型に形成さＩ′Ｌ、一方、積層体４を構成し
ている半導イホ基板１の半う９体層２側とｆｌ、反対側
の面上に、その全域に口って電極５がｆ」され、また、
半導体層３の半導体層２側とは反対側の面上に、局部的
に電極６が付されている、イれ自体は公知の、イγだれ
増倍光検出器の構成を有する。
、ｌｎｐでなるＰ型の半導体基板１１−に、ＩｎＰでな
るＮ型の半導体層２ど、ＩｎＧａＡＳ系でなるＮ型の半
導体層３とが、それ等の順に積層され、そしＣ１その半
導体基板１ど半導（４１層２及び３どにＪ−る積層体４
が、メ１）型に形成さＩ′Ｌ、一方、積層体４を構成し
ている半導イホ基板１の半う９体層２側とｆｌ、反対側
の面上に、その全域に口って電極５がｆ」され、また、
半導体層３の半導体層２側とは反対側の面上に、局部的
に電極６が付されている、イれ自体は公知の、イγだれ
増倍光検出器の構成を有する。
また、第２図△に示されているメリー型フォ１へダイオ
ードＤは、ＴｎＰでなるＮ型の半導体基板１１十に、Ｉ
ｎ Ｇａ Ａｓ系でなるＮ型の半導体層１２ど、１ｎＱ
ａＡｓＰ系でなるＮ型の半導体層１３と、ＩｎＰでなる
Ｎ型の半導体層１４と、ＴｎＰでなるＰ型の半導体層１
５どが、それ等の順に積層され、そして、その半導体基
板１１と、半導イホ層１２，１３．１／′ｌ及び１５ど
による積層体１６が、メザ型に形成され、一方、積層体
１６を構成している半導体基板１の半導体層２側とは反
対側の面上に、その全域に亘って電極１７が付され、ま
た、半導体層３の７− 半導体層２側とは反対側の面上に、局部的に電極１８が
イ」されている、それ自体は公知のなだれ増倍光検出器
の構成を有する。
ードＤは、ＴｎＰでなるＮ型の半導体基板１１十に、Ｉ
ｎ Ｇａ Ａｓ系でなるＮ型の半導体層１２ど、１ｎＱ
ａＡｓＰ系でなるＮ型の半導体層１３と、ＩｎＰでなる
Ｎ型の半導体層１４と、ＴｎＰでなるＰ型の半導体層１
５どが、それ等の順に積層され、そして、その半導体基
板１１と、半導イホ層１２，１３．１／′ｌ及び１５ど
による積層体１６が、メザ型に形成され、一方、積層体
１６を構成している半導体基板１の半導体層２側とは反
対側の面上に、その全域に亘って電極１７が付され、ま
た、半導体層３の７− 半導体層２側とは反対側の面上に、局部的に電極１８が
イ」されている、それ自体は公知のなだれ増倍光検出器
の構成を有する。
本発明による半導体装置表面上への絶縁膜形成法の、メ
１す型フォトダイオードの表面上に絶縁膜を形成する場
合に適用した場合の実施例においては、第１図Ａまたは
第２図△に示Ｊような、メザ型フォトダイオードＤの、
積層体（第１図Ａの場合４、第２図Ａの場合１６）の上
面及び側面、及び積層体の上面に付されている電極（第
１図Ａの場合６、第２図Ａの場合１８）の外表面を含む
表面上に、第１図Ｂまたは第２図Ｂに示づ゛ように、Ｓ
ｉを含んでいるガスににる、電子サイクロトロン共鳴プ
ラズマを用いた電子１Ｊイクロ１〜ロン共鳴プラズマＣ
ＶＤ法にＪ：って、メサ型フォトダイオードＤが室温〜
１５０℃の濃度に保たれている状態で、Ｓｌを含／Ｖで
いる構成の絶縁膜２０を形成する。
１す型フォトダイオードの表面上に絶縁膜を形成する場
合に適用した場合の実施例においては、第１図Ａまたは
第２図△に示Ｊような、メザ型フォトダイオードＤの、
積層体（第１図Ａの場合４、第２図Ａの場合１６）の上
面及び側面、及び積層体の上面に付されている電極（第
１図Ａの場合６、第２図Ａの場合１８）の外表面を含む
表面上に、第１図Ｂまたは第２図Ｂに示づ゛ように、Ｓ
ｉを含んでいるガスににる、電子サイクロトロン共鳴プ
ラズマを用いた電子１Ｊイクロ１〜ロン共鳴プラズマＣ
ＶＤ法にＪ：って、メサ型フォトダイオードＤが室温〜
１５０℃の濃度に保たれている状態で、Ｓｌを含／Ｖで
いる構成の絶縁膜２０を形成する。
この場合の、３ｉを含んでいるガスによる、電子１ノイ
クロトロン共鳴プラズマを用いた電子８− ザイクロｈロン共鳴プラズマＣＶＤ法は、原理的に、特
開昭５６−１５５５３５Ｑ公報にも示され−Ｃいるから
、そのＳｌを含んぐいるガスにＪ：る、電子リイクロト
ロン共鳴プラズマを用いた電子り一イク［１１−ロン共
鳴プラズマＣＶＤ法について、詳細な説明は省略するが
、特開昭５６−１５５５３５号公報に示されでいる装置
を用いて、３ｉを含んでいるガスをプラズマ化し、その
プラズマ化されたガスにマイクロ波と磁界とを与え、そ
のプラズマ化されたガスを電子リーイクロ］・ロン共鳴
状態にし、その電子サイクロ１〜ロン共鳴プラズマを、
半導体装置の表面上に輸送させて、メザ型フＡトダイＡ
−ドＤの表面上に、３ｉを含む、絶縁膜になる材わ１を
１ｆｔ ｆａさ「て、Ｓｌを含んでいる構成の絶縁膜２
０を形成するという方法である。
クロトロン共鳴プラズマを用いた電子８− ザイクロｈロン共鳴プラズマＣＶＤ法は、原理的に、特
開昭５６−１５５５３５Ｑ公報にも示され−Ｃいるから
、そのＳｌを含んぐいるガスにＪ：る、電子リイクロト
ロン共鳴プラズマを用いた電子り一イク［１１−ロン共
鳴プラズマＣＶＤ法について、詳細な説明は省略するが
、特開昭５６−１５５５３５号公報に示されでいる装置
を用いて、３ｉを含んでいるガスをプラズマ化し、その
プラズマ化されたガスにマイクロ波と磁界とを与え、そ
のプラズマ化されたガスを電子リーイクロ］・ロン共鳴
状態にし、その電子サイクロ１〜ロン共鳴プラズマを、
半導体装置の表面上に輸送させて、メザ型フＡトダイＡ
−ドＤの表面上に、３ｉを含む、絶縁膜になる材わ１を
１ｆｔ ｆａさ「て、Ｓｌを含んでいる構成の絶縁膜２
０を形成するという方法である。
本発明にＪ：る半導体装置表面上への絶縁膜形成法の、
メサ型フーＡ１〜ダイオードの表面上に絶縁膜を形成す
る場合に適用した場合の実施例においては、上述したＪ
：うに、メサ型フォトダイＡ−ドＤの表面上に、Ｓｌを
含んでいるガスにＪ：る、電子リイクロトロン共鳴プラ
ズマを用いた電子サイクｏ １−ロン共鳴プラズマＣＶ
Ｄ法によって、メサ型フォトダイオードＤが室温〜１５
０℃の調度に保たれた状態で、Ｓｌを含んでいる構成の
絶縁ＩＦＪ ２０を形成するものであるが、この場合、
電子サイクロ１〜ロン共鳴プラズマどして、活性度がＳ
ｉを含Ｉυでいるガスのイオン化率でみて１０−２のオ
ーダ、電子温度がｉｏ”Ｋのオーダ、イオン温度が１０
４０にのオーダを右Ｊるものを用いるものである。
メサ型フーＡ１〜ダイオードの表面上に絶縁膜を形成す
る場合に適用した場合の実施例においては、上述したＪ
：うに、メサ型フォトダイＡ−ドＤの表面上に、Ｓｌを
含んでいるガスにＪ：る、電子リイクロトロン共鳴プラ
ズマを用いた電子サイクｏ １−ロン共鳴プラズマＣＶ
Ｄ法によって、メサ型フォトダイオードＤが室温〜１５
０℃の調度に保たれた状態で、Ｓｌを含んでいる構成の
絶縁ＩＦＪ ２０を形成するものであるが、この場合、
電子サイクロ１〜ロン共鳴プラズマどして、活性度がＳ
ｉを含Ｉυでいるガスのイオン化率でみて１０−２のオ
ーダ、電子温度がｉｏ”Ｋのオーダ、イオン温度が１０
４０にのオーダを右Ｊるものを用いるものである。
なお、この場合の、３ｉを含んでいるガスとしては、Ｓ
ｉＨ４ガスとＮ２ガスとの混合ガス、Ｓ１１」４ガスと
Ａｒガスとの混合ガス、Ｓ １Ｉ−１４ガスと０２ガス
との混合ガス、Ｓ；＋−＋、ガスとＰＨ３ガスと０２ガ
スとの混合ガス、ｓ ｉ＋−＋、ガラスＭｏＦ６ガスと
の混合ガス、５ＩＨ４ガスとＷ−ガスどの混合ガス等を
適用し得るものである。
ｉＨ４ガスとＮ２ガスとの混合ガス、Ｓ１１」４ガスと
Ａｒガスとの混合ガス、Ｓ １Ｉ−１４ガスと０２ガス
との混合ガス、Ｓ；＋−＋、ガスとＰＨ３ガスと０２ガ
スとの混合ガス、ｓ ｉ＋−＋、ガラスＭｏＦ６ガスと
の混合ガス、５ＩＨ４ガスとＷ−ガスどの混合ガス等を
適用し得るものである。
また、上述したようにし−Ｃ１絶縁膜２０を形成すると
き、実際上は、３ｉを含んでいるガスどして、Ｓ ｉ
１−１４ガスとＮ２ガスどの混合ガスを適用する場合で
例示してｊホベれば、その混合ガスを構成しているＳ
ｉ １％ガスどＮ２ガスとのガス分圧化を１：２以上ど
し、また、」］）ボしたプラズマガスに１３えるマイク
ロ波の電力を１００−、３００Ｗどし、さらに、上述し
たプラズマガス乃至上ｉＪした電子サイクロ１−ロンハ
鳴プラズマによる雰囲気の真空度を１４−９〜１０″′
Ｔ ｏｒｒどするものである。
き、実際上は、３ｉを含んでいるガスどして、Ｓ ｉ
１−１４ガスとＮ２ガスどの混合ガスを適用する場合で
例示してｊホベれば、その混合ガスを構成しているＳ
ｉ １％ガスどＮ２ガスとのガス分圧化を１：２以上ど
し、また、」］）ボしたプラズマガスに１３えるマイク
ロ波の電力を１００−、３００Ｗどし、さらに、上述し
たプラズマガス乃至上ｉＪした電子サイクロ１−ロンハ
鳴プラズマによる雰囲気の真空度を１４−９〜１０″′
Ｔ ｏｒｒどするものである。
然るときは、Ｓｌを含／υでいるガスどして、５ＩＨ４
ガスとＮ２ガスとの混合ガスを用いる場合、３ｉを含ｌ
υでいる構成の絶縁膜２０が、窒化シリコン（ＳｉｘＮ
ｙ（０＜ｘ≦３、Ｏ＜ｙ≦４）でなるものどして形成さ
れる。
ガスとＮ２ガスとの混合ガスを用いる場合、３ｉを含ｌ
υでいる構成の絶縁膜２０が、窒化シリコン（ＳｉｘＮ
ｙ（０＜ｘ≦３、Ｏ＜ｙ≦４）でなるものどして形成さ
れる。
また、３ｉを含んでいるガスとして、Ｓｉｌ」４ガスと
Ａｒガスどの混合ガスを用いる場合、Ｓｉを含んでいる
構成の絶縁膜２０が、Ｓｔでなるものとして形成される
。
Ａｒガスどの混合ガスを用いる場合、Ｓｉを含んでいる
構成の絶縁膜２０が、Ｓｔでなるものとして形成される
。
さらに、３ｉを含んでいるガスとして、３ｉ１」４ガス
ど０２ガスとの混合ガスを用いる場合、Ｓ−１１− １を含／υでいる構成の絶縁１’Ｊ ２０が、酸化シリ
コン（主どじで５ｉｎ２）でなるものとして形成される
。
ど０２ガスとの混合ガスを用いる場合、Ｓ−１１− １を含／υでいる構成の絶縁１’Ｊ ２０が、酸化シリ
コン（主どじで５ｉｎ２）でなるものとして形成される
。
４１′おざらに、Ｓｉを含んでいるガスとして、ＳｉＨ
４ガスとＰ １−１３ガスと０２ガスとの混合ガスを用
いる場合、Ｓｌを含んでいる構成の絶縁膜２０が、燐硅
酸ガラス（ＰＳＧ）でなるものどじて形成される。
４ガスとＰ １−１３ガスと０２ガスとの混合ガスを用
いる場合、Ｓｌを含んでいる構成の絶縁膜２０が、燐硅
酸ガラス（ＰＳＧ）でなるものどじて形成される。
また、３ｉを含んでいるガスどじて、Ｓ ｉ １−（４
ガスとＭｏＦ６ガスとの混合ガスガスを用いる場合、３
ｉを含んでいる構成の絶縁膜２０が、モリブデンシリサ
イド（主としてＭＯＳｉ２）′ｃなるものとして形成さ
れる。
ガスとＭｏＦ６ガスとの混合ガスガスを用いる場合、３
ｉを含んでいる構成の絶縁膜２０が、モリブデンシリサ
イド（主としてＭＯＳｉ２）′ｃなるものとして形成さ
れる。
さらに、３ｉを含んでいるガスとして、５１１−１４ガ
スどＷｒ６ガスとの混合ガスを用いる場合、Ｓｌを含ん
でいる構成の絶縁膜２０が、タングステンシリサイド〈
主としてＷＳｉ□）でなるものとして形成される。
スどＷｒ６ガスとの混合ガスを用いる場合、Ｓｌを含ん
でいる構成の絶縁膜２０が、タングステンシリサイド〈
主としてＷＳｉ□）でなるものとして形成される。
次に、第１図Ｂまたは第２図Ｂに示すように、上述した
電子サイクロトロン共鳴プラズマＣｖ１２− Ｄ法に、Ｊ：つて、メサ型フォトダイオードＤの表面上
に形成された絶縁膜２０に対し、１５０℃〜２００℃の
温度による熱処理を１〜４時間施し、その熱処理の施さ
れた絶縁膜２０を、第１図Ｇまたは第２図Ｃに示すよう
に、目的の絶縁膜３０として得る。
電子サイクロトロン共鳴プラズマＣｖ１２− Ｄ法に、Ｊ：つて、メサ型フォトダイオードＤの表面上
に形成された絶縁膜２０に対し、１５０℃〜２００℃の
温度による熱処理を１〜４時間施し、その熱処理の施さ
れた絶縁膜２０を、第１図Ｇまたは第２図Ｃに示すよう
に、目的の絶縁膜３０として得る。
以−にで本発明による半導体装同表面上への絶縁膜形成
法の、メサ型フォトダイオードの表面トに絶縁膜を形成
する揚台に適用した場合の実施例が明らかとなった。
法の、メサ型フォトダイオードの表面トに絶縁膜を形成
する揚台に適用した場合の実施例が明らかとなった。
このような本発明による方法にＪ：れば、絶縁膜２０を
、メサ型フォトダイオードＤの表面上に、そのメサ型フ
ォトダイオードＤが室温〜１５０℃という低い温度に保
たれている状態で、電子サイクロ１−ロン共鳴プラズマ
ＣＶＤ法によって形成される。また、絶縁膜３０が、絶
縁膜２０から、それに１５０℃〜２００℃という低い温
度の熱処理を施すだけで得られる。このため、絶縁膜２
０及び３０が得られる過程で、メサ型フォトダイオード
Ｄが熱的に劣化することが実質的にない。
、メサ型フォトダイオードＤの表面上に、そのメサ型フ
ォトダイオードＤが室温〜１５０℃という低い温度に保
たれている状態で、電子サイクロ１−ロン共鳴プラズマ
ＣＶＤ法によって形成される。また、絶縁膜３０が、絶
縁膜２０から、それに１５０℃〜２００℃という低い温
度の熱処理を施すだけで得られる。このため、絶縁膜２
０及び３０が得られる過程で、メサ型フォトダイオード
Ｄが熱的に劣化することが実質的にない。
また、上）ホした本発明によれば、メサ型フォトダイオ
ードＤの表面上に、そのメ」」−型フォトダイオードＤ
が室温〜１！ＩＯ℃という低い記１αを保たれている状
態Ｃ１電子リ−イクロ１ヘロン其鳴プラズマＣＶＤ法に
よって形成される。このため、メサ型フォトダイオード
Ｄが、ｌｌｌ−Ｖ ＩＮ化合物半導体（ＩｎＰ、ＩｎＧ
ａＡＳ系）で構成されていても、メサ型フ７１１・ダイ
オードＤの表面から、その■−ｖ族化合物半導体を構成
している高い蒸気圧を有する元素（Ｐ、Ａｓ ＞が蒸発
づることか、実質的にない。このため、絶縁膜２０従っ
て絶縁膜３０が、メリー型）７１１〜ダイＡ−ドＤの表
面との間で良好な界面特性を有するものとして形成され
ると共に、絶縁膜２０従って絶縁膜３０が所期の組成を
有する良質のものに形成される。
ードＤの表面上に、そのメ」」−型フォトダイオードＤ
が室温〜１！ＩＯ℃という低い記１αを保たれている状
態Ｃ１電子リ−イクロ１ヘロン其鳴プラズマＣＶＤ法に
よって形成される。このため、メサ型フォトダイオード
Ｄが、ｌｌｌ−Ｖ ＩＮ化合物半導体（ＩｎＰ、ＩｎＧ
ａＡＳ系）で構成されていても、メサ型フ７１１・ダイ
オードＤの表面から、その■−ｖ族化合物半導体を構成
している高い蒸気圧を有する元素（Ｐ、Ａｓ ＞が蒸発
づることか、実質的にない。このため、絶縁膜２０従っ
て絶縁膜３０が、メリー型）７１１〜ダイＡ−ドＤの表
面との間で良好な界面特性を有するものとして形成され
ると共に、絶縁膜２０従って絶縁膜３０が所期の組成を
有する良質のものに形成される。
さらに、Ｊ： ｉ２３ した本発明にＪ：る方法によれ
ば、上述したように、絶縁膜２０を、メサ型フＡ１〜ダ
イオ−−ドＤの表面上に、メサ型フＡ１−ダイＡ−ドＤ
が室温〜１５０°Ｃという低い温度に保たれている状態
で、電子１ノイクロ１ヘロン共鳴プラズマＣＶＤ法によ
って形成されるが、このように、絶縁膜２０を、メ４ノ
型フＡ１ヘダイΔ−ドＤが１５０°Ｃ以下というイ１（
い温度に保たれている状態で、形成することができるの
は、電子サイクロ１へロン共鳴プラズマとして、その活
性度が８１を含んでいるガスのイオン化率でみて１０−
２のＡ−ダ、電子温度が１０１０にのオーダ、イオン湿
度が１０′ＯＫのオーダであるという、グロー放電や、
アーク放電にｊ：つて得られる、ガスのプラズマを用い
る通常のプラズマＣＶＤ法によって、絶縁膜を形成づる
場合に比し、１桁乃至２桁も大きい、活性度、電子温度
及びイオン温度を有する電子サイクロ１〜ロン共鳴プラ
ズマを用いているからである。このように電子サイクロ
１〜ロン共鳴プラズマの活↑１１度、電子温度及びイオ
ン温度が人である場合、所要の厚さの絶縁膜２０を、比
較的短い時間で形成することかできる。また、Ｓｉを含
んでいるガスの利用度が大である。
ば、上述したように、絶縁膜２０を、メサ型フＡ１〜ダ
イオ−−ドＤの表面上に、メサ型フＡ１−ダイＡ−ドＤ
が室温〜１５０°Ｃという低い温度に保たれている状態
で、電子１ノイクロ１ヘロン共鳴プラズマＣＶＤ法によ
って形成されるが、このように、絶縁膜２０を、メ４ノ
型フＡ１ヘダイΔ−ドＤが１５０°Ｃ以下というイ１（
い温度に保たれている状態で、形成することができるの
は、電子サイクロ１へロン共鳴プラズマとして、その活
性度が８１を含んでいるガスのイオン化率でみて１０−
２のＡ−ダ、電子温度が１０１０にのオーダ、イオン湿
度が１０′ＯＫのオーダであるという、グロー放電や、
アーク放電にｊ：つて得られる、ガスのプラズマを用い
る通常のプラズマＣＶＤ法によって、絶縁膜を形成づる
場合に比し、１桁乃至２桁も大きい、活性度、電子温度
及びイオン温度を有する電子サイクロ１〜ロン共鳴プラ
ズマを用いているからである。このように電子サイクロ
１〜ロン共鳴プラズマの活↑１１度、電子温度及びイオ
ン温度が人である場合、所要の厚さの絶縁膜２０を、比
較的短い時間で形成することかできる。また、Ｓｉを含
んでいるガスの利用度が大である。
−Ｉ Ｏ−
従って、上述した本発明による方法によれば、絶縁膜３
０を、比較的短い時間で、Ｓｌを含んでいるガスを効率
良く利用して形成することができるものである。
０を、比較的短い時間で、Ｓｌを含んでいるガスを効率
良く利用して形成することができるものである。
また、目的の絶縁膜３０を、絶縁膜２０から、それに１
５０℃〜２００℃の温度による熱処理を１〜４時間施す
ことによって得ることができるので、その絶縁膜３０を
、仮に絶縁膜２０から、それに１５０°Ｃ〜２００℃の
温度範囲以外の温度による１〜４時間以外の時間施すこ
とによって得た場合の絶縁膜３０に比し、格段的に安定
な膜として形成することができるものである。
５０℃〜２００℃の温度による熱処理を１〜４時間施す
ことによって得ることができるので、その絶縁膜３０を
、仮に絶縁膜２０から、それに１５０°Ｃ〜２００℃の
温度範囲以外の温度による１〜４時間以外の時間施すこ
とによって得た場合の絶縁膜３０に比し、格段的に安定
な膜として形成することができるものである。
さらに、絶縁膜３０が、絶縁膜２０から、これに上述し
たような熱処理を施すことによって得られるので、絶縁
膜３０の形成されているメサ型フォトダイオードＤの暗
電流が、仮に絶縁膜３０を、絶縁膜２０から、それに１
５０℃〜２００℃の温度範囲以外の温度による１〜４時
間以外の時間施すことによって得られたメサ型）Ａトダ
イオードＤの場合に比し、小である。この１６− ことは、第３図に示す実測結果から確認した。
たような熱処理を施すことによって得られるので、絶縁
膜３０の形成されているメサ型フォトダイオードＤの暗
電流が、仮に絶縁膜３０を、絶縁膜２０から、それに１
５０℃〜２００℃の温度範囲以外の温度による１〜４時
間以外の時間施すことによって得られたメサ型）Ａトダ
イオードＤの場合に比し、小である。この１６− ことは、第３図に示す実測結果から確認した。
なお、第３図に示す実測結果は、メサ型フォトダイオー
ドＤの相対する電極（第１図Ｃの場合５及び６、第２図
Ｃの場合１７及び１８）間の電圧（Ｖ）に対する、メサ
型フォトダイオ−ドＤの暗電流１ （Ａ）を実測した結
果を示しているものである。また、第３図において、線
Ｉは、メザ型フ７Ｉｌ〜ダイオードＤに絶縁膜３０を施
していない場合の、上述した実測結果も示す。
ドＤの相対する電極（第１図Ｃの場合５及び６、第２図
Ｃの場合１７及び１８）間の電圧（Ｖ）に対する、メサ
型フォトダイオ−ドＤの暗電流１ （Ａ）を実測した結
果を示しているものである。また、第３図において、線
Ｉは、メザ型フ７Ｉｌ〜ダイオードＤに絶縁膜３０を施
していない場合の、上述した実測結果も示す。
また、線■は、絶縁膜３０が、絶縁膜２０から、それに
熱処理を施すことなしに得られた場合の実測結果を示す
。さらに、線■は、絶縁膜３０が、絶縁膜２０から、そ
れに１００℃の温度による熱処理を、４８時間施すこと
によって得られた場合の実測結果を示す。なおさらに、
線■は、本発明によって、絶縁膜３０が、絶縁膜２０か
ら、それに１５０℃の温度にＪ：る熱処理を、４時間施
すことによって得られた場合の実測結果を示す。
熱処理を施すことなしに得られた場合の実測結果を示す
。さらに、線■は、絶縁膜３０が、絶縁膜２０から、そ
れに１００℃の温度による熱処理を、４８時間施すこと
によって得られた場合の実測結果を示す。なおさらに、
線■は、本発明によって、絶縁膜３０が、絶縁膜２０か
ら、それに１５０℃の温度にＪ：る熱処理を、４時間施
すことによって得られた場合の実測結果を示す。
なおざらに、目的の絶縁膜３０を、絶縁膜２０から、そ
れに １５０℃−２００℃という低い）品１αにＪ、る
熱処理を、１〜４時間という比較的９１０い時間施Ｊこ
とによって冑ることがで゛きるので゛、ぞの絶縁膜３０
を、メザ型フォ１〜ダイＡ−ドＤの電極を不必要に熔融
し１＝すすることなしに形成づることができる等の大な
る特徴を右するものひある。
れに １５０℃−２００℃という低い）品１αにＪ、る
熱処理を、１〜４時間という比較的９１０い時間施Ｊこ
とによって冑ることがで゛きるので゛、ぞの絶縁膜３０
を、メザ型フォ１〜ダイＡ−ドＤの電極を不必要に熔融
し１＝すすることなしに形成づることができる等の大な
る特徴を右するものひある。
次に、本発明による、半導体装置表面上への絶縁膜形成
法の、半導体レーザ゛の共振器を構成している反則面」
二における保護膜としての絶縁膜を形成する場合に適用
した場合の実施例を述べよう。
法の、半導体レーザ゛の共振器を構成している反則面」
二における保護膜としての絶縁膜を形成する場合に適用
した場合の実施例を述べよう。
本発明による、半榎体装同表面−にへの絶縁膜形成法の
、半導体レーザの共振器を構成している反射面上におり
る保護膜どしての絶縁膜を形成する場合に適用した場合
の実施例においては、予め、第４図Ａに示すＪ：うな、
半導体レー’Ｊ” Ｕが用意されているものとする。
、半導体レーザの共振器を構成している反射面上におり
る保護膜どしての絶縁膜を形成する場合に適用した場合
の実施例においては、予め、第４図Ａに示すＪ：うな、
半導体レー’Ｊ” Ｕが用意されているものとする。
第４図Ａに示されている半導体レーザＵは、ｌ ｎ ｐ
でｈるＮ型の半導イ本塁仮／Ｉ Ｏ−，１に、ＩＩ’Ｉ
ＧａＡＳＰ系のＮ型のクラッド層どじでの半導イホ層／
１１ど、ＩｎＧａＡＳＰ系の活１１層としＣの半導体層
４２ど、ｌ ｎ Ｇａ Ａ ＳｌＪ系のＰ型のクラッド
層としての半導体層／１３ど、ＩｎＰ系のＰ型の電極付
用層どじでの半導体層／′Ｉ／Ｉどが、イれ等の順に順
次積層され、イして、その半導体基板４０と、半導体層
４１，４２．４３及び４４とににるｆｉｌｉ層休４５体
半導体基板／１０の、」′導体層４１側とは反対側の面
上に電極４６がイ」され、また半導体層４４の半導体層
／Ｉ３側どは反対側の面上に電極４７が付されている、
それ自体は公知の、ダブルへテロ接合型半導体レーザの
構成を有する。
でｈるＮ型の半導イ本塁仮／Ｉ Ｏ−，１に、ＩＩ’Ｉ
ＧａＡＳＰ系のＮ型のクラッド層どじでの半導イホ層／
１１ど、ＩｎＧａＡＳＰ系の活１１層としＣの半導体層
４２ど、ｌ ｎ Ｇａ Ａ ＳｌＪ系のＰ型のクラッド
層としての半導体層／１３ど、ＩｎＰ系のＰ型の電極付
用層どじでの半導体層／′Ｉ／Ｉどが、イれ等の順に順
次積層され、イして、その半導体基板４０と、半導体層
４１，４２．４３及び４４とににるｆｉｌｉ層休４５体
半導体基板／１０の、」′導体層４１側とは反対側の面
上に電極４６がイ」され、また半導体層４４の半導体層
／Ｉ３側どは反対側の面上に電極４７が付されている、
それ自体は公知の、ダブルへテロ接合型半導体レーザの
構成を有する。
本発明にＪ：る、半導体装置表面上への絶縁膜形成法の
、半導体レーザの共振器を構成している廃用面上におけ
る保護膜としての絶縁膜を形成する場合に適用した場合
の実施例においては、第４図Δに示す−ような半導体レ
ーザ゛Ｕの共振器を構成している、積層体４５の相対向
する※η１而−面ブー でイ≧る反射面４９及び５０−トに、第４図Ｂに示すよ
うに、第１図Ｂまたは第２図Ｂで」二連しｋ。
、半導体レーザの共振器を構成している廃用面上におけ
る保護膜としての絶縁膜を形成する場合に適用した場合
の実施例においては、第４図Δに示す−ような半導体レ
ーザ゛Ｕの共振器を構成している、積層体４５の相対向
する※η１而−面ブー でイ≧る反射面４９及び５０−トに、第４図Ｂに示すよ
うに、第１図Ｂまたは第２図Ｂで」二連しｋ。
と同様に、Ｓｌを含んでいるガスによる、電子ザイク［
１１〜ロン共鳴プラズマを用いた電子クイクロ１−ロン
共鳴プラズマＣＶＤ法によって、半導体レーｆＵが室温
〜１５０℃の温度に保たれでいる状態で、３ｉを含んで
いる構成の絶縁膜６０及び６１を形成する。
１１〜ロン共鳴プラズマを用いた電子クイクロ１−ロン
共鳴プラズマＣＶＤ法によって、半導体レーｆＵが室温
〜１５０℃の温度に保たれでいる状態で、３ｉを含んで
いる構成の絶縁膜６０及び６１を形成する。
この場合の、３ｉを含んでいるガスによる、電子サイク
ロトロン共鳴プラズマを用いた電子寸イクロ１〜ロン共
鳴プラズマＣＶＤ法は、第１図及び第２図で前述したと
同様の方法である。
ロトロン共鳴プラズマを用いた電子寸イクロ１〜ロン共
鳴プラズマＣＶＤ法は、第１図及び第２図で前述したと
同様の方法である。
また、この場合、電子サイクロトロン」ム鳴プラズマと
して、第１図及び第２図で前述したど同様に、活性度が
Ｓｉを含んでいるガスのイオン化率でみて１０−２のオ
ーダ、電子濃度が１０５０にのオーダ、イオン温度が１
０”ｌ（のオーダを有するものを用いるものである。
して、第１図及び第２図で前述したど同様に、活性度が
Ｓｉを含んでいるガスのイオン化率でみて１０−２のオ
ーダ、電子濃度が１０５０にのオーダ、イオン温度が１
０”ｌ（のオーダを有するものを用いるものである。
さらに、この場合の、Ｓｉを含んでいるガスとし−では
、第１図及び第２図で前述したと同様２０− に、５ｉｔ−１４ガスどＮ２ガスとの）見合ガス、５ｉ
ｌ−１４ガスどＡｒガスとの混合ガス、５ｉｔ−１４ガ
スと０２ガスどの混合ガス、３ｉト１４ガスどＰ １−
１３ガスと０２ガスどの混合ガス、５ｉｔ−１４ガスと
Ｍ。「６ガスとの混合ガス、Ｓ＋＋−＋、ガスとＷ Ｆ
６ガスとの混合ガス等を適用し得るものである。
、第１図及び第２図で前述したと同様２０− に、５ｉｔ−１４ガスどＮ２ガスとの）見合ガス、５ｉ
ｌ−１４ガスどＡｒガスとの混合ガス、５ｉｔ−１４ガ
スと０２ガスどの混合ガス、３ｉト１４ガスどＰ １−
１３ガスと０２ガスどの混合ガス、５ｉｔ−１４ガスと
Ｍ。「６ガスとの混合ガス、Ｓ＋＋−＋、ガスとＷ Ｆ
６ガスとの混合ガス等を適用し得るものである。
なおさらに、上述したようにして、絶縁膜６０及び６１
を形成するどぎ、実際上は、第１図及び第２図で前述し
たと同様に、３ｉを含／υでいるガスとして、ｓｔ＋４
ガスとＮ２ガスとの混合ガスを適用する場合で例示して
述べれば、その混合ガスを構成しているＳＺ−＋４ガス
とＮ２ガスどのガス分圧比を１：２以上どし、また、」
一連したプラズマガスに与えるマイクロ波の電力を１０
０〜３００Ｗとし、ざら（こ、」二連しＩＣプラス゛マ
カ゛ス乃至上述した電子サイクロトロン共鳴プラズマに
にる雰囲気の真空度を１４’−１０−’ Ｔｏｒｒとす
るものである。
を形成するどぎ、実際上は、第１図及び第２図で前述し
たと同様に、３ｉを含／υでいるガスとして、ｓｔ＋４
ガスとＮ２ガスとの混合ガスを適用する場合で例示して
述べれば、その混合ガスを構成しているＳＺ−＋４ガス
とＮ２ガスどのガス分圧比を１：２以上どし、また、」
一連したプラズマガスに与えるマイクロ波の電力を１０
０〜３００Ｗとし、ざら（こ、」二連しＩＣプラス゛マ
カ゛ス乃至上述した電子サイクロトロン共鳴プラズマに
にる雰囲気の真空度を１４’−１０−’ Ｔｏｒｒとす
るものである。
然るときは、Ｓｉを含んでいるガスどして、ｓ ｉ＋−
＋４ガスとＮ２ガスとの混合ガスを用いる場合、Ｓｌを
含んでいる構成の絶縁膜６０及び６１が、窒化シリ−］
ン（Ｓ ｉ、、Ｎｙ（０＜ｘ≦３、ｏ＜ｙ≦４）でなる
ものどじて形成される。
＋４ガスとＮ２ガスとの混合ガスを用いる場合、Ｓｌを
含んでいる構成の絶縁膜６０及び６１が、窒化シリ−］
ン（Ｓ ｉ、、Ｎｙ（０＜ｘ≦３、ｏ＜ｙ≦４）でなる
ものどじて形成される。
；１ｋ、Ｓｌを含んでいるガスどじ−（−１Ｓｉｌ１４
ガスどΔｒガスとの混合ガスを用いる場合、Ｓｌを含／
Ｖでいる構成の絶縁膜００及び６１が、Ｓｌで゛なるも
のどして形成される。
ガスどΔｒガスとの混合ガスを用いる場合、Ｓｌを含／
Ｖでいる構成の絶縁膜００及び６１が、Ｓｌで゛なるも
のどして形成される。
さらに、Ｓｉを含んでいるガスとして、ＳｉＨ４ガスど
０２ガスとの混合ガスを用いる場合、Ｓｌを含んでいる
構成の絶縁膜６０及び６１が、酸化シリコン（主として
ＳｉＯ□）でなるものとして形成される。
０２ガスとの混合ガスを用いる場合、Ｓｌを含んでいる
構成の絶縁膜６０及び６１が、酸化シリコン（主として
ＳｉＯ□）でなるものとして形成される。
なおさらに、Ｓｌを含ｌυでいるガスどじで、５１１−
１４ガスとＰ ｌ−１３ガスど０２ガスとの混合ガスを
用いる場合、３ｉを含／υでいる構成の絶縁膜６０及び
６１が、燐硅酸ガラス（ＰＳＧ）でなるものとして形成
される。
１４ガスとＰ ｌ−１３ガスど０２ガスとの混合ガスを
用いる場合、３ｉを含／υでいる構成の絶縁膜６０及び
６１が、燐硅酸ガラス（ＰＳＧ）でなるものとして形成
される。
また、３ｉを含んでいるガスとして、Ｓ；＋＋４ガスと
ＭｏＦ６ガスとの混合ガスガスを用いる場合、Ｓｉを含
んでいる構成の絶縁膜６０及び６１が、モリブデンシリ
」Ｊイド（主としてＭｏ５ｉ２）Ｔ”なるものとして形
成される。
ＭｏＦ６ガスとの混合ガスガスを用いる場合、Ｓｉを含
んでいる構成の絶縁膜６０及び６１が、モリブデンシリ
」Ｊイド（主としてＭｏ５ｉ２）Ｔ”なるものとして形
成される。
ざらに、Ｓｌを含／υでいるガスどして、３ｉ１１４ガ
スとＷ「６刀スとの）ｎ合ガスを用いる場合、Ｓｉを含
／Ｖている構成の絶縁膜６０及び６１が、タングステン
シリサイド（主としてＷＳｉ２）でイｆるものとして形
成される。
スとＷ「６刀スとの）ｎ合ガスを用いる場合、Ｓｉを含
／Ｖている構成の絶縁膜６０及び６１が、タングステン
シリサイド（主としてＷＳｉ２）でイｆるものとして形
成される。
次に、泰第４図Ｂに示すＪ：うに、上述した電子り了り
［−１１−ロン共鳴プラズマＣＶＤ法によっ−（、メリ
型フォトダイオードＤの表面上に形成された絶縁膜６０
及び６１に対し、１５０°Ｃ〜２００℃の温度による熱
処理を１〜４時間施し、その熱処理の施された絶縁膜６
０及び６１を、第１図Ｃまたは第２図Ｇに示すように、
目的の絶縁膜７０及び７１として得る。
［−１１−ロン共鳴プラズマＣＶＤ法によっ−（、メリ
型フォトダイオードＤの表面上に形成された絶縁膜６０
及び６１に対し、１５０°Ｃ〜２００℃の温度による熱
処理を１〜４時間施し、その熱処理の施された絶縁膜６
０及び６１を、第１図Ｃまたは第２図Ｇに示すように、
目的の絶縁膜７０及び７１として得る。
以上で本発明による半導体装置表面上への絶縁膜形成法
の、半導体レーザの共振器を構成している反射面上にお
りる絶縁膜を形成する場合に適用した場合の実施例が明
らかとなった。
の、半導体レーザの共振器を構成している反射面上にお
りる絶縁膜を形成する場合に適用した場合の実施例が明
らかとなった。
このような本発明に」；る方法にＪ：れば、絶縁２３−
膜６０及び６１を、半導体レーザ“Ｕの共振器を構成し
ている反射面４９及び５０上に、その半導体レーザＵが
Ｖ渇−１５０℃という低い流度に保たれている状態で、
電子→Ｙイクロ１〜ロン共鳴プラズマＣＶＤ法によって
形成される。また、絶縁膜７０及び７１が、絶縁膜６０
及び６１から、それに１５０℃〜２００℃という低い温
度の熱処理を施すだけで得られる。このため、絶縁膜６
０及び６１．及び７０及び７１が得られる過程で、半導
体レーザＵが熱的に劣化することが実質的にイｒい。
ている反射面４９及び５０上に、その半導体レーザＵが
Ｖ渇−１５０℃という低い流度に保たれている状態で、
電子→Ｙイクロ１〜ロン共鳴プラズマＣＶＤ法によって
形成される。また、絶縁膜７０及び７１が、絶縁膜６０
及び６１から、それに１５０℃〜２００℃という低い温
度の熱処理を施すだけで得られる。このため、絶縁膜６
０及び６１．及び７０及び７１が得られる過程で、半導
体レーザＵが熱的に劣化することが実質的にイｒい。
また、第４図で上述した本発明によれば、半導体レーザ
Ｕの共振器を構成している反射面４９及び５０上に、そ
の半導体レーザＵが室温〜１５０℃という低い温度を保
たれている状態で・、電子サイクロトロン共鳴プラズマ
ＣＶＤ法によって形成される。このため、半導体レーザ
Ｕが、Ｉ−Ｖ族化合物半導体（Ｔｎ ｐ、Ｉｎ Ｇａ
ＡｓＰ系）で構成されていても、半導体レーザＵの反射
面４９及び５０等から、その■−ｖ族化合−２４ ＝ 物２Ｆ １体を構成している高い蒸気圧を右づ−る元素
（Ｐ、Ａｓ 、Ｐ）が蒸発することが、実質的にない３
．このため、絶縁膜６０及び６１従って絶縁膜７０及び
７１半導体レーザＵの反射面４９及び５０どの間で良好
な界面特性を有づ−るものとして形成されると共に、絶
縁膜６０及び６１従って絶縁膜７０及び７１が所期の組
成を有する良質のものに形成される。
Ｕの共振器を構成している反射面４９及び５０上に、そ
の半導体レーザＵが室温〜１５０℃という低い温度を保
たれている状態で・、電子サイクロトロン共鳴プラズマ
ＣＶＤ法によって形成される。このため、半導体レーザ
Ｕが、Ｉ−Ｖ族化合物半導体（Ｔｎ ｐ、Ｉｎ Ｇａ
ＡｓＰ系）で構成されていても、半導体レーザＵの反射
面４９及び５０等から、その■−ｖ族化合−２４ ＝ 物２Ｆ １体を構成している高い蒸気圧を右づ−る元素
（Ｐ、Ａｓ 、Ｐ）が蒸発することが、実質的にない３
．このため、絶縁膜６０及び６１従って絶縁膜７０及び
７１半導体レーザＵの反射面４９及び５０どの間で良好
な界面特性を有づ−るものとして形成されると共に、絶
縁膜６０及び６１従って絶縁膜７０及び７１が所期の組
成を有する良質のものに形成される。
さらに、第４図で上述した本発明による方法によれば、
上述したＪ：うに、絶縁膜６０及び６１を、半導イホレ
ー’Ｊ’（Ｊの表面上に、半導体レーＩＪ″Ｕが室温〜
１５０℃という低い温度に保たれている状態で、電子サ
イクロＩ・ロン共鳴プラズマＣＶ Ｄ法によって形成さ
れるが、このように、絶縁膜６０及び６１を゛、半導体
レーザ“Ｕが１５０℃以下という低い温度に保たれてい
る状態で、形成することができるのは、電子リイクロト
ロン共鳴プラズマとして、その活性度が８１を含んでい
るガスのイオン化率でみて１０−２のオーダ、電子温度
が１０”Ｋのオーダ、イ〕ン温度が１０４０にのオーダ
であるという、グロー放電や、アーク放電によって得ら
れる、ガスのプラズマを用いる通常のプラズマＣＶＤ法
によって、絶縁膜を形成する場合に比し、１桁乃争２桁
も大きい、活性度、電子温度及びイオン温度を有する電
子Ｉナイクロトロン共鳴プラズマを用いているからであ
る。このにうに電子サイクロ１ヘロン共鳴プラズマの活
性度、電子温度及びイオン温度が人である場合、所要の
厚さの絶縁膜６０及び６１を、比較的短い時間で形成す
ることができる。
上述したＪ：うに、絶縁膜６０及び６１を、半導イホレ
ー’Ｊ’（Ｊの表面上に、半導体レーＩＪ″Ｕが室温〜
１５０℃という低い温度に保たれている状態で、電子サ
イクロＩ・ロン共鳴プラズマＣＶ Ｄ法によって形成さ
れるが、このように、絶縁膜６０及び６１を゛、半導体
レーザ“Ｕが１５０℃以下という低い温度に保たれてい
る状態で、形成することができるのは、電子リイクロト
ロン共鳴プラズマとして、その活性度が８１を含んでい
るガスのイオン化率でみて１０−２のオーダ、電子温度
が１０”Ｋのオーダ、イ〕ン温度が１０４０にのオーダ
であるという、グロー放電や、アーク放電によって得ら
れる、ガスのプラズマを用いる通常のプラズマＣＶＤ法
によって、絶縁膜を形成する場合に比し、１桁乃争２桁
も大きい、活性度、電子温度及びイオン温度を有する電
子Ｉナイクロトロン共鳴プラズマを用いているからであ
る。このにうに電子サイクロ１ヘロン共鳴プラズマの活
性度、電子温度及びイオン温度が人である場合、所要の
厚さの絶縁膜６０及び６１を、比較的短い時間で形成す
ることができる。
また、３ｉを含んでいるガスの利用度が大である。
従って、第４図で上述した本発明による方法ににれば、
絶縁膜７０及び７１を、比較的短い時間で、Ｓｌを含／
υでいるガスを効率良く利用して形成することができる
ものである。
絶縁膜７０及び７１を、比較的短い時間で、Ｓｌを含／
υでいるガスを効率良く利用して形成することができる
ものである。
また、目的の絶縁ｉｔ！７０及び７１を、絶縁膜６０及
び６１から、それに１５０℃〜２００℃の温度にＪ：る
熱処理を１〜４時間施すことによって得ることができる
ので、その絶縁膜７０及び７１を、仮に絶縁膜７０及び
７１を、絶縁膜６０及び６１から、それに １５０℃〜
２０００Ｃの温度範囲以外の温度による１〜／１時間以
外の時間施すことによって１ｑられた絶縁膜７０及び７
１に比し、格段安定な膜どして形成することができるも
のである。
び６１から、それに１５０℃〜２００℃の温度にＪ：る
熱処理を１〜４時間施すことによって得ることができる
ので、その絶縁膜７０及び７１を、仮に絶縁膜７０及び
７１を、絶縁膜６０及び６１から、それに １５０℃〜
２０００Ｃの温度範囲以外の温度による１〜／１時間以
外の時間施すことによって１ｑられた絶縁膜７０及び７
１に比し、格段安定な膜どして形成することができるも
のである。
なお、上述においては、本発明にＪ：る半導体装置表面
上への絶縁膜形成法を、メザ型フＡ１〜ダイオードの表
面の絶縁膜、半導体レーザの共１局器を構成している反
射面でなる表面の絶縁膜を形成する場合に適用した場合
の実施例を述べたが、−に）′！、シた半導体以外の半
導体、化合物半導体で構成された種々の半導体装置の表
面の絶縁膜を形成する場合にも、本発明を適用し１ｑる
こと明らかであろう。
上への絶縁膜形成法を、メザ型フＡ１〜ダイオードの表
面の絶縁膜、半導体レーザの共１局器を構成している反
射面でなる表面の絶縁膜を形成する場合に適用した場合
の実施例を述べたが、−に）′！、シた半導体以外の半
導体、化合物半導体で構成された種々の半導体装置の表
面の絶縁膜を形成する場合にも、本発明を適用し１ｑる
こと明らかであろう。
第１図Δ〜Ｃ１及び第２図Δ〜Ｃは、本発明による、半
導体装置表面上への絶縁膜形成法のメ１ノ型フォ１〜ダ
イオードの表面上に絶縁膜を形成する場合に適用した場
合の実施例を示す、順次の工程における路線的断面図で
ある。 第３図は、本発明にＪ：る半導体装置表面子への絶縁膜
形成法の、第１図Ａ−Ｃに示す実施例によって形成され
た絶縁膜を有するメ１ノ型フＡトダイオードの暗電流特
性を示す図である。 第４図Ａ−Ｃは、本発明による、半導体装置表面上への
絶縁膜形成法の、半導体レーザの共振器を構成している
反射面にお（プる保護膜どしての絶縁膜を形成する場合
に適用した場合の実施例を示す、順次の工程にお（プる
路線的断面図である。 Ｄ・・・・・・・・・・・・・・・・・・メザ型フォ１
〜ダイオード１．１１・・・・・・・・・半導体基板２
．３，１１，１２．１３．１４ ・・・・・・・・・・・・・・・・・・半導体層４．１
６・・・・・・・・・積層体 ５．６，１７．１８ ・・・・・・・・・・・・・・・・・・電極２０．３０
・・・・・・絶縁膜 Ｕ・・・・・・・・・・・・・・・・・・半導体レーザ
２８− ４０・・・・・・・・・・・・・・・半導体基板４１、
４２． ／’１．３． ４．／１・・・・・・・・
・・・・・・・・・・半導体層４５・・・・・・・・・
・・・・・・積層体／１６．７１７・・・・・・電極 ４９．５０・・・・・・反射面 ６０．６１． ７０． ７１ ・・・・・・・・・・・・・・・・・・絶縁膜出願人
日本電信電話公社 第２図 １８ 第８図 ０ ２０ ４０ ６０ ８０
１００−９Ｌ（Ｖ） 第４図 ６
導体装置表面上への絶縁膜形成法のメ１ノ型フォ１〜ダ
イオードの表面上に絶縁膜を形成する場合に適用した場
合の実施例を示す、順次の工程における路線的断面図で
ある。 第３図は、本発明にＪ：る半導体装置表面子への絶縁膜
形成法の、第１図Ａ−Ｃに示す実施例によって形成され
た絶縁膜を有するメ１ノ型フＡトダイオードの暗電流特
性を示す図である。 第４図Ａ−Ｃは、本発明による、半導体装置表面上への
絶縁膜形成法の、半導体レーザの共振器を構成している
反射面にお（プる保護膜どしての絶縁膜を形成する場合
に適用した場合の実施例を示す、順次の工程にお（プる
路線的断面図である。 Ｄ・・・・・・・・・・・・・・・・・・メザ型フォ１
〜ダイオード１．１１・・・・・・・・・半導体基板２
．３，１１，１２．１３．１４ ・・・・・・・・・・・・・・・・・・半導体層４．１
６・・・・・・・・・積層体 ５．６，１７．１８ ・・・・・・・・・・・・・・・・・・電極２０．３０
・・・・・・絶縁膜 Ｕ・・・・・・・・・・・・・・・・・・半導体レーザ
２８− ４０・・・・・・・・・・・・・・・半導体基板４１、
４２． ／’１．３． ４．／１・・・・・・・・
・・・・・・・・・・半導体層４５・・・・・・・・・
・・・・・・積層体／１６．７１７・・・・・・電極 ４９．５０・・・・・・反射面 ６０．６１． ７０． ７１ ・・・・・・・・・・・・・・・・・・絶縁膜出願人
日本電信電話公社 第２図 １８ 第８図 ０ ２０ ４０ ６０ ８０
１００−９Ｌ（Ｖ） 第４図 ６
Claims (1)
- 【特許請求の範囲】 １、半導体装置の表面上に、３ｉを含んでいるガスによ
る、活性度が上記３ｉを含んでいるガスのイオン化率で
みて１０−２のオーダ、電子温度が１０”Ｋのオーダ、
イオン温度が４０” Ｋのオーダである電子サイクロト
ロン共鳴プラズマを用いた、電子サイクロトロン共鳴プ
ラズマＣＶＤ法によって、上記半導体装置が室温〜１５
０°Ｃの温度に保たれている状態で、Ｓｉを含んでいる
構成の絶縁膜を形成することを特徴とする半導体装置表
面上への絶縁膜形成法。 ２、半導体装置の表面上に、Ｓｉを含んでいるガスによ
る、活性度が上記３ｉを含んでいるガスのイオン化率で
みて１０−２のオ゛−ダ、電子温度が１０”Ｋのオーダ
、イオン温度が１０”Ｋのオーダである電子サイクロト
ロン共鳴プラズマを用いた、電子サイクロトロン共鳴プ
ラズマＣＶＤ法によって、上記半導体装置が室温〜１５
０℃の温度に保たれている状態で、Ｓｌを含んでいる構
成の絶縁膜を形成し、次に、上記絶縁膜に対し、１５０
〜２００°Ｃの温度による熱処理１〜４時間を施すこと
を特徴とする半導体装置表面上への絶縁膜形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57143580A JPS5933837A (ja) | 1982-08-19 | 1982-08-19 | 半導体装置表面上への絶縁膜形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57143580A JPS5933837A (ja) | 1982-08-19 | 1982-08-19 | 半導体装置表面上への絶縁膜形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5933837A true JPS5933837A (ja) | 1984-02-23 |
| JPS6366415B2 JPS6366415B2 (ja) | 1988-12-20 |
Family
ID=15342037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57143580A Granted JPS5933837A (ja) | 1982-08-19 | 1982-08-19 | 半導体装置表面上への絶縁膜形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933837A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6123381A (ja) * | 1984-07-11 | 1986-01-31 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レーザの製法 |
| JPS6350028A (ja) * | 1986-08-20 | 1988-03-02 | Fujitsu Ltd | 薄膜形成方法 |
| JPS6350027A (ja) * | 1986-08-20 | 1988-03-02 | Sanyo Electric Co Ltd | 窒化シリコン膜形成方法 |
| JPS63316442A (ja) * | 1987-06-18 | 1988-12-23 | Sanyo Electric Co Ltd | 窒化シリコン膜の形成方法 |
| JPS6455871A (en) * | 1987-08-26 | 1989-03-02 | Sumitomo Electric Industries | Manufacture of self-alignment type gate electrode |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63233712A (ja) * | 1987-03-20 | 1988-09-29 | 井関農機株式会社 | 苗植機 |
-
1982
- 1982-08-19 JP JP57143580A patent/JPS5933837A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6123381A (ja) * | 1984-07-11 | 1986-01-31 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レーザの製法 |
| JPH0358549B2 (ja) * | 1984-07-11 | 1991-09-05 | Nippon Telegraph & Telephone | |
| JPS6350028A (ja) * | 1986-08-20 | 1988-03-02 | Fujitsu Ltd | 薄膜形成方法 |
| JPS6350027A (ja) * | 1986-08-20 | 1988-03-02 | Sanyo Electric Co Ltd | 窒化シリコン膜形成方法 |
| JPS63316442A (ja) * | 1987-06-18 | 1988-12-23 | Sanyo Electric Co Ltd | 窒化シリコン膜の形成方法 |
| JPS6455871A (en) * | 1987-08-26 | 1989-03-02 | Sumitomo Electric Industries | Manufacture of self-alignment type gate electrode |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6366415B2 (ja) | 1988-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3660391B2 (ja) | 半導体装置の製造方法 | |
| US7153746B2 (en) | Capacitors, methods of forming capacitors, and methods of forming capacitor dielectric layers | |
| JPH0945679A (ja) | 半導体及び半導体基板表面の酸化膜の形成方法 | |
| JPS5933837A (ja) | 半導体装置表面上への絶縁膜形成法 | |
| US6723599B2 (en) | Methods of forming capacitors and methods of forming capacitor dielectric layers | |
| JP2001007120A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH11233760A (ja) | 金属、酸化膜及び炭化珪素半導体からなる積層構造体 | |
| JP2593898B2 (ja) | 半導体素子 | |
| US4224636A (en) | Semiconductor device with thermally compensating SiO2 -silicate glass-SiC passivation layer | |
| JP3207869B2 (ja) | 半導体装置の製造およびパッシベーション方法 | |
| JP2000286412A (ja) | 半導体素子構造およびその製造方法 | |
| JP3205150B2 (ja) | 半導体装置の製造方法 | |
| JPS5933874A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製法 | |
| JPH1050701A (ja) | 半導体及び半導体基板表面の酸化膜の形成方法 | |
| JP2764136B2 (ja) | 半導体装置の製造方法 | |
| JPH10223629A (ja) | 半導体表面の酸化膜の形成方法及び半導体装置の製造方法 | |
| JP2911291B2 (ja) | 半導体装置の製造方法 | |
| JPS5934639A (ja) | 窒化シリコン膜形成装置 | |
| JP2903735B2 (ja) | 半導体装置 | |
| JPH0147003B2 (ja) | ||
| JPS6080243A (ja) | 半導体装置およびその製造方法 | |
| JPH04133356A (ja) | 光電変換装置 | |
| KR960002105B1 (ko) | 피엔(pn) 접합 구조를 갖는 반도체 소자의 제조 방법 | |
| JP2001127159A (ja) | 半導体装置の製造方法 | |
| JPH09148557A (ja) | ＳｉＣの電極構造及びその電極形成方法 |