JP2764136B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2764136B2 JP2764136B2 JP63139707A JP13970788A JP2764136B2 JP 2764136 B2 JP2764136 B2 JP 2764136B2 JP 63139707 A JP63139707 A JP 63139707A JP 13970788 A JP13970788 A JP 13970788A JP 2764136 B2 JP2764136 B2 JP 2764136B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxynitride
- oxynitride film
- silicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、多結晶シリコン上のキャパシタ絶縁膜の
形成方法に関する。
形成方法に関する。
半導体装置に用いられる多結晶シリコン膜上のキャパ
シタ絶縁膜を、ジクロルシラン（SiH2Cl2）ガスとアン
モニア（NH3に）ガスと亜酸化窒素（N2O）ガスとの化学
気相反応によってシリコン酸窒化膜（SiNxOy膜、x,yは
比率を示す）とし、さらにこのシリコン酸窒化膜を形成
後、酸化性雰囲気で熱処理する。その後、多結晶シリコ
ン膜等の導電体膜を積層しキャパシタを作成する。
シタ絶縁膜を、ジクロルシラン（SiH2Cl2）ガスとアン
モニア（NH3に）ガスと亜酸化窒素（N2O）ガスとの化学
気相反応によってシリコン酸窒化膜（SiNxOy膜、x,yは
比率を示す）とし、さらにこのシリコン酸窒化膜を形成
後、酸化性雰囲気で熱処理する。その後、多結晶シリコ
ン膜等の導電体膜を積層しキャパシタを作成する。
多結晶シリコン膜上のキャパシタ絶縁膜は熱酸化法に
よって形成されたシリコン酸化膜であった。
よって形成されたシリコン酸化膜であった。
多結晶シリコン膜上の熱酸化膜は500Å以下の厚みに
なると、リーク電流が大きくなったり、耐圧が低くなっ
たり、キャパシタ絶縁膜として用いる事ができなくな
る。膜厚を薄くする事によりキャパシタの面積を小さく
する事ができるが、上記の理由によりある程度以上キャ
パシタの面積を小さくする事ができず、微細化、高集積
化の妨げとなっていた。
なると、リーク電流が大きくなったり、耐圧が低くなっ
たり、キャパシタ絶縁膜として用いる事ができなくな
る。膜厚を薄くする事によりキャパシタの面積を小さく
する事ができるが、上記の理由によりある程度以上キャ
パシタの面積を小さくする事ができず、微細化、高集積
化の妨げとなっていた。
上記課題を解決するためにこの発明は、キャパシタ絶
縁膜に化学気相成長法（CVD法）で形成したシリコン酸
窒化膜を用いる。また、シリコン酸窒化膜の緻密化と界
面特性の安定化のために、酸化性雰囲気でシリコン酸窒
化膜を熱処理する。
縁膜に化学気相成長法（CVD法）で形成したシリコン酸
窒化膜を用いる。また、シリコン酸窒化膜の緻密化と界
面特性の安定化のために、酸化性雰囲気でシリコン酸窒
化膜を熱処理する。
シリコン酸窒化膜はそれ自体で熱酸化膜より高い耐圧
と高い破壊電流密度を有する。しかもシリコン酸化膜換
算で行うとさらに高い耐圧を持つ。また、酸化性雰囲気
で熱処理する事によりさらに良好な膜質と、より良好な
安定した界面特性を有する。特に、電子や正孔の電荷ト
ラップが減少するので、キャパシタ絶縁膜として使用で
きる。しかも200Å以下の膜でも均一性良く形成できる
ので、キャパシタ絶縁膜を薄くでき、キャパシタ面積を
小さくする事ができる。
と高い破壊電流密度を有する。しかもシリコン酸化膜換
算で行うとさらに高い耐圧を持つ。また、酸化性雰囲気
で熱処理する事によりさらに良好な膜質と、より良好な
安定した界面特性を有する。特に、電子や正孔の電荷ト
ラップが減少するので、キャパシタ絶縁膜として使用で
きる。しかも200Å以下の膜でも均一性良く形成できる
ので、キャパシタ絶縁膜を薄くでき、キャパシタ面積を
小さくする事ができる。
本発明の実施例を第１図（ａ）〜（ｃ）に示す。第１
図（ａ）に示すように、多結晶シリコン膜３の上にシリ
コン酸窒化膜４を積層する。このシリコン窒化膜は化学
気相成長法（Chemical Vapor Deposition,略してCVD
法）で形成される。すなわち、SiH2Cl2ガスとNH3ガスと
N2Oガスの少なくとも３種類のガスを700℃〜950℃の温
度に保持されたCVD反応炉で混合反応させる事によりシ
リコン酸窒化膜４を積層する。このシリコン酸窒化膜は
化学式でSiNxOyと記される。ｘとｙは比率を示し、生成
条件によって決定される。第１図（ａ）では所望の膜厚
を有するシリコン酸窒化膜である。超LSI時代にはシリ
コン酸窒化膜の厚みは500Å以下が妥当である。
図（ａ）に示すように、多結晶シリコン膜３の上にシリ
コン酸窒化膜４を積層する。このシリコン窒化膜は化学
気相成長法（Chemical Vapor Deposition,略してCVD
法）で形成される。すなわち、SiH2Cl2ガスとNH3ガスと
N2Oガスの少なくとも３種類のガスを700℃〜950℃の温
度に保持されたCVD反応炉で混合反応させる事によりシ
リコン酸窒化膜４を積層する。このシリコン酸窒化膜は
化学式でSiNxOyと記される。ｘとｙは比率を示し、生成
条件によって決定される。第１図（ａ）では所望の膜厚
を有するシリコン酸窒化膜である。超LSI時代にはシリ
コン酸窒化膜の厚みは500Å以下が妥当である。
次に、第１図（ｂ）に示すようにこのシリコン酸窒化
膜４の積層された半導体装置を酸化性雰囲気で熱処理す
る。酸化性雰囲気とは酸素（Ｏ2）を含んだ気流または
水蒸気（H2O）を含んだ気流などである。これらの酸素
や水分は100％の場合もあれば窒素（Ｎ2）やアルゴン
（Ar）などで希釈されている場合もあれば、減圧である
場合もあれば、高圧の場合もある。こうした酸化性雰囲
気の中で熱処理する事により、シリコン酸窒化膜の表面
はわずかに酸化され、また酸窒化膜４と多結晶シリコン
膜３との界面も安定化する。シリコン酸窒化膜４も緻密
化する。熱処理条件（温度、雰囲気など）を最適化する
事により、シリコン酸窒化膜４の膜厚も殆んど変化させ
ないようにする事もできる。酸窒化膜中を酸化剤が拡散
し多結晶シリコン膜界面をわずかに酸化させる事もでき
る。この熱処理により、シリコン酸窒化膜４はより安定
した膜となり、トラップ密度も低く良好なキャパシタ絶
縁膜となる。
膜４の積層された半導体装置を酸化性雰囲気で熱処理す
る。酸化性雰囲気とは酸素（Ｏ2）を含んだ気流または
水蒸気（H2O）を含んだ気流などである。これらの酸素
や水分は100％の場合もあれば窒素（Ｎ2）やアルゴン
（Ar）などで希釈されている場合もあれば、減圧である
場合もあれば、高圧の場合もある。こうした酸化性雰囲
気の中で熱処理する事により、シリコン酸窒化膜の表面
はわずかに酸化され、また酸窒化膜４と多結晶シリコン
膜３との界面も安定化する。シリコン酸窒化膜４も緻密
化する。熱処理条件（温度、雰囲気など）を最適化する
事により、シリコン酸窒化膜４の膜厚も殆んど変化させ
ないようにする事もできる。酸窒化膜中を酸化剤が拡散
し多結晶シリコン膜界面をわずかに酸化させる事もでき
る。この熱処理により、シリコン酸窒化膜４はより安定
した膜となり、トラップ密度も低く良好なキャパシタ絶
縁膜となる。
次に第１図（ｃ）に示すように上部ゲート電極５を形
成する。このゲート電極材料は、多結晶シリコン（Poly
Si）膜が一般的であるが、シリコン酸窒化膜は種々の材
料の侵入や拡散に対して強固であるため、100Å以下の
膜の場合でもタングステン（Ｗ）やモリブデン（Mo）あ
るいはチタン（Ti）などの高融点金属やそのシリサイド
をゲート電極として用いる事もできる。さらに、Alやポ
リサイド膜もゲート電極として用いる事ができる。また
Ｐ形元素であるボロン（Ｂ）も酸窒化膜中は拡散しにく
いため、Ｐ形PolySi電極を用いたキャパシタも作成でき
る。
成する。このゲート電極材料は、多結晶シリコン（Poly
Si）膜が一般的であるが、シリコン酸窒化膜は種々の材
料の侵入や拡散に対して強固であるため、100Å以下の
膜の場合でもタングステン（Ｗ）やモリブデン（Mo）あ
るいはチタン（Ti）などの高融点金属やそのシリサイド
をゲート電極として用いる事もできる。さらに、Alやポ
リサイド膜もゲート電極として用いる事ができる。また
Ｐ形元素であるボロン（Ｂ）も酸窒化膜中は拡散しにく
いため、Ｐ形PolySi電極を用いたキャパシタも作成でき
る。
さて、DRAM（ダイナミック・ランダム・アクセス・メ
モリ）や不揮発性メモリなどに本発明を適用する場合、
下のPolySi膜の構造はエッヂを持っており、このエッヂ
を含んだ絶縁膜の場合エッヂを含まない平坦な場合に比
べ一般に耐圧が劣化する。この原因はエッヂの角が細か
い凹凸を有するためであるが、本発明を用いれば耐圧劣
化を防止できる。この事を第２図に基づいて説明する。
第２図において、11は半導体基板、12は絶縁膜である。
13はPolySi電極で、14はシリコン酸窒化膜、15は上の電
極である。この関係は第１図と符合する。第２図におい
てはPolySi電極13のエッヂ部16を含む為に、本発明を用
いなければ耐圧が劣化する。本発明ではPolySi電極13の
上にシリコン酸窒化膜14を積層した後に酸化性雰囲気で
熱処理するので、PolySi電極13のエッヂがわずかに酸化
され、細かに凹凸が少なくなる。この結果、本発明のシ
リコン酸窒化膜14はPolySi電極13が平坦な場合と同様の
耐圧と膜質を得る事ができる。
モリ）や不揮発性メモリなどに本発明を適用する場合、
下のPolySi膜の構造はエッヂを持っており、このエッヂ
を含んだ絶縁膜の場合エッヂを含まない平坦な場合に比
べ一般に耐圧が劣化する。この原因はエッヂの角が細か
い凹凸を有するためであるが、本発明を用いれば耐圧劣
化を防止できる。この事を第２図に基づいて説明する。
第２図において、11は半導体基板、12は絶縁膜である。
13はPolySi電極で、14はシリコン酸窒化膜、15は上の電
極である。この関係は第１図と符合する。第２図におい
てはPolySi電極13のエッヂ部16を含む為に、本発明を用
いなければ耐圧が劣化する。本発明ではPolySi電極13の
上にシリコン酸窒化膜14を積層した後に酸化性雰囲気で
熱処理するので、PolySi電極13のエッヂがわずかに酸化
され、細かに凹凸が少なくなる。この結果、本発明のシ
リコン酸窒化膜14はPolySi電極13が平坦な場合と同様の
耐圧と膜質を得る事ができる。
さて、本発明ではキャパシタ絶縁膜として説明してき
たが、PolySi膜上に、500Å以下の絶縁膜を有する半導
体装置ならどんな半導体装置にも適用できる事は言うま
でもない。
たが、PolySi膜上に、500Å以下の絶縁膜を有する半導
体装置ならどんな半導体装置にも適用できる事は言うま
でもない。
この発明は以上説明したように、シリコン酸化膜より
誘電率が高いシリコン酸窒化膜をキャパシタ絶縁膜に用
いるので、非常に薄いシリコン酸窒化膜でも充分耐圧を
高く保持できる。また、酸化性雰囲気で熱処理する事に
より、酸窒化膜が緻密化しトラップの少ない膜を作る事
ができ、界面特性も安定化する。
誘電率が高いシリコン酸窒化膜をキャパシタ絶縁膜に用
いるので、非常に薄いシリコン酸窒化膜でも充分耐圧を
高く保持できる。また、酸化性雰囲気で熱処理する事に
より、酸窒化膜が緻密化しトラップの少ない膜を作る事
ができ、界面特性も安定化する。
第１図（ａ）〜（ｃ）はこの発明の製造方法の工程順断
面図、第２図はPolySi電極にエッヂを含む場合の本発明
の製造方法によって作成された半導体装置の構造を示す
断面図である。 1,11……半導体基板 2,12……絶縁膜 3,13……多結晶シリコン膜（PolySi電極） 4,14……シリコン酸窒化膜 5,15……上部電極
面図、第２図はPolySi電極にエッヂを含む場合の本発明
の製造方法によって作成された半導体装置の構造を示す
断面図である。 1,11……半導体基板 2,12……絶縁膜 3,13……多結晶シリコン膜（PolySi電極） 4,14……シリコン酸窒化膜 5,15……上部電極
Claims (3)
- 【請求項１】多結晶シリコン膜上に薄い絶縁膜を有する
半導体装置において、多結晶シリコン膜上にシリコン酸
窒化膜をCVD法により積層する工程と、前記シリコン酸
窒化膜を酸化性雰囲気で熱処理する工程と、前記シリコ
ン酸窒化膜の上に導電体膜を形成する工程を有する半導
体装置の製造方法。 - 【請求項２】前記シリコン酸窒化膜は、ジクロルシラン
ガスとアンモニアガスと亜酸化窒素ガスとの少なくとも
３種類の気体の化学気相反応によって形成した特許請求
の範囲第１項記載の半導体装置の製造方法。 - 【請求項３】前記多結晶シリコン膜上にシリコン酸窒化
膜を積層する工程の前に、前記多結晶シリコン膜をパタ
ーニングする工程を有する特許請求の範囲第１項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63139707A JP2764136B2 (ja) | 1988-06-07 | 1988-06-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63139707A JP2764136B2 (ja) | 1988-06-07 | 1988-06-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01308078A JPH01308078A (ja) | 1989-12-12 |
| JP2764136B2 true JP2764136B2 (ja) | 1998-06-11 |
Family
ID=15251547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63139707A Expired - Lifetime JP2764136B2 (ja) | 1988-06-07 | 1988-06-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2764136B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19717792A1 (de) * | 1997-04-26 | 1998-11-05 | Micronas Semiconductor Holding | Verfahren zum Herstellen einer Kapazitätsstruktur auf einem Siliziumsubstrat in einem MOS-Prozeß |
| KR100467475B1 (ko) * | 1997-12-30 | 2005-06-07 | 주식회사 하이닉스반도체 | 반도체장치의캐패시터형성방법 |
| JP2006173319A (ja) * | 2004-12-15 | 2006-06-29 | Sharp Corp | キャパシタを有する半導体装置の製造方法、キャパシタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62122223A (ja) * | 1985-11-22 | 1987-06-03 | Hitachi Ltd | 半導体装置の製造方法 |
-
1988
- 1988-06-07 JP JP63139707A patent/JP2764136B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01308078A (ja) | 1989-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3600326B2 (ja) | 不揮発性半導体メモリ装置およびその製造方法 | |
| KR930001736B1 (ko) | 반도체장치의 제조방법 | |
| US6037205A (en) | Method of forming capacitor for semiconductor device using N2 O gas | |
| US6787429B2 (en) | High-K dielectric materials and processes for manufacturing them | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| US6573197B2 (en) | Thermally stable poly-Si/high dielectric constant material interfaces | |
| JPS6410107B2 (ja) | ||
| JP2817645B2 (ja) | 半導体装置の製造方法 | |
| EP0252679B1 (en) | Semiconductor device having two electrodes with an insulating film between them | |
| JP3623075B2 (ja) | Ｐｔ膜の蝕刻方法及びこれを用いたＰｔ−ポリシリコンゲートの形成方法 | |
| JP2764136B2 (ja) | 半導体装置の製造方法 | |
| JP2004214608A (ja) | 半導体素子の製造方法 | |
| JP3156590B2 (ja) | 半導体装置及びその製造方法 | |
| JP2826324B2 (ja) | 半導体素子の製造方法 | |
| JP3247242B2 (ja) | 半導体装置の製造方法 | |
| JP2639451B2 (ja) | 半導体装置の製造方法 | |
| JPH0376272A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS62200755A (ja) | 半導体装置の製造方法 | |
| KR100451501B1 (ko) | 반도체메모리소자의캐패시터형성방법 | |
| KR100293721B1 (ko) | 탄탈륨 산화막을 유전막으로 갖는 캐패시터 제조방법 | |
| JP2000022095A (ja) | 半導体素子及びその製造方法 | |
| JP2612098B2 (ja) | 絶縁膜の製造方法 | |
| KR100203743B1 (ko) | 반도체 장치의 제조 방법 | |
| EP0454055B1 (en) | Semiconductor device and method for manufacturing the same | |
| EP0926711A2 (en) | Gate electrode fabrication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |