JP2006173319A

JP2006173319A - キャパシタを有する半導体装置の製造方法、キャパシタ

Info

Publication number: JP2006173319A
Application number: JP2004362963A
Authority: JP
Inventors: Kazuya Yamada; 和也山田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2004-12-15
Filing date: 2004-12-15
Publication date: 2006-06-29

Abstract

【課題】製造工程数を増加させることなく、所望の形状の配線パターンを形成可能な、キャパシタを有する半導体装置の製造方法を提供すること。
【解決手段】本発明のキャパシタを有する半導体装置の製造方法は、層間絶縁膜１上に導電体膜３ａ及びＳｉＯＮ膜５ａをこの順に形成する工程と、ＳｉＯＮ膜５ａ上にパターニングされたキャパシタ上部電極７を形成する工程と、前記ＳｉＯＮ膜５ａを反射防止膜として用いて、キャパシタ下部電極３及び配線パターン４を形成するためのレジストパターン９ａ，９ｂを形成する工程と、このレジストパターン９ａ，９ｂを用いてＳｉＯＮ膜５ａ及び導電体膜３ａをパターニングして、キャパシタ絶縁膜５、キャパシタ下部電極３及び配線パターン４を形成する工程を備え、ＳｉＯＮ膜５ａは、２４８ｎｍの光に対する屈折率が１．８５〜１．９０。
【選択図】図１

Description

本発明は、キャパシタを有する半導体装置の製造方法、及びキャパシタに関する。

図４を用いて、従来のキャパシタ構造を有する半導体装置の製造方法について説明する。

まず、半導体基板上の層間絶縁膜５１上に金属膜５３ａ及び絶縁膜５５ａをこの順に形成し、図４（ａ）に示す構造を得る。絶縁膜５５ａは、後工程でキャパシタ絶縁膜（図４（ｄ）の符号５５）に加工されるものであり、通常、ＳｉＮ膜又はＳｉＯ₂膜などからなる（例えば、特許文献１を参照）。

次に、絶縁膜５５ａ上に、パターニングされたキャパシタ上部電極５７を形成し、図４（ｂ）に示す構造を得る。

次に、絶縁膜５５ａ上に、キャパシタ下部電極及び配線パターンを形成するためのレジストパターン５９ａ，５９ｂを形成し、図４（ｃ）に示す構造を得る。配線パターンを形成するためのレジストパターン５９ｂは、矩形に形成されることが望ましいが、特にＫｒＦレーザー（波長２４８ｎｍ）のような短波長光を用いて露光を行う場合、下地層からの反射によって、所望の形状のレジストパターンを形成することが困難である。また、絶縁膜として通常使用されるＳｉＮ膜又はＳｉＯ₂膜は、ＫｒＦ又はＡｒＦレーザーといった微細素子形成に用いられる露光波長の光に対しては、吸光係数が実質的に０であり、その膜厚の変化に伴って露光光の反射率が大きく変化する。このため、得られるレジストパターンにもばらつきが生じやすい。従って、この従来の方法では所望形状の微細レジストパターンを安定して形成することは困難である。

次に、上記レジストパターンを用いて絶縁膜５５ａ及び金属膜５３ａをパターニングして、キャパシタ絶縁膜５５、キャパシタ下部電極５３及び配線パターン５４を形成し、図４（ｄ）に示す構造を得る。レジストパターン５９ｂが矩形に形成されていないので、配線パターン５４も通常は矩形に形成されない。

上記問題を解決するために、図４（ｂ）に示す基板上に樹脂などからなる反射防止膜を形成し、その上にレジストパターン５９ａ，５９ｂを形成する方法が考えられるが、製造工程数の増加に繋がるため、好ましくない。
特開平１１−１７１０８号公報

本発明は、係る事情に鑑みてなされたものであり、製造工程数を増加させることなく、所望の形状の配線パターンを形成可能な、キャパシタを有する半導体装置の製造方法を提供するものである。

本発明のキャパシタを有する半導体装置の製造方法は、層間絶縁膜上に導電体膜及びＳｉＯＮ膜をこの順に形成する工程と、ＳｉＯＮ膜上にパターニングされたキャパシタ上部電極を形成する工程と、前記ＳｉＯＮ膜を反射防止膜として用いて、キャパシタ下部電極及び配線パターンを形成するためのレジストパターンを形成する工程と、このレジストパターンを用いてＳｉＯＮ膜及び導電体膜をパターニングして、キャパシタ絶縁膜、キャパシタ下部電極及び配線パターンを形成する工程を備え、ＳｉＯＮ膜は、２４８ｎｍの光に対する屈折率が１．８５〜１．９０である。

本発明の発明者は、屈折率が１．８５〜１．９０のＳｉＯＮ膜は、吸光係数が０．３〜０．４３程度になることを見出した。そして、本発明では、このＳｉＯＮ膜を反射防止膜として用いてキャパシタ下部電極及び配線パターンを形成するためのレジストパターンを形成するので、下地層から反射光をＳｉＯＮ膜で吸収し、この反射光がレジストに照射されるのを防止することができる。従って、本発明によれば、形状が改善されたレジストパターンを得ることができ、その結果、形状が改善された配線パターンを得ることができる。

また、発明者は、屈折率が１．８５〜１．９０であるＳｉＯＮ膜は、キャパシタ絶縁膜として優れた特性を有することも見出した。
従って、屈折率が１．８５〜１．９０であるＳｉＯＮ膜を用いれば、製造工程数を増加させることなく、特性のよいキャパシタと、形状が改善された配線パターンを得ることができることが分かった。

１．層間絶縁膜
層間絶縁膜は、通常、ＳｉやＧａＡｓなどの半導体基板上に形成されているものである。この半導体基板には、通常、トランジスタなどの素子が形成されている。層間絶縁膜は、キャパシタや配線パターンの下地となるものであればよく、その材料や厚さなどは限定されない。

２．層間絶縁膜上に形成された導電体膜
導電体膜は、後工程とパターニングされてキャパシタ下部電極及び配線パターンとなる。従って、本発明では、キャパシタ下部電極と配線パターンは、同じ材料で同時に形成される。導電体膜の材料は特に限定されず、電極や配線として機能しうる種々の導電性材料、例えば不純物をドープしたポリシリコン、シリサイド、金属、合金若しくは金属窒化物などで形成することができる。導電体膜を金属、合金若しくは金属窒化物などで形成するとＭＩＭ(Metal-Insulator-Metal)型キャパシタとなり、ポリシリコンで形成するとＰＩＰ(Poly-Si-Insulator-Poly-Si)型キャパシタとなる。導電体膜は、単層でも多層でもよい。導電体膜は、好ましくは、ＴｉＮ／Ｔｉ／ＡｌＣｕ／ＴｉＮ／Ｔｉの多層膜からなる。このような膜を用いると、配線の信頼性(エレクトロマイグレーション)の点で有利である。

３．ＳｉＯＮ膜
ＳｉＯＮ膜は、２４８ｎｍの光に対する屈折率が１．８５〜１．９０であり、好ましくは、１．８７〜１．９０である。ＳｉＯＮ膜の屈折率は、膜内のＳｉ／Ｏ／Ｎ比と相関しており、Ｓｉ／Ｏ／Ｎ比の変化に伴って変化する。従って、ＳｉＯＮ膜を形成する際に使用するガス組成を変化させることによって、所望の屈折率を有するＳｉＯＮ膜を得ることができる。なお、屈折率は、分光エリプソメトリー（光の偏光状態の変化を測定し、屈折率(n)、吸光係数(k)、膜厚(d)をフィッティング解析にて算出する方法）により測定することができる。上記屈折率を有するＳｉＯＮ膜は、吸光係数が０．３〜０．４３程度になることが本発明の発明者によって見出された（表１を参照。）。このＳｉＯＮ膜はレジストパターンを形成する際の露光工程で下地層からの反射光を吸収することができるため、反射防止膜をして機能し、レジストパターンを精度よく形成するのに役立つ。なお、吸光係数は、分光エリプソメトリーにより測定することができる。また、このＳｉＯＮ膜は、後工程で加工されてキャパシタ絶縁膜となるが、上記屈折率を有するＳｉＯＮ膜は、キャパシタ絶縁膜としても優れた特性を有している（図３、表２を参照）。
ＳｉＯＮ膜の厚さは、限定されないが、２０〜１８０ｎｍであることが好ましく、４５〜５５ｎｍであることがさらに好ましい。このような膜厚のときに、本発明により得られる効果が大きくなるからである。

４．上部電極
上部電極は、上記絶縁膜上に形成された導電体膜をパターニングすることによって形成することができる。この導電体膜の材料は特に限定されず、電極として機能しうる種々の導電性材料、例えば不純物をドープしたポリシリコン、シリサイド、金属、合金若しくは金属窒化物などで形成することができる。上部電極は、例えば、ＴｉＮ，ＡｌＣｕ，ＡｌＳｉなどで形成することができる。上記導電体膜のパターニングは、ＳｉＯＮ膜を除去しないような条件で行う。このＳｉＯＮ膜は、上述のように、レジストパターンを形成する際の露光工程で反射防止膜として機能するからである。

５．レジストパターン
レジストパターンは、例えば、スピンコーティング法によって基板全面にレジストを塗布し、このレジストを所定のパターンを有するフォトマスクを介して露光し、露光されたレジストを現像することによって得られる。レジストパターンには、キャパシタ下部電極及び配線パターンを形成するためのパターンが含まれる。このようなレジストパターンは、好ましくは、１回のフォトリソグラフィ工程で形成される（すなわち、キャパシタ下部電極及び配線パターンを形成するためのパターンが１枚のフォトマスクに形成されている。）配線パターンを形成するためのパターンは、非常に微細になることがある。微細なパターンを形成する場合、露光工程での下地層（例えば、基板）からの反射光によってパターン形状が崩れる場合がある（図４（ｃ）を参照。）。本発明では、所定範囲の吸光係数を有するＳｉＯＮ膜を反射防止膜として用いることによって、下地層からの反射光がレジストに到達するのを防ぐため、微細な配線パターンを精度よく形成することができる。

６．パターニング
パターニングは、種々の方法で行うことができるが、微細な配線パターンを形成するために、ＲＩＥ法などによる異方性エッチングによって行うことが好ましい。パターニングは、上記レジストパターンを用いて行い、最初にＳｉＯＮ膜をパターニングしてキャパシタ絶縁膜を形成し、次に、導電体膜をパターニングしてキャパシタ下部電極及び配線パターンを形成する。本発明によれば微細なレジストパターンが精度よく形成されるため、そのレジストパターンを用いて形成される微細な配線パターンも精度よく形成される。

図１を用いて、本発明の実施例のキャパシタを有する半導体装置の製造方法について説明する。

まず、半導体基板上の層間絶縁膜１上に金属膜３ａ及びＳｉＯＮ膜５ａをこの順に形成し、図１（ａ）に示す構造を得た。金属膜３ａは、ＴｉＮ／Ｔｉ／ＡｌＣｕ／Ｔｉ／ＴｉＮの積層構造からなり、スパッタ法により形成した。この金属膜３ａは、後工程でキャパシタ部の下部電極とキャパシタ部以外での配線パターンに加工される（図１（ｄ）の符号３，４）。ＳｉＯＮ膜５ａは、キャパシタ用のＳｉＯＮ膜であり、プラズマＣＶＤ法によって形成した。ＳｉＯＮ膜を形成するためのガスは、ＳｉＨ₄／Ｎ₂／Ｎ₂Ｏの混合ガスとして、Ｎ₂及びＮ₂Ｏガス流量をそれぞれ１９００、１３０ｓｃｃｍで一定とし、ＳｉＨ₄ガス流量を６８，７５，８２ｓｃｃｍと変化させた。それぞれの条件で得られた膜の吸光係数を波長２４８ｎｍのレーザー（ＫｒＦエキシマレーザー）を用いて測定したところ、表１の結果が得られた。また、表１に示す値は、ＳｉＯ₂，ＳｉＮの吸光係数（２４８ｎｍ）が、それぞれ０．０００、０．００５であることを考えると非常に大きな値が得られたといえる。

得られたＳｉＯＮ膜は、厚さが、それぞれ５０．７〜５２．６ｎｍであり、比誘電率は、５．５〜５．７であった。ＳｉＯＮ膜の形成後、同一チャンバーでＮ₂ＯガスによりＳｉＯＮ膜表面を酸化させた。これにより、キャパシタ部以外の部分でＳｉＯＮ膜を反射防止膜として用いる際、ＳｉＯＮ膜表面の窒素によりＫｒＦ化学増幅型レジストの酸が消失し、レジストパターンが裾引き形状になるのを防止することが可能となる。

次に、ＳｉＯＮ膜５ａ上に、キャパシタ上部電極用のＴｉＮ（窒化チタン）膜をスパッタ法により形成した。次に、その上に、キャパシタ上部電極を形成するためのレジストパターンを形成した。上部電極は、数μｍ以上の大きなパターンのため、ポジ型Ｉ線レジストで形成した。ポジ型Ｉ線レジストの膜厚は、０．８μｍ〜１．５μｍ程度とした。この際、その他の回路部にはレジストパターンは形成しなかった。次に、このレジストパターンをマスクにしてドライエッチングにより、上記ＴｉＮ膜をパターニングしてキャパシタ上部電極７を形成し、図１（ｂ）に示す構造を得た。このエッチングは、ＴｉＮ膜に対してＳｉＯＮ膜５ａが高選択比となる条件で行い、ＳｉＯＮ膜５ａの膜減りを抑えた。なお、ＴｉＮ膜の代わりに、ＡｌＣｕやＡｌＳｉなどの金属膜を使用してもよい。

次に、ＳｉＯＮ膜５ａ上に、キャパシタ下部電極及び配線パターンを形成するためのレジストパターン９ａ，９ｂを形成し、図１（ｃ）に示す構造を得た。レジストパターン９ａ，９ｂは、具体的には、ＫｒＦ化学増幅型レジストを基板全面にスピンコートにより塗布し、次に、波長＝２４８ｎｍのＫｒＦレーザーを有する露光機を用いて露光、現像を行う工程により形成した。キャパシタ下部電極を形成するためのレジストパターン９ａは、数μｍ以上の大きなパターンであるが、配線パターンを形成するためのレジストパターン９ｂは、０．１５〜０．２０μｍ程度の微細なパターンとなることがある。短波長のＫｒＦレーザーを用いて、このような微細なパターンを形成する際、下地からの反射の影響により矩形なレジストパターンを形成することが困難となる場合がある。しかし、本実施例では、キャパシタ用の絶縁膜としてＳｉＯＮ膜５ａを使用しており、このＳｉＯＮ膜５ａは、上部電極７を形成した際に残存させており、配線パターンを形成するためのレジストパターン９ｂを形成する際に、反射防止膜として用いることができる。なお、本実施例のＳｉＯＮ膜５ａは、吸光係数がＳｉＯ₂，ＳｉＮ膜などよりもはるかに大きいので、反射防止膜として効果的に機能する。本実施例では、ＳｉＯＮ膜をキャパシタの絶縁膜に使用すると同時に、反射防止膜に使用するので、製造工程数を増加させることなく良好なレジストパターンを形成する事が可能となる。

次に、上記レジストパターン９ａ，９ｂを用いてＳｉＯＮ膜５ａ及び金属膜３ａをパターニングして、キャパシタ絶縁膜５、キャパシタ下部電極３及び配線パターン４を形成し、図１（ｄ）に示す構造を得た。

次に、層間絶縁膜、接続孔、上層配線などを形成し、キャパシタを有する半導体装置の製造を完了した。

（ＳｉＯＮ膜の評価）
上述の通り、本実施例のＳｉＯＮ膜は、吸収係数が大きいので配線パターンを形成するためのレジストパターン９ｂの形成する際の反射防止膜として効果的に機能する。ここで、このＳｉＯＮ膜のキャパシタ絶縁膜としての特性を評価する。一般に、キャパシタ絶縁膜は、その容量の印加電圧依存性が小さいことが求められており、容量と印加電圧との関係は、一般に次の式によって表される。

Ｃ_(V)＝Ｃ₍₀₎（１＋ａＶ＋ｂＶ²）［Ｆ］・・・（２）
（但し、Ｃ_(V)：印加電圧＝Ｖ［Ｖ］時の容量値、Ｃ₍₀₎：印加電圧＝０［Ｖ］時の容量値、Ｖ：印加電圧［Ｖ］、ａ，ｂ：定数）
上記ａ，ｂの定数は、一般的にキャパシタ容量の電圧依存性を表す指標として用いられ、キャパシタ絶縁膜の膜種や膜厚条件等によって異なる。また、電気特性としてはａ，ｂの値が小さいことが望ましい。このａ，ｂの値は下記のように表現される。
ａ：Ｖｃｃ１（Linear Voltage Coefficients）［ｐｐｍ／Ｖ］
ｂ：Ｖｃｃ２（Quadratic Voltage Coefficients）［ｐｐｍ／Ｖ²］
また、式（１）においてＶの値が＋Ｖであっても、−ＶであってもＣ_(V)が同一値になるためにＣ_(V)値は、Ｖ＝０において極小または極大を持つことが望ましい。

ここで、本実施例のキャパシタ及び従来のキャパシタ絶縁膜であるＳｉＯ₂膜、ＳｉＯＮ膜を備えるキャパシタについて、キャパシタ容量の電圧依存性を調べた。各キャパシタは、面積が１４７３７５μｍ²（５μｍ×５μｍ×５８９５個）であり、キャパシタ容量Ｃｏが１．０ｆＦ／μｍ²程度になるように作成した。

上記キャパシタについて容量と印加電圧との関係を調べた結果を図２、３及び表２に示す。図２（ａ）、（ｂ）は、それぞれ、ＳｉＮ膜（Ｐ−ＳｉＮ）、ＳｉＯ₂膜（Ｐ−ＳｉＯ２）についての結果を示し、図３（ａ）〜（ｃ）は、ＳｉＯＮ膜（Ｐ−ＳｉＯＮ）についての結果を示す（（ａ）〜（ｃ）は、それぞれ、ＳｉＨ₄ガス流量が６８，７５，８２ｓｃｃｍの場合に対応する））。

（考察）
図２及び図３を参照すると、グラフの極小又は極大は、図２（ａ）のＳｉＮ膜では約１．５Ｖ、図２（ｂ）のＳｉＯ₂膜では約−０．５Ｖ、図３（ａ）〜（ｃ）のＳｉＯＮ膜では、それぞれ、１Ｖ、０．５Ｖ，０Ｖとなっていることが分かる。ＳｉＮ膜の極小又は極大位置のずれが、他と比べて大きいことが分かる。

次に、表２を参照すると、屈折率が１．８７１又は１．８９９のＳｉＯＮ膜の場合（すなわち、ＳｉＨ₄ガス流量が６８，７５ｓｃｃｍの場合）に、Ｖｃｃ１、Ｖｃｃ２の両方の値が、最も小さくなっていることから、上記屈折率のＳｉＯＮ膜を備えるキャパシタでは電圧依存性が小さくなることが分かる。また、ＳｉＯ₂膜や、屈折率が１．９１９のＳｉＯＮ膜の場合に、Ｖｃｃ１、Ｖｃｃ２の値がどちらも非常に大きくなっており、ＳｉＯ₂膜や屈折率が１．９１９のＳｉＯＮ膜を備えるキャパシタでは電圧依存性が大きくなることが分かる。このことは、図２（ｂ）及び図３（ｃ）のグラフからも明らかである。

以上の観点を総合的に判断すると、屈折率が１．８５〜１．９０程度のＳｉＯＮ膜を有するキャパシタは、非常に良好な特性を有していることが分かる。従って、本発明によると、工程数を増加させることなく、微細な配線パターンを精度よく形成することができ、かつ、良好な特性を有するキャパシタを得ることができる。

本発明の実施例に係るキャパシタを有する半導体装置の製造工程を示す断面図である。ＳｉＮ膜及びＳｉＯ₂膜について、容量と印加電圧との関係を示すグラフである。ＳｉＯＮ膜について、容量と印加電圧との関係を示すグラフである。従来のキャパシタを有する半導体装置の製造工程を示す断面図である。

符号の説明

１，５１：層間絶縁膜３ａ，５３ａ：金属膜３，５３：キャパシタ下部電極４，５４：配線パターン５ａ：ＳｉＯＮ膜５，５５：キャパシタ絶縁膜７，５７：キャパシタ上部電極９ａ，９ｂ，５９ａ，５９ｂ：レジストパターン５５ａ：絶縁膜

Claims

層間絶縁膜上に導電体膜及びＳｉＯＮ膜をこの順に形成する工程と、
ＳｉＯＮ膜上にパターニングされたキャパシタ上部電極を形成する工程と、
前記ＳｉＯＮ膜を反射防止膜として用いて、キャパシタ下部電極及び配線パターンを形成するためのレジストパターンを形成する工程と、
このレジストパターンを用いてＳｉＯＮ膜及び導電体膜をパターニングして、キャパシタ絶縁膜、キャパシタ下部電極及び配線パターンを形成する工程を備え、
ＳｉＯＮ膜は、２４８ｎｍの光に対する屈折率が１．８５〜１．９０である、キャパシタを有する半導体装置の製造方法。
ＳｉＯＮ膜は、その膜厚が４５〜５５ｎｍである請求項１に記載の製造方法。
ＳｉＯＮ膜は、その膜厚が２０〜１８０ｎｍである請求項１に記載の製造方法。
導電体膜は、ＴｉＮ／Ｔｉ／ＡｌＣｕ／ＴｉＮ／Ｔｉの多層膜からなる請求項１に記載の製造方法。
下部電極とＳｉＯＮ膜と上部電極をこの順に重ねて備え、ＳｉＯＮ膜は、２４８ｎｍの光に対する屈折率が１．８５〜１．９０であることを特徴とするキャパシタ。
ＳｉＯＮ膜は、その膜厚が４５〜５５ｎｍである請求項５に記載のキャパシタ。
ＳｉＯＮ膜は、その膜厚が２０〜１８０ｎｍである請求項５に記載のキャパシタ。