JP4323872B2 - Ｍｉｍキャパシタ及びその製造方法 - Google Patents
Ｍｉｍキャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP4323872B2 JP4323872B2 JP2003168325A JP2003168325A JP4323872B2 JP 4323872 B2 JP4323872 B2 JP 4323872B2 JP 2003168325 A JP2003168325 A JP 2003168325A JP 2003168325 A JP2003168325 A JP 2003168325A JP 4323872 B2 JP4323872 B2 JP 4323872B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- film
- hard mask
- electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 123
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 150000004767 nitrides Chemical class 0.000 claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 35
- 239000010410 layer Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 22
- 239000007772 electrode material Substances 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 12
- 230000009977 dual effect Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 17
- 229920000642 polymer Polymers 0.000 description 10
- 230000007547 defect Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明に属する技術分野】
本発明は、ロジックアナログ半導体素子に関するものであり、より具体的にはデュアルダマシーン工程に適合するＭＩＭキャパシタ及びその製造方法に関するものである。
【０００２】
【従来の技術】
一般的にロジックアナログ素子に使用されるＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタはＡｌまたはＣｕのような配線金属をキャパシタ電極で形成するものと、窒化タンタルＴａＮのようなバリアーメタルをキャパシタ電極として形成するものがある。これらＭＩＭキャパシタ中、前記バリアー金属をキャパシタ電極として使用するＭＩＭキャパシタ工程が単純で電極物質の特性変化がないため広く使われている。
【０００３】
図１ないし図４は、従来のＭＩＭキャパシタを備えた半導体装置の製造方法を説明するための工程断面図を図示したものである。
【０００４】
図１を参照すると、通常のダマシーン工程により形成された銅配線１１０を備えた半導体基板１００上に下部窒化膜１２０を７００Åの厚み（膜厚）で形成し、下部窒化膜１２０上にキャパシタ電極用バリアー金属膜、例えばＴａＮ膜１３０を７００Åの厚みで形成する。前記ＴａＮ膜１３０上に感光膜１９０を８０００Åの厚みで被覆した後、キャパシタ電極が形成される部分にのみ残るようにパターニングする。
【０００５】
図２を参照すると、前記感光膜１９０をマスクにしてＴａＮ膜１３０の露出された部分をエッチングしてキャパシタ電極１３５を形成する。図３を参照すると、前記感光膜１９０を除去した後、基板全面に上部窒化膜１４０を３５０Åの厚みで蒸着する。
【０００６】
図４を参照すると、前記上部窒化膜１４０上に層間絶縁膜１５０を蒸着し、前記銅配線１１０とキャパシタ電極１３５が露出するように前記層間絶縁膜１５０と上、下部窒化膜１４０，１２０をエッチングしてビアホール１６１、１６５をそれぞれ形成する。以後、図面上には図示されてないが、通常のダマシーン工程を遂行して前記ビアホール１６１、１６５に金属配線を形成する。
【０００７】
前記したような従来のＭＩＭキャパシタを備えた半導体装置の製造方法は次のような問題点があった。第１の問題は、感光膜１９０をマスクにしてＴａＮ膜１３０をエッチングしてキャパシタ電極１３５を形成する時、前記感光膜１９０が８０００Å以上の厚みを持つため、多量のメタルポリマーを発生する。前記メタルポリマーはキャパシタ電極形成後、進行されるＨＦ洗浄時においても完全に除去されないために後続のパターン製作に難点が生じた。従って、前記メタルポリマーを完全に除去するためには乾式方式のポリマー除去工程が行われなければならないのだが、乾式エッチング工程によりキャパシタ電極１３５であるＴａＮ膜の表面にエッチング損傷が発生するという問題点があった。
【０００８】
第２の問題は、ポリマー除去により表面がエッチング損傷されたキャパシタ電極１３５上に層間絶縁膜１５０が蒸着されるため層間絶縁膜１５０形成時、上部窒化膜１４０または層間絶縁膜がリフティングされるという問題点があった。
【０００９】
第３の問題は、銅配線１１０上には上、下部窒化膜１２０、１４０が存在し、キャパシタ電極１３５上には、上部窒化膜１４０のみ存在して銅配線１１０とキャパシタ電極１３５の窒化膜は互いに違った厚みで形成される。従って、銅配線１１０とキャパシタ電極１３５上にビアホール１６１、１６５形成工程時、窒化膜のエッチング量が多いとキャパシタ電極の表面がエッチング損傷されるだけでなくポリマーが発生してキャパシタの電気的特性が変化するという問題点があり、窒化膜のエッチング量が少ないと銅配線１１０が露出されないオープン不良が発生するという問題点があった。さらに、銅配線１１０とキャパシタ電極１３５間の窒化膜の膜厚の差によりデュアルダマシーン工程を適用しにくいという問題点があった。よって、金属配線のオープン不良とキャパシタの特性変化を防ぐことのできるＭＩＭキャパシタを製造するための方法が要求された。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、前記したような従来技術の問題店を解決するためのものであり、ハードマスクを利用してキャパシタ電極用バリアー金属膜をエッチングすることにより、多量のポリマー発生を防ぎキャパシタ電極の表面エッチング損傷を防ぐことのできるＭＩＭキャパシタ及びその製造方法を提供することが目的である。
【００１１】
本発明の他の目的は、キャパシタ電極上部に形成される膜質のリフティングを防ぐことのできるＭＩＭキャパシタ及びその製造方法を提供することである。
【００１２】
【発明が解決するための手段】
このような目的を達成するための本発明は、金属配線を備えた半導体基板と；前記半導体基板上に形成された下部絶縁膜と；前記下部絶縁膜上に形成されたキャパシタ電極と；前記キャパシタ電極上に形成されたハードマスクと；基板全面に形成された上部絶縁膜を備えるＭＩＭキャパシタを提供することを特徴とする。
【００１３】
また、本発明は金属配線を備えた半導体基板上に下部絶縁膜、キャパシタ電極物質層、ハードマスク物質層を順に形成する段階と；感光膜を利用し金属配線上部のハードマスク物質層をエッチングしてハードマスクを形成する段階と；前記ハードマスクを利用しキャパシタ電極物質層をエッチングしてキャパシタ電極を形成する段階と；基板全面に上部絶縁膜を形成する段階で成り立つＭＩＭキャパシタの製造方法を提供する。
【００１４】
前記上部、下部絶縁膜とハードマスクは窒化膜で成り、前記金属配線上部の上、下部絶縁膜の総厚み（総膜厚）とキャパシタ電極上部の上部絶縁膜とハードマスクの総厚みの厚み差が０から約２００Åになるように、前記ハードマスクとキャパシタ電極物質層のエッチング選択比が約５：１ないし約１０：１である条件でキャパシタ電極物質層がエッチングされる。
【００１５】
また、本発明は第１金属配線を備えた半導体基板上に下部絶縁膜とキャパシタ電極物質層を形成する段階と；前記キャパシタ電極物質層上に前記ハードマスクを形成する段階と；前記ハードマスクを利用しキャパシタ電極物質層をエッチングしてキャパシタ電極を形成する段階と；基板全面に上部絶縁膜を形成する段階と；基板全面に層間絶縁膜を形成する段階と；前記層間絶縁膜と上、下部絶縁膜、そしてハードマスクをエッチングして第１金属配線とキャパシタ電極をそれぞれ露出させるビアホールを形成する段階で成り立つＭＩＭキャパシタを備えた半導体装置の製造方法を提供することを特徴とする。
【００１６】
前記ビアホール形成後、デュアルダマシーン工程を遂行して銅配線及びキャパシタ電極用金属配線を形成する段階をさらに含める。
【００１７】
【発明の実施の形態】
以下、本発明をより具体的に説明するために本発明による実施例を添付図面を参照しながらより詳しく説明することにする。
【００１８】
図５ないし図９は本発明の実施例によるＭＩＭキャパシタを備えた半導体装置の製造方法を説明するための工程断面図を図示したものである。
【００１９】
図５を参照すると、通常的なダマシーン工程により銅配線２１０が形成された半導体基板２００上にエッチストッパー用絶縁膜で下部窒化膜２２０を約８５０Åの厚みで蒸着し、前記下部窒化膜２２０上にキャパシタ電極用バリアー金属膜、例えばＴａＮ膜２３０を約７００Åの厚みで形成する。
【００２０】
続いて、前記ＴａＮ膜２３０上にハードマスク用窒化膜２４０を約１０００Åの厚みで蒸着し、前記窒化膜２４０上に約８０００Å以上の厚みを持つ感光膜２９０を塗布した後、キャパシタ電極が形成される部分のみ残るようにパターニングする。
【００２１】
図６を参照すると、前記感光膜２９０をマスクとして窒化膜２４０の露出された部分をエッチングしてハードマスク２４５を形成し、前記感光膜２９０を除去する。図７を参照すると、前記ハードマスク２４５を利用してその下部のＴａＮ膜２３０をエッチングしてキャパシタ電極２３５を形成する。
【００２２】
この時、ＴａＮ膜２３０とハードマスク用窒化膜２４０の選択比が約５：１ないし約１０：１である条件で、前記ＴａＮ膜２３０をエッチングしてくれる。従って、ＴａＮ膜２３０をエッチングしてキャパシタ電極２３５を形成する時、キャパシタ電極２３５上部に存在するハードマスク２４５用窒化膜の厚みが銅配線２１０上部の下部窒化膜２２０の厚みと同程度にする。
【００２３】
本発明の実施例では、前記銅配線２１０上部の窒化膜とキャパシタ電極２３５上部の窒化膜の厚み差が０ないし約２００Åになるようにエッチングする。例えば、オーバーエッチングを勘案して約１０００ÅのＴａＮ膜２３０をターゲットにエッチングした場合には、ハードマスク２４０の厚みは約８００Å程度になり、下部窒化膜２２０の厚みは約７００Å程度になる。
【００２４】
また、本発明の実施例では、ＴａＮ膜２３０が露出されない状態で感光膜２９０を利用してハードマスク２４５用窒化膜をエッチングし、また感光膜２９０を除去した後、ハードマスクを利用してＴａＮ膜２３０をエッチングしてくれるため、感光膜２９０の厚みはキャパシタ電極形成に全く影響を及ぼさない。
【００２５】
つまり、ハードマスク用窒化膜のエッチングの時、ＴａＮ膜が露出されないため多量のポリマー発生が防がれる。従って、後続のポリマーを除去するための乾式エッチング工程が必要ないため、キャパシタ電極表面のエッチング損傷を防ぎキャパシタ電極の特性変化を防ぐことができる。
【００２６】
図８を参照すると、基板全面に上部窒化膜２５０を約３５０Åの厚みで蒸着する。前記窒化膜２５０の形成後、銅配線２１０上部の窒化膜２２０、２５０の総厚みとキャパシタ電極２３５上部の窒化膜２４５，２５０の総厚みは０ないし２００Åの厚み差を維持するようになる。
【００２７】
図面上には図示されてないが、前記キャパシタ電極２３５がＭＩＭキャパシタの下部プレートとして作用し、上部窒化膜２５０がＭＩＭキャパシタの誘電膜として作用する場合、前記上部窒化膜２５０上にはバリアー金属膜、例えばＴａＮ膜でできたＭＩＭキャパシタの上部プレートが形成され、この時上部窒化膜２５０は製造されるＭＩＭキャパシタの特性によりその厚みが定まる。
【００２８】
図９を参照にすると、基板全面に層間絶縁膜２６０を蒸着した後、パターニングして同配線２１０とキャパシタ電極２３５を露出させる金属配線用ビアホール２７１、２７５をそれぞれ形成する。以後図面上には図示されてないが、ダマシーン工程、例えばデュアルダマシーン工程を遂行して前記ビアホール２７１、２７５に金属配線を形成する。
【００２９】
本発明の実施例では、キャパシタ電極表面のエッチング損傷が発生しないため窒化膜２４０または層間絶縁膜２６０のリフティング現象は発生しない。また、銅配線２１０上部とキャパシタ電極２３５上部の窒化膜の厚みがほぼ類似するので、銅配線のオープン不良なしでビアホールを容易に形成でき、後続の金属配線を形成する時、デュアルダマシーン工程を適用できる。
【００３０】
図１０及び図１１は従来の感光膜マスク（ＰＲ Ｍａｓｋ）を使用してキャパシタ電極を形成した場合と本発明のハードマスク（Ｈａｒｄ Ｍａｓｋ）を利用してキャパシタ電極を形成した場合において、単位容量分布（ｕｎｉｔ ｃａｐａｃｉｔａｎｃｅ）と漏洩電流特性をそれぞれ図示したものである。図１０及び図１１から、従来に比べて本発明のハードマスクを利用したキャパシタ形成方法がキャパシタフェイル（fail）及び漏洩電流を減少することができることがわかる。
【００３１】
【発明の効果】
前記したような本発明の実施例によると、ハードマスクを利用しバリアー金属膜であるＴＡＮ膜をエッチングしてキャパシタ電極を形成することにより、多量のポリマー発生を防ぎ、それによりキャパシタ電極表面のエッチング損傷を防げるだけでなく後続工程により蒸着される膜質のリフティング現象を防ぐことができるという効果がある。
【００３２】
また、本発明の銅配線上部の窒化膜の総厚みとキャパシタ電極上部の窒化膜の総厚みの厚み差が０ないし約２００Åになるように調節することによって後続のビアホール形成時銅配線のオープン不良を防げるだけでなくキャパシタ電極の特性変化を防ぐことができるという効果がある。
【図面の簡単な説明】
【図１】 従来のＭＩＭキャパシタを備えた半導体装置の製造方法を説明するための工程断面図である。
【図２】 従来のＭＩＭキャパシタを備えた半導体装置の製造方法を説明するための工程断面図である。
【図３】 従来のＭＩＭキャパシタを備えた半導体装置の製造方法を説明するための工程断面図である。
【図４】 従来のＭＩＭキャパシタを備えた半導体装置の製造方法を説明するための工程断面図である。
【図５】 本発明の実施例によるＭＩＭキャパシタを備えた半導体装置の製造方法を説明するため工程断面図である。
【図６】 本発明の実施例によるＭＩＭキャパシタを備えた半導体装置の製造方法を説明するため工程断面図である。
【図７】 本発明の実施例によるＭＩＭキャパシタを備えた半導体装置の製造方法を説明するため工程断面図である。
【図８】 本発明の実施例によるＭＩＭキャパシタを備えた半導体装置の製造方法を説明するため工程断面図である。
【図９】 本発明の実施例によるＭＩＭキャパシタを備えた半導体装置の製造方法を説明するため工程断面図である。
【図１０】 従来及び本発明のＭＩＭキャパシタの単位容量分布をあらわした図面である。
【図１１】 従来及び本発明のＭＩＭキャパシタの漏洩電流特性をあらわした図面である。
【符号の説明】
２００ 半導体基板
２１０ 銅配線
２２０，２５０ 窒化膜
２３０ ＴａＮ膜
２３５ キャパシタ電極
２４０ ハードマスク
２６０ 層間絶縁膜
２７１，２７５ ビアホール
【発明に属する技術分野】
本発明は、ロジックアナログ半導体素子に関するものであり、より具体的にはデュアルダマシーン工程に適合するＭＩＭキャパシタ及びその製造方法に関するものである。
【０００２】
【従来の技術】
一般的にロジックアナログ素子に使用されるＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタはＡｌまたはＣｕのような配線金属をキャパシタ電極で形成するものと、窒化タンタルＴａＮのようなバリアーメタルをキャパシタ電極として形成するものがある。これらＭＩＭキャパシタ中、前記バリアー金属をキャパシタ電極として使用するＭＩＭキャパシタ工程が単純で電極物質の特性変化がないため広く使われている。
【０００３】
図１ないし図４は、従来のＭＩＭキャパシタを備えた半導体装置の製造方法を説明するための工程断面図を図示したものである。
【０００４】
図１を参照すると、通常のダマシーン工程により形成された銅配線１１０を備えた半導体基板１００上に下部窒化膜１２０を７００Åの厚み（膜厚）で形成し、下部窒化膜１２０上にキャパシタ電極用バリアー金属膜、例えばＴａＮ膜１３０を７００Åの厚みで形成する。前記ＴａＮ膜１３０上に感光膜１９０を８０００Åの厚みで被覆した後、キャパシタ電極が形成される部分にのみ残るようにパターニングする。
【０００５】
図２を参照すると、前記感光膜１９０をマスクにしてＴａＮ膜１３０の露出された部分をエッチングしてキャパシタ電極１３５を形成する。図３を参照すると、前記感光膜１９０を除去した後、基板全面に上部窒化膜１４０を３５０Åの厚みで蒸着する。
【０００６】
図４を参照すると、前記上部窒化膜１４０上に層間絶縁膜１５０を蒸着し、前記銅配線１１０とキャパシタ電極１３５が露出するように前記層間絶縁膜１５０と上、下部窒化膜１４０，１２０をエッチングしてビアホール１６１、１６５をそれぞれ形成する。以後、図面上には図示されてないが、通常のダマシーン工程を遂行して前記ビアホール１６１、１６５に金属配線を形成する。
【０００７】
前記したような従来のＭＩＭキャパシタを備えた半導体装置の製造方法は次のような問題点があった。第１の問題は、感光膜１９０をマスクにしてＴａＮ膜１３０をエッチングしてキャパシタ電極１３５を形成する時、前記感光膜１９０が８０００Å以上の厚みを持つため、多量のメタルポリマーを発生する。前記メタルポリマーはキャパシタ電極形成後、進行されるＨＦ洗浄時においても完全に除去されないために後続のパターン製作に難点が生じた。従って、前記メタルポリマーを完全に除去するためには乾式方式のポリマー除去工程が行われなければならないのだが、乾式エッチング工程によりキャパシタ電極１３５であるＴａＮ膜の表面にエッチング損傷が発生するという問題点があった。
【０００８】
第２の問題は、ポリマー除去により表面がエッチング損傷されたキャパシタ電極１３５上に層間絶縁膜１５０が蒸着されるため層間絶縁膜１５０形成時、上部窒化膜１４０または層間絶縁膜がリフティングされるという問題点があった。
【０００９】
第３の問題は、銅配線１１０上には上、下部窒化膜１２０、１４０が存在し、キャパシタ電極１３５上には、上部窒化膜１４０のみ存在して銅配線１１０とキャパシタ電極１３５の窒化膜は互いに違った厚みで形成される。従って、銅配線１１０とキャパシタ電極１３５上にビアホール１６１、１６５形成工程時、窒化膜のエッチング量が多いとキャパシタ電極の表面がエッチング損傷されるだけでなくポリマーが発生してキャパシタの電気的特性が変化するという問題点があり、窒化膜のエッチング量が少ないと銅配線１１０が露出されないオープン不良が発生するという問題点があった。さらに、銅配線１１０とキャパシタ電極１３５間の窒化膜の膜厚の差によりデュアルダマシーン工程を適用しにくいという問題点があった。よって、金属配線のオープン不良とキャパシタの特性変化を防ぐことのできるＭＩＭキャパシタを製造するための方法が要求された。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、前記したような従来技術の問題店を解決するためのものであり、ハードマスクを利用してキャパシタ電極用バリアー金属膜をエッチングすることにより、多量のポリマー発生を防ぎキャパシタ電極の表面エッチング損傷を防ぐことのできるＭＩＭキャパシタ及びその製造方法を提供することが目的である。
【００１１】
本発明の他の目的は、キャパシタ電極上部に形成される膜質のリフティングを防ぐことのできるＭＩＭキャパシタ及びその製造方法を提供することである。
【００１２】
【発明が解決するための手段】
このような目的を達成するための本発明は、金属配線を備えた半導体基板と；前記半導体基板上に形成された下部絶縁膜と；前記下部絶縁膜上に形成されたキャパシタ電極と；前記キャパシタ電極上に形成されたハードマスクと；基板全面に形成された上部絶縁膜を備えるＭＩＭキャパシタを提供することを特徴とする。
【００１３】
また、本発明は金属配線を備えた半導体基板上に下部絶縁膜、キャパシタ電極物質層、ハードマスク物質層を順に形成する段階と；感光膜を利用し金属配線上部のハードマスク物質層をエッチングしてハードマスクを形成する段階と；前記ハードマスクを利用しキャパシタ電極物質層をエッチングしてキャパシタ電極を形成する段階と；基板全面に上部絶縁膜を形成する段階で成り立つＭＩＭキャパシタの製造方法を提供する。
【００１４】
前記上部、下部絶縁膜とハードマスクは窒化膜で成り、前記金属配線上部の上、下部絶縁膜の総厚み（総膜厚）とキャパシタ電極上部の上部絶縁膜とハードマスクの総厚みの厚み差が０から約２００Åになるように、前記ハードマスクとキャパシタ電極物質層のエッチング選択比が約５：１ないし約１０：１である条件でキャパシタ電極物質層がエッチングされる。
【００１５】
また、本発明は第１金属配線を備えた半導体基板上に下部絶縁膜とキャパシタ電極物質層を形成する段階と；前記キャパシタ電極物質層上に前記ハードマスクを形成する段階と；前記ハードマスクを利用しキャパシタ電極物質層をエッチングしてキャパシタ電極を形成する段階と；基板全面に上部絶縁膜を形成する段階と；基板全面に層間絶縁膜を形成する段階と；前記層間絶縁膜と上、下部絶縁膜、そしてハードマスクをエッチングして第１金属配線とキャパシタ電極をそれぞれ露出させるビアホールを形成する段階で成り立つＭＩＭキャパシタを備えた半導体装置の製造方法を提供することを特徴とする。
【００１６】
前記ビアホール形成後、デュアルダマシーン工程を遂行して銅配線及びキャパシタ電極用金属配線を形成する段階をさらに含める。
【００１７】
【発明の実施の形態】
以下、本発明をより具体的に説明するために本発明による実施例を添付図面を参照しながらより詳しく説明することにする。
【００１８】
図５ないし図９は本発明の実施例によるＭＩＭキャパシタを備えた半導体装置の製造方法を説明するための工程断面図を図示したものである。
【００１９】
図５を参照すると、通常的なダマシーン工程により銅配線２１０が形成された半導体基板２００上にエッチストッパー用絶縁膜で下部窒化膜２２０を約８５０Åの厚みで蒸着し、前記下部窒化膜２２０上にキャパシタ電極用バリアー金属膜、例えばＴａＮ膜２３０を約７００Åの厚みで形成する。
【００２０】
続いて、前記ＴａＮ膜２３０上にハードマスク用窒化膜２４０を約１０００Åの厚みで蒸着し、前記窒化膜２４０上に約８０００Å以上の厚みを持つ感光膜２９０を塗布した後、キャパシタ電極が形成される部分のみ残るようにパターニングする。
【００２１】
図６を参照すると、前記感光膜２９０をマスクとして窒化膜２４０の露出された部分をエッチングしてハードマスク２４５を形成し、前記感光膜２９０を除去する。図７を参照すると、前記ハードマスク２４５を利用してその下部のＴａＮ膜２３０をエッチングしてキャパシタ電極２３５を形成する。
【００２２】
この時、ＴａＮ膜２３０とハードマスク用窒化膜２４０の選択比が約５：１ないし約１０：１である条件で、前記ＴａＮ膜２３０をエッチングしてくれる。従って、ＴａＮ膜２３０をエッチングしてキャパシタ電極２３５を形成する時、キャパシタ電極２３５上部に存在するハードマスク２４５用窒化膜の厚みが銅配線２１０上部の下部窒化膜２２０の厚みと同程度にする。
【００２３】
本発明の実施例では、前記銅配線２１０上部の窒化膜とキャパシタ電極２３５上部の窒化膜の厚み差が０ないし約２００Åになるようにエッチングする。例えば、オーバーエッチングを勘案して約１０００ÅのＴａＮ膜２３０をターゲットにエッチングした場合には、ハードマスク２４０の厚みは約８００Å程度になり、下部窒化膜２２０の厚みは約７００Å程度になる。
【００２４】
また、本発明の実施例では、ＴａＮ膜２３０が露出されない状態で感光膜２９０を利用してハードマスク２４５用窒化膜をエッチングし、また感光膜２９０を除去した後、ハードマスクを利用してＴａＮ膜２３０をエッチングしてくれるため、感光膜２９０の厚みはキャパシタ電極形成に全く影響を及ぼさない。
【００２５】
つまり、ハードマスク用窒化膜のエッチングの時、ＴａＮ膜が露出されないため多量のポリマー発生が防がれる。従って、後続のポリマーを除去するための乾式エッチング工程が必要ないため、キャパシタ電極表面のエッチング損傷を防ぎキャパシタ電極の特性変化を防ぐことができる。
【００２６】
図８を参照すると、基板全面に上部窒化膜２５０を約３５０Åの厚みで蒸着する。前記窒化膜２５０の形成後、銅配線２１０上部の窒化膜２２０、２５０の総厚みとキャパシタ電極２３５上部の窒化膜２４５，２５０の総厚みは０ないし２００Åの厚み差を維持するようになる。
【００２７】
図面上には図示されてないが、前記キャパシタ電極２３５がＭＩＭキャパシタの下部プレートとして作用し、上部窒化膜２５０がＭＩＭキャパシタの誘電膜として作用する場合、前記上部窒化膜２５０上にはバリアー金属膜、例えばＴａＮ膜でできたＭＩＭキャパシタの上部プレートが形成され、この時上部窒化膜２５０は製造されるＭＩＭキャパシタの特性によりその厚みが定まる。
【００２８】
図９を参照にすると、基板全面に層間絶縁膜２６０を蒸着した後、パターニングして同配線２１０とキャパシタ電極２３５を露出させる金属配線用ビアホール２７１、２７５をそれぞれ形成する。以後図面上には図示されてないが、ダマシーン工程、例えばデュアルダマシーン工程を遂行して前記ビアホール２７１、２７５に金属配線を形成する。
【００２９】
本発明の実施例では、キャパシタ電極表面のエッチング損傷が発生しないため窒化膜２４０または層間絶縁膜２６０のリフティング現象は発生しない。また、銅配線２１０上部とキャパシタ電極２３５上部の窒化膜の厚みがほぼ類似するので、銅配線のオープン不良なしでビアホールを容易に形成でき、後続の金属配線を形成する時、デュアルダマシーン工程を適用できる。
【００３０】
図１０及び図１１は従来の感光膜マスク（ＰＲ Ｍａｓｋ）を使用してキャパシタ電極を形成した場合と本発明のハードマスク（Ｈａｒｄ Ｍａｓｋ）を利用してキャパシタ電極を形成した場合において、単位容量分布（ｕｎｉｔ ｃａｐａｃｉｔａｎｃｅ）と漏洩電流特性をそれぞれ図示したものである。図１０及び図１１から、従来に比べて本発明のハードマスクを利用したキャパシタ形成方法がキャパシタフェイル（fail）及び漏洩電流を減少することができることがわかる。
【００３１】
【発明の効果】
前記したような本発明の実施例によると、ハードマスクを利用しバリアー金属膜であるＴＡＮ膜をエッチングしてキャパシタ電極を形成することにより、多量のポリマー発生を防ぎ、それによりキャパシタ電極表面のエッチング損傷を防げるだけでなく後続工程により蒸着される膜質のリフティング現象を防ぐことができるという効果がある。
【００３２】
また、本発明の銅配線上部の窒化膜の総厚みとキャパシタ電極上部の窒化膜の総厚みの厚み差が０ないし約２００Åになるように調節することによって後続のビアホール形成時銅配線のオープン不良を防げるだけでなくキャパシタ電極の特性変化を防ぐことができるという効果がある。
【図面の簡単な説明】
【図１】 従来のＭＩＭキャパシタを備えた半導体装置の製造方法を説明するための工程断面図である。
【図２】 従来のＭＩＭキャパシタを備えた半導体装置の製造方法を説明するための工程断面図である。
【図３】 従来のＭＩＭキャパシタを備えた半導体装置の製造方法を説明するための工程断面図である。
【図４】 従来のＭＩＭキャパシタを備えた半導体装置の製造方法を説明するための工程断面図である。
【図５】 本発明の実施例によるＭＩＭキャパシタを備えた半導体装置の製造方法を説明するため工程断面図である。
【図６】 本発明の実施例によるＭＩＭキャパシタを備えた半導体装置の製造方法を説明するため工程断面図である。
【図７】 本発明の実施例によるＭＩＭキャパシタを備えた半導体装置の製造方法を説明するため工程断面図である。
【図８】 本発明の実施例によるＭＩＭキャパシタを備えた半導体装置の製造方法を説明するため工程断面図である。
【図９】 本発明の実施例によるＭＩＭキャパシタを備えた半導体装置の製造方法を説明するため工程断面図である。
【図１０】 従来及び本発明のＭＩＭキャパシタの単位容量分布をあらわした図面である。
【図１１】 従来及び本発明のＭＩＭキャパシタの漏洩電流特性をあらわした図面である。
【符号の説明】
２００ 半導体基板
２１０ 銅配線
２２０，２５０ 窒化膜
２３０ ＴａＮ膜
２３５ キャパシタ電極
２４０ ハードマスク
２６０ 層間絶縁膜
２７１，２７５ ビアホール
Claims (10)
- 金属配線を備えた半導体基板と；
前記半導体基板上に形成された下部絶縁膜と；
前記下部絶縁膜上に形成されたキャパシタ下部電極と；
前記キャパシタ電極上に形成されたハードマスクと；
基板全面に形成された上部絶縁膜と；
前記上部絶縁膜上に形成されたキャパシタ上部電極と；を備え、
前記キャパシタ下部電極及びキャパシタ上部電極はバリアー金属膜でなり、
前記ハードマスクは窒化膜でなり、
前記バリアー金属膜はＴａＮ膜でなることを特徴とするＭＩＭキャパシタ。 - 請求項１に記載のＭＩＭキャパシタにおいて、前記上、下部絶縁膜は窒化膜でなっていることを特徴とするＭＩＭキャパシタ。
- 請求項１に記載のＭＩＭキャパシタにおいて、前記金属配線上部の上、下部絶縁膜の総厚みとキャパシタ電極上部の上部絶縁膜とハードマスクの総厚みの厚み差は０から２００Åの範囲であることを特徴とするＭＩＭキャパシタ。
- 金属配線を備えた半導体基板上に下部絶縁膜、キャパシタ電極物質層、ハードマスク物質層を順に形成する段階と；
感光膜を利用してハードマスク物質層をエッチングしてハードマスクを形成する段階と；
前記ハードマスクを利用してキャパシタ電極物質層をエッチングしてキャパシタ下部電極を形成する段階と；
基板全面に上部絶縁膜を形成する段階と；
前記上部絶縁膜上にキャパシタ上部電極を形成する段階と；を備え、
前記キャパシタ下部電極及びキャパシタ上部電極はバリアー金属膜でなり、
前記ハードマスクは窒化膜でなり、
前記バリアー金属膜はＴａＮ膜でなることを特徴とするＭＩＭキャパシタの製造方法。 - 請求項４に記載のＭＩＭキャパシタの製造方法において、前記上、下部絶縁膜は窒化膜でなっていることを特徴とするＭＩＭキャパシタの製造方法。
- 請求項４に記載のＭＩＭキャパシタの製造方法において、前記金属配線上部の上、下部絶縁膜の総厚みとキャパシタ電極上部の上部絶縁膜とハードマスクの総厚みの厚み差は０から２００Åの範囲であることを特徴とするＭＩＭキャパシタの製造方法。
- 請求項４に記載のＭＩＭキャパシタの製造方法において、前記感光膜は８０００Å以上の厚みを持つことを特徴とするＭＩＭキャパシタの製造方法。
- 請求項４に記載のＭＩＭキャパシタの製造方法において、前記キャパシタ電極形成時、前記ハードマスクとキャパシタ電極は５：１または１０：１のエッチング選択比を持つことを特徴とするＭＩＭキャパシタの製造方法。
- 第１金属配線を備えた半導体基板上に下部絶縁膜とキャパシタ電極物質層を形成する段階と；
前記キャパシタ電極物質層上に前記ハードマスクを形成する段階と；
前記ハードマスクを利用してキャパシタ電極物質層をエッチングしてキャパシタ下部電極を形成する段階と；
基板全面に上部絶縁膜を形成する段階と；
前記上部絶縁膜上にキャパシタ上部電極を形成する段階と；
基板全面に層間絶縁膜を形成する段階と；
前記層間絶縁膜及び上、下部絶縁膜とハードマスクをエッチングして第１金属配線とキャパシタ電極をそれぞれ露出させるビアホールを形成する段階とを備え、
前記キャパシタ下部電極及びキャパシタ上部電極はバリアー金属膜でなり、
前記ハードマスクは窒化膜でなり、
前記バリアー金属膜はＴａＮ膜でなり、
第１金属配線上部の上、下部絶縁膜の総厚みとキャパシタ電極上部の上部絶縁膜とハードマスクの総厚みの厚み差が０から２００Åの範囲になるように、前記ハードマスクとキャパシタ電極物質層のエッチング選択比が５：１または１０：１である条件で、前記キャパシタ電極物質層をエッチングすることを特徴とするＭＩＭキャパシタを備えた半導体装置の製造方法。 - 請求項９に記載のＭＩＭキャパシタを備えた半導体装置の製造方法おいて、デュアルダマシーン工程を遂行して前記ビアホールに第２金属配線を形成する段階をさらに含めることを特徴とする半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0033733A KR100456829B1 (ko) | 2002-06-17 | 2002-06-17 | 듀얼다마신공정에 적합한 엠아이엠 캐패시터 및 그의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004023104A JP2004023104A (ja) | 2004-01-22 |
| JP4323872B2 true JP4323872B2 (ja) | 2009-09-02 |
Family
ID=29728683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003168325A Expired - Fee Related JP4323872B2 (ja) | 2002-06-17 | 2003-06-12 | Ｍｉｍキャパシタ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20030231458A1 (ja) |
| JP (1) | JP4323872B2 (ja) |
| KR (1) | KR100456829B1 (ja) |
| TW (1) | TWI227950B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060006592A (ko) * | 2004-07-16 | 2006-01-19 | 매그나칩 반도체 유한회사 | Ｍｉｍ 캐패시터 및 그 제조 방법 |
| CN100388067C (zh) * | 2005-05-17 | 2008-05-14 | 友达光电股份有限公司 | 导线结构及其制造方法 |
| KR100870178B1 (ko) | 2005-08-10 | 2008-11-25 | 삼성전자주식회사 | 엠아이엠 커패시터를 구비하는 반도체 소자들 및 그제조방법들 |
| KR101064287B1 (ko) * | 2005-08-23 | 2011-09-14 | 매그나칩 반도체 유한회사 | Ｍｉｍ 커패시터 제조방법 |
| US20070048962A1 (en) * | 2005-08-26 | 2007-03-01 | Texas Instruments Incorporated | TaN integrated circuit (IC) capacitor formation |
| KR100727711B1 (ko) * | 2006-06-15 | 2007-06-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 ｍｉｍ 커패시터 형성 방법 |
| US7488643B2 (en) * | 2006-06-21 | 2009-02-10 | International Business Machines Corporation | MIM capacitor and method of making same |
| KR100850070B1 (ko) * | 2006-12-27 | 2008-08-04 | 동부일렉트로닉스 주식회사 | Ｍｉｍ 커패시터의 비아홀 식각 방법 |
| US8258041B2 (en) | 2010-06-15 | 2012-09-04 | Texas Instruments Incorporated | Method of fabricating metal-bearing integrated circuit structures having low defect density |
| KR102063808B1 (ko) | 2013-07-15 | 2020-01-08 | 삼성전자주식회사 | 정보 저장 소자의 제조 방법 |
| US10090378B1 (en) | 2017-03-17 | 2018-10-02 | International Business Machines Corporation | Efficient metal-insulator-metal capacitor |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5385866A (en) * | 1994-06-22 | 1995-01-31 | International Business Machines Corporation | Polish planarizing using oxidized boron nitride as a polish stop |
| JP3171170B2 (ja) * | 1998-05-25 | 2001-05-28 | 日本電気株式会社 | 薄膜キャパシタおよびその製造方法 |
| SG79292A1 (en) * | 1998-12-11 | 2001-03-20 | Hitachi Ltd | Semiconductor integrated circuit and its manufacturing method |
| US6259128B1 (en) * | 1999-04-23 | 2001-07-10 | International Business Machines Corporation | Metal-insulator-metal capacitor for copper damascene process and method of forming the same |
| US6159857A (en) * | 1999-07-08 | 2000-12-12 | Taiwan Semiconductor Manufacturing Company | Robust post Cu-CMP IMD process |
| KR20010017503A (ko) * | 1999-08-12 | 2001-03-05 | 윤종용 | 반도체 집적회로의 커패시터 제조방법 |
| JP3967544B2 (ja) * | 1999-12-14 | 2007-08-29 | 株式会社東芝 | Ｍｉｍキャパシタ |
| US6485988B2 (en) * | 1999-12-22 | 2002-11-26 | Texas Instruments Incorporated | Hydrogen-free contact etch for ferroelectric capacitor formation |
| KR100386447B1 (ko) * | 1999-12-23 | 2003-06-02 | 주식회사 하이닉스반도체 | 반도체장치의 커패시터 제조방법 |
| KR20010063763A (ko) * | 1999-12-24 | 2001-07-09 | 박종섭 | 반도체 소자의 제조 방법 |
| JP3505465B2 (ja) * | 2000-03-28 | 2004-03-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP3420743B2 (ja) * | 2000-04-03 | 2003-06-30 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP2002064184A (ja) * | 2000-06-09 | 2002-02-28 | Oki Electric Ind Co Ltd | コンデンサ部を備えた半導体装置の製造方法 |
| US6329234B1 (en) * | 2000-07-24 | 2001-12-11 | Taiwan Semiconductor Manufactuirng Company | Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow |
| JP3768102B2 (ja) * | 2001-01-05 | 2006-04-19 | 松下電器産業株式会社 | 半導体記憶装置及びその製造方法 |
| US6710425B2 (en) * | 2001-04-26 | 2004-03-23 | Zeevo, Inc. | Structure to increase density of MIM capacitors between adjacent metal layers in an integrated circuit |
| US6534374B2 (en) * | 2001-06-07 | 2003-03-18 | Institute Of Microelectronics | Single damascene method for RF IC passive component integration in copper interconnect process |
| US6461914B1 (en) * | 2001-08-29 | 2002-10-08 | Motorola, Inc. | Process for making a MIM capacitor |
| KR100725451B1 (ko) * | 2005-06-07 | 2007-06-07 | 삼성전자주식회사 | 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법 |
| JP2007109718A (ja) * | 2005-10-11 | 2007-04-26 | Toshiba Corp | 半導体装置の製造方法 |
| JP4977400B2 (ja) * | 2006-05-09 | 2012-07-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2008210893A (ja) * | 2007-02-23 | 2008-09-11 | Fujitsu Ltd | 半導体装置とその製造方法 |
-
2002
- 2002-06-17 KR KR10-2002-0033733A patent/KR100456829B1/ko not_active IP Right Cessation
-
2003
- 2003-05-28 US US10/447,114 patent/US20030231458A1/en not_active Abandoned
- 2003-06-12 JP JP2003168325A patent/JP4323872B2/ja not_active Expired - Fee Related
- 2003-06-13 TW TW092116071A patent/TWI227950B/zh active
-
2008
- 2008-02-13 US US12/030,476 patent/US20080166851A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR100456829B1 (ko) | 2004-11-10 |
| TWI227950B (en) | 2005-02-11 |
| KR20030096728A (ko) | 2003-12-31 |
| TW200401463A (en) | 2004-01-16 |
| US20030231458A1 (en) | 2003-12-18 |
| JP2004023104A (ja) | 2004-01-22 |
| US20080166851A1 (en) | 2008-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3657788B2 (ja) | 半導体装置及びその製造方法 | |
| US20080166851A1 (en) | Metal-insulator-metal (mim) capacitor and method for fabricating the same | |
| KR20000018646A (ko) | 반도체 소자의 다층 배선 형성방법 | |
| US20040251234A1 (en) | Bilayered metal hardmasks for use in dual damascene etch schemes | |
| JP2009060074A (ja) | 半導体素子のコンタクト形成方法 | |
| KR100382724B1 (ko) | 여러 종류의 콘택 스터드들을 포함하는 반도체 장치 제조방법 | |
| KR100410981B1 (ko) | 저저항을 갖는 반도체 소자의 금속배선구조 및 그의형성방법 | |
| KR100684432B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100684433B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| US6613680B2 (en) | Method of manufacturing a semiconductor device | |
| US7598137B2 (en) | Method for manufacturing semiconductor device including MIM capacitor | |
| KR100510557B1 (ko) | 다미신 공정을 적용한 반도체 소자의 커패시터 및 그형성방법 | |
| KR20000043821A (ko) | 반도체 메모리 장치의 제조 방법 | |
| JPH09129730A (ja) | 半導体装置の製造方法 | |
| JP2004039724A (ja) | 半導体装置およびその製造方法 | |
| US20050142856A1 (en) | Method of fabricating interconnection structure of semiconductor device | |
| KR100313957B1 (ko) | 커패시터 제조방법 | |
| KR100679828B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100668221B1 (ko) | Ｍｉｍ 캐패시터 형성 방법 | |
| KR100618679B1 (ko) | 커패시터 형성방법 | |
| KR100379530B1 (ko) | 반도체 소자의 듀얼 다마신 형성방법 | |
| US20010051424A1 (en) | Method of forming an opening in a dielectric layer in integrated circuit | |
| KR100835411B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100579858B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| CN117976615A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090605 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |