TWI227950B - Metal-insulator-metal (MIM) capacitor and method for fabricating the same - Google Patents

Metal-insulator-metal (MIM) capacitor and method for fabricating the same Download PDF

Info

Publication number
TWI227950B
TWI227950B TW092116071A TW92116071A TWI227950B TW I227950 B TWI227950 B TW I227950B TW 092116071 A TW092116071 A TW 092116071A TW 92116071 A TW92116071 A TW 92116071A TW I227950 B TWI227950 B TW I227950B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
capacitor
insulating layer
metal
Prior art date
Application number
TW092116071A
Other languages
English (en)
Other versions
TW200401463A (en
Inventor
Uk-Sun Hong
Hong-Seong Sohn
Sang-Rok Hah
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200401463A publication Critical patent/TW200401463A/zh
Application granted granted Critical
Publication of TWI227950B publication Critical patent/TWI227950B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

1227950 五、發明說明(1) 【發明所屬之技術領域】. 本發明是有關於一種邏輯類比半導體元件,且特別是 關於一種適用雙重鑲嵌製程的金屬—絕緣體〜金屬 (meta 卜 insulatorietai,ΜΙΜ)電容器及苴制 【先前技術】 ”衣造方法。 通常’、用於邏輯類比元件的ΜΙΜ電容器的電極是以相同 鈕丁aN料a形产成八以屬作。為一金屬線,例^是鋁、銅金屬,或是氮化 容】相rH用。:广有利用阻障金屬作為電極材料的MIM電 厂相較於使用導線金屬之MIM電容器,是較為廣泛被庫用 :m為其製程較為簡單’且電極材料的穩定性質也較 第1A圖至第1D圖是依據習知技術之一種具有MIM電容器 的半導體元件的製造流程剖面示意圖。 ° 請參照第1A圖,提供一半導體基底1〇〇,且美 形成有一銅線110,其係以鑲嵌製程形成的。之彳1 ] =銅線11 G的半導體基底i 〇〇之整個表面上形成厚度7^ :鼠化矽層120。接著’在下氮化矽層12〇上形成一金 二章30八’/二,—,化组TaN層’其後續將作為電容器電極 =金屬層13〇之厚度為700埃。之後,在氮化组層Η才 成厚度為8000埃之一感光層19〇, 形 層_保留在部分的氮化组i 30上,^預案定化开/;^感光 電層之處。 ,、係马預疋形成電容器介 :參照第1B圖’利用第1A圖所示之感光層】
:罩幕钱刻氮化组130被暴露出來的部分,以形成—電j 參照第ic圖’移,光層19〇,並且在半::A 第7頁 11602pi fl.ptc 1227950
底100整個表面上方形成一上氮化矽層14〇,其厚度係為35π 埃。 請參照第1D圖,在上氮化矽層14〇上形成一層間絕緣層 15 0之後敍刻層間絕緣層1 5 0、上氮化矽層丨4 〇以及下氮化 矽層1 2 〇,以形成接觸窗孔洞1 6 1、1 6 5,而分別暴露出銅線 1 1 0以及電谷态電極丨3 5。之後,利用已知的鑲嵌技術,將一 金屬線(未繪示)填入接觸窗孔洞丨6 i、丨6 5中。 但疋以習知技術製造具有M丨M電容器之半導體元件具有 以下的問題: f ^ §利用感光層1 9 〇作為蝕刻罩幕蝕刻氮化鈕1 3 0以 工電極135時,由於感光層190厚度較厚,其厚度通 二::: :埃,因此會產生大量的金屬聚合物。由於金屬 二=無法在形成電容器電極135之後的—hf清洗製程中完 : = 殘留的金屬聚合物在後續圖案的形成程序中會產 人铷:::’因此必須以乾式蝕刻製程來移除所有的金屬聚 石物。:、、、、而’在乾式名虫刻製程過中 巧枉τ 虱化鈕材質之電容器 電極1 3 5其表面也將會被蝕刻而受到損害。 弟*一 ’由於層間絕緣層1 5 (Ί脸奋π丄、丄/ 水續lbu將會形成在受損的電容器電 才亟1 3 5之表面上,因此氣几@ 1 >1 ^ 夕層1 4 0或是層間絕緣層1 5 0將 可能會隆起(lifted)。 日」匕π日肝 最後,因為上氮化石夕層】4 η 〆 ^ , , η μ ^ ^ /^14ϋ以及下氮化矽層120是形成在 銅線110上方’而只有上氣 1QR u ., . , π 鼠化石夕層1 4ο是形成在電容器電極 135上,銅線110上方之氮化矽厣 y ^ ^ 雷托1以μ夕备儿a昆 7層的總厗度會與形成在電容器 電極135上之氮化矽層之總厚度會有所差 線1 10與電容器電極135上形成接總* 2丨/、 、鋼 ---成接觸窗孔洞1 6 1、1 6 5時,若氮 第8頁 11602pif1.ptc 1227950 修正 Ά 9211ΒΠ71 五、發明說明(3) 化矽層被過渡蝕刻,電容器電極135之上表面將會a 損害,而使電容器之電性產生改變。另一方面 層之蝕刻不足時,鋼線丨丨〇將無法被暴露出,導致右^匕矽 口失效。再者’由於銅線η〇與電容器電極135上方 囪開 層厚度的有所差異,習知技術幾乎不可能將雙:化矽 用於具有Μ!Μ電容器之半導體元件中。因此,一種能〜衣程應 屬線之開口失效且能避免電容器電性改變ΜΙΜ 金 造方法是有需要的。 电# s的製 【發明内容】 在本發明之一實施例所提出之Μ丨Μ電容器的製造方法 其可以避免金屬聚合物的產生,並且能避免電容器電極 面在後續以罩幕層作為一蝕刻罩幕以形成電容器電極 蝕刻之損害。 &到 在本發明另一實施例中,所提出之ΜΙΜ電容器的製造方 法可以避免形成在電容器電極上之膜層產生隆起。
依據本發明之實施例,係提出一種Μ丨Μ電容器,其包括 一半導體基底,此半導體基底上已形成有一金屬線,配置在 半導體基底上之一下絕緣層,形成在下絕緣層上之一電容器 電極’配置在電容器電極上之一硬罩幕以及形成在半導體^ 底之整個表面上之一上絕緣層。 依據本發明另一實施例,係提出一種Μ IΜ電容器的製造 方法’此方法包括在一半導體基底上依序形成一下絕緣層、 一電容為電極材料層以及一硬罩幕材料層,其中半導體基底 上已形成有一金屬線。之後,利用一感光罩幕以姓刻硬罩幕 才才剩層’而形成一硬罩幕。接著,利用硬罩幕以蝕刻電容器
11602pifl.ptc 第9頁 1227950
發明說明(4) _ 電極材料層,而形# ^ ^ 個表…成— =谷器電極’以及在半導體基底之整 層。::緣:=:;::二硬罩幕之材質包括氮化石夕 〜厗度係與形成在電容器電極 ,上%緣層的 厚度相差約。埃至200埃…卜,電容;;與硬罩幕之總 i。 。電極材枓層之蝕刻選擇比約為5 : 1至1〇 : 依據本發明另一實施例,传描屮一 金屬(MIM)電容器的半㈣元件的製造—枝m絕緣體-一半導體基底上形成一下絕緣層以及— 匕方法包括在 其中半導體基底上已形成有_第一全 。。,極材料層, 後 線 極材料層上形成-硬罩幕。然後利以罩幕電容器電 以蝕刻電容器電極材料層,而形成一哭=為一蝕刻罩幕 導體基底之整個表面上形成一上絕緣層奋=“極二接著在半 之整個表面上形成一層間絕緣層。銘,且在半導體基底 上絕緣層以及下絕緣層以及硬罩幕,以妒、=s間絕緣層、 洞,暴露出第一金屬線以及電容器電極^成複數個接觸窗孔 上述製造半導體元件之方法更包括在 利用一雙重鑲嵌製程,在接觸窗3^接觸窗孔洞之 為讓本發明之上述和其他目的、特& 易懂,下文特舉一較佳實施例,並配人 和優點能更明顯 B日Λ ΠΓ · a所附圖式,从4 / 明如下· M八’作洋細說 "孔洞内形成第二金屬 【實施方式】
11602pifl.ptc 第10頁 1227950 1 號 9211iU)71
例。以下將以一實例並配合圖示詳細說明本發明之較佳實施 五、發明說明(5) 〜第2A圖至第2E圖是依照本發明—實施例之具有Μ IM電容 :的糊元件的製造流程剖面示意圖。首先請參照第2: 提供一半導體基底2 0 0,半導體基底1〇〇上已形成有一制 i:其,上係以鑲嵌製程形成。之後,在包含有銅線21。之: ^體基底2GG之整個表面上形成—厚度約為85Q埃之下氮化二 ^ 20,其係作為一絕緣層,用以作為一飯刻終止層夕 埃之-阻障金屬層 併总* &乍為U A電極。而阻障金屬層230之絲 貝係為氮化鈕TaN。隨後,在阻障金屬層2 = _埃之氮化石夕層240,以作為一硬罩 :,成厂子/約為 層240上形成厚度大於80 00埃之感光層29〇,並且鼠石夕 化,以使保留下來的部分覆蓋住部、/、囷案 預定形成電容器電極之處。 鼠化石夕層240 ’其係為 請參照第2B圖,利用第2八圖之感光層29〇作為一 幕蝕刻第2A圖中被暴露出的氮化矽層24〇,而 ^ 245。請參照第2C圖,利用罩幕層2 45作為—蝕刻成 幕 2B圖中之阻障金屬層23〇,而形成 < 罩幕蝕刻第 235。其巾,钱刻阻障金屬層23〇之條件H谷^電極 :幕2 4 5對氮化钽材質之電容器電極材料層之:化二貝之硬 為5 , 1至1 〇 . 1。因此,在蝕刻氮化鈕材質 、、、勺 以形成電容器電極2 3 5之過程中,部分氮化石夕材 245也會被蝕刻,因此銅線21〇上方之氮化 、罩幕 器電極235上方之氮化=層的厚度將變得幾乎曰相的等尽度與電容
11602pif1.ptc 第11頁 1227950 S ^ (〇a 修正 五、發明說明(6) 依據本發明之實施例, 220之厚度以及形成在電容電1、、,上方之虱化矽層 .^ ^ 私合克電極235上方之石更j:慕?+庙 度係調整成相差〇埃至2 〇 〇垃. 之厚 的焉仆钮尽你或杜 例如,當利用具有10〇〇埃厚产 的孔化组層作為指標以進行上述之 :与度 特定程度的過渡蝕刻時,氮彳衣 、’考慮執行 介石々尽99η々厂ώ: 夕材貝之硬罩幕245以及下筒 化石夕:20之厚度可能分別約為8〇〇埃以及7。。埃。下鼠 =本發明之實施例,氮化 幕 用感光層2 9 0蝕刻出來的, 文皁眷層245疋利 層2 3 0暴露出來。My不g使氮化鈕材質之阻障金屬 程序。 a·290 W纟並不會影響電容器的製造 中,ϋ展由t在1虫刻氮化石夕材質之硬罩幕240之過程 生。因此為了移除金屬肀人舲 尤孟屬承口物產 行,也因此電容号雷j;:: 蝕刻製程就不需要進 生。而二,電容器電極之電性也就不會改;…就不會發 之後,請參照第2D圖,在整 方形成厚度約為35〇埃之上氮化:=體=〇〇,之表面上 2t5方上之广夕層220及250的總厚度係與形成在 容器之及/氮化石夕層250係作為一_電 r电極板以及一介電層, ^ 係由形成在上笱+ 〇 @ 9 ς n > 、丨1 M電容器之上電極板 /砜隹上虱化矽層2 5 〇之—阻 是-氮化钽層。在此,i氮化 曰斤構成,其例如 之性質而定,例如是電容量。 之厗度係依照MIM電容器 11602pifl.ptc 1227950 ±-名月1〇曰 鉻π: 案號 92116071
五、發明說明(7) 請參照第2E圖,在半導體基底2〇〇整個表面之 一層間絕緣層260,並且將其圖案化’以形成接觸成 271、275,分別暴露出銅線21〇以及電容器電極“5 丨 利用已知的鑲嵌製程,例如是雙重鑲嵌製程, , 271、2 75中形成一金屬線(未繪示), 关觸固孔祠 依據本發明上述之實施例,電容器電極之表 蝕刻損=之情开>,也未有上氮化矽層250或是層間絕緣亚有 隆起之〜形。而且形成在銅線210上以及電容器電極上^ 虱化矽層的總厚度幾乎相# ’因此接觸窗孔洞不會 效之情形,且還適用於雙重㈣製程之金屬線製程。肩失 第3A圖以及第3B圖分別是單位電 質之圖示,中圖中利用光阻罩幕的設計是習知二電? 器,而圖中利用硬罩幕的設計是依照本發明之讀 哭, 請參照第3 A圖以及第3B圖,由m击 、 σ°。 知技術的ΜΙΜ電容||,本發明之ΜΙΜ電容:哭:":於習 及漏電流之情形都有明顯降低。 °。 的失效以 依據本發明一實施例,氮化鈕材 ^ 用硬罩幕作為一钱刻罩幕以㈣之。因:二=係利 物之產生,且避免形成在電容此叮以避免金屬聚合 再者,藉由調整銅線上方及= = = ;生隆起。 厚度的差異在〇埃至20 0埃間, ς,才方之虱化矽層 並且避免電容器之電性τ以避免銅線之開口失效, 雖然本發明已以較佳實施例揭露, 圍内,當可作些許之更動:潤飾在:脫離本發明之精神和範 議__:~ --本發明之保護範圍當
11602pifl.ptc 定本發明,任何熟習此 ’、、…、亚非用以限 1227950 修正 案號 92116071 五、發明說明(8) 視後附之申請專利範圍所界定者為準 1 » ill 第14頁 11602pi f1.ptc 1227950 修正 案號 92116071 圖式簡單說明 第1 Α圖至第1 D圖是依照習知技術的一種具有Μ I Μ電容器 的半導體元件的製造流程剖面示意圖; 第2Α圖至第2Ε圖是依照本發明一實施例之具有Μ ΙΜ電容 器的半導體元件的製造流程剖面示意圖; 第3 Α圖是習知Μ I Μ電容器以及本發明一實施例之Μ I Μ電容 器的單位電容量分佈之圖示;以及 第3Β圖是習知Μ ΙΜ電容器以及本發明一實施例之Μ ΙΜ電容 為'的漏電流分佈之圖不。 【圖式標示說明】 100 110 120 130 190 135 140 150 161 200 210 220 230 290 235 250 260 165 半導體基底 銅線 下氮化矽層 電容器電極材料層 感光層 電容器電極 上氮化碎層 層間絕緣層 2 7 1、2 7 5 :接觸窗孔洞 2 4 0 :硬罩幕材料層 2 4 5 .硬罩幕
11602pi f1.ptc 第15頁

Claims (1)

1227950 案號 92116071 修正 六、申請專利範圍 1. 一種金 一半導體 一下絕緣 一電容器 作為一下電極 一硬罩幕 一上絕緣 屬-絕緣體-基底,該半 層,配置在 電極,形成,配置在該 層,形成在 絕緣層係作為一介電層 一上電極 2. 如申請 緣層以及該上 3. 如申請 該金屬導線上 形成在該電容 相差0埃至2 0 0 4. 如申請 器電極之材質 ,形成在該 專利範圍第 絕緣層以及 專利範圍第 方之該下絕 器電極上方 埃。 專利範圍第 金屬(ΜΙΜ)電容器,包括: 導體基底上已形成有一金屬線; 該半導體基底上; 在該下絕緣層上,該電容器電極係 電容器電極上; 該半導體基底之整個表面上^該上 以及 上絕緣層上。 1項所述之Μ I Μ電容器,其中該下絕 該硬罩幕之材質包括氮化石夕。 1項所述之Μ I Μ電容器,其中形成在 緣層以及該上絕緣層的總厚度係與 之該上絕緣層與該硬罩幕之總厚度 1項所述之Μ I Μ電容器,其中該電容 包括一阻障金屬。 5. —種金屬-絕緣體-金屬(ΜΙΜ)電容器的製造方法,包 括: 在一半導 材料層以及一 一金屬線; 體基底上依序形成一下絕緣層 硬罩幕材料層 電容器電極 其中該半導體基底上已形成有 利用一感光罩幕以钱刻該硬罩幕材料層,而形成一硬罩 幕;
11602pifl.ptc 第16頁 ί22795〇 丄 --92116071 /、、申請專利範圍 1C曰— 修正 〜u利用該硬罩幕以蝕刻 谷器電極,該電容器電極:電容器電極材料層 在該半導體基底之整個^為一下電極; ♦層係作為—介電層;以=表面上形成一上絕 在該上絕緣層上形成〜 味6.如申請專利範圍第5 1§上電極。 、味層以及該上絕緣層以及員所述之製造方法, 7·如申請專利範圍第:硬罩幕之材質包括 2屬導線i方之 J所⑱之製造方法, 形成在該電容器電極上方%層以及該上絕緣層 相差〇埃至2 〇 〇埃。 之該上絕緣層與該硬 % •如申睛專利範圍第5 益電極之材質包括一阻ί八項所述之製造方法, 9.如申!青專利範圍第土屬。 罩幕之厚度係大於800 0埃員所述之製造方法, 1 0 ·如申請專利範圚、穿^ 器電極的幵彡成仪从y 、圍弟5項所述之製造方法 刻選擇比A ” 糸為該硬罩幕對該電容器電 伴比為5 : 1至1 0 :工。 包 件的制·、種包含金屬—絕緣體-金屬(MIM)電容 衣坆方法,包括: 輕陡在半導體基底上形成一下絕緣層以及一 枓層,其中該半導體基底上已形成有-第—金 在"亥電谷為'電極材料層上形成一硬罩幕; 用4硬罩幕作為一餘刻罩幕以飯刻該電 ,而形成一電 緣層,該上絕 其中該下絕 氮化矽。 其中形成在 的總厚度係與 罩幕之總厚度 其中該電容 其中該感光 ’其中該電容 極材料層之蝕 器的半導體元 電容器電極材 屬線; 谷器電極材料
11602pi f1 ptc 第17頁 1227950 修正 案號 92116071 六、申請專利範圍 層,而形成一電容器電極, 在該半導體基底之整個 緣層係作為一介電層; 在該上絕緣層上形成一 在該半導體基底之整個 分別蝕刻該層間絕緣層 及該硬罩幕,以形成複數個 線以及該電容器電極。 1 2.如申請專利範圍第1 容器電極的形成條件係為該 蝕刻選擇比為5 ·· 1至1 0 : 1 方之該下絕緣層以及該上絕 器電極上方之該上絕緣層與 埃。 1 3.如申請專利範圍第1 利用一雙重鑲嵌製程在 線0 該電容器電極係作為一下電極; 表面上形成一上絕緣層,該上絕 上電極; 表面上形成一層間絕緣層;以及 、該上絕緣層以及該下絕緣層以 接觸窗孔洞,暴露出該第一金屬 1項所述之製造方法,其中該電 硬罩幕對該電容器電極材料層之 ,以使形成在該第一金屬導線上 緣層的總厚度係與形成在該電容 該硬罩幕之總厚度相差0埃至2 0 0 1項所述之製造方法,更包括: 該接觸窗孔洞中形成一第二金屬
11602pif1.ptc 第18頁
TW092116071A 2002-06-17 2003-06-13 Metal-insulator-metal (MIM) capacitor and method for fabricating the same TWI227950B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0033733A KR100456829B1 (ko) 2002-06-17 2002-06-17 듀얼다마신공정에 적합한 엠아이엠 캐패시터 및 그의제조방법

Publications (2)

Publication Number Publication Date
TW200401463A TW200401463A (en) 2004-01-16
TWI227950B true TWI227950B (en) 2005-02-11

Family

ID=29728683

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092116071A TWI227950B (en) 2002-06-17 2003-06-13 Metal-insulator-metal (MIM) capacitor and method for fabricating the same

Country Status (4)

Country Link
US (2) US20030231458A1 (zh)
JP (1) JP4323872B2 (zh)
KR (1) KR100456829B1 (zh)
TW (1) TWI227950B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060006592A (ko) * 2004-07-16 2006-01-19 매그나칩 반도체 유한회사 Mim 캐패시터 및 그 제조 방법
CN100388067C (zh) * 2005-05-17 2008-05-14 友达光电股份有限公司 导线结构及其制造方法
KR100870178B1 (ko) 2005-08-10 2008-11-25 삼성전자주식회사 엠아이엠 커패시터를 구비하는 반도체 소자들 및 그제조방법들
KR101064287B1 (ko) * 2005-08-23 2011-09-14 매그나칩 반도체 유한회사 Mim 커패시터 제조방법
US20070048962A1 (en) * 2005-08-26 2007-03-01 Texas Instruments Incorporated TaN integrated circuit (IC) capacitor formation
KR100727711B1 (ko) * 2006-06-15 2007-06-13 동부일렉트로닉스 주식회사 반도체 소자의 mim 커패시터 형성 방법
US7488643B2 (en) * 2006-06-21 2009-02-10 International Business Machines Corporation MIM capacitor and method of making same
KR100850070B1 (ko) * 2006-12-27 2008-08-04 동부일렉트로닉스 주식회사 Mim 커패시터의 비아홀 식각 방법
US8258041B2 (en) 2010-06-15 2012-09-04 Texas Instruments Incorporated Method of fabricating metal-bearing integrated circuit structures having low defect density
KR102063808B1 (ko) 2013-07-15 2020-01-08 삼성전자주식회사 정보 저장 소자의 제조 방법
US10090378B1 (en) 2017-03-17 2018-10-02 International Business Machines Corporation Efficient metal-insulator-metal capacitor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385866A (en) * 1994-06-22 1995-01-31 International Business Machines Corporation Polish planarizing using oxidized boron nitride as a polish stop
JP3171170B2 (ja) * 1998-05-25 2001-05-28 日本電気株式会社 薄膜キャパシタおよびその製造方法
SG79292A1 (en) * 1998-12-11 2001-03-20 Hitachi Ltd Semiconductor integrated circuit and its manufacturing method
US6259128B1 (en) * 1999-04-23 2001-07-10 International Business Machines Corporation Metal-insulator-metal capacitor for copper damascene process and method of forming the same
US6159857A (en) * 1999-07-08 2000-12-12 Taiwan Semiconductor Manufacturing Company Robust post Cu-CMP IMD process
KR20010017503A (ko) * 1999-08-12 2001-03-05 윤종용 반도체 집적회로의 커패시터 제조방법
JP3967544B2 (ja) * 1999-12-14 2007-08-29 株式会社東芝 Mimキャパシタ
US6485988B2 (en) * 1999-12-22 2002-11-26 Texas Instruments Incorporated Hydrogen-free contact etch for ferroelectric capacitor formation
KR100386447B1 (ko) * 1999-12-23 2003-06-02 주식회사 하이닉스반도체 반도체장치의 커패시터 제조방법
KR20010063763A (ko) * 1999-12-24 2001-07-09 박종섭 반도체 소자의 제조 방법
JP3505465B2 (ja) * 2000-03-28 2004-03-08 株式会社東芝 半導体装置及びその製造方法
JP3420743B2 (ja) * 2000-04-03 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
JP2002064184A (ja) * 2000-06-09 2002-02-28 Oki Electric Ind Co Ltd コンデンサ部を備えた半導体装置の製造方法
US6329234B1 (en) * 2000-07-24 2001-12-11 Taiwan Semiconductor Manufactuirng Company Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow
JP3768102B2 (ja) * 2001-01-05 2006-04-19 松下電器産業株式会社 半導体記憶装置及びその製造方法
US6710425B2 (en) * 2001-04-26 2004-03-23 Zeevo, Inc. Structure to increase density of MIM capacitors between adjacent metal layers in an integrated circuit
US6534374B2 (en) * 2001-06-07 2003-03-18 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process
US6461914B1 (en) * 2001-08-29 2002-10-08 Motorola, Inc. Process for making a MIM capacitor
KR100725451B1 (ko) * 2005-06-07 2007-06-07 삼성전자주식회사 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법
JP2007109718A (ja) * 2005-10-11 2007-04-26 Toshiba Corp 半導体装置の製造方法
JP4977400B2 (ja) * 2006-05-09 2012-07-18 日本電気株式会社 半導体装置及びその製造方法
JP2008210893A (ja) * 2007-02-23 2008-09-11 Fujitsu Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
KR20030096728A (ko) 2003-12-31
TW200401463A (en) 2004-01-16
JP4323872B2 (ja) 2009-09-02
US20080166851A1 (en) 2008-07-10
JP2004023104A (ja) 2004-01-22
KR100456829B1 (ko) 2004-11-10
US20030231458A1 (en) 2003-12-18

Similar Documents

Publication Publication Date Title
TWI320973B (en) Methods of forming metal-insulator-metal (mim) capacitors with passivation layers on dielectric layers and devices so formed
TW385513B (en) Metal-insulator-metal capacitor
TW463249B (en) Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers
US6344964B1 (en) Capacitor having sidewall spacer protecting the dielectric layer
TWI287286B (en) Capacitors having a metal-insulator-metal structure, semiconductor device and methods for fabricating the same
TWI313934B (en) Semiconductor device and method for fabricating the same
TW201227879A (en) Semiconductor device with MIM capacitor and method for manufacturing the same
TWI227950B (en) Metal-insulator-metal (MIM) capacitor and method for fabricating the same
CN107369669A (zh) 集成电路
TW463368B (en) Semiconductor memory device and method of producing same
TWI241710B (en) Semiconductor device and its manufacture
TW201236061A (en) Integrated circuits having place-efficient capacitors and methods for fabricating the same
TWI355734B (en) Embedded capacitor in semiconductor device and met
TW311263B (en) Semiconductor device and method of making the same
JP2002198494A5 (zh)
TWI393216B (zh) 電阻式記憶體以及其製造方法
US7566612B2 (en) Method of fabricating capacitor in semiconductor device and semiconductor device using the same
TW380307B (en) Manufacturing method of interconnection layer for semiconductor
KR100924879B1 (ko) Mim 구조 커패시터 제조방법
KR100680504B1 (ko) 반도체 소자의 캐패시터의 제조방법
KR100816247B1 (ko) Mim 캐패시터 및 그 제조방법
TW200415797A (en) Capacitor in an interconnect system and method of manufacturing thereof
KR20060102125A (ko) 반도체 소자의 캐패시터 형성방법
KR100570059B1 (ko) 반도체 소자의 메탈콘택 형성 방법
TWI579849B (zh) 記憶元件及其製造方法