JP3657788B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3657788B2
JP3657788B2 JP29251598A JP29251598A JP3657788B2 JP 3657788 B2 JP3657788 B2 JP 3657788B2 JP 29251598 A JP29251598 A JP 29251598A JP 29251598 A JP29251598 A JP 29251598A JP 3657788 B2 JP3657788 B2 JP 3657788B2
Authority
JP
Japan
Prior art keywords
film
insulating film
interlayer insulating
etching stopper
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29251598A
Other languages
English (en)
Other versions
JP2000124306A (ja
Inventor
宏文 綿谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP29251598A priority Critical patent/JP3657788B2/ja
Priority to US09/344,241 priority patent/US6153511A/en
Publication of JP2000124306A publication Critical patent/JP2000124306A/ja
Priority to US09/662,318 priority patent/US6337519B1/en
Priority to US09/998,236 priority patent/US6514878B2/en
Application granted granted Critical
Publication of JP3657788B2 publication Critical patent/JP3657788B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に多層配線構造を有する半導体装置及びその製造方法に関する。
微細化技術の進展に伴い、半導体集積回路の集積密度は年々向上しているが、かかる集積密度の増大に伴い、半導体集積回路中における配線抵抗および配線容量に起因する配線遅延の問題が顕在化している。かかる配線遅延の問題に鑑み、最近では低抵抗のＣｕを配線パターンとして使用し、また低誘電率の有機膜を層間絶縁膜として使用する技術が研究されている。
【０００２】
従来よりＣｕをドライエッチングによりパターニングする有効な方法が知られていないため、Ｃｕを配線パターンに使う場合には、層間絶縁膜中に配線溝及びコンタクトホールを先に形成し、これをＣｕで埋めるいわゆるデュアルダマシン法が使われている。デュアルダマシン法では、コンタクトホールと配線溝をＣｕ等の配線材料により埋め込み、さらに化学機械研磨（ＣＭＰ；Chemical Mechanical Polishing）法により不要部分の配線材料を研磨・除去することによりコンタクトホール及び配線溝に埋め込まれた、平坦化された配線パターンを形成する。デュアルダマシン法によれば、幅の狭い高アスペクト比の配線パターンをエッチングにより形成する必要がなく、また配線間の微細なスペースを層間絶縁膜により埋め込む必要もなく、非常に微細化された配線パターンを容易に形成することができる。デュアルダマシン法による多層配線構造の形成は、配線のアスペクト比が高くなるほど、また配線総数が増大するほど有効であり、超微細化半導体装置の製造コストの削減に大きく寄与する。
【０００３】
【従来の技術】
図１（Ａ）〜図２（Ｆ）はＳｉＯ2 膜を層間絶縁膜として用いた、従来のデュアルダマシン法による多層配線構造の形成工程を示す。
図１（Ａ）の工程を参照するに、Ｓｉ基板１上には図示を省略した絶縁膜を介してＣｕ等の下層配線パターン１０が形成されており、前記下層配線パターン１０上にはＳｉＮよりなる第１のエッチングストッパ膜１２がプラズマＣＶＤ法により形成される。前記ＳｉＮ膜１２上にはさらにＳｉＯ2 よりなる第１の層間絶縁膜１４がプラズマＣＶＤ法により形成され、前記ＳｉＯ2 膜１４上にはさらにＳｉＮよりなる第２のエッチングストッパ膜１６がプラズマＣＶＤ法により形成される。さらにその上にレジストパターン１８が形成される。レジストパターン１８中にはレジスト開口部１８Ａが、多層配線構造中に形成されるコンタクトホールに対応して形成される。
【０００４】
次に図１（Ｂ）の工程で、前記レジストパターン１８をマスクに前記ＳｉＮ膜１６に対してドライエッチングを行ない、前記レジスト開口部１８Ａに対応して開口部２０を前記ＳｉＮ膜１６中に形成する。さらに、前記開口部２０の形成の後、前記レジストパターン１８をアッシングにより除去する。
次に、図１（Ｃ）の工程でＳｉＮ膜１６上に前記開口部２０を覆うようにＳｉＯ2 膜２２が第２の層間絶縁膜としてＣＶＤ法により形成される。
【０００５】
さらに図２（Ｄ）の工程において、前記ＳｉＮ膜１６中の開口部２０を含むように、前記ＳｉＯ2 膜２２中に形成される配線溝に対応した開口部２４Ａを有するレジストパターン２４が形成され、図２（Ｅ）の工程で前記レジスト膜２４をマスクとしてＳｉＯ2 膜２２をドライエッチングすることにより、前記ＳｉＯ2 膜２２中に配線溝２６が形成される。前記配線溝２６の底部には前記ＳｉＮ膜１６が露出されるが、ドライエッチング工程をさらに継続することにより、前記ＳｉＮ膜１６をマスクに前記ＳｉＯ2 膜１４がドライエッチングされ、前記ＳｉＯ2 膜１４中に前記開口部２０に対応したコンタクトホール２８が形成される。前記コンタクトホール２８の底部にはＳｉＮ膜１２が露出される。
【０００６】
さらに図２（Ｆ）の工程において、前記コンタクトホール２８の底に露出されたＳｉＮ膜１２をエッチング・除去することにより、コンタクトホール２８の底にＣｕ配線パターン１０が露出され、前記配線溝２６及びコンタクトホール２８をＣｕのリフローで埋めることにより多層配線構造の形成工程が完了する。
上記デュアルダマシン法による多層配線構造の形成工程では、一度のドライエッチング工程により、配線溝とコンタクトホールとが同時に形成されるため、半導体装置の製造工程が簡素化される。
【０００７】
一方、上記従来の多層配線構造では、層間絶縁膜１４あるいは２２が誘電率の高いＳｉＯ2 より形成されるため配線容量が大きくなることが避けられず、先に説明した配線遅延の問題を解消することができない。
これに対し、従来より層間絶縁膜として誘電率の低い有機層間絶縁膜を使った多層配線構造が提案されている。
【０００８】
図３（Ａ）〜（Ｃ）及び図４（Ｄ）〜（Ｅ）に示す工程は、かかる有機層間絶縁膜を使った多層配線構造の形成工程の一例を示す。ただし、図中先に説明した部分には同一の参照符号を付し、説明を省略する。
図３（Ａ）を参照するに、前記基板１上のＣｕ配線パターン１０上には第１のエッチングストッパ膜としてＳｉＮ膜３０がプラズマＣＶＤ法により形成されているが、この第２の従来の方法では、前記第１の層間絶縁膜として有機ＳＯＧ膜３２を前記ＳｉＮ膜３０上にスピンコーティング等により塗布・形成する。さらに、第２のエッチングストッパ膜としてＳｉＮ膜３４を前記有機ＳＯＧ膜３２上にプラズマＣＶＤ法により形成し、さらに第２の層間絶縁膜として有機ＳＯＧ膜３６を、前記ＳｉＮ膜３４上にプラズマＣＶＤ法により形成する。
【０００９】
さらに前記有機ＳＯＧ膜３６上に、前記有機ＳＯＧ膜３２中に形成されるコンタクトホールに対応した開口部３８Ａを有するレジストパターン３８を形成する。
続いて図３（Ｂ）の工程で、前記レジストパターン３８をマスクとして前記有機ＳＯＧ膜３６、ＳｉＮ膜３４および有機ＳＯＧ膜３２をエッチングし、コンタクトホール４０を形成する。
【００１０】
さらに図３（Ｃ）の工程で、前記有機ＳＯＧ膜３６上に前記コンタクトホール４０を含むように、前記膜３６中に形成される配線溝に対応した開口部４２Ａを有するレジストパターン４２を形成する。
次に図４（Ｄ）の工程で、前記レジストパターン４２をマスクとして前記有機ＳＯＧ膜３６をエッチングし、膜３６中に配線溝４４を形成する。前記配線溝４４の形成の後、レジストパターン４２をアッシングにより除去する。先にも説明したように配線溝４４はコンタクトホール４０を含み、底部において前記ＳｉＮ膜３４を露出する。
【００１１】
さらに図４（Ｅ）の工程では、上記エッチング工程に続いて前記配線溝４４底部のＳｉＮ膜３４とコンタクトホール４０底部のＳｉＮ膜３０とをエッチングし、下層のＣｕ配線パターン１０を表出させる。
以上のように、第２の従来法によるデュアルダマシンプロセスでは、コンタクトホール形成と配線溝形成のエッチング工程を２度に分けて行うものであり、配線溝形成用のレジストパターニングの際に、マスク合わせが容易になる。
【００１２】
前記図３（Ａ）〜図４（Ｅ）の工程で使われた有機層間絶縁膜３２および３６は、先に説明した図１（Ａ）〜図２（Ｆ）の層間絶縁膜形成工程に対しても適用可能である。また、先に説明した図１（Ａ）〜図２（Ｆ）の工程で使われた無機層間絶縁膜を図３（Ａ）〜図４（Ｅ）の層間絶縁膜形成工程について適用することも可能である。
【００１３】
一方、上記従来の多層配線構造では、図５（Ａ）に示すように、レジストパターン２４を形成する際に位置ずれが生じると、前記ＳｉＮ膜１６中の開口部２０がＳｉＯ2 膜２２中に形成される配線溝２６中に全く、あるいは部分的に含まれない場合が生じる。
このような場合に図５（Ｂ）に示すようにレジストパターン２４を修正せずにドライエッチングを行い、コンタクトホール２８の開口を試みると、上記マスク合わせの位置ずれに対応して、コンタクトホール２８の開口径が設計値よりも小さくなり、その結果コンタクトホールのアスペクト比が増大する。最悪の場合、コンタクトホール２８は開口しないおそれがある。同様な問題が、図３（Ａ）〜図４（Ｅ）に示す有機層間絶縁膜を使った多層配線構造においても生じる。
【００１４】
【発明が解決しようとする課題】
かかるレジストパターンの位置ずれの問題は、層間絶縁膜２２としてＳｉＯ2 等の無機層間絶縁膜を使っている場合には、単に位置ずれを起こしたレジストパターン２４を溶解・除去し、新たにレジストパターン２４を形成し直すことで対応が可能である。
【００１５】
しかしながら、前記層間絶縁膜２２として有機物よりなる低誘電率材料を用いた場合には、以下に図６（Ａ）〜図７（Ｄ）を参照して説明する問題が生じる。ただし、図６（Ａ）〜図７（Ｄ）中、先に説明した部分には同一の参照符号を付し、説明を省略する。図６（Ａ）中、有機ＳＯＧ膜３６上にはエッチングストッパ膜としてＳｉＯ2 膜６０が形成されている。
【００１６】
図６（Ａ）を参照するに、前記レジストパターン３８が前記有機ＳＯＧ膜３６を覆う前記ＳｉＯ2 膜６０上に形成され、図６（Ｂ）の工程で前記レジストパターン３８をマスクに、前記ＳｉＯ2 膜６０中に前記レジスト開口部３８Ａに対応した開口部６０Ａが形成される。さらに、図７（Ｃ）の工程において前記レジストパターン３８を除去し、ＳＯＧ膜３６および３２中に、間に介在するＳｉＮ膜３４をも含めて前記開口部６０Ａに対応したコンタクトホール６２を、前記開口部６０Ａを形成された前記ＳｉＯ2 膜をマスクに形成し、さらに図７（Ｄ）の工程において前記レジストパターン６４を前記ＳｉＯ2 膜６０上に形成する。
【００１７】
図７（Ｄ）の工程では、レジストパターン６４を、レジスト開口部６４Ａにおいてコンタクトホール６２が露出するように形成する必要があるが、レジストパターン６４形成の際にマスク合わせがずれると、レジストパターン６４がコンタクトホール６２を完全に、あるいは部分的に覆う場合がある。
このようなレジストパターン６４の位置ずれが生じた場合には、レジストを再形成するために、レジストパターン６４をアッシングにより除去する必要があるが、層間絶縁膜３６として有機ＳＯＧ膜を使った場合には、コンタクトホール６２の側壁面において前記有機ＳＯＧ膜３６が露出しており、従って前記レジストパターン６４をアッシングにより除去すると、同時に前記有機ＳＯＧ膜３６も酸化され侵食されてしまう。換言すると、従来の有機層間絶縁膜を使ったデュアルダマシン構造の多層配線構造では、レジストパターンの再生は一般に不可能である。レジストパターンの再生が不可能であるため、従来の有機層間絶縁膜を使った多層配線構造では歩留まりが低く、半導体装置の製造費用の増大が避けられない。
【００１８】
そこで、本発明は上記従来の課題を解決した、新規で有用な半導体装置およびその製造方法を提供することを概括的課題とする。
本発明のより具体的な課題は、低誘電率の有機層間絶縁膜を用いたダマシン構造の多層配線構造の形成の際に、マスク位置ずれの補正を可能とし、半導体装置製造の際の歩留まりを向上できる半導体装置の製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明は上記の課題を、
請求項１に記載したように、
基板上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に第１のエッチングストッパ膜を形成する工程と、
前記第１のエッチングストッパ膜上に、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜を形成する工程と、
前記第２のエッチングストッパ膜中に第１の開口部を、前記第１のエッチングストッパ膜が露出するように形成する工程と、
前記露出した第１のエッチングストッパ膜中に、第２の開口部を形成する工程と、
前記第１のエッチングストッパ膜をマスクとして、前記第２の層間絶縁膜をエッチングして前記第２の開口部に対応した第３の開口部を前記第２の層間絶縁膜中に形成する工程と、
前記第２のエッチングストッパ膜をマスクとして前記第２の層間絶縁膜をエッチングし、前記第２の層間絶縁膜中に前記第１の開口部に対応した配線溝を形成する工程と、
前記第１の層間絶縁膜中に、前記第３の開口部に対応したコンタクトホールを形成する工程と、
さらに前記コンタクトホールと前記配線溝とを導体によって埋める工程とを有し、
前記コンタクトホールと配線溝とを導体によって埋める工程は、
前記第２のエッチングストッパ膜上にＣｕ層を、前記コンタクトホールと配線溝とを埋めるように堆積する工程と、
前記第２のエッチングストッパ膜上のＣｕ層を、化学機械研磨による除去する工程とを含むことを特徴とする半導体装置の製造方法により、または
請求項２に記載したように、
基板上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に、第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に、第１のエッチングストッパ膜となるＳｉＣ膜を形成する工程と、
前記ＳｉＣ膜上に、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜を形成する工程と、
前記第２のエッチングストッパ膜をエッチングして、前記ＳｉＣ膜が露出する第１の開口部を形成する工程と、
前記ＳｉＣ膜をエッチングして、露出した前記ＳｉＣ膜に、第２の開口部を形成する工程と、
前記第２の層間絶縁膜をエッチングして、前記第２の開口部に対応した第３の開口部を形成する工程と、
前記第２のエッチングストッパ膜をマスクとして前記第２の層間絶縁膜をエッチングし、前記第２の層間絶縁膜中に前記第１の開口部に対応した配線溝を形成する工程と、
前記第１の層間絶縁膜中に、前記第３の開口部に対応したコンタクトホールを形成する工程と、
前記コンタクトホールと前記配線溝とを導体によって埋める工程とを有することを特徴とする半導体装置の製造方法により、または
請求項３に記載したように、
前記第２の開口部を形成する工程は、前記第１のエッチングストッパ膜上に、前記第２の開口部に対応するレジスト開口部を有するレジストパターンを形成する工程と、前記レジストパターンをマスクに前記第１のエッチングストッパ膜をパターニングする工程とを含むことを特徴とする請求項１または２記載の半導体装置の製造方法により、または
請求項４に記載したように、
さらに、前記レジストパターンを形成する工程の後、前記第１のエッチングストッパ膜をパターニングする工程の前に、前記レジストパターンを除去し、新たに前記第２の開口部に対応するレジスト開口部を有するレジストパターンを形成する工程を含み、前記第１のエッチングストッパ膜をパターニングする工程は、前記新たに形成されたレジストパターンをマスクに実行されることを特徴とする請求項３記載の半導体装置の製造方法により、または
請求項５に記載したように、
前記配線溝を形成する工程と前記コンタクトホールを形成する工程とは同時に実行されることを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項６に記載したように、
前記第１のエッチングストッパ膜としてＳｉＮ膜を用いることを特徴とする請求項１，３〜５のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項７に記載したように、
前記第２のエッチングストッパ膜としてＳｉＯ２膜を用いることを特徴とする請求項１，３〜６のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項８に記載したように、
前記第１のエッチングストッパ膜としてＳｉＯ２膜を用い、かつ前記第２のエッチングストッパ膜としてＴｉＮ膜を用いることを特徴とする請求項１，３〜５のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項９に記載したように
前記第１のエッチングストッパ膜として、ＳｉＣ膜とＳｉＯ2膜との積層膜を使うことを特徴とする請求項１，３〜５のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１０に記載したように、
前記第１のエッチングストッパ膜および前記第２のエッチングストッパ膜として、ＳｉＣ膜とＳｉＯ2膜とＳｉＮ膜とからなる多層膜を使うことを特徴とする請求項１〜５のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１１に記載したように、
前記第１の層間絶縁膜と前記第２の層間絶縁膜との間隙に絶縁膜を形成する工程を含むことを特徴とする請求項１〜１０のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１２に記載したように、
前記絶縁膜として、ＳｉＣ膜を使うことを特徴とする請求項１１記載の半導体装置の製造方法により、または
請求項１３に記載したように、
前記第２の層間絶縁膜は、有機絶縁膜であることを特徴とする請求項１〜１２のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１４に記載したように、
前記第１の層間絶縁膜は、有機絶縁膜であることを特徴とする請求項１〜１３のうち、いずれか一項記載の半導体装置の製造方法により、または
請求項１５に記載したように、
前記コンタクトホールと配線溝とを導体により埋める工程は、前記第２のエッチングストッパ膜上にＣｕ層を、前記コンタクトホールと配線溝とを埋めるように堆積する工程と、前記第２のエッチングストッパ膜上のＣｕ層を化学機械研磨により除去する工程とを含むことを特徴とする請求項２記載の半導体装置の製造方法により、または
請求項１６に記載したように、
基板上に、第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に、第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に、第３の層間絶縁膜となる有機絶縁膜を形成する工程と、
前記第３の層間絶縁膜上に、第１のエッチングストッパ膜となるＳｉＣ膜を形成する工程と、
前記ＳｉＣ膜上に、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜を形成する工程と、
前記第２のエッチングストッパ膜をエッチングして、前記ＳｉＣ膜が露出する第１の開口部を形成する工程と、
前記ＳｉＣ膜をエッチングして、露出した前記ＳｉＣ膜に、第２の開口部を形成する工程と、
前記第３の層間絶縁膜をエッチングして、前記第２の開口部に対応した第３の開口部を形成する工程と、
前記第２のエッチングストッパ膜をマスクとして、露出した前記ＳｉＣ膜および前記第３の層間絶縁膜をエッチングし、前記第３の層間絶縁膜中に、前記第１の開口部に対応した配線溝を形成する工程と、
前記第２の層間絶縁膜および前記第１の層間絶縁膜をエッチングして、前記第３の開口部に対応したコンタクトホールを形成する工程と、
前記コンタクトホールと前記配線溝とを導体により埋める工程とを有することを特徴とする半導体装置の製造方法により、または
請求項１７に記載したように、
基板上に、第１の層間絶縁膜となる第１の有機絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に、第２の層間絶縁膜となる第１のＳｉＣ膜を形成する工程と、
前記第２の層間絶縁膜上に、第３の層間絶縁膜となる第２の有機絶縁膜を形成する工程と、
前記第２の有機絶縁膜上に、第１のエッチングストッパ膜となる第２のＳｉＣ膜を形成する工程と、
前記第２のＳｉＣ膜上に、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜を形成する工程と、
前記第２のエッチングストッパ膜をエッチングして、前記ＳｉＣ膜が露出する第１の開口部を形成する工程と、
前記ＳｉＣ膜をエッチングして、露出した前記ＳｉＣ膜に、第２の開口部を形成する工程と、
前記第２の有機絶縁膜をエッチングして、前記第２の有機絶縁膜中に、前記第２の開口部に対応した第３の開口部を形成する工程と、
前記第２のエッチングストッパ膜をマスクとして、露出した前記ＳｉＣ膜および前記第２の有機絶縁膜をエッチングして、前記第２の有機絶縁膜中に、前記第１の開口部に対応した配線溝を形成する工程と、
前記第１のＳｉＣ膜および前記第１の有機絶縁膜をエッチングして、前記第３の開口部に対応したコンタクトホールを形成する工程と、
前記コンタクトホールと前記配線溝とを導体によって埋める工程とを有することを特徴とする半導体装置の製造方法により、または
請求項１８に記載したように、
基板と、
前記基板上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
前記第１の層間絶縁膜に形成されたコンタクトホールと、
前記第２の層間絶縁膜に前記コンタクトホールと連続して形成された配線溝と、
前記コンタクトホールと前記配線溝とを埋める導体とよりなる半導体装置であって、
前記第２の層間絶縁膜上に形成された第１のエッチングストッパ膜と、
前記第１のエッチングストッパ膜上に形成された、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜とをさらに有し、
前記第１のエッチングストッパ膜および前記第２のエッチングストッパ膜に、前記配線溝に連続して形成され、前記配線溝に対応した第１の開口部をさらに有し、
前記第１の開口部は、前記導体により埋め込まれたことを特徴とする半導体装置により、または
請求項１９に記載したように、
前記導体は、デュアルダマシン配線を形成することを特徴とする請求項１８記載の半導体装置により、または
請求項２０に記載したように、
前記導体はＣｕよりなることを特徴とする請求項１８または１９記載の半導体装置により、または
請求項２１に記載したように、
前記第２のエッチングストッパ膜の表面と前記導体の表面とは同一平面を形成することを特徴とする請求項１８記載の半導体装置により、または
請求項２２に記載したように、
前記第１の層間絶縁膜と前記第２の層間絶縁膜との間に形成された絶縁膜を有することを特徴とする請求項１８〜２１のうち、いずれか一項記載の半導体装置により、または
請求項２３に記載したように、
前記絶縁膜は、ＳｉＣ膜であることを特徴とする請求項２２記載の半導体装置により、または
請求項２４に記載したように、
前記絶縁膜に、前記コンタクトホールおよび前記配線溝に連続して形成され、前記コンタクトホールに対応した第２の開口部をさらに有し、前記第２の開口部は前記導体によって埋め込まれたことを特徴とする請求項２２または２３記載の半導体装置により、または
請求項２５に記載したように、
前記第２の層間絶縁膜は、有機絶縁膜であることを特徴とする請求項１８〜２４のうち、いずれか一項記載の半導体装置により、または
請求項２６に記載したように、
前記第１の層間絶縁膜は、有機絶縁膜であることを特徴とする請求項１８〜２５のうち、いずれか一項記載の半導体装置により、解決する。
【００２０】
［作用］
本発明によれば、前記第２の有機層間絶縁膜を、エッチング特性の異なる第１および第２のエッチングストッパ膜で覆い、前記第２のエッチングストッパ膜を配線溝パターンに対応してパターニングし、その下の第１のエッチングストッパ膜を、レジストプロセスにより、前記配線溝中に形成されるコンタクトホールに対応してパターニングし、前記第１のエッチングストッパ膜および第２のエッチングストッパ膜をハードマスクとして使って前記第１および２の層間絶縁膜中にコンタクトホールと配線溝とをデュアルダマシン法により形成する際に、前記第１のエッチングストッパ膜をパターニングするのに使われるレジストパターンに不良があった場合にも、有機物よりなる前記第２の層間絶縁膜が前記第１のエッチングストッパ膜で完全に覆われているため前記不良レジストパターンを問題なく除去でき、新たなレジストパターンを形成することができる。このため、半導体装置の製造歩留まりが大きく向上する。
【００２１】
【発明の実施の形態】
［第１の実施例]
次に本発明の第１実施例による半導体装置の製造工程を、図８（Ａ）〜図１１（Ｉ）を参照しながら説明する。
図８（Ａ）を参照するに、基板７０上には図示しなう絶縁膜を介してＣｕよりなる第１層配線パターン７１が形成されており、前記配線層７１上には、バリア膜７２としてＳｉＮ膜がプラズマＣＶＤ法により約３０ｎｍの厚さに形成される。
【００２２】
次に、前記バリア膜７２上に、第１の層間絶縁膜７４として有機ＳＯＧ膜７４をスピンコーティング法により約７００ｎｍの厚さに塗布・形成し、さらに前記第１の層間絶縁膜７４上に絶縁膜７６としてＳｉＯ2 膜をプラズマＣＶＤ法により約２０ｎｍの厚さに形成する。絶縁膜７６はＳｉＮ膜、ＳｉＯＮ膜あるいはＳｉＣ膜であってもよい。
【００２３】
さらに、第２の層間絶縁膜７８として有機ＳＯＧ膜を前記絶縁膜７６上に、スピンコーティング法により約４００ｎｍの厚さに形成し、次に前記第２の層間絶縁膜７８上に２層構造のエッチングストッパ膜８１を形成する。より具体的には、前記エッチングストッパ膜８１は前記第２の層間絶縁膜７８上に形成された厚さが約２０ｎｍのＳｉＮよりなる第１層のエッチングストッパ膜８０と、前記第１層のエッチングストッパ膜８０上に形成された厚さが約１００ｎｍのＳｉＯ2 よりなる第２層のエッチングストッパ膜８２とよりなる。前記ＳｉＮ膜８０と前記ＳｉＯ2 膜８２とは、共にプラズマＣＶＤ法により形成される。
【００２４】
さらに、前記エッチングストッパ膜８２の形成の後、前記エッチングストッパ膜８２上に、前記有機ＳＯＧ膜７８中に形成したい配線溝に対応した開口部８４Ａを有するレジストパターン８４を形成する。
ここで、前記エッチングストッパ膜８０，８２としては、以下のような組み合わせも可能である。
【００２５】
即ち、前記エッチングストッパ膜８０にＳｉＯＮ膜を用い、前記エッチングストッパ膜８２にＳｉＯ2 膜を用いてもよい。また前記エッチングストッパ膜８０にＳｉＯ2 膜、ＳｉＯＮ膜、ＳｉＮ膜あるいはＳｉＣ膜を用い、前記エッチングストッパ膜８２にアモルファスＳｉ膜を用いてもよい。またさらに前記エッチングストッパ膜８０にＳｉＯ2 膜、ＳｉＮ膜あるいはＳｉＣ膜を用い、かつ前記エッチングストッパ膜８２にＴｉＮ膜を用いてもよい。さらに、前記各例において、前記エッチングストッパ膜８０としてＳｉＯ2 膜とＳｉＣ膜とよりなるスタック構造を用いることもできる。前記エッチングストッパ膜８０および８２は、典型的にはプラズマＣＶＤ法により形成されるが、他の成膜方法を使用することもできる。
【００２６】
次に、図８（Ｂ）の工程において、前記レジストパターン８４をマスクとして前記エッチングストッパ膜８２を例えばＣＦ4 / Ａｒ系のドライエッチング法によりパターニングし、その後で前記レジストパターン８４をアッシングにより除去する。エッチングストッパ膜８２のパターニングにより、膜８２中には前記レジストパターン開口部８４Ａに対応した開口部８２Ａが形成される。前記開口部８２Ａにおいて前記エッチングストッパ膜８０が露出される。
【００２７】
図８（Ｂ）の工程では、さらに前記レジストパターン８４の除去に続いて前記エッチングストッパ膜８２、および前記開口部８２Ａで露出されたエッチングストッパ膜８０上に、前記有機ＳＯＧ膜７４中に形成されるコンタクトホールに対応した開口部８６Ａを有するレジストパターン８６を、前記開口部８６Ａが前記開口部８２Ａ中に形成されるように形成する。
【００２８】
ところで、上記レジストパターン８６を形成する際には、前記開口部８６Ａを開口部８２Ａ中に形成する必要があるため、露光時のマスク合わせを数μｍ以下の精度をもって行う必要がある。しかしこのような高精度でのマスク合わせは困難であり、レジスト開口部８６Ａの位置が開口部８２Ａの外側に形成されることもある。このような状態を図８（Ｃ）に示す。
【００２９】
図８（Ｃ）に示すようにレジスト開口部８６Ａの位置がずれ、レジスト開口部８２Ａの外側に形成された場合には、レジストパターン８６の形成をやり直すことが必要である。この場合は、上記レジストパターン８６をアッシング等により一旦除去し、再度レジストパターン８６を所定の位置に形成する。
かかるレジストパターン８６の再生工程の際に、本実施例によれば前記有機ＳＯＧ膜７８がエッチングストッパ膜８０によって覆われているため、不良レジストパターン８６をアッシング等により除去しても、従来問題であったような、かかるアッシング時に前記有機ＳＯＧ膜７８あるいは７４の一部も同時に除去されてしまう問題を回避することができる。
【００３０】
次に図９（Ｄ）の工程で、図８（Ｂ）中のレジストパターン８６をマスクとして、その下層のエッチングストッパ膜８０をパターニングし、続いてその下の有機ＳＯＧ膜７８をＯ2 / Ｎ2 系のドライエッチングにより、前記エッチングストッパ膜８０および８２をマスクにパターニングし、開口部９３を形成する。前記開口部９３の形成の後、前記レジストパターン８６をアッシング等により除去する。
【００３１】
さらに図９（Ｅ）の工程で、前記エッチングストッパ膜８２をマスクとして、その下層に表出したエッチングストッパ膜８０をＣＦ4 / Ａｒ系のドライエッチング法により除去する。この際工程においては、前記有機ＳＯＧ膜７８中の開口部９３の底部に表出したＳｉＮ膜７６も同時に除去される。この時に、最上部のエッチングストッパ膜８２はエッチング除去されないような厚さに設定することが必要であり、例えば１００ｎｍ程度の膜厚に設定する。
【００３２】
次に図１０（Ｆ）の工程で、残留しているエッチングストッパ膜８２をマスクにＯ2 / Ｎ2 系のドライエッチングを行なうことにより、第２の有機層間絶縁膜７８および有機ＳＯＧ膜７４をパターニングし、配線溝９１及びコンタクトホール８９を同時に開口する。その際、配線溝９１の底部に露出される前記ＳｉＯ2 膜７６はコンタクトホール８９を形成する際のマスクとして作用する。
【００３３】
さらに、図１０（Ｇ）の工程で、前記コンタクトホール８９の底部に表出したバリア膜７２をＣＦ4 / Ａｒ系のドライエッチング法により除去した後、図１１（Ｈ）の工程において図１０（Ｇ）の構造上に前記コンタクトホール８９および配線溝９１を埋めるようにＣｕ層８３をＣＶＤ法により堆積し、さらに図１１（Ｉ）の工程において前記Ｃｕ層８３をリフローさせた後、ＣＭＰ法により前記エッチングストッパ膜８２上のＣｕ層８３を除去し、前記コンタクトホール８９および配線溝９１を埋めるＣｕ配線パターンを形成する。
【００３４】
本実施例によれば、前記有機ＳＯＧ膜７８，ＳｉＮ膜７６および有機ＳＯＧ膜７４からなる層間絶縁膜中にいわゆるデュアルダマシン法によりコンタクトホール及び配線溝部を形成する際に、前記有機ＳＯＧ膜７８をエッチングストッパ膜８０，８２により覆うことにより、万が一レジストパターン８６を再生する必要が生じた場合でも、前記有機ＳＯＧ膜７８を侵食することなく、不良レジストパターン８６を除去することが可能となり、半導体装置製造の際の歩留まりが大きく向上する。
【００３５】
なお、本実施例において前記下側層間絶縁膜７４としては、有機ＳＯＧ膜以外にＦ添加ＳｉＯ2 膜等の低誘電率無機層間絶縁膜を使うこともできる。
また前記２層エッチングストッパ膜８１に代えて、ＳｉＯ2 膜、ＳｉＮ膜あるいはＳｉＣ膜を３層以上積層した多層積層構造膜を用いてもよい。
図１１（Ｈ）の工程において、前記Ｃｕ層８３の堆積はＣＶＤ法以外にも、電解めっき法によっても可能である。この場合には、先に薄いＣｕ膜をスパッタリングにより、前記コンタクトホール８９および配線溝９１の内面を覆うように形成し、このようにして形成されたＣｕ膜を電極に、電解液中において前記Ｃｕ膜上に前記Ｃｕ層８３を成長させる。
【００３６】
［第２の実施例]
次に本発明の第２実施例による半導体装置の製造方法を、図１２（Ａ），（Ｂ）を参照しながら説明する。ただし、図１２（Ａ），（Ｂ）中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図１２（Ａ）を参照するに、この工程は前記図８（Ｂ）の工程に対応するが、レジストパターン８６の形成の際に、わざとマスク位置を開口部８２Ａに対してずらしている。
【００３７】
即ち、図１２（Ａ）の工程では、レジストパターン８６は、パターン開口部８６Ａが前記エッチングストッパ膜８２中の開口部８２Ａのエッジを含むように形成されており、その結果図１２（Ｂ）のエッチング工程を行なった場合、形成されるコンタクトホール８９の大きさは、レジスト開口部８６Ａの大きさよりも小さくなる。
【００３８】
このように、レジストパターン８６をわざとずらして微細なコンタクトホールを形成する工程は、図５（Ａ），（Ｂ）でも説明したようにレジストパターン８６のわずかな位置誤差により解像しなくなる危険があるが、本発明による方法では、このような場合に不良レジストパターン８６を問題なく除去し、新たにレジストパターン８６を再形成できるので、不良率が増大する問題を回避することができる。
【００３９】
以上の各実施例においては、前記層間絶縁膜７４，７８として有機ＳＯＧ膜を使ったが、前記有機ＳＯＧ膜の代わりに例えば以下の化学式１
【００４０】
【化１】
Figure 0003657788
【００４１】
で表されるアモルファスフルオロカーボン膜を使うことも可能である。かかるアモルファスフルオロカーボン膜は誘電率が典型的には２．４〜２．７の値を有し、ＣＶＤ法により形成することができる。
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００４２】
【発明の効果】
上述の如く本発明によれば、次に述べる効果を奏することができる。
請求項１乃至２６記載の発明により、デュアルダマシン法を使った多層配線形成工程において層間絶縁膜として低誘電率有機層間絶縁膜を使用することにより配線遅延の問題を抑制できると同時に、前記有機層間絶縁膜を第１および第２のエッチングストッパ膜で覆うことにより不良レジストパターンの再生が可能になる。その結果、本発明では配線遅延の少ない高速動作半導体装置を高い歩留まりで製造できる。
【図面の簡単な説明】
【図１】（Ａ) 〜（Ｃ) は従来半導体装置の製造工程を示す図（その１）である。
【図２】（Ｄ）〜（Ｆ）は従来の半導体装置の製造工程を示す図（その２）である。
【図３】（Ａ）〜（Ｃ）は別の従来の半導体装置の製造工程を示す図（その１）である。
【図４】（Ｄ）〜（Ｅ）は別の従来の半導体装置の製造工程を示す図（その２）である。
【図５】従来の半導体装置の製造工程の問題点を説明する図である。
【図６】（Ａ），（Ｂ）は従来の半導体装置の製造工程の問題点を示す図（その１）である。
【図７】（Ｃ），（Ｄ）は従来の半導体装置の製造工程の問題点を示す図（その２）である。
【図８】（Ａ）〜（Ｃ）は本発明の第１実施例による半導体装置の製造工程を示す図（その１）である。
【図９】（Ｄ），（Ｅ）は本発明の第１実施例による半導体装置の製造工程を示す図（その２）である。
【図１０】（Ｆ），（Ｇ）は本発明の第１の実施例による半導体装置の製造工程を示す図（その３）である。
【図１１】（Ｈ），（Ｉ）は本発明の第１の実施例による半導体装置の製造工程を示す図（その４）である。
【図１２】（Ａ），（Ｂ）は本発明の第２実施例による半導体装置の製造工程を示す図である。
【符号の説明】
１，７０ 基板
１０ 配線パターン
１２，１６，３０，３４ ＳｉＮ膜
１４，２２ ＳｉＯ2 層間絶縁膜
１８，２４，３８，４２，６４，８４，８６ レジストパターン
１８Ａ，２４Ａ，３８Ａ，４２Ａ，６４Ａ，８４Ａ，８６Ａ レジスト開口部
２０，６０Ａ，８２Ａ ハードマスク開口部
２６，４４，９１ 配線溝
２８，４０，６２，８９，９３ コンタクトホール
３２，３６、７４，７８ 有機層間絶縁膜
７１ 第１層配線パターン
７２ バリア膜
７６ 絶縁膜
８０，８１，８２ エッチングストッパ−膜

Claims (26)

  1. 基板上に第１の層間絶縁膜を形成する工程と、
    前記第１の層間絶縁膜上に第２の層間絶縁膜を形成する工程と、
    前記第２の層間絶縁膜上に第１のエッチングストッパ膜を形成する工程と、
    前記第１のエッチングストッパ膜上に、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜を形成する工程と、
    前記第２のエッチングストッパ膜中に第１の開口部を、前記第１のエッチングストッパ膜が露出するように形成する工程と、
    前記露出した第１のエッチングストッパ膜中に、第２の開口部を形成する工程と、
    前記第１のエッチングストッパ膜をマスクとして、前記第２の層間絶縁膜をエッチングして前記第２の開口部に対応した第３の開口部を前記第２の層間絶縁膜中に形成する工程と、
    前記第２のエッチングストッパ膜をマスクとして前記第２の層間絶縁膜をエッチングし、前記第２の層間絶縁膜中に前記第１の開口部に対応した配線溝を形成する工程と、
    前記第１の層間絶縁膜中に、前記第３の開口部に対応したコンタクトホールを形成する工程と、
    さらに前記コンタクトホールと前記配線溝とを導体によって埋める工程とを有し、
    前記コンタクトホールと配線溝とを導体によって埋める工程は、
    前記第２のエッチングストッパ膜上にＣｕ層を、前記コンタクトホールと配線溝とを埋めるように堆積する工程と、
    前記第２のエッチングストッパ膜上のＣｕ層を、化学機械研磨による除去する工程とを含むことを特徴とする半導体装置の製造方法。
  2. 基板上に第１の層間絶縁膜を形成する工程と、
    前記第１の層間絶縁膜上に、第２の層間絶縁膜を形成する工程と、
    前記第２の層間絶縁膜上に、第１のエッチングストッパ膜となるＳｉＣ膜を形成する工程と、
    前記ＳｉＣ膜上に、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜を形成する工程と、
    前記第２のエッチングストッパ膜をエッチングして、前記ＳｉＣ膜が露出する第１の開口部を形成する工程と、
    前記ＳｉＣ膜をエッチングして、露出した前記ＳｉＣ膜に、第２の開口部を形成する工程と、
    前記第２の層間絶縁膜をエッチングして、前記第２の開口部に対応した第３の開口部を形成する工程と、
    前記第２のエッチングストッパ膜をマスクとして前記第２の層間絶縁膜をエッチングし、前記第２の層間絶縁膜中に前記第１の開口部に対応した配線溝を形成する工程と、
    前記第１の層間絶縁膜中に、前記第３の開口部に対応したコンタクトホールを形成する工程と、
    前記コンタクトホールと前記配線溝とを導体によって埋める工程とを有することを特徴とする半導体装置の製造方法。
  3. 前記第２の開口部を形成する工程は、前記第１のエッチングストッパ膜上に、前記第２の開口部に対応するレジスト開口部を有するレジストパターンを形成する工程と、前記レジストパターンをマスクに前記第１のエッチングストッパ膜をパターニングする工程とを含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. さらに、前記レジストパターンを形成する工程の後、前記第１のエッチングストッパ膜をパターニングする工程の前に、前記レジストパターンを除去し、新たに前記第２の開口部に対応するレジスト開口部を有するレジストパターンを形成する工程を含み、前記第１のエッチングストッパ膜をパターニングする工程は、前記新たに形成されたレジストパターンをマスクに実行されることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記配線溝を形成する工程と前記コンタクトホールを形成する工程とは同時に実行されることを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置の製造方法。
  6. 前記第１のエッチングストッパ膜としてＳｉＮ膜を用いることを特徴とする請求項１，３〜５のうち、いずれか一項記載の半導体装置の製造方法。
  7. 前記第２のエッチングストッパ膜としてＳｉＯ２膜を用いることを特徴とする請求項１，３〜６のうち、いずれか一項記載の半導体装置の製造方法。
  8. 前記第１のエッチングストッパ膜としてＳｉＯ２膜を用い、かつ前記第２のエッチングストッパ膜としてＴｉＮ膜を用いることを特徴とする請求項１，３〜５のうち、いずれか一項記載の半導体装置の製造方法。
  9. 前記第１のエッチングストッパ膜として、ＳｉＣ膜とＳｉＯ2膜との積層膜を使うことを特徴とする請求項１，３〜５のうち、いずれか一項記載の半導体装置の製造方法。
  10. 前記第１のエッチングストッパ膜および前記第２のエッチングストッパ膜として、ＳｉＣ膜とＳｉＯ2膜とＳｉＮ膜とからなる多層膜を使うことを特徴とする請求項１〜５のうち、いずれか一項記載の半導体装置の製造方法。
  11. 前記第１の層間絶縁膜と前記第２の層間絶縁膜との間隙に絶縁膜を形成する工程を含むことを特徴とする請求項１〜１０のうち、いずれか一項記載の半導体装置の製造方法。
  12. 前記絶縁膜として、ＳｉＣ膜を使うことを特徴とする請求項１１記載の半導体装置の製造方法。
  13. 前記第２の層間絶縁膜は、有機絶縁膜であることを特徴とする請求項１〜１２のうち、いずれか一項記載の半導体装置の製造方法。
  14. 前記第１の層間絶縁膜は、有機絶縁膜であることを特徴とする請求項１〜１３のうち、いずれか一項記載の半導体装置の製造方法。
  15. 前記コンタクトホールと配線溝とを導体により埋める工程は、前記第２のエッチングストッパ膜上にＣｕ層を、前記コンタクトホールと配線溝とを埋めるように堆積する工程と、前記第２のエッチングストッパ膜上のＣｕ層を化学機械研磨により除去する工程とを含むことを特徴とする請求項２記載の半導体装置の製造方法。
  16. 基板上に、第１の層間絶縁膜を形成する工程と、
    前記第１の層間絶縁膜上に、第２の層間絶縁膜を形成する工程と、
    前記第２の層間絶縁膜上に、第３の層間絶縁膜となる有機絶縁膜を形成する工程と、
    前記第３の層間絶縁膜上に、第１のエッチングストッパ膜となるＳｉＣ膜を形成する工程と、
    前記ＳｉＣ膜上に、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜を形成する工程と、
    前記第２のエッチングストッパ膜をエッチングして、前記ＳｉＣ膜が露出する第１の開口部を形成する工程と、
    前記ＳｉＣ膜をエッチングして、露出した前記ＳｉＣ膜に、第２の開口部を形成する工程と、
    前記第３の層間絶縁膜をエッチングして、前記第２の開口部に対応した第３の開口部を形成する工程と、
    前記第２のエッチングストッパ膜をマスクとして、露出した前記ＳｉＣ膜および前記第３の層間絶縁膜をエッチングし、前記第３の層間絶縁膜中に、前記第１の開口部に対応した配線溝を形成する工程と、
    前記第２の層間絶縁膜および前記第１の層間絶縁膜をエッチングして、前記第３の開口部に対応したコンタクトホールを形成する工程と、
    前記コンタクトホールと前記配線溝とを導体により埋める工程とを有することを特徴とする半導体装置の製造方法。
  17. 基板上に、第１の層間絶縁膜となる第１の有機絶縁膜を形成する工程と、
    前記第１の層間絶縁膜上に、第２の層間絶縁膜となる第１のＳｉＣ膜を形成する工程と、
    前記第２の層間絶縁膜上に、第３の層間絶縁膜となる第２の有機絶縁膜を形成する工程と、
    前記第２の有機絶縁膜上に、第１のエッチングストッパ膜となる第２のＳｉＣ膜を形成する工程と、
    前記第２のＳｉＣ膜上に、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜を形成する工程と、
    前記第２のエッチングストッパ膜をエッチングして、前記ＳｉＣ膜が露出する第１の開口部を形成する工程と、
    前記ＳｉＣ膜をエッチングして、露出した前記ＳｉＣ膜に、第２の開口部を形成する工程と、
    前記第２の有機絶縁膜をエッチングして、前記第２の有機絶縁膜中に、前記第２の開口部に対応した第３の開口部を形成する工程と、
    前記第２のエッチングストッパ膜をマスクとして、露出した前記ＳｉＣ膜および前記第２の有機絶縁膜をエッチングして、前記第２の有機絶縁膜中に、前記第１の開口部に対応した配線溝を形成する工程と、
    前記第１のＳｉＣ膜および前記第１の有機絶縁膜をエッチングして、前記第３の開口部に対応したコンタクトホールを形成する工程と、
    前記コンタクトホールと前記配線溝とを導体によって埋める工程とを有することを特徴とする半導体装置の製造方法。
  18. 基板と、
    前記基板上に形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
    前記第１の層間絶縁膜に形成されたコンタクトホールと、
    前記第２の層間絶縁膜に前記コンタクトホールと連続して形成された配線溝と、
    前記コンタクトホールと前記配線溝とを埋める導体とよりなる半導体装置であって、
    前記第２の層間絶縁膜上に形成された第１のエッチングストッパ膜と、
    前記第１のエッチングストッパ膜上に形成された、前記第１のエッチングストッパ膜とは異なる第２のエッチングストッパ膜とをさらに有し、
    前記第１のエッチングストッパ膜および前記第２のエッチングストッパ膜に、前記配線溝に連続して形成され、前記配線溝に対応した第１の開口部をさらに有し、
    前記第１の開口部は、前記導体により埋め込まれたことを特徴とする半導体装置。
  19. 前記導体は、デュアルダマシン配線を形成することを特徴とする請求項１８記載の半導体装置。
  20. 前記導体はＣｕよりなることを特徴とする請求項１８または１９記載の半導体装置。
  21. 前記第２のエッチングストッパ膜の表面と前記導体の表面とは同一平面を形成することを特徴とする請求項１８記載の半導体装置。
  22. 前記第１の層間絶縁膜と前記第２の層間絶縁膜との間に形成された絶縁膜を有することを特徴とする請求項１８〜２１のうち、いずれか一項記載の半導体装置。
  23. 前記絶縁膜は、ＳｉＣ膜であることを特徴とする請求項２２記載の半導体装置。
  24. 前記絶縁膜に、前記コンタクトホールおよび前記配線溝に連続して形成され、前記コンタクトホールに対応した第２の開口部をさらに有し、前記第２の開口部は前記導体によって埋め込まれたことを特徴とする請求項２２または２３記載の半導体装置。
  25. 前記第２の層間絶縁膜は、有機絶縁膜であることを特徴とする請求項１８〜２４のうち、いずれか一項記載の半導体装置。
  26. 前記第１の層間絶縁膜は、有機絶縁膜であることを特徴とする請求項１８〜２５のうち、いずれか一項記載の半導体装置。
JP29251598A 1998-10-14 1998-10-14 半導体装置及びその製造方法 Expired - Fee Related JP3657788B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP29251598A JP3657788B2 (ja) 1998-10-14 1998-10-14 半導体装置及びその製造方法
US09/344,241 US6153511A (en) 1998-10-14 1999-06-25 Semiconductor device having a multilayered interconnection structure
US09/662,318 US6337519B1 (en) 1998-10-14 2000-09-14 Semiconductor device having a multilayered interconnection structure
US09/998,236 US6514878B2 (en) 1998-10-14 2001-12-03 Method of fabricating a semiconductor device having a multilayered interconnection structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29251598A JP3657788B2 (ja) 1998-10-14 1998-10-14 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000124306A JP2000124306A (ja) 2000-04-28
JP3657788B2 true JP3657788B2 (ja) 2005-06-08

Family

ID=17782822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29251598A Expired - Fee Related JP3657788B2 (ja) 1998-10-14 1998-10-14 半導体装置及びその製造方法

Country Status (2)

Country Link
US (3) US6153511A (ja)
JP (1) JP3657788B2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
US6420261B2 (en) 1998-08-31 2002-07-16 Fujitsu Limited Semiconductor device manufacturing method
US6936531B2 (en) 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6472755B1 (en) * 1999-01-05 2002-10-29 Advanced Micro Devices, Inc. Semiconductor device comprising copper interconnects with reduced in-line copper diffusion
CN1192427C (zh) * 1999-08-25 2005-03-09 因芬尼昂技术股份公司 制造具有至少一个金属化平面的集成电路的方法
JP2001077086A (ja) * 1999-08-31 2001-03-23 Oki Electric Ind Co Ltd 半導体装置のドライエッチング方法
JP2001102447A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp コンタクト構造の製造方法
US6383917B1 (en) * 1999-10-21 2002-05-07 Intel Corporation Method for making integrated circuits
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6559070B1 (en) * 2000-04-11 2003-05-06 Applied Materials, Inc. Mesoporous silica films with mobile ion gettering and accelerated processing
EP1174911A3 (en) * 2000-06-05 2003-09-10 Applied Materials, Inc. Silicon nitride as anti-reflective coating
EP1226604B1 (en) * 2000-06-30 2007-02-28 Tokyo Electron Limited Fabrication process of a semiconductor device
US6410437B1 (en) * 2000-06-30 2002-06-25 Lam Research Corporation Method for etching dual damascene structures in organosilicate glass
US6380073B1 (en) * 2000-08-29 2002-04-30 United Microelectronics Corp. Method for forming metal interconnection structure without corner faceted
US6459155B1 (en) * 2000-12-05 2002-10-01 Advanced Micro Devices, Inc. Damascene processing employing low Si-SiON etch stop layer/arc
US6524947B1 (en) * 2001-02-01 2003-02-25 Advanced Micro Devices, Inc. Slotted trench dual inlaid structure and method of forming thereof
US6893969B2 (en) * 2001-02-12 2005-05-17 Lam Research Corporation Use of ammonia for etching organic low-k dielectrics
US6777344B2 (en) 2001-02-12 2004-08-17 Lam Research Corporation Post-etch photoresist strip with O2 and NH3 for organosilicate glass low-K dielectric etch applications
US6841483B2 (en) * 2001-02-12 2005-01-11 Lam Research Corporation Unique process chemistry for etching organic low-k materials
US6620733B2 (en) 2001-02-12 2003-09-16 Lam Research Corporation Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics
US6448177B1 (en) * 2001-03-27 2002-09-10 Intle Corporation Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure
US20030008490A1 (en) * 2001-07-09 2003-01-09 Guoqiang Xing Dual hardmask process for the formation of copper/low-k interconnects
JP2003037162A (ja) 2001-07-23 2003-02-07 Tokyo Electron Ltd 半導体装置の製造方法
US20030027413A1 (en) * 2001-08-01 2003-02-06 Ting Tsui Method to improve the adhesion of dielectric layers to copper
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US20030064582A1 (en) * 2001-09-28 2003-04-03 Oladeji Isaiah O. Mask layer and interconnect structure for dual damascene semiconductor manufacturing
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US7125645B2 (en) * 2002-04-10 2006-10-24 United Microelectronics Corp. Composite photoresist for pattern transferring
KR100428791B1 (ko) * 2002-04-17 2004-04-28 삼성전자주식회사 저유전율 절연막을 이용한 듀얼 다마신 배선 형성방법
KR100454130B1 (ko) * 2002-05-28 2004-10-26 삼성전자주식회사 저유전율 절연막을 이용한 듀얼 다마신 배선 형성방법
DE10240176A1 (de) * 2002-08-30 2004-04-29 Advanced Micro Devices, Inc., Sunnyvale Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik
JP4104426B2 (ja) 2002-10-30 2008-06-18 富士通株式会社 半導体装置の製造方法
US7071539B2 (en) * 2003-07-28 2006-07-04 International Business Machines Corporation Chemical planarization performance for copper/low-k interconnect structures
KR100529676B1 (ko) * 2003-12-31 2005-11-17 동부아남반도체 주식회사 듀얼 다마신 패턴을 형성하는 방법
KR100641553B1 (ko) * 2004-12-23 2006-11-01 동부일렉트로닉스 주식회사 반도체 소자에서 패턴 형성 방법
US7602068B2 (en) * 2006-01-19 2009-10-13 International Machines Corporation Dual-damascene process to fabricate thick wire structure
JP4959267B2 (ja) * 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法
JP2009088269A (ja) 2007-09-28 2009-04-23 Toshiba Corp 半導体装置、およびその製造方法
US8404581B2 (en) * 2009-09-29 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect of a semiconductor device
US8629063B2 (en) * 2011-06-08 2014-01-14 International Business Machines Corporation Forming features on a substrate having varying feature densities
JP6138439B2 (ja) * 2012-09-05 2017-05-31 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN102969274B (zh) * 2012-11-01 2017-11-07 上海集成电路研发中心有限公司 一种铜大马士革结构的形成方法
US9385000B2 (en) * 2014-01-24 2016-07-05 United Microelectronics Corp. Method of performing etching process
JP2017085176A (ja) * 2017-02-10 2017-05-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10566231B2 (en) * 2018-04-30 2020-02-18 Globalfoundries Inc. Interconnect formation with chamferless via, and related interconnect

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0469214A1 (en) * 1990-07-31 1992-02-05 International Business Machines Corporation Method of forming stacked conductive and/or resistive polysilicon lands in multilevel semiconductor chips and structures resulting therefrom
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
US5539255A (en) * 1995-09-07 1996-07-23 International Business Machines Corporation Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal
US5741626A (en) * 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)
JPH10242271A (ja) * 1997-02-28 1998-09-11 Sony Corp 半導体装置及びその製造方法
JP3300643B2 (ja) * 1997-09-09 2002-07-08 株式会社東芝 半導体装置の製造方法
US5935762A (en) * 1997-10-14 1999-08-10 Industrial Technology Research Institute Two-layered TSI process for dual damascene patterning
US5882996A (en) * 1997-10-14 1999-03-16 Industrial Technology Research Institute Method of self-aligned dual damascene patterning using developer soluble arc interstitial layer
US5877075A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Dual damascene process using single photoresist process
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6074942A (en) * 1998-06-03 2000-06-13 Worldwide Semiconductor Manufacturing Corporation Method for forming a dual damascene contact and interconnect
US6265780B1 (en) * 1998-12-01 2001-07-24 United Microelectronics Corp. Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit
US6265779B1 (en) * 1998-08-11 2001-07-24 International Business Machines Corporation Method and material for integration of fuorine-containing low-k dielectrics
US6071809A (en) * 1998-09-25 2000-06-06 Rockwell Semiconductor Systems, Inc. Methods for forming high-performing dual-damascene interconnect structures
US5916823A (en) * 1998-10-13 1999-06-29 Worldwide Semiconductor Manufacturing Corporation Method for making dual damascene contact
US6156643A (en) * 1998-11-06 2000-12-05 Advanced Micro Devices, Inc. Method of forming a dual damascene trench and borderless via structure
US6312874B1 (en) * 1998-11-06 2001-11-06 Advanced Micro Devices, Inc. Method for forming a dual damascene trench and underlying borderless via in low dielectric constant materials
US6060380A (en) * 1998-11-06 2000-05-09 Advanced Micro Devices, Inc. Antireflective siliconoxynitride hardmask layer used during etching processes in integrated circuit fabrication
US6255735B1 (en) * 1999-01-05 2001-07-03 Advanced Micro Devices, Inc. Dual damascene arrangement for metal interconnection with low k dielectric constant materials in dielectric layers
US6144099A (en) * 1999-03-30 2000-11-07 Advanced Micro Devices, Inc. Semiconductor metalization barrier
US6235653B1 (en) * 1999-06-04 2001-05-22 Taiwan Semiconductor Manufacturing Company Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer

Also Published As

Publication number Publication date
US6153511A (en) 2000-11-28
US20020039840A1 (en) 2002-04-04
US6514878B2 (en) 2003-02-04
US6337519B1 (en) 2002-01-08
JP2000124306A (ja) 2000-04-28

Similar Documents

Publication Publication Date Title
JP3657788B2 (ja) 半導体装置及びその製造方法
US9543193B2 (en) Non-hierarchical metal layers for integrated circuits
JP5067039B2 (ja) 半導体装置の製造方法
US7241681B2 (en) Bilayered metal hardmasks for use in dual damascene etch schemes
JP2009038388A (ja) 局部エッチング阻止物質層を有するビットラインスタッド上のビットラインランディングパッドと非境界コンタクトとを有する半導体素子及びその製造方法
US20050176239A1 (en) Method for making contact making connections
JP2004063859A (ja) 半導体装置の製造方法
US5759914A (en) Method for forming interconnection in semiconductor device
JP3700460B2 (ja) 半導体装置およびその製造方法
US6265307B1 (en) Fabrication method for a dual damascene structure
JP2002026016A (ja) 半導体装置及びその製造方法
JP4323872B2 (ja) Ｍｉｍキャパシタ及びその製造方法
KR100382724B1 (ko) 여러 종류의 콘택 스터드들을 포함하는 반도체 장치 제조방법
JPH11345875A (ja) 半導体装置及びその製造方法及びそれに用いるフォトマスク
JP4671497B2 (ja) 半導体装置およびその製造方法
JPH11354639A (ja) 半導体素子の多層配線構造の製造方法
JP4416595B2 (ja) エッチング方法及び絶縁膜のパターニング方法
JP2004079924A (ja) 半導体装置
JP4207113B2 (ja) 配線構造の形成方法
JPH0837181A (ja) 半導体装置及びその製造方法
KR100289672B1 (ko) 자기배열된언랜디드비아의금속화방법
KR0179849B1 (ko) 반도체 소자의 배선구조 및 그 제조방법
JP3063836B2 (ja) 半導体の製造方法
JP2004072080A (ja) 半導体装置の製造方法および半導体装置
KR0182043B1 (ko) 금속-절연막의 평탄화 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20040824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050310

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080318

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120318

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees