JP2017085176A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】半導体装置の製造安定性を向上させる。【解決手段】層間絶縁膜ＩＩ３上に、エッチングストッパ膜ＥＳ３を形成する工程と、エッチングストッパ膜ＥＳ３上に、無機絶縁膜ＩＮ１を形成する工程と、無機絶縁膜ＩＮ１上にレジスト膜ＰＲ１を形成する工程と、レジスト膜ＰＲ１をマスクとしてエッチングストッパ膜ＥＳ３および無機絶縁膜ＩＮ１を選択的にエッチングして、エッチングストッパ膜ＥＳ３に第１開口を形成するとともに無機絶縁膜ＩＮ１に第２開口を形成する工程と、レジスト膜ＰＲ１を、Ｏ２プラズマアッシングにより除去する工程と、無機絶縁膜ＩＮ１上に層間絶縁膜ＩＩ４を形成する工程と、層間絶縁膜ＩＩ４をエッチングして第２開口に接続する配線溝ＷＧ１を形成するとともに、層間絶縁膜ＩＩ３のうち第１開口下に位置する部分をエッチングしてビアホールＶＨ１を形成する工程と、を備える。【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、例えば、ダマシン配線を有する半導体装置およびその製造方法に適用可能な技術である。

半導体装置を構成する配線に関する技術としては様々なものが検討されており、例えば特許文献１−７に記載のものが挙げられる。
特許文献１に記載の技術は、絶縁膜構造内にビア孔パターンを形成した後に、ハードマスク膜中に溝パターンを形成し、これをマスクとして上記絶縁膜構造内に溝加工を行うというものである。特許文献２に記載の技術は、配線溝およびその底部の接続孔を形成するためのマスクを三層構造にするというものである。

特許文献３に記載の技術は、分断されたトレンチをビアホールにより連結させるというものである。特許文献４に記載の技術は、金属配線を、金属シリサイド層を含有しないシリコン含有金属配線とするというものである。特許文献５に記載の技術は、配線層を形成する際のマスクである層間絶縁膜を除去して、配線層上にビアホールを形成するというものである。特許文献６に記載の技術は、フッ素化合物ガスと窒素含有ガスとを含む混合ガスをエッチングガスに用い、エッチング処理室における混合ガスの圧力を０．１Ｐａ〜６．０Ｐａの範囲に制御したドライエッチングにより、絶縁膜の一部を除去してビアホールを貫通させるというものである。
また、特許文献７には、多層配線構造を構成する絶縁膜として、疎水性の第１絶縁膜と親水性の第２絶縁膜を形成するというものである。

国際公開第２００７／０７８０１１号パンフレット 特開２００４−３１１４７７号公報 特開２００７−１２３５２９号公報 特開２００７−２２７９５８号公報 特開２００７−２８１１９７号公報 特開２００６−４１０３９号公報 特開２００７−３０５７５５号公報

ダマシン配線を形成する方法の一つとして、ミドルファーストデュアルダマシン法がある。ミドルファーストデュアルダマシン法では、第１層間絶縁膜上にエッチングストッパ膜を形成した後、当該エッチングストッパ膜をパターニングする。次いで、エッチングストッパ膜上に第２層間絶縁膜を形成する。
次いで、第２層間絶縁膜をエッチングして配線溝を形成しつつ、第１層間絶縁膜をエッチングしてビアホールを形成する。このとき、このエッチングストッパ膜は、第２層間絶縁膜をエッチングする際のエッチングストッパとして機能するとともに、第１層間絶縁膜をエッチングする際のハードマスクとして機能する。

ミドルファーストデュアルダマシン法において、上記エッチングストッパ膜は、例えばレジスト膜をマスクとしてパターニングされる。しかしながら、当該レジスト膜をアッシング処理により除去する際に、上記エッチングストッパ膜がダメージを受けてしまうことがあった。この場合、上記エッチングストッパ膜におけるエッチングストッパとしての機能が損なわれ、半導体装置の製造安定性は低下してしまうおそれがある。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

一実施の形態によれば、ＳｉおよびＣを含むエッチングストッパ膜上に、Ｃを含まない無機絶縁膜が形成される。

前記一実施の形態によれば、半導体装置の製造安定性を向上させることができる。

本実施形態に係る半導体装置を示す断面図である。 図１に示す半導体装置の製造方法を示す断面図である。 図１に示す半導体装置の製造方法を示す断面図である。 図１に示す半導体装置の製造方法を示す断面図である。 図１に示す半導体装置の製造方法を示す断面図である。 本実施形態の効果を説明するための断面図である。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

図１は、本実施形態に係る半導体装置ＳＭ１を示す断面図である。なお、図１は半導体装置ＳＭ１を示す模式図であり、半導体装置ＳＭ１の構成は図１に示すものに限られない。
図１に示すように、半導体装置ＳＭ１は、半導体基板ＳＢ１と、層間絶縁膜ＩＩ３と、ビアプラグＶＩ１と、エッチングストッパ膜ＥＳ３と、無機絶縁膜ＩＮ１と、層間絶縁膜ＩＩ４と、配線ＩＣ２と、を備えている。

層間絶縁膜ＩＩ３は、半導体基板ＳＢ１上に設けられている。ビアプラグＶＩ１は、層間絶縁膜ＩＩ３を貫通するよう層間絶縁膜ＩＩ３内に形成されている。エッチングストッパ膜ＥＳ３は、層間絶縁膜ＩＩ３上に設けられている。また、エッチングストッパ膜ＥＳ３は、ＳｉおよびＣを含む。無機絶縁膜ＩＮ１は、エッチングストッパ膜ＥＳ３上に設けられている。また、無機絶縁膜ＩＮ１は、Ｃを含まない。層間絶縁膜ＩＩ４は、無機絶縁膜ＩＮ１上に設けられている。また、層間絶縁膜ＩＩ４は、無機絶縁膜ＩＮ１の１０倍以上の膜厚を有する。配線ＩＣ２は、層間絶縁膜ＩＩ３を貫通するよう層間絶縁膜ＩＩ３内に形成されている。また、配線ＩＣ２は、ビアプラグＶＩ１と接続している。
以下、半導体装置ＳＭ１の構成について、詳細に説明する。

半導体基板ＳＢ１には、例えばトランジスタＴＲ１が設けられている。トランジスタＴＲ１は、例えば半導体基板ＳＢ１に設けられた素子分離膜ＥＩ１によって、他のトランジスタと電気的に分離されている。
図１に示すように、トランジスタＴＲ１は、ゲート電極ＧＥ１と、ゲート絶縁膜ＧＩ１と、ソース・ドレイン領域ＳＤ１と、エクステンション領域ＥＸ１と、サイドウォールＳＷ１と、を備えている。半導体基板ＳＢ１は、例えばシリコン基板である。

ゲート絶縁膜ＧＩ１は、半導体基板ＳＢ１上に設けられている。ゲート絶縁膜ＧＩ１は、例えばＳｉＯ_２により構成される。ゲート電極ＧＥ１は、ゲート絶縁膜ＧＩ１上に設けられている。ゲート電極ＧＥ１は、例えば多結晶Ｓｉ膜により構成される。サイドウォールＳＷ１は、ゲート電極ＧＥ１およびゲート絶縁膜ＧＩ１の側面上に設けられている。サイドウォールＳＷ１は、例えばシリコン酸化膜、またはシリコン窒化膜により構成される。
ソース・ドレイン領域ＳＤ１は、ゲート電極ＧＥ１の両側に位置するよう半導体基板ＳＢ１に設けられている。エクステンション領域ＥＸ１は、平面視でソース・ドレイン領域ＳＤ１とゲート電極ＧＥ１の間に位置するよう半導体基板ＳＢ１に設けられている。

半導体基板ＳＢ１上には、層間絶縁膜ＩＩ１が設けられている。層間絶縁膜ＩＩ１は、例えばトランジスタＴＲ１を覆うように、半導体基板ＳＢ１の全面に設けられる。層間絶縁膜ＩＩ１は、例えばＳｉＯ_２またはＳｉＯＦにより構成される。また、層間絶縁膜ＩＩ１は、低誘電率膜により構成されていてもよい。
層間絶縁膜ＩＩ１中には、ソース・ドレイン領域ＳＤ１と接続するコンタクトプラグＣＯ１が埋め込まれている。コンタクトプラグＣＯ１は、例えばＷにより構成される。

層間絶縁膜ＩＩ１上には、エッチングストッパ膜ＥＳ１が形成されている。エッチングストッパ膜ＥＳ１は、例えばコンタクトプラグＣＯ１を覆うように、層間絶縁膜ＩＩ１の全面に設けられる。エッチングストッパ膜ＥＳ１は、例えばＳｉＣＮまたはＳｉＣにより構成されている。エッチングストッパ膜ＥＳ１上には、層間絶縁膜ＩＩ２が形成されている。層間絶縁膜ＩＩ２は、例えばＳｉＯ_２またはＳｉＯＦにより構成されている。また、層間絶縁膜ＩＩ２は、低誘電率膜により構成されていてもよい。本実施形態において、エッチングストッパ膜ＥＳ１は、層間絶縁膜ＩＩ２をエッチングする際のエッチングストッパとして機能する。
エッチングストッパ膜ＥＳ１および層間絶縁膜ＩＩ２には、これらを貫通するように配線ＩＣ１が埋め込まれている。配線ＩＣ１は、コンタクトプラグＣＯ１を介してソース・ドレイン領域ＳＤ１と接続する。

層間絶縁膜ＩＩ２上には、エッチングストッパ膜ＥＳ２が形成されている。エッチングストッパ膜ＥＳ２は、例えば配線ＩＣ１を覆うように層間絶縁膜ＩＩ２の全面に設けられる。エッチングストッパ膜ＥＳ２は、例えばＳｉＣＮまたはＳｉＣにより構成されている。
エッチングストッパ膜ＥＳ２上には、層間絶縁膜ＩＩ３が形成されている。層間絶縁膜ＩＩ３は、例えばＳｉＯ_２またはＳｉＯＦにより構成されている。また、層間絶縁膜ＩＩ３は、低誘電率膜により構成されていてもよい。本実施形態において、エッチングストッパ膜ＥＳ２は、層間絶縁膜ＩＩ３をエッチングする際のエッチングストッパとして機能する。

層間絶縁膜ＩＩ３内には、層間絶縁膜ＩＩ３を貫通するようにビアプラグＶＩ１が形成されている。本実施形態において、ビアプラグＶＩ１は、例えば層間絶縁膜ＩＩ３およびエッチングストッパ膜ＥＳ２を貫通して、配線ＩＣ１と接続するように設けられる。ビアプラグＶＩ１は、ミドルファーストデュアルダマシン法により形成される。このため、ビアプラグＶＩ１は、配線ＩＣ２と一体として形成されることとなる。

層間絶縁膜ＩＩ３上には、エッチングストッパ膜ＥＳ３が設けられている。
エッチングストッパ膜ＥＳ３は、ＳｉおよびＣを含む。本実施形態において、エッチングストッパ膜ＥＳ３は、例えばＳｉＣＮまたはＳｉＣにより構成される。これらの材料を用いることにより、層間絶縁膜ＩＩ４をエッチングする際のエッチングストッパとしての機能を確保しつつ、多層配線構造における誘電率の増大を抑制することが可能となる。
エッチングストッパ膜ＥＳ３の膜厚は、例えば１００ｎｍ以上１５０ｎｍ以下である。このような膜厚とすることにより、層間絶縁膜ＩＩ４をエッチングする際のエッチングストッパとしての機能を確保しつつ、多層配線構造における誘電率の増大を抑制することが可能となる。

エッチングストッパ膜ＥＳ３上には、無機絶縁膜ＩＮ１が設けられている。
無機絶縁膜ＩＮ１は、Ｃを含まない。本実施形態において、無機絶縁膜ＩＮ１は、例えばＳｉＯ_２、ＳｉＯＦまたはＳｉＮにより構成される。これらの材料を用いることにより、Ｏ_２プラズマアッシング耐性の良好な膜を実現することができる。このため、エッチングストッパ膜ＥＳ３上のレジスト膜ＰＲ２を除去する際に、エッチングストッパ膜ＥＳ３にダメージが生じることを効果的に抑制することができる。
また、無機絶縁膜ＩＮ１を構成する材料としては、例えば層間絶縁膜ＩＩ４と同種の元素により構成されるものが好ましい。これにより、無機絶縁膜ＩＮ１を導入することにより配線層の特性が変化してしまうことを抑制できる。この場合、既存の製造プロセスを利用した半導体装置ＳＭ１の製造が可能となる。

無機絶縁膜ＩＮ１の膜厚は、例えば３０ｎｍ以上６０ｎｍ以下である。無機絶縁膜ＩＮ１の膜厚を上記下限値以上とすることにより、無機絶縁膜ＩＮ１において十分なアッシング耐性を実現することができる。また、無機絶縁膜ＩＮ１の膜厚を上記上限値以下とすることにより、無機絶縁膜ＩＮ１およびエッチングストッパ膜ＥＳ３をパターニングしてハードマスクを形成する際のパターニングが容易となる。このため、半導体装置ＳＭ１の製造容易性を良好なものとすることができる。
無機絶縁膜ＩＮ１の膜厚は、例えばエッチングストッパ膜ＥＳ３の膜厚よりも小さい。これにより、無機絶縁膜ＩＮ１およびエッチングストッパ膜ＥＳ３をパターニングしてハードマスクを形成する際のパターニングを容易とすることができる。

無機絶縁膜ＩＮ１上には、層間絶縁膜ＩＩ４が設けられている。
層間絶縁膜ＩＩ４は、例えば無機絶縁膜ＩＮ１と接するように形成される。この場合、無機絶縁膜ＩＮ１と層間絶縁膜ＩＩ４との間には、他の層は介在しない。
層間絶縁膜ＩＩ４は、例えばＳｉＯ_２またはＳｉＯＦにより構成されている。また、層間絶縁膜ＩＩ４は、低誘電率膜により構成されていてもよい。
層間絶縁膜ＩＩ４の膜厚は、例えば５００ｎｍ以上である。本実施形態において層間絶縁膜ＩＩ４の膜厚は、例えば無機絶縁膜ＩＮ１の膜厚の１０倍以上である。すなわち、無機絶縁膜ＩＮ１の膜厚は、層間絶縁膜ＩＩ４の膜厚の１／１０以下となる。このように、無機絶縁膜ＩＮ１を薄膜とすることで、無機絶縁膜ＩＮ１およびエッチングストッパ膜ＥＳ３をパターニングしてハードマスクを形成する際のパターニングを容易とすることができる。また、配線形成のために十分な膜厚を有する層間絶縁膜ＩＩ４を実現できる。

層間絶縁膜ＩＩ４内には、層間絶縁膜ＩＩ４を貫通するように配線ＩＣ２が設けられている。配線ＩＣ２は、ビアプラグＶＩ１と接続している。
本実施形態において、配線ＩＣ２を埋め込む配線溝ＷＧ１は、層間絶縁膜ＩＩ４、エッチングストッパ膜ＥＳ３および無機絶縁膜ＩＮ１に亘って設けられる。すなわち、層間絶縁膜ＩＩ４に設けられた開口と、当該開口に重なるようにエッチングストッパ膜ＥＳ３および無機絶縁膜ＩＮ１にそれぞれ設けられた開口と、によって、配線溝ＷＧ１が構成されることとなる。本実施形態において、配線ＩＣ２は、層間絶縁膜ＩＩ４に埋め込まれたダマシン配線である。

配線ＩＣ２およびビアプラグＶＩ１は、例えば配線溝ＷＧ１およびビアホールＶＨ１を埋め込むバリアメタル膜ＢＭ１および導電部材ＣＭ１により構成されている。バリアメタル膜ＢＭ１は、配線溝ＷＧ１の側面および底面、ならびにビアホールＶＨ１の側面および底面に設けられている。導電部材ＣＭ１は、バリアメタル膜ＢＭ１上に設けられ、配線溝ＷＧ１およびビアホールＶＨ１を埋め込む。バリアメタル膜ＢＭ１は、例えばＴｉＮとＴｉの積層膜、またはＴｉＮの単層膜により構成されている。導電部材ＣＭ１は、例えばＣｕにより構成されている。

層間絶縁膜ＩＩ４上には、エッチングストッパ膜ＥＳ４が設けられている。エッチングストッパ膜ＥＳ４は、例えば配線ＩＣ２を覆うように層間絶縁膜ＩＩ４の全面に設けられる。エッチングストッパ膜ＥＳ４は、例えばＳｉＣＮまたはＳｉＣにより構成されている。
エッチングストッパ膜ＥＳ４上には、層間絶縁膜ＩＩ５が形成されている。層間絶縁膜ＩＩ５は、例えばＳｉＯ_２またはＳｉＯＦにより構成されている。また、層間絶縁膜ＩＩ５は、低誘電率膜により構成されていてもよい。本実施形態において、エッチングストッパ膜ＥＳ４は、層間絶縁膜ＩＩ５をエッチングする際のエッチングストッパとして機能する。

なお、本実施形態における半導体装置ＳＭ１の多層配線構造は、図１に示すものに限られない。例えば層間絶縁膜ＩＩ５上には、さらに複数の配線層が形成されていてもよい。また、無機絶縁膜ＩＮ１は、デュアルダマシン構造を構成するビアプラグを埋め込むための層間絶縁膜上に設けられたエッチングストッパ膜上であれば、半導体装置ＳＭ１を構成する多層配線構造のうち図１に示す部分以外の部分に形成されていてもよい。
また、無機絶縁膜ＩＮ１は、半導体装置ＳＭ１を構成する多層配線構造中に複数もうけられていてもよい。

次に、本実施形態に係る半導体装置ＳＭ１の製造方法を説明する。
図２〜５は、図１に示す半導体装置ＳＭ１の製造方法を示す断面図である。なお、図２〜５は半導体装置ＳＭ１の製造方法を示す模式図であり、半導体装置ＳＭ１の製造方法は、図２〜５に示すものに限られない。図２〜５では、特に配線ＩＣ１を含む配線層から配線ＩＣ２を含む配線層までを製造する工程が示されている。
本実施形態において、配線ＩＣ２およびビアプラグＶＩ１は、ミドルファーストデュアルダマシン法により形成される。

まず、図２（ａ）に示すように、半導体基板ＳＢ１上に層間絶縁膜ＩＩ２を形成する。層間絶縁膜ＩＩ２は、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。次いで、層間絶縁膜ＩＩ２内に配線ＩＣ１を形成する。配線ＩＣ１は、例えばダマシン法を用いて層間絶縁膜ＩＩ２内に形成される。これにより、半導体基板ＳＢ１上に配線ＩＣ１を含む配線層が形成される。
なお、半導体基板ＳＢ１には、例えばトランジスタＴＲ１が設けられている。また、半導体基板ＳＢ１と層間絶縁膜ＩＩ２との間には、例えば一層または複数層の配線層が形成されている。層間絶縁膜ＩＩ２内に設けられた配線ＩＣ１は、例えばコンタクトプラグＣＯ１等を介してトランジスタＴＲ１に接続されている。

次いで、層間絶縁膜ＩＩ２上にエッチングストッパ膜ＥＳ２を形成する。エッチングストッパ膜ＥＳ２は、例えばＣＶＤ法により形成される。次いで、エッチングストッパ膜ＥＳ２上に、層間絶縁膜ＩＩ３を形成する。層間絶縁膜ＩＩ３は、例えばＣＶＤ法により形成される。

次に、図２（ｂ）に示すように、層間絶縁膜ＩＩ３上に、ＳｉおよびＣを含むエッチングストッパ膜ＥＳ３を形成する。エッチングストッパ膜ＥＳ３は、例えばＣＶＤ法により形成される。次いで、エッチングストッパ膜ＥＳ３上に、Ｃを含まない無機絶縁膜ＩＮ１を形成する。無機絶縁膜ＩＮ１は、例えばＣＶＤ法により形成される。

次に、図３（ａ）に示すように、無機絶縁膜ＩＮ１上にレジスト膜ＰＲ１を形成する。レジスト膜ＰＲ１は、例えば無機絶縁膜ＩＮ１上に設けられたレジスト膜を露光・現像することにより形成される。
レジスト膜ＰＲ１には、後述する、エッチングストッパ膜ＥＳ３に形成される開口ＯＰ１無機絶縁膜ＩＮ１に形成される開口ＯＰ２に対応する開口が設けられている。当該開口は、例えば配線ＩＣ１と平面視で重なるように設けられる。

レジスト膜ＰＲ１においてパターンずれ等が発生した場合、一度レジスト膜ＰＲ１を除去した後、再度レジスト膜ＰＲ１を形成する（以下、リワーク工程ともいう）。このリワーク工程において、レジスト膜ＰＲ１は、例えばＯ_２プラズマアッシングにより除去される。
本実施形態によれば、エッチングストッパ膜ＥＳ３上に、Ｏ_２プラズマアッシング耐性の高い無機絶縁膜ＩＮ１が設けられている。このため、当該リワーク工程におけるアッシングによりエッチングストッパ膜ＥＳ３にダメージが生じてしまうことを抑制できる。従って、リワーク工程を含む場合においても、エッチングストッパ膜ＥＳ３におけるエッチングストッパとしての機能が損なわれることを抑制することが可能となる。

次に、図３（ｂ）に示すように、レジスト膜ＰＲ１をマスクとしてエッチングストッパ膜ＥＳ３および無機絶縁膜ＩＮ１を選択的にエッチングして、エッチングストッパ膜ＥＳ３に開口ＯＰ１を形成するとともに無機絶縁膜ＩＮ１に開口ＯＰ１と重なる開口ＯＰ２を形成する。開口ＯＰ１および開口ＯＰ２は、例えばドライエッチングにより形成される。このとき、開口ＯＰ１の形成と開口ＯＰ２の形成は、例えば同一のエッチングガスを使用したドライエッチングにより連続して行われる。
なお、開口ＯＰ１および開口ＯＰ２は、例えば配線ＩＣ１と平面視で重なるように設けられる。

次いで、レジスト膜ＰＲ１を、Ｏ_２プラズマアッシングにより除去する。Ｏ_２プラズマアッシングにおいては、プラズマ化した酸素ガスとレジスト膜ＰＲ１を反応させることにより、レジスト膜ＰＲ１を除去する。
本実施形態によれば、エッチングストッパ膜ＥＳ３上に、Ｏ_２プラズマアッシング耐性の高い無機絶縁膜ＩＮ１が設けられている。このため、レジスト膜ＰＲ１を除去する当該工程におけるアッシングによりエッチングストッパ膜ＥＳ３にダメージが生じてしまうことを抑制できる。従って、エッチングストッパ膜ＥＳ３をパターニングするためのレジスト膜ＰＲ１の除去に起因して、エッチングストッパ膜ＥＳ３におけるエッチングストッパとしての機能が損なわれることを抑制することが可能となる。

次に、図４（ａ）に示すように、無機絶縁膜ＩＮ１上に層間絶縁膜ＩＩ４を形成する。層間絶縁膜ＩＩ４は、例えばＣＶＤ法により形成される。
上記のように、無機絶縁膜ＩＮ１を形成した後、層間絶縁膜ＩＩ４を形成するまでの間において、パターニング等を含む様々な工程が行われる。これにより、無機絶縁膜ＩＮ１表面は改質される。このため、無機絶縁膜ＩＮ１と層間絶縁膜ＩＩ４が同種の材料により形成される場合であっても、これらの境界面は残存することとなる。

次に、図４（ｂ）に示すように、層間絶縁膜ＩＩ４上にレジスト膜ＰＲ２を形成する。レジスト膜ＰＲ２は、例えば層間絶縁膜ＩＩ４上に設けられたレジスト膜を露光・現像することにより形成される。レジスト膜ＰＲ２には、後述する、配線溝ＷＧ１に対応する開口が設けられている。

次に、図５（ａ）に示すように、層間絶縁膜ＩＩ４をエッチングして開口ＯＰ２に接続する配線溝ＷＧ１を形成するとともに、層間絶縁膜ＩＩ３のうち開口ＯＰ１下に位置する部分をエッチングしてビアホールＶＨ１を形成する。配線溝ＷＧ１の形成およびビアホールＶＨ１の形成は、例えば次のように行われる。

まず、レジスト膜ＰＲ２をマスクとして層間絶縁膜ＩＩ４をエッチングする。層間絶縁膜ＩＩ４のエッチングは、例えばドライエッチングにより行われる。これにより、開口ＯＰ２に接続する配線溝ＷＧ１が形成される。このとき、エッチングストッパ膜ＥＳ３は、エッチングストッパとして機能する。
次いで、エッチングストッパ膜ＥＳ３をマスクとして、層間絶縁膜ＩＩ３をエッチングする。層間絶縁膜ＩＩ３のエッチングは、例えばドライエッチングにより行われる。これにより、開口ＯＰ１下に位置するビアホールＶＨ１が形成される。このとき、エッチングストッパ膜ＥＳ３は、ハードマスクとして機能する。なお、エッチングストッパ膜ＥＳ３および無機絶縁膜ＩＮ１のうち、レジスト膜ＰＲ２により覆われていない部分は、例えばビアホールＶＨ１の形成と同時に除去される。この場合、配線溝ＷＧ１は、エッチングストッパ膜ＥＳ３、無機絶縁膜ＩＮ１および層間絶縁膜ＩＩ４を貫通して形成されることとなる。なお、ビアホールＶＨ１の形成後、エッチングストッパ膜ＥＳ３および無機絶縁膜ＩＮ１のうちのレジスト膜ＰＲ２により覆われていない部分は、残存していてもよい。
本実施形態において、配線溝ＷＧ１を形成するためのエッチングとビアホールＶＨ１を形成するためのエッチングは、例えば同一のエッチングガスを用いたドライエッチングにより連続して行われる。

次に、図５（ｂ）に示すように、ビアプラグＶＩ１および配線ＩＣ２を形成する。ビアプラグＶＩ１および配線ＩＣ２は、例えば次のように形成される。
まず、ビアホールＶＨ１の側面上および底面上、配線溝ＷＧ１の側面上および底面上、ならびに層間絶縁膜ＩＩ４上に、バリアメタル膜ＢＭ１を構成する金属膜および導電部材ＣＭ１を構成する金属膜を積層する。次いで、ビアホールＶＨ１と配線溝ＷＧ１以外に設けられた余剰の金属膜を、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により除去する。これにより、バリアメタル膜ＢＭ１および導電部材ＣＭ１により構成されるビアプラグＶＩ１および配線ＩＣ２が形成される。

その後、層間絶縁膜ＩＩ４上に、層間絶縁膜ＩＩ５を含む多層配線構造を形成する。これにより、図１に示す半導体装置ＳＭ１が得られることとなる。

次に、本実施形態の効果を説明する。
本実施形態によれば、エッチングストッパ膜ＥＳ３上に、無機絶縁膜ＩＮ１が形成される。無機絶縁膜ＩＮ１は、Ｃを含まない膜であり、Ｏ_２プラズマアッシングに対し高い耐性を有する。このため、エッチングストッパ膜ＥＳ３をパターニングする際に用いられるレジスト膜ＰＲ１をアッシングにより除去する際に、エッチングストッパ膜ＥＳ３がダメージを受けてしまうことを抑制できる。従って、エッチングストッパ膜ＥＳ３におけるエッチングストッパとしての機能が損なわれることを抑制し、半導体装置の製造安定性を向上させることが可能となる。

図６は、本実施形態の効果を説明するための図である。
配線ＩＣ１上には、例えばヒロックＨＬ１が発生する場合がある。ヒロックＨＬ１は、配線ＩＣ１上に生じた突起である。この場合、ヒロックＨＬ１上に位置する部分において、エッチングストッパ膜ＥＳ３に凹凸が発生する。この凹凸に起因して、エッチングストッパ膜ＥＳ３に、膜厚が薄い部分が生じてしまうおそれがある。このように、エッチングストッパ膜ＥＳ３に膜厚が薄い部分が生じると、アッシングによるダメージを受けてエッチングストッパ膜ＥＳ３に孔が空いてしまう等の問題が生じる可能性がある。
このような問題は、例えば配線ＩＣ１上に異物が生じた場合においても同様に発生する。

本実施形態によれば、エッチングストッパ膜ＥＳ３上に無機絶縁膜ＩＮ１が設けられている。このため、エッチングストッパ膜ＥＳ３をパターニングする際に用いられるレジスト膜ＰＲ１をアッシングにより除去する際に、エッチングストッパ膜ＥＳ３がダメージを受けてしまうことを抑制できる。従って、図６（ａ）に示すように配線ＩＣ１上にヒロックＨＬ１が発生した場合においても、図６（ｂ）に示すように良好なダマシン配線を形成することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

ＳＭ１ 半導体装置
ＳＢ１ 半導体基板
ＴＲ１ トランジスタ
ＧＥ１ ゲート電極
ＧＩ１ ゲート絶縁膜
ＳＷ１ サイドウォール
ＳＤ１ ソース・ドレイン領域
ＥＸ１ エクステンション領域
ＥＩ１ 素子分離膜
ＩＩ１、ＩＩ２、ＩＩ３、ＩＩ４、ＩＩ５ 層間絶縁膜
ＥＳ１、ＥＳ２、ＥＳ３、ＥＳ４ エッチングストッパ膜
ＩＮ１ 無機絶縁膜
ＣＯ１ コンタクトプラグ
ＩＣ１、ＩＣ２ 配線
ＶＩ１ ビアプラグ
ＢＭ１ バリアメタル膜
ＣＭ１ 導電部材
ＰＲ１、ＰＲ２ レジスト膜
ＯＰ１、ＯＰ２ 開口
ＶＨ１ ビアホール
ＷＧ１ 配線溝
ＨＬ１ ヒロック

Claims (14)

1. 半導体装置の製造方法であって、以下を含む：
   （ａ）半導体基板上に第１層間絶縁膜を形成する工程；
   （ｂ）前記第１層間絶縁膜上にエッチングストッパ膜を形成する工程、ここで、前記エッチングストッパ膜は、Ｓｉ及びＣを含む；
   （ｃ）前記エッチングストッパ膜上に無機絶縁膜を形成する工程、ここで、前記無機絶縁膜は、Ｃを含まない；
   （ｄ）前記無機絶縁膜上にレジスト膜を形成する工程；
   （ｅ）前記レジスト膜をマスクとして前記エッチングストッパ膜および前記無機絶縁膜を選択的にエッチングして、前記エッチングストッパ膜に第１開口を形成するとともに前記無機絶縁膜に前記第１開口と重なる第２開口を形成する工程；
   （ｆ）前記（ｅ）工程後、前記レジスト膜を、Ｏ_２プラズマアッシングにより除去する工程；
   （ｇ）前記（ｆ）工程後、前記無機絶縁膜上に第２層間絶縁膜を形成する工程；及び
   （ｈ）前記第２層間絶縁膜をエッチングして前記第２開口に接続する配線溝を形成するとともに、前記第１層間絶縁膜のうち前記第１開口下に位置する部分をエッチングしてビアホールを形成する工程。
2. 半導体装置の製造方法であって、以下を含む：
   （ａ）半導体基板上に第１層間絶縁膜を形成する工程；
   （ｂ）前記第１層間絶縁膜上にエッチングストッパ膜を形成する工程、ここで、前記エッチングストッパ膜は、Ｓｉ及びＣを含む；
   （ｃ）前記エッチングストッパ膜上に無機絶縁膜を形成する工程、ここで、前記無機絶縁膜は、ＳｉＯ_２、ＳｉＯＦ又はＳｉＮから構成されている；
   （ｄ）前記無機絶縁膜上にレジスト膜を形成する工程；
   （ｅ）前記レジスト膜をマスクとして前記エッチングストッパ膜および前記無機絶縁膜を選択的にエッチングして、前記エッチングストッパ膜に第１開口を形成するとともに前記無機絶縁膜に前記第１開口と重なる第２開口を形成する工程；
   （ｆ）前記（ｅ）工程後、前記レジスト膜を、Ｏ_２プラズマアッシングにより除去する工程；
   （ｇ）前記（ｆ）工程後、前記無機絶縁膜上に第２層間絶縁膜を形成する工程；及び
   （ｈ）前記第２層間絶縁膜をエッチングして前記第２開口に接続する配線溝を形成するとともに、前記第１層間絶縁膜のうち前記第１開口下に位置する部分をエッチングしてビアホールを形成する工程。
3. 半導体装置の製造方法であって、以下を含む：
   （ａ）半導体基板上に第１層間絶縁膜を形成する工程；
   （ｂ）前記第１層間絶縁膜上にエッチングストッパ膜を形成する工程；
   （ｃ）前記エッチングストッパ膜上に無機絶縁膜を形成する工程；
   （ｄ）前記無機絶縁膜上にレジスト膜を形成する工程；
   （ｅ）前記レジスト膜をマスクとして前記エッチングストッパ膜および前記無機絶縁膜を選択的にエッチングして、前記エッチングストッパ膜に第１開口を形成するとともに前記無機絶縁膜に前記第１開口と重なる第２開口を形成する工程；
   （ｆ）前記（ｅ）工程後、前記レジスト膜を、Ｏ_２プラズマアッシングにより除去する工程、ここで、前記Ｏ_２プラズマアッシングに対する前記無機絶縁膜の耐性は、前記Ｏ_２プラズマアッシングに対する前記エッチングストッパ膜の耐性より高い；
   （ｇ）前記（ｆ）工程後、前記無機絶縁膜上に第２層間絶縁膜を形成する工程；及び
   （ｈ）前記第２層間絶縁膜をエッチングして前記第２開口に接続する配線溝を形成するとともに、前記第１層間絶縁膜のうち前記第１開口下に位置する部分をエッチングしてビアホールを形成する工程。
4. 請求項１から３までのいずれか一項に記載の半導体装置の製造方法において、
   （ｉ）前記（ａ）工程の前において、前記半導体基板上に第１配線を含む配線層を形成する工程を含み、
   前記（ｅ）工程において、前記第１開口および前記第２開口は、前記第１配線と平面視で重なるように設けられる。
5. 請求項１から４までのいずれか一項に記載の半導体装置の製造方法において、
   前記エッチングストッパ膜は、ＳｉＣＮまたはＳｉＣにより構成される。
6. 請求項１から５までのいずれか一項に記載の半導体装置の製造方法において、
   前記（ｈ）工程では、前記配線溝の底面が前記無機絶縁膜及び前記エッチングストッパ膜を貫通するようにする。
7. 請求項１から６までのいずれか一項に記載の半導体装置の製造方法において、
   前記無機絶縁膜の膜厚は、前記エッチングストッパ膜の膜厚よりも小さい。
8. 請求項１から７までのいずれか一項に記載の半導体装置の製造方法において、
   前記無機絶縁膜の膜厚は、前記第２層間絶縁膜の膜厚の１／１０以下である。
9. 以下を含む半導体装置：
   半導体基板；
   前記半導体基板上に設けられた第１層間絶縁膜；
   前記第１層間絶縁膜を貫通するよう前記第１層間絶縁膜内に形成されたビアプラグ；
   前記第１層間絶縁膜上に設けられたエッチングストッパ膜；
   前記エッチングストッパ膜上に設けられた無機絶縁膜；
   前記無機絶縁膜上に設けられた第２層間絶縁膜；及び
   前記第２層間絶縁膜を貫通するよう前記第２層間絶縁膜内に形成され、かつ前記ビアプラグと接続する配線、
   ここで、前記エッチングストッパ膜は、Ｓｉ及びＣを含み、
   前記無機絶縁膜は、Ｃを含まず、
   前記無機絶縁膜を構成する材料の元素は、前記第２層間絶縁膜を構成する材料の元素と同種である。
10. 以下を含む半導体装置：
    半導体基板；
    前記半導体基板上に設けられた第１層間絶縁膜；
    前記第１層間絶縁膜を貫通するよう前記第１層間絶縁膜内に形成されたビアプラグ；
    前記第１層間絶縁膜上に設けられたエッチングストッパ膜；
    前記エッチングストッパ膜上に設けられた無機絶縁膜；
    前記無機絶縁膜上に設けられた第２層間絶縁膜；及び
    前記第２層間絶縁膜を貫通するよう前記第２層間絶縁膜内に形成され、かつ前記ビアプラグと接続する配線、
    ここで、前記エッチングストッパ膜は、Ｓｉ及びＣを含み、
    前記無機絶縁膜は、ＳｉＯ_２、ＳｉＯＦ又はＳｉＮから構成されており、
    前記無機絶縁膜を構成する材料の元素は、前記第２層間絶縁膜を構成する材料の元素と同種である。
11. 以下を含む半導体装置：
    半導体基板；
    前記半導体基板上に設けられた第１層間絶縁膜；
    前記第１層間絶縁膜を貫通するよう前記第１層間絶縁膜内に形成されたビアプラグ；
    前記第１層間絶縁膜上に設けられたエッチングストッパ膜；
    前記エッチングストッパ膜上に設けられた無機絶縁膜；
    前記無機絶縁膜上に設けられた第２層間絶縁膜；及び
    前記第２層間絶縁膜を貫通するよう前記第２層間絶縁膜内に形成され、かつ前記ビアプラグと接続する配線、
    ここで、Ｏ_２プラズマアッシングに対する前記無機絶縁膜の耐性は、Ｏ_２プラズマアッシングに対する前記エッチングストッパ膜の耐性より高く
    前記無機絶縁膜を構成する材料の元素は、前記第２層間絶縁膜を構成する材料の元素と同種である。
12. 請求項９から１１までのいずれか一項に記載の半導体装置において、
    前記エッチングストッパ膜は、ＳｉＣＮまたはＳｉＣにより構成される。
13. 請求項９から１２までのいずれか一項に記載の半導体装置において、
    前記配線の底面は、前記無機絶縁膜及び前記エッチングストッパ膜を貫通している。
14. 請求項９から１３までのいずれか一項に記載の半導体装置において、
    前記無機絶縁膜の膜厚は、前記エッチングストッパ膜の膜厚よりも小さい。

Images